DE102013111501A1 - Dünnschichttransistor und Verfahren zu seiner Herstellung - Google Patents

Dünnschichttransistor und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102013111501A1
DE102013111501A1 DE201310111501 DE102013111501A DE102013111501A1 DE 102013111501 A1 DE102013111501 A1 DE 102013111501A1 DE 201310111501 DE201310111501 DE 201310111501 DE 102013111501 A DE102013111501 A DE 102013111501A DE 102013111501 A1 DE102013111501 A1 DE 102013111501A1
Authority
DE
Germany
Prior art keywords
oxide semiconductor
thin
channel
film transistor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201310111501
Other languages
English (en)
Other versions
DE102013111501B4 (de
Inventor
Marcus Herrmann
Norbert Frühauf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universitaet Stuttgart
Original Assignee
Universitaet Stuttgart
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universitaet Stuttgart filed Critical Universitaet Stuttgart
Priority to DE102013111501.2A priority Critical patent/DE102013111501B4/de
Priority to TW103129461A priority patent/TWI575755B/zh
Priority to JP2014193283A priority patent/JP6067638B2/ja
Priority to US14/515,579 priority patent/US9425321B2/en
Priority to KR20140140945A priority patent/KR20150045386A/ko
Publication of DE102013111501A1 publication Critical patent/DE102013111501A1/de
Application granted granted Critical
Publication of DE102013111501B4 publication Critical patent/DE102013111501B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

Ein Dünnschichttransistor, insbesondere für Aktiv-Matrix-Anzeigen, mit einem oxidischen Halbleiterkanal und metallischen oder oxidischen Gate-, Drain- und Source-Kontakten, wobei zwischen dem oxidischen Halbleiterkanal (3) und den Drain- und Source-Kontakten (6) mindestens eine Barriereschicht (4, 5) angeordnet ist, die einen Austausch von Sauerstoff zwischen dem oxidischen Halbleiterkanal (3) und anderen Schichten (1, 2, 6), insbesondere den Drain- und Source-Kontakten (6) hemmt.

Description

  • Die Erfindung betrifft einen Dünnschichttransistor, insbesondere für Aktiv-Matrix-Anzeigen, mit einem oxidischen Halbleiterkanal und metallischen oder oxidischen Gate-, Drain- und Source-Kontakten.
  • Zur Herstellung von auf Silizium basierenden Dünnschichttransistoren wird häufig ein so genannter Back-Channel-Etch-Schritt durchgeführt, wobei in der Massenproduktion dafür vorzugsweise Plasmaätzprozesse eingesetzt werden. Ein solcher Prozess ist beispielsweise in der US 6,406,928 B1 beschrieben. Hierbei wird eine hochdotierte Siliziumschicht zur Vermeidung eines Schottky-Effektes zwischen metallischen Kontaktmaterialien und dem eigentlichen Siliziumhalbleiter platziert und direkt auf dem Siliziumhalbleiter geätzt.
  • Aufgrund der Möglichkeit, Masken gegenüber üblichen Etch-Stopper-Prozessen einzusparen, besteht der Wunsch, Back-Channel-Etch-Schritte auch bei der Herstellung von Dünnschichttransistoren mit einem oxidischen Halbleiterkanal beispielsweise aus einer Zink-Oxid-Verbindung einzusetzen. Diese Dünnschichttransistoren zeichnen sich gegenüber Transistoren mit einem Kanal aus amorphem Silizium durch eine höhere Ladungsträgerbeweglichkeit und eine geringere Leistungsaufnahme aus.
  • Allerdings bringen sowohl Etch-Stopper-Prozesse als auch plasma- oder nasschemisch durchgeführte Back-Channel-Etch-Schritte bei der Fertigung von Dünnschichttransistoren mit oxidischen Halbleiterkanälen durch das Zusammentreffen von metallischen Kontakten oder auch sauerstoffaffinen leitfähigen Kontakten und den Oxidhalbleitern grundlegende Probleme mit sich. Es findet ein Sauerstoffaustausch zwischen den Kontakten und dem Oxidhalbleiter statt, der je nach Materialwahl zu einer stetig ansteigenden Dicke einer oxidischen Grenzschicht führt. Die Bildung dieser Grenzschicht erhöht dabei nicht nur den Kontaktwiderstand sondern verändert auch unkontrolliert die Oxidhalbleitereigenschaften wie Schwellspannung, Ladungsträgerbeweglichkeit etc. durch Sauerstoffabtransport aus dem Oxidhalbleitergefüge. Die elektrischen Eigenschaften der Transistoren hängen in erheblichem Maße von Sauerstofffehlstellen im Oxidhalbleitermaterial ab. Auch die Langzeitstabilität des Dünnschichttransistors ist damit nicht sichergestellt, da die Bildung bzw. das fortgesetzte Wachstum dieser oxidischen Grenzschicht von der Belastung des Dünnschichttransistors (Stromfluss, Temperatur, etc.) stark abhängen.
  • Der Erfindung liegt daher die Aufgabe zugrunde, einen Dünnschichttransistor mit einem oxidischen Halbleiterkanal und ein Verfahren zu seiner Herstellung bereitzustellen, bei dem ein Sauerstoffaustausch zwischen dem Oxidhalbleitermaterial und dem Kontaktmaterial gehemmt wird.
  • Die Aufgabe wird gelöst durch einen Dünnschichttransistor, insbesondere für Aktiv-Matrix-Anzeigen, mit einem oxidischen Halbleiterkanal und metallischen oder oxidischen Gate-, Drain- und Source-Kontakten, der dadurch gekennzeichnet ist, dass zwischen dem oxidischen Halbleiterkanal und den Drain- und Source-Kontakten mindestens eine Barriereschicht angeordnet ist, die einen Austausch von Sauerstoff zwischen dem oxidischen Halbleiterkanal und anderen Schichten, insbesondere den Drain- und Source-Kontakten, hemmt.
  • Bei dem erfindungsgemäßen Dünnschichttransistor hemmt die mindestens eine Barriereschicht einen Sauerstoffaustausch zwischen dem Kontaktmaterial und dem oxidischen Halbleiterkanal auch bei höherem Energieeintrag, d. h. höheren Strömen und/oder erhöhter Temperatur. Das Maß der Unterbindung eines Sauerstoffaustauschs zwischen dem Oxidhalbleiter und dem Kontaktmaterial hängt hierbei vom Material der mindestens einen Barriereschicht, von deren Dicke, als auch von deren Abscheidemethode im Herstellungsprozess und von deren Anordnung im Schichtstapel ab. Um einen Sauerstoffaustausch zu vermeiden oder zu hemmen sollte die Barriere so in den Schichtstapel eingefügt werden, dass das Kontaktmaterial keine direkte Grenzfläche zum Oxidhalbleiter besitzt, sondern eine gewisse effektive Wegstrecke vom Oxidhalbleiter entfernt ist. Die mindestens eine Barriereschicht kann dabei neben z. B. elektrisch isolierenden oder sogar leitenden Schichten auch aus einer isolierenden/halbleitenden/leitenden Metalloxidschicht bestehen, die z. B. beim Einsatz metallischer Kontaktmaterialien aus einem Oxid dieses Materials bestehen kann. Eine weitere parasitäre Oxidation des metallischen Kontaktmaterials könnte somit gehemmt (Reaktion klingt in Abhängigkeit der Schichtdicke ab) oder je nach Materialwahl sogar gestoppt werden. Eine direkte Abscheidung und Strukturierung dieser Barriere aus Metalloxid ist dabei genauso denkbar, wie die kontrolliert beschleunigte Voralterung des Kontaktmaterials durch eine gezielte parasitäre Oxidation des Kontaktmaterials mit darunterliegenden Schichten durch Temperaturzufuhr in einer Sauerstoffumgebung, wobei darauf geachtet werden muss, dass sich die Eigenschaften des oxidischen Halbleiterkanals nicht verändern. Es kann eine Schwelltemperatur definiert werden, ab der mehr Sauerstoff beim Wärmeschritt in sauerstoffhaltiger Atmosphäre in das Oxidhalbleitergefüge eingebaut wird, als über die Kontakte aus diesem abgeführt wird.
  • Durch die Unterbindung/Hemmung des Sauerstofftransports innerhalb des Transistors wird eine erhöhte Kurz- und Langzeitstabilität des Transistors unter Energieeintrag erreicht. Dies gilt selbst beim Einsatz sehr stark sauerstoffaffiner Materialien. Auch Fertigungsschritte unter erhöhter Temperatur können dadurch mit verminderten parasitären Effekten eingesetzt werden.
  • Bevorzugt kann die oder eine der Barriereschichten von einer subtraktiv strukturierten, mit dem oxidischen Halbleiterkanal in direktem Kontakt stehenden leitfähigen Schicht gebildet sein. Diese Schicht kann die einzige Barriereschicht sein oder mit weiteren Barriereschichten kombiniert werden.
  • Die direkt in Verbindung mit dem Oxidhalbleiter des Kanals stehende Schicht, die als eine Art zweites Kontaktmaterial wirkt, dient einerseits als Brücke zwischen Kontaktmaterial und Oxidhalbleiter, um hohe Serienwiderstände oder Leerläufe zu vermeiden, die z. B. durch das Vorsehen einer Barriereschicht gezielt entstehen würden, und andererseits als zu ätzendes Material im Back-Channel-Etch-Schritt.
  • Auch die Drain- und Source-Kontakte können aus dem gleichen Material wie die mit dem oxidischen Halbleiterkanal direkt in Kontakt stehende Schicht gefertigt sein.
  • Die mit dem oxidischen Halbleiterkanal direkt in Kontakt stehende Schicht kann vorzugsweise aus einem oxidischen, dotierten und/oder undotierten Halbleiter bestehen. Diese Schicht ist elektrisch leitend oder halbleitend aber zugleich eine oxidativ isolierende Brücke zwischen dem Kontaktmaterial und dem Halbleiterkanal. Da Oxidhalbleiter die Eigenschaft haben, im sperrenden Zustand sehr gut zu isolieren, wobei Sperrströme im Femtoamperebereich keine Seltenheit sind, kann durch Dotierung des oxidischen Halbleiters der sehr hohe elektrische Widerstand erniedrigt werden, damit der Zuleitungswiderstand zum Kanal bei verhältnismäßig kurzen zu überbrückenden Wegstrecken deutlich unterhalb der Kontaktwiderstände des Dünnschichttransistors bleibt. Um eine möglichst gute Anpassung dieses entarteten Oxidhalbleiters an das Kanalmaterial zu erreichen, wird vorteilhafterweise dasselbe intrinsische oxidische Halbleitermaterial verwendet, das sich zumindest als Bestandteil auch im Kanalmaterial befindet.
  • Insbesondere für einen Kanaloxidhalbleiter aus einer Zink-Oxid-Verbindung bietet sich für die direkt mit dem oxidischen Halbleiterkanal stehende Schicht ebenfalls Zink-Oxid, insbesondere Aluminium-Zink-Oxid als Material an. Aluminium-Zink-Oxid (AZO) kann in einem Back-Channel-Etch-Schritt auf dem bevorzugt verwendbaren Kanaloxidhalbleitermaterial Indium-Gallium-Zink-Oxid (IGZO) mit nasschemischen Prozessen mit Selektivitäten größer als 8:1 geätzt werden und bietet zugleich eine sehr gute elektrische Anpassung, sodass spätere Wärmeschritte bei der Herstellung des Transistors mit erniedrigter Temperatur durchgeführt werden können.
  • Die oder eine der Barriereschicht/en kann jedoch auch aus einem elektrischen Isolator, insbesondere aus Siliziumoxid oder Siliziumnitrid bestehen. Diese Materialwahl für die Barriere erlaubt, dass diese eine Zusatzfunktion als Etch-Stopper während des Prozesses zur Herstellung des Dünnschichttransistors ausüben kann. Dies lässt einen Einsatz unterschiedlichster Kontaktmaterialen, die mit unterschiedlichsten Prozessen strukturiert werden können, zu. Weitere mögliche Materialien für die Barriereschicht sind Molybdänoxidnitrid, Aluminium-Oxid, Chrom-Oxid oder ein Polymer.
  • Die Erfindung betrifft außerdem ein Verfahren zur Herstellung eines erfindungsgemäßen Transistors, das dadurch gekennzeichnet ist, dass mindestens die oder eine der Barriereschicht/en durch einen Back-Channel-Etch-Schritt strukturiert wird, wobei dieser Back-Channel-Etch-Schritt vorzugsweise nasschemisch durchgeführt werden kann.
  • Bei einer weiteren Variante des Verfahrens können die oder eine der Barriereschichten durch gezielte Oxidation des Kontaktmaterials hergestellt werden. Um den Sauerstoffaustausch zwischen den Kontakten und dem Halbleiterkanal zu hemmen, können damit als Barriere sich parasitär während der Fertigung sowieso ausbildende oxidische Grenzschichten gezielt genutzt werden. Sie können während der Abscheidung der einzelnen Schichten des Transistors miteingefügt werden oder bei einem Nachbehandlungsschritt gezielt durch Voralterung der Kontakte oberhalb der Schwelltemperatur in einer Sauerstoffatmosphäre erzeugt werden, ohne den Oxidhalbleiterkanal in seinen Eigenschaften maßgeblich zu verändern. Insbesondere Chromoxid eignet sich hervorragend als Sauerstoffbarriere, während der Kontaktwiderstand aufgrund der großflächigen Kontakte trotzdem gering bleibt.
  • Weitere Vorteile ergeben sich, wenn als mindestens eine Barriereschicht eine aus einem leitenden oxidischen Halbleitermaterial bestehende Schicht auf dem oxidischen Halbleiterkanal aufgebracht und derart strukturiert wird, dass diese Schicht eine Brücke zwischen dem Halbleiterkanal und den Kontakten bildet. Diese Brücke kann sich in vertikaler Richtung erstrecken. Denkbar ist aber auch, die Barriereschicht aus dem sich direkt mit dem Oxidhalbleiter in Kontakt stehenden Material derart zu strukturieren, dass das Kontaktmaterial eine gewisse Wegstrecke vor dem Halbleiterkanal unterbrochen wird und die Barriereschicht diese Unterbrechung ausfüllt und eine laterale Brücke zum Halbleiterkanal ausbildet.
  • Das Verfahren kann mit mindestens drei photolithographischen Strukturierungen von Schichten des Transistors durchgeführt werden. Bereits mit drei solchen Schritten ist die Herstellung eines Dünnschichttransistors nach der Erfindung möglich. Wird ein weiterer photolithographischer Schritt durchgeführt, so kann zusätzlich der Halbleiterkanal vorstrukturiert werden. Mit vier Masken und photolithographischer Strukturierung lässt sich jedoch auch bereits ein vollständiges monochromes AM-LCD- oder AM-OLED-Display mit Black Matrix unter Verwendung erfindungsgemäßer Dünnschichttransistoren herstellen. Die Strukturierung umfasst eine Gate-Maske, eine Maske für die Barriere, eine Maske für die Kontakte und eine vierte Maske für die Pixelelektrode bzw. Black Matrix, die gleichzeitig als Passivierung für die Dünnschichttransistoren dienen kann.
  • Bei einer bevorzugten Ausführungsform des Verfahrens wird zunächst auf ein Substrat ein Gate-Material aufgebracht und photolithographisch strukturiert, bevor nacheinander eine Schichtfolge mindestens bestehend aus einem Gate-Dielektrikum, einem oxidischem Halbleitermaterial für den Kanal und mindestens einer Barriereschicht aufgebracht wird, die mindestens eine Barriereschicht photolithographisch strukturiert und dann ein Kontaktmaterial aufgebracht und photolithographisch strukturiert wird. Ist eine der Barriereschichten ein oxidischer Halbleiter, der in direktem Kontakt zum Halbleiterkanal steht, so kann diese Schicht abschließend mit dem strukturierten Kontaktmaterial als Maske in einem Back-Channel-Etch-Schritt strukturiert werden. Alternativ kann das oxidische Halbleitermaterial auch zur Bildung der Kontakte verwendet werden.
  • Bei einer Variante dieses Verfahrens kann das oxidische Halbleitermaterial unter Verwendung einer weiteren photolithographischen Maske zum Kanal vorstrukturiert werden, bevor die mindestens eine Barriereschicht und das Kontaktmaterial aufgebracht und strukturiert werden.
  • Nachfolgend werden bevorzugte Ausführungsbeispiele erfindungsgemäßer Dünnschichttransistoren mit Bezug auf die Zeichnung näher beschrieben.
  • Im Einzelnen zeigen:
  • 1a, 1b, 1c einen Querschnitt und Draufsichten auf zwei erste Transistoren;
  • 2 einen Querschnitt und eine Draufsicht auf einen dritten Transistor;
  • 3 einen Querschnitt durch einen vierten Transistor;
  • 4a–4d Querschnitte durch vier weitere Transistoren;
  • 5 einen Querschnitt durch einen weiteren Transistor.
  • In den Querschnittsdarstellungen der 1–5 sind aus dem gleichen Material bestehende Schichten jeweils mit demselben Bezugszeichen versehen. Alle Strukturen sind auf einem nicht näher dargestellten Substrat aufgebracht.
  • Die in den 1a, 1b, 1c abgebildeten Transistoren lassen sich bereits mit drei Lithographieschritten herstellen. Im ersten Schritt wird hierbei ein Substrat mit einem Gate-Material 1 beschichtet und photolithographisch strukturiert. Nach der Herstellung eines Gate-Dielektrikums 2 findet direkt aufeinanderfolgend eine vollflächige Abscheidung eines Oxidhalbleiters 3 für den späteren Kanal, eines direkt mit dem Oxidhalbleiter in Verbindung stehenden Materials 4 und einer Barriereschicht 5 statt. Die Barriereschicht 5, die zugleich oberste der hintereinander abgeschiedenen Schichten, wird anschließend photolithographisch strukturiert. Nachdem eine letzte Schicht aus Kontaktmaterial 6 für die Herstellung der Kontakte bzw. Zuleitungen des Dünnschichttransistors abgeschieden wurde, folgt der dritte Lithographieschritt für die Strukturierung der Kontakte aus dieser Schicht 6. Die dabei entstehenden Strukturen dienen zusammen mit der strukturierten Barriere 5 als Maske für das Ätzen der direkt mit dem Oxidhalbleiter 3 in Verbindung stehenden Schicht 4 und des Oxidhalbleiters 3 selbst auf den Zuleitungen zum Dünnschichttransistor. Des Weiteren kann nun über dieselbe Struktur auch die Barriereschicht 5 oberhalb des Oxidhalbleiters 3 selektiv zum darunterliegenden direkt mit dem Oxidhalbleiter in Verbindung stehenden Material 4 geätzt werden, während sie unterhalb des Kontaktmaterials 6 bestehen bleibt und damit die Barrierewirkung bereitstellt. Die direkt in Verbindung mit dem Oxidhalbleiter stehende Schicht 4, welche beim Ätzen der Kontakte 6 noch durch die Barriere 5 geschützt war, liegt nun frei und wird über einen Back-Channel-Etch-Schritt subtraktiv entfernt. Letztendlich wird bewerkstelligt, dass der Oxidhalbleiter 3 auf direktem Wege durch die Barriere 5 vor dem Kontaktmaterial 6 geschützt ist bzw. eine gewisse effektive Wegstrecke vom Kontaktmaterial 6 entfernt wird und mit dem direkt mit dem Oxidhalbleiter in Verbindung stehenden Material 4 elektrisch überbrückt wird, das je verwendetem Kontaktmaterial 6 eine bessere Anpassung an das Oxidhalbleitermaterial 3 hervorrufen kann. Der Dünnschichttransistor zeigt dadurch eine höhere Stabilität unter Belastung wie z. B. Stromfluss, hohen Temperaturen und dergleichen. Diese Struktur ist bei geeigneter Wahl der Barriereschicht 5 dazu geeignet, verschiedenste Kontaktmaterialien 6 mit verschiedensten Ätzprozessen zu kombinieren.
  • Bei der Durchführung des Prozesses ist die Struktur in 1b zu bevorzugen, in der der Oxidhalbleiter 3 lateral breiter ausgeführt wird als das Kontaktmaterial 6. So wird sichergestellt, anders als in 1c, dass Teilbereiche in der Struktur entstehen, wie z. B. an den vier Ecken des aktiven Oxidhalbleiterbereichs 1 + 2 + 3 am Übergang zur Zone 2 + 3 + 4 + 6, in denen die effektive Wegstrecke vom Kontaktmaterial 6 zum Oxidhalbleiter 3 nach unten nicht auf ein Mindestmaß beschränkt werden kann. Für beide Transistorstrukturen nach den 1b, 1c ergibt sich jedoch die gleiche Querschnittskonfiguration gemäß 1a.
  • Eine Abwandlung des zuvor beschriebenen Fertigungsprozesses mit vorstrukturierter Halbleiterinsel, die mit einer zusätzlichen Maske hergestellt wird, kann 2 entnommen werden. Der Herstellungsprozess dieses Transistors kann durch die nun nur doppelschichtigen Zuleitungen am Rand des Transistors auch bei Einsatz nasschemischer Ätzprozesse für das Ätzen dieser Doppelschicht hinsichtlich dem Auftreten von Unterätzungen der verschiedenen Schichtmaterialen besser kontrolliert werden.
  • 3 zeigt eine weitere Variation des Dünnschichttransistors, bei dem das direkt in Verbindung mit dem Oxidhalbleiter 3 stehende Material 4 als Barriere dient. Diese Struktur bringt allerdings den Nachteil mit sich, dass die Barriere 4 hierbei sehr dick ausgeführt werden muss und der Back-Channel-Etch-Schritt weniger gut zu kontrollieren ist.
  • Weitere Alternativen von mit vier Lithographiemasken herstellbaren Transistoren und dem direkt mit dem Oxidhalbleiter 3 in Verbindung stehendem Material 4 als Barriere zwischen dem oxidischen Halbleiterkanal 3 und den Kontakten 6 in lateraler Richtung sind in den 4a–4d zu sehen.
  • Ebenso ist ein Prozess zur Herstellung eines Dünnschichttransistors nach 5 denkbar, bei dem fünf Lithographiemasken zum Einsatz kommen. Hier wird das mit dem Oxidhalbleiter 3 direkt in Verbindung stehende Material 4 nach der Strukturierung des Oxidhalbleiters 3 mit Hilfe des Back-Channel-Etch-Schrittes strukturiert. In der Barriereschicht 5 werden Löcher realisiert, über die das Kontaktmaterial 6 mit dem direkt in Verbindung mit dem Oxidhalbleiter 3 stehenden Material 4 verbunden wird. Kontaktwiderstände zwischen Kontaktmaterial 6 und direkt mit dem Oxidhalbleiter 3 in Verbindung stehendem Material 4 sind dabei maßgeblich von den relativ kleinen Überlappflächen (Lochgröße) bestimmt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 6406928 B1 [0002]

Claims (16)

  1. Dünnschichttransistor, insbesondere für Aktiv-Matrix-Anzeigen, mit einem oxidischen Halbleiterkanal und metallischen oder oxidischen Gate-, Drain- und Source-Kontakten, dadurch gekennzeichnet, dass zwischen dem oxidischen Halbleiterkanal (3) und den Drain- und Source-Kontakten (6) mindestens eine Barriereschicht (4, 5) angeordnet ist, die einen Austausch von Sauerstoff zwischen dem oxidischen Halbleiterkanal (3) und anderen Schichten (1, 2, 6), insbesondere den Drain- und Source-Kontakten (6) hemmt.
  2. Dünnschichttransistor nach Anspruch 1, dadurch gekennzeichnet, dass die oder eine der Barriereschicht/en (4, 5) von einer subtraktiv strukturierten, mit dem oxidischen Halbleiterkanal (3) in direktem Kontakt stehenden leitfähigen Schicht (4) gebildet ist.
  3. Dünnschichttransistor nach Anspruch 2, dadurch gekennzeichnet, dass auch die Drain- und Source-Kontakte (6) aus dem Material der mit dem oxidischen Halbleiterkanal (3) in direktem Kontakt stehenden Schicht (4) gebildet sind.
  4. Dünnschichttransistor nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die mit dem oxidischen Halbleiterkanal (3) direkt in Kontakt stehende Schicht (4) aus einem oxidischen, dotierten und/oder undotierten Halbleiter besteht.
  5. Dünnschichttransistor nach Anspruch 4, dadurch gekennzeichnet, dass die mit dem oxidischen Halbleiterkanal (3) direkt in Kontakt stehende Schicht (4) zumindest teilweise aus einer Zink-Oxid-Verbindung besteht.
  6. Dünnschichttransistor nach Anspruch 5, dadurch gekennzeichnet, dass die Zink-Oxid-Verbindung eine Aluminium-Zink-Oxid-Verbindung ist.
  7. Dünnschichttransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die oder eine der Barriereschicht/en (4, 5) aus einem elektrischen Isolator, insbesondere aus Siliziumoxid oder Siliziumnitrid besteht.
  8. Dünnschichttransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der oxidische Halbleiterkanal (3) aus einer Zink-Oxid-Verbindung besteht.
  9. Dünnschichttransistor nach Anspruch 8, dadurch gekennzeichnet, dass die Zink-Oxid-Verbindung eine Indium-Gallium-Zink-Oxid-Verbindung ist.
  10. Verfahren zur Herstellung eines Dünnschichttransistors nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass mindestens die oder eine der Barriereschicht/en (4, 5) durch einen Back-Channel-Etch-Schritt strukturiert wird.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass der Back-Channel-Etch-Schritt nasschemisch durchgeführt wird.
  12. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die oder eine der Barriereschicht/en (4, 5) durch gezielte Oxidation des Kontaktmaterials (6) hergestellt wird.
  13. Verfahren nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass als mindestens eine Barriereschicht (4) eine aus einem oxidischen Halbleitermaterial bestehende Schicht auf dem oxidischen Halbleiterkanal (3) aufgebracht und derart strukturiert wird, dass diese Schicht (4) eine elektrische Brücke zwischen dem Halbleiterkanal (3) und den Kontakten (6) bildet.
  14. Verfahren nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass insgesamt drei photolithographische Strukturierungen von Schichten (1–6) des Transistors durchgeführt werden.
  15. Verfahren nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, dass zunächst auf ein Substrat ein Gate-Material (1) aufgebracht und photolithographisch strukturiert wird, bevor nacheinander eine Schichtfolge mindestens bestehend aus einem Gate-Dielektrikum (2), einem oxidischen Halbleitermaterial (3) für den Kanal und mindestens einer Barriereschicht (4, 5) aufgebracht wird, die mindestens eine Barriereschicht (5) photolithographisch strukturiert und dann ein Kontaktmaterial (6) aufgebracht und photolithographisch strukturiert wird, bevor mit dem strukturierten Kontaktmaterial (6) als Maske in einem Back-Channel-Etch-Schritt mindestens die oder eine der Barriereschicht/en (4) strukturiert wird.
  16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass das oxidische Halbleitermaterial (3) unter Verwendung einer weiteren photolithographischen Maske zum Kanal strukturiert wird, bevor die mindestens eine Barriereschicht (4, 5) und das Kontaktmaterial (6) aufgebracht und strukturiert werden.
DE102013111501.2A 2013-10-18 2013-10-18 Dünnschichttransistor und Verfahren zu seiner Herstellung Active DE102013111501B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102013111501.2A DE102013111501B4 (de) 2013-10-18 2013-10-18 Dünnschichttransistor und Verfahren zu seiner Herstellung
TW103129461A TWI575755B (zh) 2013-10-18 2014-08-27 薄膜電晶體及其製程方法
JP2014193283A JP6067638B2 (ja) 2013-10-18 2014-09-24 薄膜トランジスタとその製造方法
US14/515,579 US9425321B2 (en) 2013-10-18 2014-10-16 Thin-film transistor and process for manufacture of the thin-film transistor
KR20140140945A KR20150045386A (ko) 2013-10-18 2014-10-17 박막 트랜지스터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013111501.2A DE102013111501B4 (de) 2013-10-18 2013-10-18 Dünnschichttransistor und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE102013111501A1 true DE102013111501A1 (de) 2015-04-23
DE102013111501B4 DE102013111501B4 (de) 2024-02-08

Family

ID=52774947

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013111501.2A Active DE102013111501B4 (de) 2013-10-18 2013-10-18 Dünnschichttransistor und Verfahren zu seiner Herstellung

Country Status (5)

Country Link
US (1) US9425321B2 (de)
JP (1) JP6067638B2 (de)
KR (1) KR20150045386A (de)
DE (1) DE102013111501B4 (de)
TW (1) TWI575755B (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6406928B1 (en) 1999-12-20 2002-06-18 Hannstar Display Corp. Back-channel-etch process for forming TFT matrix of LCD with reduced masking steps
US20110299005A1 (en) * 2010-06-02 2011-12-08 Mitsubishi Electric Corporation Active matrix substrate and liquid crystal device
CN102931109A (zh) * 2012-11-08 2013-02-13 南通富士通微电子股份有限公司 半导体器件的形成方法
US20130264564A1 (en) * 2012-04-06 2013-10-10 Electronics And Telecommunications Research Institute Method for manufacturing oxide thin film transistor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI491048B (zh) 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
CN102113120B (zh) 2008-08-04 2014-10-22 普林斯顿大学理事会 用于薄膜晶体管的杂化的介电材料
TWI518800B (zh) * 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
WO2011048968A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101084173B1 (ko) * 2009-10-27 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 그 제조 방법
KR101804589B1 (ko) 2009-12-11 2018-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8803143B2 (en) * 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
US9019440B2 (en) 2011-01-21 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102959714A (zh) 2011-06-17 2013-03-06 松下电器产业株式会社 显示装置、显示装置中使用的薄膜晶体管及薄膜晶体管的制造方法
JP2013080769A (ja) * 2011-10-03 2013-05-02 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
CN102931091A (zh) 2012-10-25 2013-02-13 深圳市华星光电技术有限公司 一种主动矩阵式平面显示装置、薄膜晶体管及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6406928B1 (en) 1999-12-20 2002-06-18 Hannstar Display Corp. Back-channel-etch process for forming TFT matrix of LCD with reduced masking steps
US20110299005A1 (en) * 2010-06-02 2011-12-08 Mitsubishi Electric Corporation Active matrix substrate and liquid crystal device
US20130264564A1 (en) * 2012-04-06 2013-10-10 Electronics And Telecommunications Research Institute Method for manufacturing oxide thin film transistor
CN102931109A (zh) * 2012-11-08 2013-02-13 南通富士通微电子股份有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
TWI575755B (zh) 2017-03-21
TW201519450A (zh) 2015-05-16
KR20150045386A (ko) 2015-04-28
DE102013111501B4 (de) 2024-02-08
US9425321B2 (en) 2016-08-23
JP6067638B2 (ja) 2017-01-25
US20150108469A1 (en) 2015-04-23
JP2015079956A (ja) 2015-04-23

Similar Documents

Publication Publication Date Title
DE102018204283B4 (de) Programmierbare logikelemente und verfahren zum betreiben derselben
DE112005001179B4 (de) Verbesserte dielektrische Passivierung für Halbleiterbauelemente und Verfahren
DE102008038552B4 (de) Vertikaldiode unter Verwendung von Silizium, ausgebildet durch selektives epitaxiales Aufwachsen
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112016005805T5 (de) Variable gate-längen für vertikale transistoren
DE102014107325A1 (de) Halbleiterbauelement
DE112011103915B4 (de) MOS-Transistor, welcher eine Struktur von kombinierter Quelle mit niedrigem Stromverbrauch aufweist und Verfahren zu seiner Herstellung
DE102010005625A1 (de) Herstellungsverfahren einer Siliciumcarbid-Halbleitervorrichtung
DE112017002778T5 (de) Mehrstufige Oberflächenpassivierungsstrukturen und Verfahren zu deren Herstellung
DE102008014071A1 (de) Siliciumcarbid-Halbleitervorrichtung
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102005018638A1 (de) Halbleitervorrichtung und Herstellungsverfahren von dieser
DE3602124A1 (de) Amorpher silicium-duennschichttransistor
DE1464390B2 (de) Feldeffekttransistor
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE102009051745A1 (de) Hochvolt-Transistor mit Mehrfach-Dielektrikum und Herstellungsverfahren
DE1764164B1 (de) Sperrschicht feldeffektransistor
DE102021111163A1 (de) Ferroelektrische tunnelübergangsspeichervorrichtung, welche ein magnesiumoxid-tunnelungsdielektrikum verwendet, und verfahren zur bildung derselben
DE102005040847B4 (de) Single-Poly-EPROM-Baustein und Verfahren zur Herstellung
DE112018005908T5 (de) Halbleiterbauteil
DE102014118986A1 (de) Halbleitervorrichtung und Ausbildung
DE112016000050B4 (de) Verfahren zur Herstellung eines Splitgate-Leistungsbauelements
DE112016001799T5 (de) Hybride gate-dielektrika für leistungshalbleiter-bauelemente
DE102015106185A1 (de) Halbleiterstruktur und Verfahren zur Verarbeitung eines Trägers

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027120000

Ipc: H01L0029786000