TWI575755B - 薄膜電晶體及其製程方法 - Google Patents

薄膜電晶體及其製程方法 Download PDF

Info

Publication number
TWI575755B
TWI575755B TW103129461A TW103129461A TWI575755B TW I575755 B TWI575755 B TW I575755B TW 103129461 A TW103129461 A TW 103129461A TW 103129461 A TW103129461 A TW 103129461A TW I575755 B TWI575755 B TW I575755B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
film transistor
thin film
transistor according
channel
Prior art date
Application number
TW103129461A
Other languages
English (en)
Other versions
TW201519450A (zh
Inventor
馬可斯 赫曼
諾伯特 福豪夫
Original Assignee
使督格爾大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 使督格爾大學 filed Critical 使督格爾大學
Publication of TW201519450A publication Critical patent/TW201519450A/zh
Application granted granted Critical
Publication of TWI575755B publication Critical patent/TWI575755B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Description

薄膜電晶體及其製程方法
本發明與一種薄膜電晶體相關，特別是用於多種主動式矩陣顯示器的薄膜電晶體，該薄膜電晶體含有一個氧化物半導體通道、多個金屬或氧化物閘極、汲極與源極接點。
製作多個矽基薄膜電晶體通常要執行一種所謂背通道蝕刻製程，而且在大量生產時，偏好對該背通道蝕刻製程採取多次電漿蝕刻製程。例如，專利US 6.406.928 B1說明該製程。在該專利中，一種高摻雜性矽薄膜位在該些金屬接點材料與該實際矽半導體之間，可避免一種肖特基效應，而且可直接在該矽半導體上執行蝕刻。
不同於該些常見的蝕刻阻擋層製程，由於可以節省多道遮罩，因此在製造含有一種氧化物半導體通道的多個薄膜電晶體時，有需要採用多次背通道蝕刻製程，例如製造以一種氧化鋅化合物所製作的薄膜電晶體。該些薄膜電晶體不同於含有以非晶矽製作之通道的多種電晶體，該些薄膜電晶體具備更高的電荷載子遷移率與較低的功耗。
進行含多個氧化物半導體通道之薄膜電晶體的製備時，配合該背通道蝕刻製程而執行多次蝕刻阻擋層製程以及多次電漿或濕化學製程 本身會經由多個金屬接點、或甚至多個氧族導電接點、與多個氧化物半導體的聚集而造成多項基本問題。該些接點與該些氧化物半導體之間會發生一種氧氣交換，其中該氧氣交換會取決於所選擇之材料而造成一個氧化邊界層厚度的穩定上升。該邊界層的形成不但會增加接觸阻抗，而且也會改變該氧化物半導體的特性，例如，使氧氣不受控制地脫離該氧化物半導體結構而改變臨界電壓、電荷載子遷移率等。該些電晶體的電氣特性在很大程度上會取決於該氧化物半導體材料內的氧缺陷。由於形成該氧化邊界層或該氧化邊界層不斷增長會大大取決於施加在該薄膜電晶體的負荷(電流與溫度等)，因此不能保證該薄膜電晶體的長期可靠度。
因此，本發明的基本目的在於提供含有一氧化物半導體通道的一種薄膜電晶體與製造該薄膜電晶體的製程，其中執行該製程時能阻止該半導體材料與該接點材料之間發生氧氣交換。
該問題可藉由一種薄膜電晶體而解決，特別是含有一個氧化物半導體通道、多個金屬或氧化物閘極、汲極與源極接點而用於多種主動式矩陣顯示器的薄膜電晶體，其中至少有一道阻擋層位於該氧化物半導體通道與該些汲極與源極接點之間，可阻止該氧化物半導體通道與該些其它層之間發生氧氣交換，特別是該些汲極與源極接點之間的氧氣交換。
根據本發明之該薄膜電晶體中，該至少一道阻擋層能阻止該接點材料與該氧化物半導體通道之間發生氧氣交換，而且甚至在更高的能量輸入時，即施加高電流與/或升高溫度也能阻止發生氧氣交換。阻止氧 化物半導體與該接點材料之間發生氧氣交換的程度取決於該至少一阻擋層的材料、該阻擋層的厚度、該製造過程中的分離方法、與該阻擋層在該層堆疊內的位置。為了避免或阻擋氧氣交換，該些阻擋物應嵌入該堆疊內，使該接點材料不會直接連結該氧化物半導體，但能以一個有效距離保持與該氧化物半導體的分離。
除了採用多道電絕緣或甚至電傳導層外，該至少一道阻擋層也可由一道絕緣性/半導電性/導電性金屬氧化層所構成；其中使用於該後續層內的該些金屬接點材料可由該材料的一種氧化物所構成。因此，根據所選擇之該金屬接點材料，可阻止或甚至中止該金屬接點材料的進一步寄生氧化反應(該反應的減弱為該層厚度的函數)。同時也能考慮到直接分離或建構該些金屬氧化物阻擋層，例如在一種加熱的氧氣環境中根據該材料之目標寄生氧化而以各基礎層來控制並加速該接點材料的提前老化，其中該氧氣環境必須確保不能改變該氧化物半導體通道的各種特性。可定義一個臨界溫度，而進行加熱步驟時，高於該臨界溫度的話，就會有更多氧氣加入包含在該氧化物半導體結構之空氣內的氧氣，而且比經由該些接點而離開該氧化物半導體結構的氧氣更多。
在輸入能量期間，藉由阻止該電晶體內的氧氣輸送可增加電晶體的長短期穩定性。甚至於即使採用強氧化性材料也能達到該效果。因此，即便在各製造步驟使用較高溫度也能降低寄生效應。
較佳者，該些阻擋層或其中一道阻擋層能以直接接觸該氧化物半導體通道之一種精簡結構導電層所構成。該層是唯一的阻擋層、或結合其它阻擋層。
直接接觸該通道之氧化物半導體的該阻擋層作用如同一種第二接點材料，一方面做為接點材料與氧化物半導體之間的橋樑，以避免因提供一道阻擋層而提升高連續阻抗值或無效作用，另一方面則可做為該背通道蝕刻製程中的被蝕刻材料。
該些汲極與源極接點也可由直接接觸該氧化物半導體通道之該層的相同材料所製作。
較佳者，直接接觸該氧化物半導體通道的該層是由一種氧化、摻雜與/或未摻雜半導體所構成。該層具有電傳導性或具半導體特性，但同時也是該接點材料與該半導體通道之間的一種氧化絕緣橋樑。由於各種氧化物半導體在關斷狀態下要具備絕佳的絕緣特性，而且該關斷狀態下常會有毫微微安培的逆電流，因此對該氧化物半導體進行摻雜會降低極高電阻值，使通往含有相對較短橋接距離之一通道的導線阻值明顯低於薄膜電晶體的各種接觸阻值。為了盡可能使該改性氧化物半導體適應於該通道材料，採用相同之本徵氧化物半導體材料，使得至少等同於該通道材料的成分會有其優點。
當該層直接接觸該氧化物半導體通道時，採用氧化鋅(特別是掺鋁氧化鋅)能提供本身成為以一種氧化鋅化合物所製作的一種通道氧化物半導體。較佳者，在背通道蝕刻製程中，能以具有選擇比高於8：1的多種濕化學製程在該適當之通道氧化物半導體材料氧化銦鎵鋅(IGZO)上蝕刻掺鋁氧化鋅(AZO)，而且掺鋁氧化鋅同時能提供良好的電適應性，因此可在較低溫度下進行該電晶體製作的後續加熱步驟。
然而，該些阻擋層或其中的一道阻擋層也可由一種電絕緣體 所構成，特別是由氧化矽或氮化矽所構成。在該薄膜電晶體的製造過程中，選擇該些阻擋層的材料能使該些阻擋層表現一種蝕刻阻擋層的額外功能。如此可採用更多樣化的接點材料，以便利用相同的多變製程而建構該些接點材料。氮氧化鉬、氧化鋁、氧化鉻、或一種聚合物也是其它可能作為該阻擋層的材料。
本發明也和製作一種電晶體的製程相關，其中可藉由一種背通道蝕刻製程而建構至少該些阻擋層或其中一道阻擋層；較佳者，該製程能以一種濕化學製程所執行。
在該製程的進一步變化中，可仔細地氧化該接點材料而製作該些阻擋層或其中一道阻擋層。為了阻止該些接點與該半導體通道之間的氧氣交換起見，進行製作期間可仔細地採用各案例中所形成之多個寄生氧化邊界層以做為多道阻擋層。分離各別電晶體層時，可嵌入該些氧化邊界層，或在後續步驟內，以高於氧氣環境內之該臨界溫度而對該些接點預先加速老化，而仔細地製作該些氧化邊界層，且不會實質改變該氧化物半導體通道的特性。氧化鉻特別適合作為一種隔氧層，而且由於該些大面積接觸點的緣故，仍可維持較小的接觸阻抗。
倘若以一種傳導性氧化物半導體材料所構成之至少一道阻擋層應用於該氧化物半導體通道，而且其建構方式可使該層形成該半導體通道與該些接點之間的橋樑時，還會有其它優點。該橋樑可循著一個垂直方向而延伸。然而，也能考慮以直接接觸該氧化物半導體的材料來建構該阻擋層，其方法是略微縮短該接點材料在該半導體通道前的一段特定距離，使該阻擋層佔據該缺口並形成通往該通道的一個橫向橋樑。
該製程應以該些電晶體層的至少三種微影結構所執行。根據本發明，可利用該三道步驟而製作一種薄膜電晶體。倘若需要執行其它微影步驟時，可預先另行建構該半導體通道。然而，應用根據本發明之多種薄膜電晶體，以四道遮罩與微影結構物可製作出一種含有黑矩陣之完全單色AMLCD或AMOLED顯示器。該結構物包含一個閘極遮罩、一道阻擋層遮罩、一個接點遮罩、與像素電極或黑矩陣用的第四層遮罩，可以同時用於該些薄膜電晶體的鈍化處理。
在一種較佳製程設計型態中，首先將一種閘極材料施用於一種基材並以微影方式完成建構，在完成由至少一種閘極介電質構成的一道後續層之前，要施用該通道用的一種氧化物半導體與至少一道阻擋層，以便以微影方式建構至少一道阻擋層；然後要施用一種接點材料並以微影方式完成建構。倘若其中一道阻擋層為直接接觸該半導體通道的一種氧化物半導體時，可將該結構化接點材料做為一種背通道蝕刻製程的遮罩而最終建構出該阻擋層。此外，該氧化物半導體材料也能用來形成該些接點。
在該製程的一種變化應用中，可在應用與建構至少一道阻擋層以及該接點材料前，對該通道應用另一道微影遮罩而預先建構該氧化物半導體材料。
1‧‧‧閘極材料
2‧‧‧閘極介電質
3‧‧‧氧化物半導體
4‧‧‧直接接觸氧化物半導體的材料
5‧‧‧阻擋層
6‧‧‧接點材料
第1a圖為本發明之第一電晶體的剖面圖。
第1b圖為本發明之第一電晶體的上視圖。
第1c圖為本發明之第一電晶體的上視圖。
第2圖為本發明之第三電晶體的剖面圖。
第3圖為本發明之第四電晶體的剖面圖。
第4a圖為本發明之第四電晶體的剖面圖。
第4b圖為本發明之第四電晶體的剖面圖。
第4c圖為本發明之第四電晶體的剖面圖。
第4d圖為本發明之第四電晶體的剖面圖。
第5圖為本發明之又一電晶體的剖面圖。
第1圖至第5圖的為本發明之薄膜電晶體的剖面圖示意圖，以相同參考標記表示各狀況中以相同材料構成的各層。全部結構物應用於一種未詳細顯示的基材上。
如第1a、1b、1c圖所示，該些電晶體可在三道微影步驟中完成製作。在第一步驟中，一片基材覆蓋了一層閘極材料1，並且以微影方式完成建構。完成一種閘極介電質2的製作後，接著要進行該後續通道用的一種氧化物半導體3、直接接觸氧化物半導體的材料4、與一道阻擋層5的直接、連續與完全分離。該阻擋層5是以微影方式所建構，而且該阻擋層5同時位在該些連續分離層的最上端。分離最末一層接點材料6以製造該些 薄膜電晶體接點或進入點後，接著會進行該第三道微影步驟以便從該層接點材料6建構出該些接點。因此，該些升高的結構體與該結構化的阻擋層5可做為蝕刻直接接觸該氧化物半導體3之該層的直接接觸氧化物半導體的材料4以及蝕刻該氧化物半導體3本身的一種遮罩，而達到該薄膜電晶體的該些進入點。現在可經由該相同結構而進一步選擇性地蝕刻該氧化物半導體3以上的該阻擋層5而達到直接接觸氧化物半導體的材料4，同時該阻擋層5仍維持存在於該接點材料6的下方並提供阻擋效果。此時，蝕刻該些接點材料6而仍受到該阻擋層5保護之直接接觸該氧化物半導體的該層的直接接觸氧化物半導體的材料4就會露出，而且藉由一道背通道蝕刻製程就可移除該層的直接接觸氧化物半導體的材料4。在最後步驟中，該氧化物半導體3能藉由該阻擋層5而不會直接接觸該接點材料6，或者可移除該氧化物半導體3而達到離開該接點材料6的一個特定有效距離，而且藉由直接接觸氧化物半導體的材料4能使該氧化物半導體3避免電性接觸，以致能取決於所採用之該接點材料6而更完善地達到調整該氧化物半導體材料3。因此，該薄膜電晶體能在受壓下(例如電流、高溫等)展現更好的穩定度。藉由適當選擇該阻擋層5，該結構體就能利用各種多變的蝕刻製程而適用於結合各類接點材料6。
如第1b圖所示，其中的該結構體可首選用於執行該製程，其中該製程中的該氧化物半導體3設計為橫向較該接點材料6更寬。如第1b圖中的該結構體不同於第1c圖所示，可確定能形成該結構體的多個子區域，例如在包含區域閘極介電質2、氧化物半導體3、直接接觸氧化物半導體的材料4、接點材料6之該接面的該主動氧化物半導體區的閘極材料1、 閘極介電質2、氧化物半導體3的四角，其中從該接點材料6到下方之該氧化物半導體3的有效距離不限定於一個最小量。然而，根據第1b、1c圖所示的兩種電晶體結構，會形成對應第1a圖的相同剖面配置。
如第2圖所示，顯示以一種預先建構之半導體島狀物對前述製程的修改，其中該半導體島狀物是由一道額外的遮罩所製作。當存在藉由該電晶體邊緣之多個進入點而進一步蝕刻多層材料(例如此時的雙層材料)、甚至採用多種濕化學蝕刻製程時，該電晶體製作程序能受到更好的控制。
如第3圖所示，顯示進一步改變該薄膜電晶體，其中直接接觸該氧化物半導體3的該直接接觸氧化物半導體的材料4可做為一道阻擋層。然而，該結構物的缺點在於必須設計很厚的該直接接觸氧化物半導體的材料4做為一道阻擋層，而且該背通道蝕刻製程較不易受到良好控制。
如第4a、4d圖所示，可發現其它構成多個電晶體之製作方法必須依據四道微影遮罩、以及直接接觸該氧化物半導體3的該直接接觸氧化物半導體的材料4，以做為該氧化物半導體3通道與該些接點材料6間之一道側向阻擋層。
同樣也可根據第5圖所示製作一種薄膜電晶體的製程，其中該製程要採用五道微影遮罩。此時，可在建構該氧化物半導體3後，藉由該背通道蝕刻製程的協助而建構直接接觸該氧化物半導體3之該直接接觸氧化物半導體的材料4。該阻擋層5內可製作多個孔洞，該接點材料6可經由該阻擋層5而結合直接接觸該氧化物半導體3之該直接接觸氧化物半導體的材料4。藉由該些相對較小的重疊表面(多個孔洞尺寸)可真正判定該接點材料6與直接接觸該氧化物半導體3之該直接接觸氧化物半導體的材料4 間的多種接觸阻抗值。
1‧‧‧閘極材料
2‧‧‧閘極介電質
3‧‧‧氧化物半導體
4‧‧‧直接接觸氧化物半導體的材料
5‧‧‧阻擋層
6‧‧‧接點材料

Claims (13)

  1. 一種薄膜電晶體，係用於多種主動式矩陣顯示器之薄膜電晶體，該薄膜電晶體含有一氧化物半導體通道、複數個金屬或氧化物閘極、汲極與源極接點，其中至少有一道阻擋層位在該氧化物半導體通道與各該汲極與各該源極接點之間，可阻止該氧化物半導體通道與其它各層之間發生氧氣交換，特別是各該汲極與各該源極接點之間的氧氣交換；其中各該阻擋層或各該阻擋層的其中任一層是由直接接觸該氧化物半導體通道之一精簡結構導電層所形成；以及其中各該阻擋層或各該阻擋層的其中任一層是由一電絕緣體所構成，特別是由氧化矽或氮化矽所構成。
  2. 如申請專利範圍第1項所述之薄膜電晶體，其中各該汲極與各該源極接點也可由直接接觸該氧化物半導體通道之材料所形成。
  3. 如申請專利範圍第1或第2項所述之薄膜電晶體，其中直接接觸該氧化物半導體通道之材料係由一種氧化物、摻雜與/或未摻雜的半導體所構成。
  4. 如申請專利範圍第3項所述之薄膜電晶體，其中直接接觸該氧化物半導體通道之材料至少有部份是由一氧化鋅化合物所構成。
  5. 如申請專利範圍第4項所述之薄膜電晶體，其中該氧化鋅化合物係為一摻鋁氧化鋅化合物。
  6. 如申請專利範圍第1項所述之薄膜電晶體，其中該氧化物半導體通道係由一氧化鋅化合物所構成。
  7. 如申請專利範圍第6項所述之薄膜電晶體，其中該氧化鋅化合物係為一 氧化銦鎵鋅化合物。
  8. 一種如申請專利範圍第1至第7項之任一項所述之薄膜電晶體的製程方法，其中各該阻擋層或各該阻擋層的至少其中任一層係以一背通道蝕刻製程所建構。
  9. 如申請專利範圍第8項所述之薄膜電晶體的製程方法，其中該背通道蝕刻製程係利用一濕化學製程所執行。
  10. 如申請專利範圍第8或第9項所述之薄膜電晶體的製程方法，其中各該阻擋層或各該阻擋層的其中任一層係氧化各該接點材料所製作而成。
  11. 如申請專利範圍第8項所述之薄膜電晶體的製程方法，其中將一氧化物半導體材料施用於該氧化物半導體通道而做為至少一阻擋層，而且其建構方式為該阻擋層可形成該氧化物半導體通道與各該接點之間的一電性橋樑。
  12. 如申請專利範圍第8項所述之薄膜電晶體的製程方法，其中首先將一閘極材料施用於一基材並以微影方式完成建構，在完成由至少一閘極介電質構成的一層前，要連續施用該通道用的一氧化物半導體與至少一阻擋層；在一背通道蝕刻製程中利用各該接點材料做為遮罩而建構至少各該阻擋層或各該阻擋層的其中任一層前，要以微影方式建構該至少一阻擋層，然後施用一接點材料完成建構。
  13. 如申請專利範圍第12項所述之薄膜電晶體的製程方法，其中施用並建構該至少一阻擋層與各該接點材料前，可進一步採用一道微影遮罩而建構該氧化物半導體材料到一條通道內。
TW103129461A 2013-10-18 2014-08-27 薄膜電晶體及其製程方法 TWI575755B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013111501.2A DE102013111501B4 (de) 2013-10-18 2013-10-18 Dünnschichttransistor und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
TW201519450A TW201519450A (zh) 2015-05-16
TWI575755B true TWI575755B (zh) 2017-03-21

Family

ID=52774947

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103129461A TWI575755B (zh) 2013-10-18 2014-08-27 薄膜電晶體及其製程方法

Country Status (5)

Country Link
US (1) US9425321B2 (zh)
JP (1) JP6067638B2 (zh)
KR (1) KR20150045386A (zh)
DE (1) DE102013111501B4 (zh)
TW (1) TWI575755B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201234437A (en) * 2011-01-21 2012-08-16 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
TW201244114A (en) * 2008-07-31 2012-11-01 Semiconductor Energy Lab Semiconductor device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW437096B (en) 1999-12-20 2001-05-28 Hannstar Display Corp Manufacturing method for thin film transistor
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
CN102113120B (zh) 2008-08-04 2014-10-22 普林斯顿大学理事会 用于薄膜晶体管的杂化的介电材料
TWI518800B (zh) * 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
WO2011048968A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101084173B1 (ko) * 2009-10-27 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 그 제조 방법
KR101804589B1 (ko) 2009-12-11 2018-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2011253921A (ja) * 2010-06-02 2011-12-15 Mitsubishi Electric Corp アクティブマトリックス基板及び液晶装置
US8803143B2 (en) * 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
CN102959714A (zh) 2011-06-17 2013-03-06 松下电器产业株式会社 显示装置、显示装置中使用的薄膜晶体管及薄膜晶体管的制造方法
JP2013080769A (ja) * 2011-10-03 2013-05-02 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
US8841665B2 (en) * 2012-04-06 2014-09-23 Electronics And Telecommunications Research Institute Method for manufacturing oxide thin film transistor
CN102931091A (zh) 2012-10-25 2013-02-13 深圳市华星光电技术有限公司 一种主动矩阵式平面显示装置、薄膜晶体管及其制作方法
CN102931109B (zh) * 2012-11-08 2015-06-03 南通富士通微电子股份有限公司 半导体器件的形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201244114A (en) * 2008-07-31 2012-11-01 Semiconductor Energy Lab Semiconductor device
TW201234437A (en) * 2011-01-21 2012-08-16 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
TW201519450A (zh) 2015-05-16
DE102013111501A1 (de) 2015-04-23
KR20150045386A (ko) 2015-04-28
DE102013111501B4 (de) 2024-02-08
US9425321B2 (en) 2016-08-23
JP6067638B2 (ja) 2017-01-25
US20150108469A1 (en) 2015-04-23
JP2015079956A (ja) 2015-04-23

Similar Documents

Publication Publication Date Title
TWI531043B (zh) 具有抗熔絲配置之電晶體設備及其形成方法
TWI604529B (zh) 薄膜電晶體及其製造方法
US9437627B2 (en) Thin film transistor and manufacturing method thereof
US8735984B2 (en) FinFET with novel body contact for multiple Vt applications
TWI533408B (zh) 薄膜電晶體和主動矩陣有機發光二極體組件及製造方法
JP2006086528A (ja) 炭素ナノチューブチャンネルを含む半導体装置のトランジスタ及びその製造方法
JP2009278115A (ja) トランジスタとこれを含む半導体素子及びそれらの製造方法
US9899528B2 (en) Manufacturing method for TFT array substrate, TFT array substrate and display device
JP2002368225A (ja) 半導体装置及びその製造方法
WO2019171505A1 (ja) 薄膜トランジスタおよびその製造方法並びに表示装置
CN108122759B (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
Lyu et al. A film-profile-engineered 3-D InGaZnO inverter technology with systematically tunable threshold voltage
JP2006245589A (ja) 物性変換層を利用したトランジスタと、その動作及び製造方法
TWI575755B (zh) 薄膜電晶體及其製程方法
KR102086626B1 (ko) 자기 정렬 박막 트랜지스터 및 그 제조 방법
CN106033731B (zh) 半导体元件及其制作方法
US10580694B2 (en) Contact structure and method of forming the same
US9647107B1 (en) Fabrication method for forming vertical transistor on hemispherical or polygonal patterned semiconductor substrate
JP2002270851A (ja) 半導体装置の製造方法
TW201810682A (zh) 薄膜電晶體及其製作方法
US9865745B2 (en) Thin-film transistor and method for forming the same
KR20160084923A (ko) 박막 트랜지스터 기판 및 그 제조 방법
WO2016106897A1 (zh) 薄膜晶体管及薄膜晶体管的制备方法
CN107046063A (zh) 薄膜晶体管及薄膜晶体管的制造方法
TW201624724A (zh) 薄膜電晶體及其製作方法