JP6067638B2 - 薄膜トランジスタとその製造方法 - Google Patents

薄膜トランジスタとその製造方法 Download PDF

Info

Publication number
JP6067638B2
JP6067638B2 JP2014193283A JP2014193283A JP6067638B2 JP 6067638 B2 JP6067638 B2 JP 6067638B2 JP 2014193283 A JP2014193283 A JP 2014193283A JP 2014193283 A JP2014193283 A JP 2014193283A JP 6067638 B2 JP6067638 B2 JP 6067638B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
contact
layer
film transistor
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014193283A
Other languages
English (en)
Other versions
JP2015079956A (ja
Inventor
マルクス・ヘルマン
ノルベルト・フリューアウフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universitaet Stuttgart
Original Assignee
Universitaet Stuttgart
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universitaet Stuttgart filed Critical Universitaet Stuttgart
Publication of JP2015079956A publication Critical patent/JP2015079956A/ja
Application granted granted Critical
Publication of JP6067638B2 publication Critical patent/JP6067638B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Description

本発明は、酸化物半導体チャネルと金属又は酸化物のゲート接点、ドレイン接点及びソース接点とを備えた、特に、アクティブマトリックス表示用の薄膜トランジスタに関する。
多くの場合、シリコンベースの薄膜トランジスタを製造するために、所謂バックチャネルエッチング工程が実行されており、そのために、大量生産品では、有利には、プラズマエッチングプロセスが用いられている。そのようなプロセスは、例えば、特許文献１に記載されている。そこでは、金属の接点材料と本来のシリコン半導体の間にショットキー効果を防止するための高濃度にドーピングされたシリコン層を配置して、そのシリコン半導体に直接エッチングしている。
従来のエッチングストッパープロセスと比べてマスクを節約できるようにするため、例えば、酸化亜鉛化合物から成る酸化物半導体チャネルを備えた薄膜トランジスタを製造する際でも、バックチャネルエッチング工程を使用したいとの要望が有る。そのような薄膜トランジスタは、アモルファスシリコンから成るチャネルを備えたトランジスタと比べて、より速い荷電粒子移動度とより少ない電力消費量を特徴としている。
しかし、エッチングストッパープロセスも、プラズマ又は湿式化学により実行されるバックチャネルエッチング工程も、酸化物半導体チャネルを備えた薄膜トランジスタを製造する際に金属接点又は酸素親和性を有する導電接点と酸化物半導体の遭遇に起因する問題を抱えている。それらの接点と酸化物半導体の間で酸素の交換が起こり、それが、材料の選択に応じて、酸化物境界層の厚さを持続的に増大させる。その場合、そのような境界層の形成は、接触抵抗を高くするだけでなく、酸化物半導体組織から酸素を奪うことにより、閾値電圧、荷電粒子移動度などの酸化物半導体の特性も変化させて制御できなくする。そのようなトランジスタの電気特性は、酸化物半導体材料内の酸素欠乏箇所に大きく依存する。そのため、そのような酸化物境界層の形成又は持続する成長が、薄膜トランジスタの負荷（電流の流れ、温度など）に大きく依存するので、薄膜トランジスタの長期安定性も保証されない。
米国特許第６，４０６，９２８号明細書
以上のことから、本発明の課題は、酸化物半導体材料と接点材料の間の酸素の交換を阻止した、酸化物半導体チャネルを備えた薄膜トランジスタ及びその製造方法を提示することである。
本課題は、酸化物半導体チャネルと金属又は酸化物のゲート接点、ドレイン接点及びソース接点とを備えた、特に、アクティブマトリックス表示用の薄膜トランジスタにおいて、酸化物半導体チャネルとドレイン接点及びソース接点の間に、酸化物半導体チャネルとそれ以外の層、特に、ドレイン接点及びソース接点との間の酸素の交換を阻止する少なくとも一つの障壁層が配置されていることを特徴とする薄膜トランジスタによって解決される。
本発明による薄膜トランジスタでは、この少なくとも一つの障壁層が、より大きなエネルギー投入量、即ち、より大きな電流及び／又はより高い温度でも、接点材料と酸化物半導体チャネルの間の酸素の交換を阻止する。この場合、酸化物半導体と接点材料の間の酸素の交換を阻止する度合いは、この少なくとも一つの障壁層の材料、厚さ、製造プロセスでの析出方法及び層スタック内の位置に依存する。酸素の交換の防止又は阻止のために、接点材料が酸化物半導体との直接的な境界面を持たず、酸化物半導体から一定の有効な間隔を開けて配置されるように、層スタック内に障壁を挿入する。この場合、この少なくとも一つの障壁層は、例えば、電気絶縁層又はそれどころか導電層の外に、例えば、金属接点材料の使用時に、その材料の酸化物から構成することが可能な絶縁体、半導体又は導体の金属酸化物層から構成することもできる。そのため、この金属接点材料の更なる寄生酸化を阻止する（層の厚さに応じて反応を弱める）か、それどころか材料の選択に応じて、停止することができる。この場合、酸素雰囲気内での熱供給により接点材料をその下に有る層を用いて目的通り寄生酸化させることによる接点材料の加速制御式プリエイジングなどの、この金属酸化物から成る障壁を直接析出させて構造化することが同じく考えられ、その場合には、酸化物半導体チャネルの特性を変化させないことに留意しなければらない。閾値温度を定義することができ、その温度以上では、酸素を含む雰囲気内での加熱工程時に、接点を介して酸化物半導体組織から奪われる酸素よりも多くの酸素がその酸化物半導体組織に取り込まれる。
トランジスタ内での酸素移動の停止又は阻止によって、エネルギー投入下でのトランジスタの短期及び長期安定性の向上が達成される。それは、酸素親和性の非常に大きい材料の使用時でも達成される。それによって、高い温度下での製造工程も寄生効果を低減した形で使用することができる。
有利には、これらの障壁層又はこれらの障壁層の一つは、取り去られる形で構造化された、酸化物半導体チャネルと直に接触する導電層から構成することができる。この層は、単一の障壁層とするか、或いは別の障壁層と組み合わせることができる。
一種の第二の接点材料として作用する、このチャネルの酸化物半導体と直に繋がる層は、一方では、例えば、障壁層の配備により、目的通り作り出された、接点材料と酸化物半導体の間における大きな直列抵抗又は開路を防止するためのブリッジとしての役割と、他方ではバックチャネルエッチング工程でのエッチングすべき材料としての役割とを果たす。
ドレイン接点及びソース接点も、この酸化物半導体チャネルと直に接触する層と同じ材料から製造することができる。
この酸化物半導体チャネルと直に接触する層は、有利には、ドーピングされた酸化物半導体及び／又はドーピングされていない酸化物半導体から構成することができる。この層は、導体又は半導体であるが、それと同時に接点材料と半導体チャネルの間の酸化力の有る絶縁性ブリッジである。酸化物半導体は、遮断状態で非常に良好な絶縁特性を有し、フェムトアンペア範囲内の遮断電流は珍しくないので、ブリッジすべき間隔が比較的短い場合のチャネルまでの導線抵抗が薄膜トランジスタの接触抵抗を明らかに下回るように、この非常に大きな電気抵抗を酸化物半導体のドーピングにより低下させることができる。この縮退酸化物半導体とチャネル材料との出来る限り良好な適合を実現するために、有利には、少なくとも構成要素としてチャネル材料内にも存在する、それと同じ酸化力の有る真性半導体材料が使用される。
特に、酸化亜鉛化合物から成るチャネル用酸化物半導体に対して、この酸化物半導体チャネルと直に接触する層のための材料として、同じく、亜鉛酸化物、特に、アルミニウム亜鉛酸化物が考えられる。アルミニウム亜鉛酸化物（ＡＺＯ）は、有利に使用可能なチャネル用酸化物半導体材料であるインジウムガリウム亜鉛酸化物（ＩＧＺＯ）上でのバックチャネルエッチング工程において、湿式化学プロセスを用いて、８：１よりも大きい選択性によりエッチングすることができると同時に、非常に良好な電気的適合を提供し、そのため、トランジスタ製造時のその後の加熱工程を低下した温度で行なうことができる。
しかし、これらの障壁層又はこれらの障壁層の一つは、電気絶縁体、特に、シリコン酸化物又はシリコン窒化物から構成することもできる。そのような障壁用材料の選択により、障壁が、薄膜トランジスタの製造プロセス中にエッチングストッパーとしての追加機能を果たすことができる。それは、様々なプロセスにより構造化できる様々な接点材料の使用を可能とする。別の考えられる障壁層用材料は、モリブデン酸窒化物、アルミニウム酸化物、クロム酸化物又はポリマーである。
更に、本発明は、本発明による薄膜トランジスタの製造方法において、少なくとも前記の一つ以上の障壁層がバックチャネルエッチング工程により構造化されて、このバックチャネルエッチング工程が、有利には、湿式化学により実行できることを特徴とする方法に関する。
本方法の別の変化形態では、前記の一つ以上の障壁層が、接点材料の目的通りの酸化によって製造することができる。従って、接点と半導体チャネルの間の酸素の交換を阻止するために、いずれにせよ製造中に寄生して形成される酸化物の境界層を目的通り障壁として用いることができる。それらは、トランジスタの個々の層の析出中に一緒に挿入するか、或いは後処理工程で、酸素雰囲気内での閾値温度以上による接点のプリエイジングによって、酸化物半導体チャネルの特性を大きく変えること無く、目的通り作り出すことができる。特に、クロム酸化物は、酸素障壁として極めて適している一方、それにも関わらず、大きな面積の接点のために、接触抵抗は小さいままである。
少なくとも一つの障壁層として、導電性の酸化物半導体材料から成る層を酸化物半導体チャネル上に成膜して、その層が半導体チャネルと接点の間のブリッジを形成するように構造化した場合、更に別の利点が得られる。このブリッジは、垂直方向に延びることができる。しかし、接点材料が半導体チャネルに対して一定の間隔を開けて中断され、障壁層がその中断部を塞いで、半導体チャネルに対する横方向のブリッジを形成するように、この酸化物半導体と直に接触する材料から成る障壁層を構造化することも考えられる。
本方法は、トランジスタの層の少なくとも三回のフォトリソグラフィによる構造化によって実施することができる。そのような三回の工程により、漸く本発明による薄膜トランジスタの製造が可能となる。更に、更に別のフォトリソグラフィによる工程を実行した場合、半導体チャネルを事前に構造化することができる。しかし、四つのマスク及びフォトリソグラフィによる構造化により、本発明による薄膜トランジスタを用いたブラックマトリックスを有する完全な単色のＡＭ−ＬＣＤ又はＡＭ−ＯＬＥＤディスプレイを漸く製造することもできる。この構造化は、ゲートマスク、障壁用のマスク、接点用のマスク及び薄膜トランジスタを不活性化する役割を同時に果たすことができる画素電極又はブラックマトリックス用の第四のマスクを有する。
本方法の有利な実施構成では、先ずは基板上にゲート材料を成膜して、フォトリソグラフィにより構造化した後、少なくとも、一つのゲート誘電体、一つのチャネル用酸化物半導体材料及び少なくとも一つの障壁層から成る一連の層を順番に成膜して、この少なくとも一つの障壁層をフォトリソグラフィにより構造化し、次に、接点材料を成膜して、フォトリソグラフィにより構造化する。これらの障壁層の中の一つが半導体チャネルと直に接触する酸化物半導体である場合、その層は、最終的にバックチャネルエッチング工程において、マスクとしての構造化された接点材料を用いて構造化することができる。それに代わって、接点を形成するために、酸化物半導体材料を使用することもできる。
本方法の変化形態では、チャネルに対する更に別のフォトリソグラフィマスクを用いて、酸化物半導体材料を事前に構造化した後、この少なくとも一つの障壁層と接点材料を成膜して、構造化することができる。
以下において、図面と関連して本発明による薄膜トランジスタの有利な実施例を詳しく説明する。
二つの第一のトランジスタの断面図 二つの第一のトランジスタの上面図 二つの第一のトランジスタの下面図 第三のトランジスタの断面図 第四のトランジスタの断面図 四つの別のトランジスタの断面図 四つの別のトランジスタの断面図 四つの別のトランジスタの断面図 四つの別のトランジスタの断面図 更に別のトランジスタの断面図
図１〜５の断面図では、同じ材料から成る層は、それぞれ同じ符号を付与されている。全ての構造は、詳しく図示されていない基板上に成膜される。
図１ａ，１ｂ，１ｃに図示されたトランジスタは、漸く三回のリソグラフィ工程により製造することができる。ここでは、第一の工程で、基板にゲート材料１を成膜して、フォトリソグラフィにより構造化する。ゲート誘電体２の製造後、それに続いて直ぐに、その後のチャネルのための酸化物半導体３、その酸化物半導体と直に繋がる材料４及び障壁層５を全面に析出させる。次に、これらの順番に析出された層の一番上でもある障壁層５をフォトリソグラフィにより構造化する。薄膜トランジスタの接点又は導線を製造するための接点材料６から成る最後の層を析出させた後、その層６から成る接点を構造化するための第三のリソグラフィ工程を実行する。ここで出来上がった構造は、構造化された障壁５と共に、薄膜トランジスタの導線上における、酸化物半導体３と直に繋がる層４と酸化物半導体３自体をエッチングするためのマスクとしての役割を果たす。ここで、更に、同じ構造に関して、酸化物半導体３の上の障壁層５は、その下に有る、酸化物半導体と直に繋がる材料４に対して選択的にエッチングされる一方、接点材料６の下に存在したまま残って、それにより、障壁作用を提供することもできる。ここで、接点６のエッチング時に依然として障壁５により保護されていた、酸化物半導体と直に繋がる層４が露出して、バックチャネルエッチング工程により取り去られる形で取り除かれる。最終的に、酸化物半導体３は、直接的な距離に関して障壁５により接点材料６から保護されるか、或いは接点材料６から一定の有効な距離を開けて配置されるとともに、使用する接点材料６に応じて、酸化物半導体材料３とより良好に適合させることができる、酸化物半導体と直に繋がる材料４と電気的にブリッジされることが完了する。それによって、この薄膜トランジスタは、例えば、電流の流れ、高い温度、それらと同等の状況などの負荷の下で、より高い安定性を示す。この構造は、障壁層５を好適に選択した場合、様々な接点材料６を様々なエッチングプロセスと組み合わせるのに適した構造となる。
このプロセスを実行する場合、酸化物半導体３が接点材料６よりも横方向に広く実現された図１ｂの構造が優先される。そのようにして、図１ｃと異なり、例えば、ゾーン２＋３＋４＋６との遷移域における活性酸化物半導体領域１＋２＋３の四つの角などに、接点材料６と酸化物半導体３の有効な距離を下に向かって最小限に限定できない部分領域が構造内に出来上がることを保証している。しかし、図１ｂ，１ｃによる二つのトランジスタ構造では、図１ａと同じ横断面構成が得られる。
図２からは、追加のマスクを用いて製造した事前に構造化された島状半導体による前述した製造プロセスの変化形態を読み取ることができる。このトランジスタの製造プロセスは、ここでは、トランジスタの縁の二層の導線だけによって、その二層をエッチングするために湿式化学式エッチングプロセスを用いた場合でも、様々な層材料のアンダーカットの作成に関して、より良好に制御することができる。
図３は、酸化物半導体３と直に繋がる材料４が障壁としての役割を果たす、薄膜トランジスタの別の変化形態を図示している。しかし、この構造は、ここでは、障壁４を非常に厚く実現しなければならず、バックチャネルエッチング工程を良好に制御し難いとの欠点を伴う。
図４ａ〜４ｄでは、四つのリソグラフィマスクを用いて製造可能なトランジスタと、酸化物半導体３と直に繋がる、横方向における酸化物半導体チャネル３と接点６の間の障壁としての材料４との別の変化形態を見ることができる。
同様に、図５による五つのリソグラフィマスクを用いた薄膜トランジスタの製造プロセスを考えることができる。この場合、酸化物半導体３と直に繋がる材料４は、酸化物半導体３の構造化後に、バックチャネルエッチング工程を用いて構造化される。障壁層５には、接点材料６を酸化物半導体３と直に繋がる材料と接続するための孔が実現されている。この場合、接点材料６と酸化物半導体３と直に繋がる材料４の間の接触抵抗は、主に、比較的小さいオーバーラップ面（孔の大きさ）によって決まる。
１ ゲート材料
２ ゲート誘電体
３ 酸化物半導体
４ 酸化物半導体３と直に繋がる材料
５ 障壁層
６ 接点材料

Claims (14)

  1. 酸化物半導体チャネルと金属又は酸化物のゲート接点、ドレイン接点及びソース接点とを備えた、アクティブマトリックス表示用の薄膜トランジスタにおいて、
    酸化物半導体チャネル（３）とドレイン接点及びソース接点（６）の間には、酸化物半導体チャネル（３）とドレイン接点及びソース接点（６）との間の酸素の交換を阻止する少なくとも二つの障壁層（４，５）が配置されており、
    これらの障壁層（４，５）の中の一つが、酸化物半導体チャネル（３）と直に接触する導電層（４）から構成され、これらの障壁層（４，５）の中の別の一つが、酸化物半導体チャネル（３）と接触しない電気絶縁体、或いはシリコン酸化物又はシリコン窒化物から構成される、
    ことを特徴とする薄膜トランジスタ。
  2. 当該のドレイン接点及びソース接点（６）も、酸化物半導体チャネル（３）と直に接触する層（４）の材料から構成されることを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 当該の酸化物半導体チャネル（３）と直に接触する層（４）が、ドーピングされた酸化物半導体及び／又はドーピングされていない酸化物半導体から構成されることを特徴とする請求項１又は２に記載の薄膜トランジスタ。
  4. 当該の酸化物半導体チャネル（３）と直に接触する層（４）が、少なくとも部分的に酸化亜鉛化合物から構成されることを特徴とする請求項３に記載の薄膜トランジスタ。
  5. 当該の酸化亜鉛化合物がアルミニウム酸化亜鉛化合物であることを特徴とする請求項４に記載の薄膜トランジスタ。
  6. 当該の酸化物半導体チャネル（３）が酸化亜鉛化合物から構成されることを特徴とする請求項１から５までのいずれか一つに記載の薄膜トランジスタ。
  7. 当該の酸化亜鉛化合物がインジウムガリウム酸化亜鉛化合物であることを特徴とする請求項６に記載の薄膜トランジスタ。
  8. 請求項１から７までのいずれか一つに記載の薄膜トランジスタの製造方法において、
    当該の障壁層（４，５）の中の少なくとも一つをバックチャネルエッチング工程により構造化し、当該の障壁層（４，５）の中の一つを酸化物半導体チャネル（３）と直に接触する導電層（４）から構成し、当該の障壁層（４，５）の中の別の一つを酸化物半導体チャネル（３）と接触しない電気絶縁体、或いはシリコン酸化物又はシリコン窒化物から構成することを特徴とする方法。
  9. 当該のバックチャネルエッチング工程を湿式化学により実行することを特徴とする請求項８に記載の方法。
  10. 当該の一つ以上の障壁層（４，５）を接点材料（６）の目的通りの酸化により製造することを特徴とする請求項８又は９に記載の方法。
  11. 少なくとも一つの障壁層（４）として、酸化物半導体材料から成る層を酸化物半導体チャネル（３）上に成膜して、その層が半導体チャネル（３）と接点（６）の間の電気的なブリッジを形成するように構造化することを特徴とする請求項８から１０までのいずれか一つに記載の方法。
  12. このトランジスタの層（１〜６）の全体で三回のフォトリソグラフィによる構造化を行なうことを特徴とする請求項８から１１までのいずれか一つに記載の方法。
  13. 先ずは、基板上にゲート材料（１）を成膜して、フォトリソグラフィにより構造化した後、少なくとも、一つのゲート誘電体（２）、一つのチャネル用酸化物半導体材料（３）及び少なくとも一つの障壁層（４，５）から成る一連の層を順番に成膜して、この少なくとも一つの障壁層（５）をフォトリソグラフィにより構造化し、次に、接点材料（６）を成膜して、フォトリソグラフィにより構造化した後、この構造化された接点材料（６）をバックチャネルエッチング工程におけるマスクとして使用して、一つ以上の障壁層（４）を構造化することを特徴とする請求項８から１２までのいずれか一つに記載の方法。
  14. チャネルに対する更に別のフォトリソグラフィマスクを使用して、当該の酸化物半導体材料（３）を構造化した後、当該の少なくとも一つの障壁層（４，５）と接点材料（６）を成膜して、構造化することを特徴とする請求項１３に記載の方法。
JP2014193283A 2013-10-18 2014-09-24 薄膜トランジスタとその製造方法 Active JP6067638B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013111501.2 2013-10-18
DE102013111501.2A DE102013111501B4 (de) 2013-10-18 2013-10-18 Dünnschichttransistor und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
JP2015079956A JP2015079956A (ja) 2015-04-23
JP6067638B2 true JP6067638B2 (ja) 2017-01-25

Family

ID=52774947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014193283A Active JP6067638B2 (ja) 2013-10-18 2014-09-24 薄膜トランジスタとその製造方法

Country Status (5)

Country Link
US (1) US9425321B2 (ja)
JP (1) JP6067638B2 (ja)
KR (1) KR20150045386A (ja)
DE (1) DE102013111501B4 (ja)
TW (1) TWI575755B (ja)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW437096B (en) 1999-12-20 2001-05-28 Hannstar Display Corp Manufacturing method for thin film transistor
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI491048B (zh) 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
CN102113120B (zh) 2008-08-04 2014-10-22 普林斯顿大学理事会 用于薄膜晶体管的杂化的介电材料
TWI518800B (zh) * 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
WO2011048968A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101084173B1 (ko) * 2009-10-27 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 그 제조 방법
KR101804589B1 (ko) 2009-12-11 2018-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2011253921A (ja) * 2010-06-02 2011-12-15 Mitsubishi Electric Corp アクティブマトリックス基板及び液晶装置
US8803143B2 (en) * 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
US9019440B2 (en) 2011-01-21 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102959714A (zh) 2011-06-17 2013-03-06 松下电器产业株式会社 显示装置、显示装置中使用的薄膜晶体管及薄膜晶体管的制造方法
JP2013080769A (ja) * 2011-10-03 2013-05-02 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
US8841665B2 (en) * 2012-04-06 2014-09-23 Electronics And Telecommunications Research Institute Method for manufacturing oxide thin film transistor
CN102931091A (zh) 2012-10-25 2013-02-13 深圳市华星光电技术有限公司 一种主动矩阵式平面显示装置、薄膜晶体管及其制作方法
CN102931109B (zh) * 2012-11-08 2015-06-03 南通富士通微电子股份有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
TWI575755B (zh) 2017-03-21
TW201519450A (zh) 2015-05-16
DE102013111501A1 (de) 2015-04-23
KR20150045386A (ko) 2015-04-28
DE102013111501B4 (de) 2024-02-08
US9425321B2 (en) 2016-08-23
US20150108469A1 (en) 2015-04-23
JP2015079956A (ja) 2015-04-23

Similar Documents

Publication Publication Date Title
TWI531043B (zh) 具有抗熔絲配置之電晶體設備及其形成方法
JP5235281B2 (ja) 金属−絶縁体転移物質を利用したトランジスタ及びその製造方法
US9362413B2 (en) MOTFT with un-patterned etch-stop
CN103187417B (zh) 互补式金属氧化物半导体元件及其制造方法
JP5289671B2 (ja) 炭素ナノチューブチャンネルを含む半導体装置のトランジスタ及びその製造方法
US20180277444A1 (en) Variable gate lengths for vertical transistors
KR20150020847A (ko) 3차원 반도체 장치, 이를 구비하는 저항 변화 메모리 장치, 및 그 제조방법
KR20120065048A (ko) 트랜지스터 및 이를 포함하는 전자장치
CN105322015A (zh) 栅极结构及其制造方法
TW200901460A (en) Thin film transistor, method of fabricating the same, organic light emitting diode display device including the same and method of fabricating the same
JP2009010348A (ja) チャンネル層とその形成方法、及び該チャンネル層を含む薄膜トランジスタとその製造方法
TW201611269A (zh) 串聯式電晶體結構及其製造方法
TWI599041B (zh) 具有底部閘極之金氧半場效電晶體功率元件及其製作方法
US20130178012A1 (en) Method for manufacturing a gate-control diode semiconductor device
CN111029404A (zh) 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法
JP2006245589A (ja) 物性変換層を利用したトランジスタと、その動作及び製造方法
JP5558222B2 (ja) 薄膜トランジスタ基板の製造方法
JP6067638B2 (ja) 薄膜トランジスタとその製造方法
CN104716193A (zh) 一种薄膜晶体管及其制备方法和应用
KR20130098739A (ko) 박막 트랜지스터를 이용한 인버터 소자 및 그 제조방법
TW201810682A (zh) 薄膜電晶體及其製作方法
US20060216895A1 (en) Power semiconductor device having buried gate bus and process for fabricating the same
US20230261041A1 (en) 3d advanced transistor architecture integrated with source/drain spider design
KR20110048723A (ko) 매설층을 갖는 박막 트랜지스터 및 그 제조 방법
TWI621263B (zh) 二維過渡金屬硫族化合物場效電晶體結構及其製程方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150826

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161221

R150 Certificate of patent or registration of utility model

Ref document number: 6067638

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250