CN102931109A - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN102931109A CN102931109A CN2012104443584A CN201210444358A CN102931109A CN 102931109 A CN102931109 A CN 102931109A CN 2012104443584 A CN2012104443584 A CN 2012104443584A CN 201210444358 A CN201210444358 A CN 201210444358A CN 102931109 A CN102931109 A CN 102931109A
- Authority
- CN
- China
- Prior art keywords
- columnar electrode
- hole
- opening
- photoresist layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体器件的形成方法,包括:提供半导体基底,所述半导体基底上具有若干焊盘;在所述半导体基底上形成第一绝缘层,所述第一绝缘层具有暴露所述焊盘的第一开口;在所述焊盘上形成柱状电极,所述柱状电极包括本体和位于本体中并贯穿所述本体的通孔,所述通孔暴露焊盘表面;在所述柱状电极上形成焊球,所述焊球包括位于柱状电极顶部的金属凸头和填充满所述通孔的填充部。形成的焊球与柱状电极构成类似插销的结构,提高了焊球与柱状电极之间的结合力。
Description
技术领域
本发明涉及半导体封装领域,特别涉及一种能提高焊球与柱状电极结合力的半导体器件的形成方法。
背景技术
芯片级封装(Chip Scale Package,CSP)作为最新一代的芯片封装技术,CSP封装的产品具有体积小、电性能好和热性能好等优点。圆片级CSP(WCSP)作为芯片级封装的一种,是先在圆片上进行封装,并以圆片的形式进行测试,老化筛选,其后再将圆片分割成单一的CSP电路。
公开号为CN1630029A的中国专利中公开了一种圆片级CSP结构的半导体器件,请参考图1,包括:半导体基底11,所述半导体基底11上具有焊盘12;位于所述半导体基底11表面的钝化层14,所述钝化层14具有暴露焊盘12表面的开口;位于部分钝化层14表面以及开口内的再布线层16,再布线层16与焊盘12相连接;位于所述开口外的再布线层16表面的柱状电极17;覆盖所述再布线层16和部分钝化层14表面的绝缘层20,绝缘层20的表面与柱状电极17的表面平齐;位于柱状电极17表面的焊球21。
现有的半导体器件中的焊球容易从柱状电极的表面脱落。
发明内容
本发明解决的问题是提高了一种半导体器件的形成方法,提高了焊球与柱状电极之间结合度。
为解决上述问题,本发明技术方案提供了一种半导体器件的形成方法,包括:提供半导体基底,所述半导体基底上具有若干焊盘;在所述半导体基底上形成第一绝缘层,所述第一绝缘层具有暴露所述焊盘的第一开口;在所述焊盘上形成柱状电极,所述柱状电极包括本体和贯穿所述本体的通孔,所述通孔暴露焊盘表面;在所述柱状电极上形成焊球,所述焊球包括位于柱状电极顶部的金属凸头和填充满所述通孔的填充部。
可选的,位于所述本体中的通孔的数量为1个,所述柱状电极的通孔的半径与本体的宽度的比值为的1/10~10/1。
可选的,其特征在于,位于所述本体中的通孔的数量大于1个,所述通孔在本体中独立分布。
可选的,所述通孔在本体中呈直线分布、矩阵分布、同心圆分布、同心圆环分布、多边形分布或者不规则分布。
可选的,所述柱状电极形成的过程为:在所述第一开口的侧壁和底部、以及第一绝缘层的表面形成种子层;在所述种子层的表面形成第一光刻胶层,所述第一光刻胶层填充满第一开口;图形化第一开口内的第一光刻胶层,形成暴露种子层表面的凹槽,凹槽中剩余的部分光刻胶作为第一光刻胶层立柱,第一光刻胶层立柱数量大于等于一个;在凹槽中填充金属,形成柱状电极的本体;去除第一光刻胶层立柱、以及本体之外的第一光刻胶层,第一光刻胶层立柱对应的位置形成通孔,所述通孔和本体构成柱状电极;以所述柱状电极为掩膜去除部分所述种子层。
可选的,在凹槽中填充满金属的工艺为电镀工艺。
可选的,所述凹槽的外侧侧壁与第一开口的侧壁重合。
可选的,所述柱状电极的本体的外侧表面与第一开口的侧壁接触,柱状电极顶部表面与第一绝缘层的表面平齐或低于第一绝缘层的表面。
可选的,所述柱状电极的本体的顶部表面以及内侧侧壁表面还形成有金属阻挡层,金属阻挡层的厚度小于通孔的半径。
可选的,所述焊球的形成过程为:将印刷网板或不锈钢板置于所述第一绝缘层表面,所述印刷网板或不锈钢板具有暴露所述柱状电极本体和通孔的第三开口;在所述第三开口和通孔内填充满焊锡膏;移除所述印刷网板或不锈钢板;对所述焊锡膏进行回流工艺,在柱状电极顶部形成金属凸头和在通孔中形成填充部,所述金属凸头和填充部构成焊球。
可选的,所述凹槽的外侧侧壁位于第一开口内,凹槽外侧侧壁和第一开口之间为第一光刻胶层,柱状电极的顶部表面高于第一绝缘层的表面。
可选的,去除所述第一光刻胶层后,所述柱状电极的四周外侧侧壁与第一开口的四周侧壁之间形成有环形刻蚀凹槽,环形刻蚀凹槽暴露出柱状电极两侧的部分焊盘。
可选的,所述焊球的形成过程为:将印刷网板或不锈钢板置于第一绝缘层表面,所述印刷网板或不锈钢板具有暴露所述柱状电极的本体和通孔以及环形刻蚀凹槽的第四开口;在第四开口、通孔和环形刻蚀凹槽填充满焊锡膏;移除所述印刷网板或不锈钢板;对所述焊锡膏进行回流工艺,在所述在柱状电极顶部形成金属凸头和在通孔中形成填充部,同时在所述柱状电极本体的外侧侧壁上形成裙带部,裙带部的上部分与金属凸头下沿连接,裙带部的下部分与柱状电极两侧的部分焊盘连接以及第一开口的侧壁相接触,所述裙带部的下部分的宽度大于上部分的宽度,裙带部的下部分的表面低于第一绝缘层的表面或与第一绝缘层的表面平齐,所述金属凸头、填充部和裙带部构成焊球。
可选的,所述柱状电极的本体的顶部表面、内侧侧壁表面、以及外侧侧壁表面还形成有金属阻挡层。
可选的,所述金属阻挡层的为镍锡的双层结构、镍银的双层结构、镍金的双层结构或镍和锡合金的双层结构。
可选的,所述金属阻挡层的厚度小于通孔的半径。
可选的,所述金属阻挡层的形成工艺为化学镀工艺。
可选的,所述第一开口的底部和侧壁、以及部分第一绝缘层表面还形成种子层;在部分种子层表面形成再布线层,再布线层填充满第一开口,所述再布线层作为焊盘的一部分;在第一开口外的再布线层表面形成柱状电极。
可选的,所述柱状电极的形成过程为:在所述再布线层和部分种子层表面形成第三光刻胶层,所述第三光刻胶层具有暴露第一开口外的再布线层表面的凹槽,凹槽中具有至少一个第三光刻胶立柱;在所述凹槽中填充满金属,形成柱状电极的本体;去除所述第三光刻胶层立柱以及本体之外的第三光刻胶层,第三光刻胶层立柱的位置对应形成通孔,所述通孔和本体构成柱状电极;以所述柱状电极为掩膜,去除部分所述种子层。
可选的,所述焊球的形成过程为:在所述再布线层和部分第一绝缘层表面形成第二绝缘层,所述第二绝缘层的表面与柱状电极的顶部表面平齐;在所述第二绝缘层表面形成第四光刻胶层,所述第四光刻胶层具有暴露柱状电极的第五开口;以所述第四光刻胶层和柱状电极的本体为掩膜,去除通孔中的部分第二绝缘层;去除所述第四光刻胶层;将印刷网板或不锈钢板置于所述第一绝缘层表面,所述印刷网板或不锈钢板具有暴露柱状电极的本体和通孔的第八开口;在第八开口和通孔中填充满焊锡膏;移除所述印刷网板或不锈钢板;对所述焊锡膏进行回流工艺,在柱状电极顶部形成金属凸头和在通孔中形成填充部,所述金属凸头和填充部构成焊球。
可选的,所述焊球的形成过程为:在所述再布线层和部分第一绝缘层表面形成第二绝缘层,所述第二绝缘层的表面低于柱状电极的顶部表面;在所述第二绝缘层表面形成第四光刻胶层,所述第四光刻胶层具有暴露柱状电极和柱状电极外侧的部分第二绝缘层的第六开口;以所述第四光刻胶层和柱状电极的本体为掩膜,去除通孔中的部分第二绝缘层,同时去除柱状电极外侧的部分第二绝缘层,在柱状电极外侧形成暴露再布线层表面的环形刻蚀凹槽;去除所述第四光刻胶层;将印刷网板或不锈钢板置于所述第二绝缘层表面,所述印刷网板或不锈钢板具有暴露柱状电极的本体、通孔和环形刻蚀凹槽的第七开口;在第七开口、通孔和环形刻蚀凹槽内中填充满焊锡膏;移除所述印刷网板或不锈钢板;对所述焊锡膏进行回流工艺,在所述在柱状电极顶部形成金属凸头和在通孔中形成填充部,同时在所述柱状电极本体的外侧侧壁上形成裙带部,裙带部的上部分与金属凸头下沿连接,裙带部的下部分与柱状电极两侧的部分再布线层连接以及环形刻蚀凹槽的侧壁相接触,所述裙带部的下部分的宽度大于上部分的宽度,裙带部的下部分的表面低于第二绝缘层的表面或与第二绝缘层的表面平齐,所述金属凸头、填充部和裙带部构成焊球。
与现有技术相比,本发明技术方案具有以下优点:
形成柱状电极,柱状电极包括本体和位于所述本体中并贯穿所述本体的通孔,在柱状电极上形成焊球,所述焊球包括位于柱状电极本体顶部表面的金属凸头和填充所述通孔的填充部,焊球与柱状电极构成一种类似插销的结构,因此焊球不但与柱状电极的顶部表面接触,而且与柱状电极的内部有接触,焊球与柱状电极的接触从现有的单平面接触变为多平面的接触,焊球在受到外力的作用时,焊球与柱状电极的表面接触面会分散部分作用力,同时焊球的填充部与柱状电极的本体的接触面会分散大部分的作用力,从而提高焊球与柱状电极之间的结合度,焊球受到的可接受外力(使焊球与柱状电极脱离的力)大大的增强。
进一步,所述形成通孔的数量大于1个,相应的在通孔中填充焊锡形成焊球的填充部也大于1个,焊球通过多个填充部嵌入柱状电极的本体中,增大了焊球与柱状电极的接触面积,焊球与柱状电极构成的插销结构的插销杆为多个,提高了焊球与柱状电极之间的结合力,并且通孔和通孔内形成填充部呈直线分布、矩阵分布、同心圆分布、同心圆环分布、多边形分布等规则的排布,使得焊球与柱状电极的各个方向的结合力比较均匀,焊球受到的可接受外力(使焊球与柱状电极脱离的力)进一步的增强,焊球不易从柱状电极上脱落。
进一步,所述形成的焊球还包括裙带部,裙带部与第一开口的侧壁、本体侧壁部分金属阻挡层和焊盘上的部分金属阻挡层三个面相接触,裙带部下部分的宽度大于上部分的宽度,使得裙带部呈“L”型,裙带部在柱状电极的本体的外侧侧壁具有类似于支撑架的功能,“L”型的裙带部使得焊球受到的可接受的横向外力(使焊球与柱状电极脱离的力)大大的增强,焊球不易从柱状电极上脱落。
进一步,柱状电极顶部表面高于第一绝缘层的表面,在进行回流工艺时,本体侧壁中间的焊锡膏只与本体侧壁一个平面接触,部分焊锡膏也会在表面张力的作用下向金属凸头的方向汇聚,柱状电极的直径小于第一开口的宽度,柱状电极和第一开口的侧壁之间具有环形刻蚀凹槽,本体侧壁下部的环形刻蚀凹槽内的焊锡膏与第一开口的侧壁、本体侧壁部分金属阻挡层和焊盘上的部分金属阻挡层三个面均接触,在回流时,第一开口的侧壁与焊锡膏接触面的吸附力会抵消部分焊锡膏的指向柱状电极的本体方向的表面张力,焊盘上的部分金属阻挡层与焊锡膏的接触面的吸附力也会抵消部分指向金属凸头方向的部分张力,从而使得本体外侧侧壁上形成“L”型的裙带部,“L”型的裙带部下部分的厚度与第一绝缘层的厚度相关,裙带部下部分的厚度等于或小于第一绝缘层的厚度。
附图说明
图1是现有技术中半导体器件的结构示意图;
图2为本发明第一实施例半导体器件的形成方法的流程示意图;
图3~图15为本发明第一实施例半导体器件的形成过程的结构示意图;
图16为本发明第二实施例半导体器件的形成方法的流程示意图;
图17~图28为本发明第二实施例半导体器件的形成过程的结构示意图;
图29为本发明第三实施例半导体器件形成方法的流程示意图;
图30~图40为本发明第三实施例半导体器件的形成过程的结构示意图。
具体实施方式
现有的圆片级CSP结构的半导体器件中,由于焊球只与柱状电极上表面接触,两者的接触面积较小,焊球与柱状电极的结合力较差,在受到外力的作用时,焊球容易从柱状电极的表面脱落或在焊球与柱状电极的接触面上产生裂缝,不利于后续封装工艺的进行,使得封装器件容易失效。
为解决上述问题,发明人提出一种半导体器件,所述半导体器件中的柱状电极包括本体和位于所述本体中并贯穿所述本体的通孔,柱状电极上的焊球包括位于柱状电极本体顶部表面的金属凸头和填充所述通孔的填充部,焊球与柱状电极构成一种类似插销的结构,因此焊球不但与柱状电极的顶部表面接触,而且与柱状电极的内部有接触,焊球与柱状电极的接触面积增大,两者的结合力增强,使得焊球受到的可接受外力(使焊球与柱状电极脱离的力)大大的增强,焊球不易从柱状电极上脱落。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时,为便于说明,示意图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明的保护范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
第一实施例
参考图2,图2为本发明第一实施例半导体器件的形成方法的流程示意图,包括步骤:
步骤S21,提供半导体基底,所述半导体基底上具有若干焊盘;
步骤S22,在所述半导体基底上形成第一绝缘层,所述第一绝缘层具有暴露所述焊盘的第一开口;
步骤S23,在所述第一开口的侧壁和底部、以及第一绝缘层的表面形成种子层;
步骤S24,在所述种子层的表面形成第一光刻胶层,所述第一光刻胶层填充满第一开口;图形化第一开口内的第一光刻胶层,形成暴露种子层表面的凹槽,凹槽中剩余的部分光刻胶作为第一光刻胶层立柱,第一光刻胶层立柱数量大于等于一个,所述凹槽的直径等于第一开口的直径,凹槽的下部分侧壁与第一开口的侧壁重合;
步骤S25,在凹槽中填充金属,形成柱状电极的本体,所述本体的顶部表面与第一绝缘层的表面平齐;
步骤S26,去除第一光刻胶层立柱以及本体之外的第一光刻胶层,第一光刻胶层立柱对应的位置形成通孔,所述通孔和本体构成柱状电极;
步骤S27,以所述柱状电极为掩膜去除部分所述种子层;所述柱状电极的本体的顶部表面以及内侧侧壁表面还形成有金属阻挡层,金属阻挡层的厚度小于通孔的半径;
步骤S28,将印刷网板或不锈钢板置于所述第一绝缘层表面,所述印刷网板或不锈钢板具有暴露所述柱状电极本体和通孔的第三开口;
步骤S29,在所述第三开口和通孔内填充满焊锡膏;移除所述印刷网板或不锈钢板;对所述焊锡膏进行回流工艺,在柱状电极顶部形成金属凸头和在通孔中形成填充部,所述金属凸头和填充部构成焊球。
下面将结合附图3~15对上述具体的过程进行详细的描述。
参考图3,提供半导体基底200,所述半导体基底200上具有若干芯片(图中未示出),半导体基底200上还具有与芯片相连的若干焊盘201,所述焊盘201由铝、铜、金或者银等材料构成,本实施例中仅示出一个焊盘作为示例。
接着在半导体基底200上形成一层钝化层202,所述钝化层202具有暴露焊盘表面或部分表面的开口,所述钝化层202用于保护半导体基底200上形成的芯片,所述钝化层202的材料为氮化硅、硼硅玻璃、磷硅玻璃或硼磷硅玻璃或聚酰亚胺(polyimide)等。
然后在所述钝化层202表面形成第一绝缘层203,所述第一绝缘层203具有暴露所述焊盘表面或部分表面的第一开口204,前述钝化层202中形成的开口作为第一开口204的一部分。所述第一绝缘层203作为电性隔离层和密封材料层,所述第一绝缘层203的材料为聚苯并恶唑(polybenzoxazole,PBO)或聚酰亚胺(polyimide)等有机树脂。本实施例中,所述第一绝缘层203的形成在形成柱状电极之前,防止在柱状电极形成后,再形成第一绝缘层时,柱状电极的通孔中填充的第一绝缘材料不容易被去除,以及去除时对柱状电极的本体的损伤。
在本发明的其他实施例中,所述第一绝缘层的形成在形成柱状电极之后形成,具体过程为:在焊盘表面形成柱状电极;然后在钝化层上形成第一绝缘层,第一绝缘层的表面和柱状电极的顶部表面平齐;然后去除柱状电极通孔中的第一绝缘层或者同时去除柱状电极四周的部分第一绝缘层;最后在柱状电极上形成焊球。
参考图4,在所述第一绝缘层203的表面以及第一开口204的底部和侧壁形成种子层205。
所述种子层205作为后续电镀形成柱状电极本体时的供电层。所述种子层205为铬金属层或钛金属层或钽金属层单层结构、或者铬金属层或钛金属层或钽金属层与铜金属层或金金属层或银金属层的多层的堆叠结构,所述种子层205通过溅射工艺形成,所述种子层205还可以作为扩散阻挡层,防止后续形成的柱状电极中的金属向第一绝缘层203中的扩散及加强柱状电极金属与第一绝缘层203的附着力。
需要说明的是,后续提到的第一开口均是指形成种子层205后剩余的开口。
参考图5和图6,图6为图5的俯视结构示意图,在所述种子层205的表面形成第一光刻胶层206,所述第一光刻胶层206填充满第一开口204(参考图4);图形化第一开口204内的第一光刻胶层,形成暴露种子层表面的凹槽207,凹槽207中剩余的部分第一光刻胶作为第一光刻胶层立柱211,第一光刻胶层立柱211的数量大于等于一个,所述凹槽207的直径等于第一开口204的直径c,凹槽207的下部分侧壁与第一开口204的侧壁重合,凹槽207的外侧侧壁的剖面形状与第一开口204的侧壁的剖面形状相同。需要指出的是本发明实施例中凹槽(或本体)的直径是指凹槽(或本体)一端的外侧侧壁到另一端外侧侧壁的最长距离,凹槽(或本体)的宽度是指凹槽(或本体)外侧侧壁到内侧侧壁的垂直距离。所述凹槽207的形成工艺为曝光和显影工艺。凹槽207后续用于填充金属形成柱状电极的本体,第一光刻胶层立柱211后续去除后形成柱状电极的通孔。需要说明的是,本发明实施例中,凹槽中具有至少一个第一光刻胶层立柱,指第一光刻胶层立柱不会与凹槽的外侧侧壁相接触。
本实施例中,所述第一光刻胶层立柱211为一个,第一光刻胶层立柱211位于凹槽207的中间位置,第一光刻胶层立柱211的侧壁的剖面结构为圆,所述第一开口204的侧壁剖面形状为圆,凹槽207的内侧侧壁为圆,整个凹槽207的剖面形状为圆环,所述第一光刻胶层立柱211的半径与凹槽207宽度a的比值为1/10~10/1,较佳的第一光刻胶层立柱211的半径与凹槽207宽度的比值为1:3~3:1,后续形成柱状电极时,使得柱状电极的通孔的半径与本体的宽度的比值为的1/10~10/1,使得柱状电极的本体具有一定的宽度,保证本体的机械强度,并使柱状电极的本体的底部表面与焊盘有一定的接触面积,使柱状电极的本体与焊盘之间保持一定的结合力,防止柱状电极的本体和焊盘之间形成缝隙,而增大接触电阻或者造成断路。
在本发明另一实施例中,第一光刻胶层立柱数量为1个时,所述第一开口的侧壁剖面可以为正方形或其他的多边形,凹槽外侧侧壁的剖面形状与第一开口的侧壁剖面形状相同,第一光刻胶层立柱的侧壁的剖面形状可以为圆、正方形或其他的多边形。
在本发明的又一实施例中,第一光刻胶层立柱数量为1个时,所述凹槽包括若干以第一光刻胶层立柱中心为圆心呈等角度分布的独立的子凹槽,相邻子凹槽之间填充有第一光刻胶层,后续形成柱状电极和焊球时,使得焊球与柱状电极的接触面积更大,有利于提高焊球和柱状电极之间的结合力。具体的,所述子凹槽的截面图形为圆环的一段。
在本发明的又一实施例中,第一光刻胶层立柱数量大于1个时,第一光刻胶层立柱在凹槽中独立分布,请参考图7,以四个第一光刻胶层立柱211作为示例,第一光刻胶层立柱211在凹槽207中独立分布,四个光刻胶立柱211呈矩阵排布,后续在去除第一光刻胶层立柱211时,在柱状电极的本体中形成四个矩阵排布的通孔,然后在通孔中形成焊球的填充部。
在本发明的又一实施例中,第一光刻胶层立柱数量大于1个时,所述第一光刻胶层立柱的排布还可以是一条直线分布、多条平行的直线分布、交叉的直线分布、同心圆分布、同心圆环分布、多边形分布、五角星分布、由凹槽中心向外的若干射线分布、或者不规则分布,在后续去除第一光刻胶层立柱时,柱状电极的本体中形成的通孔的位置与第一光刻胶层立柱的位置相对应,若干通孔的排布可以是一条直线分布、多条平行的直线分布、交叉的直线分布、同心圆分布、同心圆环分布、多边形分布、五角星分布、由凹槽中心向外的若干射线分布、或者不规则分布。需要说明的是,本发明实施例中直线分布、交叉的直线分布、同心圆分布等排布方式是指第一光刻胶层立柱在半导体基底上的俯视图形的中心连线构成的图形,后续的通孔和填充部的也类似。
参考图8,在所述凹槽207(参考图5)中填充金属,形成柱状电极的本体208,所述柱状电极的本体208的顶部表面与第一绝缘层203的表面平齐或者略高于第一绝缘层的表面。
所述填充的金属为铜,填充金属的工艺为电镀工艺,柱状电极的本体208的高度可以通过控制电镀的时间控制。
参考图9和图10,图10为图9的俯视结构示意图(图10中种子层未示出),去除所述第一光刻胶层立柱211(参考图8)和柱状电极的本体208之外的光刻胶层206(参考图8),在第一光刻胶层立柱211对应的位置形成通孔209,所述通孔209和本体208构成柱状电极210。所述通孔209中后续填充焊锡形成焊球的填充部。
接着,以所述柱状电极210为掩膜,去除第一绝缘层203上的种子层,在去除之前,可以在柱状电极210表面形成光刻胶掩膜层,在去除部分种子层的过程中,保护本体208和通孔底部的种子层不会受到损伤,在去除第一绝缘层203上的种子层后,去除所述光刻胶掩膜层。
本实施例中,去除一个第一光刻胶立柱211后,在柱状电极的本体的中间中形成一个通孔209,后续在209通孔中填充焊锡,形成焊球的填充部。所述通孔209的半径与本体208的宽度b的比值为的1/10~10/1,较佳的通孔209的半径与本体208的宽度的比值1:3~3:1,使得柱状电极的本体208具有一定的宽度,保证本体208的机械强度,并使柱状电极的本体208底部表面与焊盘有一定的接触面积,使柱状电极的本体208与焊盘之间保持一定的结合力,防止柱状电极的本体208和焊盘之间形成缝隙,而增大接触电阻或者造成断路。
在本发明的其他实施例中,当第一光刻胶层立柱数量大于1个时,去除第一光刻胶层立柱对应形成的通孔大于1个,通孔的排布为一条直线分布、多条平行的直线分布、交叉的直线分布、同心圆分布、同心圆环分布、多边形分布、五角星分布、由本体的中心向外的若干射线分布、或者不规则分布。参考图11,图11为去除四个呈矩阵排布的第一光刻胶层立柱后,柱状电极的本体209中形成的四个呈矩阵排布通孔209。
参考图12,在通孔209的侧壁和底部以及本体208的顶部表面形成金属阻挡层212。
本发明实施例中,在焊球和柱状电极的本体之间形成一层金属阻挡层212,用于防止柱状电极的本体208和焊球直接接触,防止焊球和柱状电极的接触面形成脆性的铜锡金属间化合物,提高焊点的可靠性。而现有技术中的焊球和柱状电极直接接触时,在高温的环境中,柱状电极中的铜会迅速向焊球的锡中扩散,在柱状电极和焊球接触界面形成铜锡金属间化合物,由于铜锡金属间化合物脆性较大,会降低接触界面的机械强度,引起焊点在金属间化合物和焊料边界上的损伤或开裂,影响焊接的可靠性。
所述金属阻挡层212为镍锡的双层结构、镍银的双层结构、镍金的双层结构或镍和锡合金的双层结构,锡层、银层、金层或锡合金层形成在镍层的表面,用于防止镍的氧化,本实施例中,所述金属阻挡层212的为镍锡的双层结构,镍有利于防止铜向外的扩散,即使有部分铜和锡向金属阻挡层212中扩散,在金属阻挡层212和柱状电极的界面形成的镍铜化合物具有较高的强度和良好的热电性,在金属阻挡层212和焊球的界面形成的镍锡化合物的较高的强度、硬度高、表面均匀,因此不会带来现有的接触界面的机械强度降低和焊接损伤等问题。
金属阻挡层212的厚度小于通孔209的半径,防止金属阻挡层堵塞通孔209。
所述金属阻挡层212的形成工艺为化学镀工艺,化学镀工艺可以选择性的在金属的表面形成金属阻挡层212。
进行化学镀工艺时,可以采用超声波震荡,防止在化学镀的过程中,化学镀溶液进入通孔209时,在通孔里形成气泡,影响金属阻挡层212的形成。所述超声波的频率大于20KHz。
在进行化学镀工艺时,所述化学镀腔室中可以施加大于1标准大气压的压力,使得化学镀溶液具有一个压力,化学镀溶液较易进入通孔209内,不会在通孔内形成气泡。
参考图13,将印刷网板或不锈钢板216置于所述第一绝缘层203表面,所述印刷网板或不锈钢板216具有暴露所述柱状电极的本体208和通孔209(参考图12)的第三开口;在第三开口和通孔209内填充满焊锡膏217。
所述焊锡膏217的形成工艺为网板印刷工艺。
所述焊锡膏217的材料为锡或锡合金。
参考图14,移除所述印刷网板或不锈钢板。
参考图15,对所述焊锡膏217(参考图14)进行回流工艺,在柱状电极顶部形成金属凸头214和在通孔中形成填充部213,所述金属凸头214和填充部213构成焊球215。所述回流工艺包括热处理工艺。
本实施例中,通孔数量为1个时,相应的焊球215的填充部213的数量为1个,焊球与柱状电极构成插销结构,焊球与柱状电极的接触从现有的单平面接触变为多平面的接触,焊球在受到外力的作用时,焊球与柱状电极的表面接触面会分散部分作用力,同时焊球的填充部与柱状电极的本体的接触面会分散大部分的作用力,从而提高焊球与柱状电极之间的结合度,焊球受到的可接受外力(使焊球与柱状电极脱离的力)大大的增强。
在本发明的其他实施例中,当通孔的数量大于1个时,相应形成的焊球的填充部的数量也大于1个,焊球通过多个填充部嵌入柱状电极的本体中,增大了焊球与柱状电极的接触面积,焊球与柱状电极构成的插销结构的插销杆为多个,提高了焊球与柱状电极之间的结合力,并且通孔内形成填充部呈多条平行的直线分布、交叉的直线分布、同心圆分布、同心圆环分布、多边形分布、五角星分布、由本体的中心向外的若干射线分布等规则的排布,使得焊球与柱状电极的各个方向的结合力比较均匀,焊球受到的可接受外力(使焊球与柱状电极脱离的力)进一步的增强,焊球不易从柱状电极上脱落。
在本发明的其他实施例中,所述焊球215的形成工艺为植球和回流工艺。
上述方法形成的半导体器件,请参考图15,包括:半导体基底200,所述半导体基底200上具有若干焊盘201;位于半导体基底200上的钝化层202和第一绝缘层203的堆叠结构,所述堆叠结构具有暴露所述焊盘201表面的第一开口;位于第一开口内的柱状电极,所述柱状电极包括本体208和贯穿所述本体的通孔,柱状电极的顶部表面与第一绝缘层203的表面平齐或略高于第一绝缘层203的表面;位于通孔的侧壁和底部以及本体208顶部表面的金属阻挡层212;位于第一开口和柱状电极本体之间的种子层205;位于柱状电极上的焊球215,所述焊球215包括位于柱状电极215顶部的金属凸头214和填充满所述通孔的填充部213。
所述通孔(或者填充部)的数量大于等于1个,当所述通孔为1个时,相应的填充部213也为1个,焊球与柱状电极构成插销结构,提高焊球与柱状电极之间的结合度,焊球受到的可接受外力(使焊球与柱状电极脱离的力)大大的增强。所述通孔的半径与本体208的宽度的比值为的1/10~10/1,较佳的通孔的半径与本体208的宽度的比值1:3~3:1,使得柱状电极的本体208具有一定的宽度,保证本体208的机械强度,并使柱状电极的本体208底部表面与焊盘201有一定的接触面积,使柱状电极的本体208与焊盘201之间保持一定的结合力,防止柱状电极的本体208和焊盘201之间形成缝隙,而增大接触电阻或者造成断路,并且焊球断裂面易受柱状电极本体干扰而多次转折从而增加其破坏能量的吸收能力。
当所述通孔的数量大于1个时,相应的填充部213的数量也大于1个,所述填充部213的排布为一条直线分布、多条平行的直线分布、交叉的直线分布、矩阵分布、同心圆分布、同心圆环分布、多边形分布、五角星分布、由本体的中心向外的若干射线分布、或者不规则分布,焊球通过多个填充部嵌入柱状电极的本体中,增大了焊球与柱状电极的接触面积,焊球与柱状电极构成的插销结构的插销杆为多个,提高了焊球与柱状电极之间的结合力,并且通孔和通孔内形成填充部呈规则的排布,使得焊球与柱状电极的各个方向的结合力比较均匀,焊球受到的可接受外力(使焊球与柱状电极脱离的力)进一步的增强,焊球不易从柱状电极上脱落。
第二实施例
参考图16,图16为本发明第二实施例半导体器件的形成方法的流程示意图,包括步骤:
步骤S31,提供半导体基底,所述半导体基底上具有若干焊盘;
步骤S32,在所述半导体基底上形成第一绝缘层,所述第一绝缘层具有暴露所述焊盘的第一开口,在所述第一开口的侧壁和底部、以及第一绝缘层的表面形成种子层;
步骤S33,在所述种子层的表面形成第一光刻胶层,第一光刻胶层填充满所述第一开口,第一开口内的第一光刻胶层中具有暴露种子层表面的凹槽,凹槽中具有至少一个第一光刻胶层立柱,所述凹槽的直径小于所述第一开口的宽度;
步骤S34,在凹槽中填充满金属,形成柱状电极的本体,所述本体的顶部表面高于第一绝缘层的表面;
步骤S35,去除第一光刻胶层立柱以及本体之外的第一光刻胶层,第一光刻胶层立柱对应的位置形成通孔,所述通孔和本体构成柱状电极,同时在所述柱状电极的四周外侧侧壁与第一开口的四周侧壁之间形成有环形刻蚀凹槽,环形刻蚀凹槽暴露出柱状电极两侧的部分焊盘;
步骤S36,将印刷网板或不锈钢板置于第一绝缘层表面,所述印刷网板或不锈钢板具有暴露所述柱状电极的本体和通孔以及环形刻蚀凹槽的第四开口;
步骤S37,在第四开口、通孔和环形刻蚀凹槽填充满焊锡膏;
步骤S37,移除所述印刷网板或不锈钢板;对所述焊锡膏进行回流工艺,在所述在柱状电极顶部形成金属凸头和在通孔中形成填充部,同时在所述柱状电极本体的外侧侧壁上形成裙带部,裙带部的上部分与金属凸头下沿连接,裙带部的下部分与柱状电极两侧的部分焊盘连接以及第一开口的侧壁相接触,所述裙带部的下部分的宽度大于上部分的宽度,裙带部的下部分的表面低于第一绝缘层的表面或与第一绝缘层的表面平齐,所述金属凸头、填充部和裙带部构成焊球。
下面将结合附图17~28对上述具体的过程进行详细的描述。需要说明的是,本发明的第二实施例中部分结构的具体形成过程及相关参数请参考本发明的第一实施例,在第二实施例的描述部分不做赘述。
参考图17和图18,提供半导体基底300,所述半导体基底300上具有若干焊盘301;在所述半导体基底上形成钝化层302和第一绝缘层303的堆叠结构,所述堆叠结构具有暴露焊盘301表面的开口304;在开口304的侧壁和底部以及第一绝缘层303表面形成种子层305。
上述具体的形成过程和相关描述请参考第一实施例的相应部分,在此不再赘述。
参考图19,在所述种子层305的表面形成第一光刻胶层306,第一光刻胶层306填充满所述第一开口304(参考图18),第一开口304内的第一光刻胶层中具有暴露种子层表面的凹槽307,凹槽307中具有至少一个第一光刻胶层立柱306a,所述凹槽307的直径小于所述第一开口304的宽度(凹槽307的外侧侧壁位于第一开口304内)。
本实施例中,凹槽307的直径要小于所述第一开口304的宽度,使得凹槽307的外侧侧壁距离第一开口304(包含种子层303)侧壁之间具有部分第一光刻胶层,后续在凹槽307中形成柱状电极的本体,在去除第一光刻胶层306后,使得柱状电极的本体的外侧侧壁与第一开口304的侧壁之间会形成环形刻蚀凹槽,在形成焊球时,有利于焊球“L”型裙带部的形成。
所述凹槽307中第一光刻胶层立柱306a的数量大于等于一个,第一光刻胶层立柱306a具体的排布请参考本发明的第一实施例中的相关描述。
参考图20,采用电镀工艺在所述凹槽307(请参考图307)填充满金属,形成柱状电极的本体308。
柱状电极的本体308的顶部表面的高于第一绝缘层303的表面。
参考图21和图22,图22为图21的俯视结构示意图,去除第一光刻胶层立柱306a(参考图20)以及本体308之外的第一光刻胶层306,第一光刻胶层立柱306a对应的位置形成通孔309,所述通孔309和本体308构成柱状电极310,同时在所述柱状电极的四周外侧侧壁与第一开口304的四周侧壁之间形成有环形刻蚀凹槽304a,环形刻蚀凹槽304a为第一开口的一部分,环形刻蚀凹槽304a暴露出柱状电极两侧的焊盘上部分种子层305;去除第一开口外的第一绝缘层303表面和/或第一开口304侧壁的部分种子层。
在本发明的其他实施例中,所述第一开口侧壁的种子层得到保留或部分位于第一绝缘层303表面,后续在金属上选择性的形成金属阻挡层时,使得环形刻蚀凹槽内形成金属阻挡层的形状为“U”形,在“U”形金属阻挡层表面填充焊锡膏,在进行回流工艺时,焊锡膏与“U”形金属阻挡层三个面接触,焊锡膏与金属阻挡层界面(主要是第一开口侧壁的金属阻挡层)上的吸附力会抵消部分焊锡膏表面的张力,在回流时,从而使得本体外侧的形成的裙带部的形状呈“L”形。
参考图23,在柱状电极的本体308表面、内侧侧壁和外侧侧壁、以及种子层表面形成金属阻挡层311,金属阻挡层311形成的具体工艺请参考本发明的第一实施例。
参考图24至图26,将印刷网板或不锈钢板318置于第一绝缘层303表面,所述印刷网板或不锈钢板318具有暴露所述柱状电极310的本体308和通孔309以及环形刻蚀凹槽304a的第四开口319;接着,在第四开口319、通孔309和环形刻蚀凹槽304a填充满焊锡膏320;然后,移除所述印刷网板或不锈钢板318,具体形成过程请参考本发明的第一实施例。
参考图27,对所述焊锡膏320(参考图26)进行回流工艺,在所述在柱状电极顶部形成金属凸头312和在通孔中形成填充部313,同时在所述柱状电极本体308的外侧侧壁上形成裙带部315,裙带部315的上部分与金属凸头312下沿连接,裙带部312的下部分与柱状电极两侧的部分焊盘(柱状电极两侧焊盘上的金属阻挡层311)连接以及第一开口的侧壁相接触,所述裙带部315的下部分的宽度大于上部分的宽度,裙带部315的下部分的表面低于第一绝缘层303的表面或与第一绝缘层303的表面平齐或高于第一绝缘层303的表面,所述金属凸头312、填充部313和裙带部315构成焊球316。
在进行回流工艺时,柱状电极顶部的焊锡膏在表面张力的作用下形成金属凸头312,柱状电极顶部表面高于第一绝缘层303的表面,本体308外侧侧壁中间部分的焊锡膏只与本体侧壁一个平面接触,部分焊锡膏也会在表面张力的作用下向金属凸头的方向汇聚,而本体308外侧侧壁下部的环形刻蚀凹槽内的焊锡膏与第一开口的侧壁、本体308外侧侧壁上部分金属阻挡层311和焊盘301上的部分金属阻挡层311三个面均接触,在回流时,第一开口的侧壁与环形刻蚀凹槽内的焊锡膏接触面的之间的吸附力会抵消环形刻蚀凹槽内的焊锡膏的指向柱状电极的本体308方向的部分表面张力,焊盘301上的部分金属阻挡层311与环形刻蚀凹槽内的焊锡膏的接触面之间的吸附力也会抵消部分环形刻蚀凹槽内的焊锡膏指向金属凸头312方向的部分张力,从而使得本体308外侧侧壁上形成“L”型的裙带部315,“L”型的裙带部315下部分的厚度与第一绝缘层303的厚度相关,裙带部315下部分的厚度等于或小于第一绝缘层303的厚度。
焊球316包括裙带部,相比于本发明的第一实施例,焊球除了与本体的表面和本体的内侧侧壁接触外,还与本体的外侧侧壁接触,使得焊球与柱状电极的接触面和接触面积进一步增大,在受到外力的作用时,使得焊球受到的作用力进一步分散,提高了焊球与柱状电极之间的结合度。
“L”型的裙带部315与第一开口的侧壁、本体308侧壁部分金属阻挡层311和焊盘301上的部分金属阻挡层311三个面相接触,“L”型的裙带部315下部分的宽度大于上部分的宽度,具有类似于支撑架的功能,“L”型的裙带部使得焊球受到的可接受的横向外力(使焊球与柱状电极脱离的力)大大的增强,焊球不易从柱状电极上脱落。
参考图28,在所述第一绝缘层303表面和焊球的裙带部315表面形成第二绝缘层317。
所述第二绝缘层317用于密封和绝缘,防止控制中的水汽和氧进入到焊盘301和柱状电极上,造成腐蚀。所述第二绝缘层317材料为的聚苯并恶唑(polybenzoxazole,PBO)或聚酰亚胺(polyimide)等有机树脂。
上述方法形成的半导体器件,请参考27,包括
半导体基底300,所述半导体基底300上具有若干焊盘301;位于半导体基底300上的钝化层302和第一绝缘层303的堆叠结构,所述堆叠结构具有暴露所述焊盘301表面的第一开口;位于第一开口内的柱状电极,所述柱状电极包括本体208和贯穿所述本体208的通孔,柱状电极的直径小于第一开口的宽度,柱状电极的顶部表面高于第一绝缘层303的表面;位于柱状电极上焊球316,所述焊球316包括:位于柱状电极顶部的金属凸头312、填充通孔的填充部313和位于柱状电极本体308的外侧侧壁上的裙带部315,裙带部315的上部分与金属凸头312连接,裙带部315的下部分与柱状电极两侧的部分焊盘相连接,并与第一开口的侧壁相接触,所述裙带部315的下部分的宽度大于上部分的宽度,裙带部315的下部分的表面低于第一绝缘层303的表面或与第一绝缘层303的表面平齐或高于第一绝缘层303的表面;位于焊球316与柱状电极本体之间的金属阻挡层311;位于柱状电极与焊盘301之间的种子层。
第三实施例
参考图29,图29为本发明第三实施例半导体器件形成方法的流程示意图,包括步骤:
步骤S41,提供半导体基底,所述半导体基底上具有若干焊盘;
步骤S42,在所述半导体基底上形成第一绝缘层,所述第一绝缘层具有暴露所述焊盘的第一开口;
步骤S43,在所述第一开口的侧壁和底部、以及第一绝缘层的表面形成种子层;
步骤S44,在部分种子层表面形成再布线层,再布线层填充满第一开口;在第一开口外的再布线层表面形成柱状电极;
步骤S45,在所述再布线层和部分种子层表面形成第三光刻胶层,所述第三光刻胶层具有暴露第一开口外的再布线层表面的凹槽,凹槽中具有至少一个第三光刻胶层立柱;
步骤S46,在所述凹槽中填充满金属,形成柱状电极的本体;去除第三光刻胶层立柱以及本体之外的第三光刻胶层,第三光刻胶层立柱对应的位置形成通孔,所述通孔和本体构成柱状电极;以所述柱状电极为掩膜,去除部分所述种子层;
步骤S47,在所述再布线层和部分第一绝缘层表面形成第二绝缘层,所述第二绝缘层的表面低于柱状电极的顶部表面;
步骤S48,在所述第二绝缘层表面形成第四光刻胶层,所述第四光刻胶层具有暴露柱状电极和柱状电极外侧的部分第二绝缘层的第六开口;以所述第四光刻胶层和柱状电极的本体为掩膜,去除通孔中的部分第二绝缘层,同时去除柱状电极外侧的部分第二绝缘层,在柱状电极外侧形成暴露再布线层表面的环形刻蚀凹槽;
步骤S49,去除所述第四光刻胶层;将印刷网板或不锈钢板置于所述第二绝缘层表面,所述印刷网板或不锈钢板具有暴露柱状电极的本体、通孔和环形刻蚀凹槽的第七开口;在第七开口、通孔和环形刻蚀凹槽内中填充满焊锡膏;移除所述印刷网板或不锈钢板;
步骤S50,对所述焊锡膏进行回流工艺,在所述在柱状电极顶部形成金属凸头和在通孔中形成填充部,同时在所述柱状电极本体的外侧侧壁上形成裙带部,裙带部的上部分与金属凸头下沿连接,裙带部的下部分与柱状电极两侧的部分再布线层连接以及环形刻蚀凹槽的侧壁相接触,所述裙带部的下部分的宽度大于上部分的宽度,裙带部的下部分的表面低于第二绝缘层的表面或与第二绝缘层的表面平齐,所述金属凸头、填充部和裙带部构成焊球。
下面结合附图30~图40对上述具体过程进行详细的描述。需要说明的是,本发明的第三实施例中部分结构的具体形成过程及相关参数请参考本发明的第一实施例和第二实施例,在第三实施例的描述部分不做赘述。
参考图30,提供半导体基底400,所述半导体基底400上具有焊盘401;在所述半导体基底上形成钝化层402和第一绝缘层403的堆叠结构,所述堆叠结构具有暴露焊盘401表面的开口;在所述开口的侧壁和底部以及第一绝缘层的表面形成种子层405;在开口内和种子层405表面形成再布线层406。
所述再布线层406的形成工艺为电镀工艺。后续在再布线层406表面形成柱状电极,相对于直接在焊盘表面形成柱状电极,有利于提高封装结构的密度。
参考图31,在所述再布线层406和部分种子层405表面形成第三光刻胶层407,所述第三光刻胶层407具有暴露第一开口外的再布线层406表面的凹槽412,凹槽412中具有至少一个第三光刻胶层立柱407a。
凹槽412中第三光刻胶层立柱407a的排布具体请参考本发明的第一实施例,在此不再赘述。
参考图32和图33,采用电镀工艺在凹槽中填充满金属,形成柱状电极的本体408;去除第三光刻胶层立柱407a以及本体408之外的第三光刻胶层407,第三光刻胶层立柱407a对应的位置形成通孔409,所述通孔409和本体408构成柱状电极410。
参考图34,以所述柱状电极410和再布线层406为掩膜,去除部分所述种子层405。
本实施中柱状电极410的形成先于第二绝缘层的形成,形成种子层后,再形成再布线层和柱状电极,种子层作为形成再布线层和柱状电极的供电线,然后再去除部分种子层。
参考图35,在所述再布线层406和部分第一绝缘层403表面形成第二绝缘层411,所述第二绝缘层411的表面低于柱状电极410的顶部表面。
所述第二绝缘层411的表面低于柱状电极410的顶部表面时,后续去除柱状电极本体外侧的部分第二绝缘层形成环形刻蚀凹槽,然后在本体的外侧侧壁形成“L”型的裙带部,形成具有金属凸头、填充部和裙带部的焊球。
在本发明的其他实施例中,所述第二绝缘层的表面与柱状电极的顶部表面平齐或略低于柱状电极的表面,后续形成具有填充部和裙带部的焊球。
参考图36,在所述第二绝缘层411表面形成第四光刻胶层420,所述第四光刻胶层420具有暴露柱状电极410和柱状电极410外侧的部分第二绝缘层411的第六开口421;以所述第四光刻胶层420和柱状电极410的本体为掩膜,去除通孔409中的部分第二绝缘层,同时去除柱状电极410外侧的部分第二绝缘层,在柱状电极410外侧形成暴露再布线层406表面的环形刻蚀凹槽423。
在本发明的其他实施例中,当形成第二绝缘层的表面与柱状电极的顶部表面平齐时,在所述再布线层和部分第一绝缘层表面形成第二绝缘层,所述第二绝缘层的表面与柱状电极的顶部表面平齐;在所述第二绝缘层表面形成第四光刻胶层,所述第四光刻胶层具有暴露柱状电极的第五开口;以所述第四光刻胶层和柱状电极的本体为掩膜,去除通孔中的部分第二绝缘层;去除所述第四光刻胶层;将印刷网板或不锈钢板置于所述第一绝缘层表面,所述印刷网板或不锈钢板具有暴露柱状电极的本体和通孔的第八开口;在第八开口和通孔中填充满焊锡膏;移除所述印刷网板或不锈钢板;对所述焊锡膏进行回流工艺,在柱状电极顶部形成金属凸头和在通孔中形成填充部,所述金属凸头和填充部构成焊球。
参考图37,在柱状电极的本体408的顶部表面、外侧侧壁和内侧侧壁表面以及部分再布线层406表面形成金属阻挡层414;去除所述第四光刻胶层(参考图36);将印刷网板或不锈钢板425置于所述第二绝缘层411表面,所述印刷网板或不锈钢板411具有暴露柱状电极的本体408、通孔409和环形刻蚀凹槽423的第七开口426。
参考图38和图39,在第七开口426、通孔408和环形刻蚀凹槽423(参考图37)内中填充满焊锡膏424;移除所述印刷网板或不锈钢板425。
参考图40,对所述焊锡膏进行回流工艺,在所述在柱状电极顶部形成金属凸头415和在通孔中形成填充部416,同时在所述柱状电极本体408的外侧侧壁上形成“L”形裙带部417,“L”形裙带部417的上部分与金属凸头415下沿连接,“L”形裙带部417的下部分与柱状电极两侧的部分再布线层406连接以及环形刻蚀凹槽的侧壁相接触,所述裙带部417的下部分的宽度大于上部分的宽度,裙带部417的下部分的表面低于第二绝缘层411的表面或与第二绝缘层411的表面平齐或高于第二绝缘层411的表面,所述金属凸头415、填充部416和裙带部417构成焊球418。
上述方法形成的半导体器件,请参考图40,包括:半导体基底400,所述半导体基底400上具有焊盘401;位于半导体基底400上的钝化层402和第一绝缘层403的堆叠结构,所述堆叠结构具有暴露所述焊盘401表面的第一开口;位于开口的侧壁和底部以及第一绝缘层部分表面的种子层405;位于种子层405表面的再布线层406,再布线层406填充满开口;位于再布线层406和部分第一绝缘层403表面的第二绝缘层411,所述第二绝缘层411具有暴露第一开口外部分再布线层406表面的第二开口;位于第二开口内的再布线层406表面的柱状电极,所述柱状电极包括所本体408和贯穿所述本体408的通孔,柱状电极的直径小于第二开口的宽度,柱状电极和第二开口的侧壁之间具有环形刻蚀凹槽,柱状电极的顶部表面高于第二绝缘层411的表面;位于柱状电极上焊球418,所述焊球418包括:位于柱状电极顶部的金属凸头415、填充通孔的填充部416和位于柱状电极本体408的外侧侧壁上的裙带部417,裙带部417的上部分与金属凸头415连接,裙带部417的下部分与柱状电极两侧的部分再布线层406相连接,并与第二开口的侧壁相接触,所述裙带部417的下部分的宽度大于上部分的宽度,裙带部417的下部分的表面低于第二绝缘层411的表面或与第二绝缘层411的表面平齐或高于第二绝缘层411的表面;位于焊球418与柱状电极本体408之间的金属阻挡层414。
综上,本发明实施例的半导体器件形成方法,形成柱状电极,柱状电极包括本体和位于所述本体中并贯穿所述本体的通孔,在柱状电极上的形成焊球,所述焊球包括位于柱状电极本体顶部表面的金属凸头和填充所述通孔的填充部,焊球与柱状电极构成一种类似插销的结构,因此焊球不但与柱状电极的顶部表面接触,而且与柱状电极的内部有接触,焊球与柱状电极的接触从现有的单平面接触变为多平面的接触,焊球在受到外力的作用时,焊球与柱状电极的表面接触面会分散部分作用力,同时焊球的填充部与柱状电极的本体的接触面会分散大部分的作用力,从而提高焊球与柱状电极之间的结合度,焊球受到的可接受外力(使焊球与柱状电极脱离的力)大大的增强。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (21)
1.一种半导体器件的形成方法,其特征在于,包括:
提供半导体基底,所述半导体基底上具有若干焊盘;
在所述半导体基底上形成第一绝缘层,所述第一绝缘层具有暴露所述焊盘的第一开口;
在所述焊盘上形成柱状电极,所述柱状电极包括本体和贯穿所述本体的通孔,所述通孔暴露焊盘表面;
在所述柱状电极上形成焊球,所述焊球包括位于柱状电极顶部的金属凸头和填充满所述通孔的填充部。
2.如权利要求1所述的半导体器件的形成方法,其特征在于,位于所述本体中的通孔的数量为1个,所述柱状电极的通孔的半径与本体的宽度的比值为的1/10~10/1。
3.如权利要求1所述的半导体器件的形成方法,其特征在于,其特征在于,位于所述本体中的通孔的数量大于1个,所述通孔在本体中独立分布。
4.如权利要求3所述的半导体器件的形成方法,其特征在于,所述通孔在本体中呈直线分布、矩阵分布、同心圆分布、同心圆环分布、多边形分布或者不规则分布。
5.如权利要求2或3所述的半导体器件的形成方法,其特征在于,所述柱状电极形成的过程为:在所述第一开口的侧壁和底部、以及第一绝缘层的表面形成种子层;在所述种子层的表面形成第一光刻胶层,所述第一光刻胶层填充满第一开口;图形化第一开口内的第一光刻胶层,形成暴露种子层表面的凹槽,凹槽中剩余的部分光刻胶作为第一光刻胶层立柱,第一光刻胶层立柱数量大于等于一个;在凹槽中填充金属,形成柱状电极的本体;去除第一光刻胶层立柱、以及本体之外的第一光刻胶层,第一光刻胶层立柱对应的位置形成通孔,所述通孔和本体构成柱状电极;以所述柱状电极为掩膜去除部分所述种子层。
6.如权利要求5所述的半导体器件的形成方法,其特征在于,在凹槽中填充满金属的工艺为电镀工艺。
7.如权利要求5所述的半导体器件的形成方法,其特征在于,所述凹槽的外侧侧壁与第一开口的侧壁重合。
8.如权利要求7所述的半导体器件的形成方法,其特征在于,所述柱状电极的本体的外侧表面与第一开口的侧壁接触,柱状电极顶部表面与第一绝缘层的表面平齐或低于第一绝缘层的表面。
9.如权利要求8所述的半导体器件的形成方法,其特征在于,所述柱状电极的本体的顶部表面以及内侧侧壁表面还形成有金属阻挡层,金属阻挡层的厚度小于通孔的半径。
10.如权利要求8所述的半导体器件的形成方法,其特征在于,所述焊球的形成过程为:将印刷网板或不锈钢板置于所述第一绝缘层表面,所述印刷网板或不锈钢板具有暴露所述柱状电极本体和通孔的第三开口;在所述第三开口和通孔内填充满焊锡膏;移除所述印刷网板或不锈钢板;对所述焊锡膏进行回流工艺,在柱状电极顶部形成金属凸头和在通孔中形成填充部,所述金属凸头和填充部构成焊球。
11.如权利要求5所述的半导体器件的形成方法,其特征在于,所述凹槽的外侧侧壁位于第一开口内,凹槽外侧侧壁和第一开口之间为第一光刻胶层,柱状电极的顶部表面高于第一绝缘层的表面。
12.如权利要求11所述的半导体器件的形成方法,其特征在于,去除所述第一光刻胶层后,所述柱状电极的四周外侧侧壁与第一开口的四周侧壁之间形成有环形刻蚀凹槽,环形刻蚀凹槽暴露出柱状电极两侧的部分焊盘。
13.如权利要求12所述的半导体器件的形成方法,其特征在于,所述焊球的形成过程为:将印刷网板或不锈钢板置于第一绝缘层表面,所述印刷网板或不锈钢板具有暴露所述柱状电极的本体和通孔以及环形刻蚀凹槽的第四开口;在第四开口、通孔和环形刻蚀凹槽填充满焊锡膏;移除所述印刷网板或不锈钢板;对所述焊锡膏进行回流工艺,在所述在柱状电极顶部形成金属凸头和在通孔中形成填充部,同时在所述柱状电极本体的外侧侧壁上形成裙带部,裙带部的上部分与金属凸头下沿连接,裙带部的下部分与柱状电极两侧的部分焊盘连接以及第一开口的侧壁相接触,所述裙带部的下部分的宽度大于上部分的宽度,裙带部的下部分的表面低于第一绝缘层的表面或与第一绝缘层的表面平齐,所述金属凸头、填充部和裙带部构成焊球。
14.如权利要求12所述的半导体器件的形成方法,其特征在于,所述柱状电极的本体的顶部表面、内侧侧壁表面、以及外侧侧壁表面还形成有金属阻挡层。
15.如权利要求14所述的半导体器件的形成方法,其特征在于,所述金属阻挡层的为镍锡的双层结构、镍银的双层结构、镍金的双层结构或镍和锡合金的双层结构。
16.如权利要求14所述的半导体器件的形成方法,其特征在于,所述金属阻挡层的厚度小于通孔的半径。
17.如权利要求14所述的半导体器件的形成方法,其特征在于,所述金属阻挡层的形成工艺为化学镀工艺。
18.如权利要求2或3所述的半导体器件的形成方法,其特征在于,所述第一开口的底部和侧壁、以及部分第一绝缘层表面还形成种子层;在部分种子层表面形成再布线层,再布线层填充满第一开口,所述再布线层作为焊盘的一部分;在第一开口外的再布线层表面形成柱状电极。
19.如权利要求18所述的半导体器件的形成方法,其特征在于,所述柱状电极的形成过程为:在所述再布线层和部分种子层表面形成第三光刻胶层,所述第三光刻胶层具有暴露第一开口外的再布线层表面的凹槽,凹槽中具有至少一个第三光刻胶立柱;在所述凹槽中填充满金属,形成柱状电极的本体;去除所述第三光刻胶层立柱以及本体之外的第三光刻胶层,第三光刻胶层立柱的位置对应形成通孔,所述通孔和本体构成柱状电极;以所述柱状电极为掩膜,去除部分所述种子层。
20.如权利要求19所述的半导体器件的形成方法,其特征在于,所述焊球的形成过程为:在所述再布线层和部分第一绝缘层表面形成第二绝缘层,所述第二绝缘层的表面与柱状电极的顶部表面平齐;在所述第二绝缘层表面形成第四光刻胶层,所述第四光刻胶层具有暴露柱状电极的第五开口;以所述第四光刻胶层和柱状电极的本体为掩膜,去除通孔中的部分第二绝缘层;去除所述第四光刻胶层;将印刷网板或不锈钢板置于所述第一绝缘层表面,所述印刷网板或不锈钢板具有暴露柱状电极的本体和通孔的第八开口;在第八开口和通孔中填充满焊锡膏;移除所述印刷网板或不锈钢板;对所述焊锡膏进行回流工艺,在柱状电极顶部形成金属凸头和在通孔中形成填充部,所述金属凸头和填充部构成焊球。
21.如权利要求19所述的半导体器件的形成方法,其特征在于,所述焊球的形成过程为:在所述再布线层和部分第一绝缘层表面形成第二绝缘层,所述第二绝缘层的表面低于柱状电极的顶部表面;在所述第二绝缘层表面形成第四光刻胶层,所述第四光刻胶层具有暴露柱状电极和柱状电极外侧的部分第二绝缘层的第六开口;以所述第四光刻胶层和柱状电极的本体为掩膜,去除通孔中的部分第二绝缘层,同时去除柱状电极外侧的部分第二绝缘层,在柱状电极外侧形成暴露再布线层表面的环形刻蚀凹槽;去除所述第四光刻胶层;将印刷网板或不锈钢板置于所述第二绝缘层表面,所述印刷网板或不锈钢板具有暴露柱状电极的本体、通孔和环形刻蚀凹槽的第七开口;在第七开口、通孔和环形刻蚀凹槽内中填充满焊锡膏;移除所述印刷网板或不锈钢板;对所述焊锡膏进行回流工艺,在所述在柱状电极顶部形成金属凸头和在通孔中形成填充部,同时在所述柱状电极本体的外侧侧壁上形成裙带部,裙带部的上部分与金属凸头下沿连接,裙带部的下部分与柱状电极两侧的部分再布线层连接以及环形刻蚀凹槽的侧壁相接触,所述裙带部的下部分的宽度大于上部分的宽度,裙带部的下部分的表面低于第二绝缘层的表面或与第二绝缘层的表面平齐,所述金属凸头、填充部和裙带部构成焊球。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210444358.4A CN102931109B (zh) | 2012-11-08 | 2012-11-08 | 半导体器件的形成方法 |
US14/074,697 US9761549B2 (en) | 2012-11-08 | 2013-11-07 | Semiconductor device and fabrication method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210444358.4A CN102931109B (zh) | 2012-11-08 | 2012-11-08 | 半导体器件的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102931109A true CN102931109A (zh) | 2013-02-13 |
CN102931109B CN102931109B (zh) | 2015-06-03 |
Family
ID=47645882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210444358.4A Active CN102931109B (zh) | 2012-11-08 | 2012-11-08 | 半导体器件的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102931109B (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013111501A1 (de) * | 2013-10-18 | 2015-04-23 | Universität Stuttgart | Dünnschichttransistor und Verfahren zu seiner Herstellung |
CN105097741A (zh) * | 2014-05-05 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 焊盘结构及其制作方法 |
CN107424971A (zh) * | 2016-04-29 | 2017-12-01 | 英飞凌科技股份有限公司 | 芯片载体上基于腔体的特征 |
CN107591386A (zh) * | 2016-07-06 | 2018-01-16 | 南亚科技股份有限公司 | 半导体结构及其制造方法 |
CN107689353A (zh) * | 2016-08-05 | 2018-02-13 | 南亚科技股份有限公司 | 半导体结构及其制造方法 |
CN108538800A (zh) * | 2017-03-06 | 2018-09-14 | 力成科技股份有限公司 | 封装结构 |
CN111755384A (zh) * | 2020-06-18 | 2020-10-09 | 通富微电子股份有限公司 | 半导体器件以及制备方法 |
WO2021179612A1 (zh) * | 2020-03-13 | 2021-09-16 | 颀中科技(苏州)有限公司 | 植球结构及制备工艺 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1893051A (zh) * | 2005-06-28 | 2007-01-10 | 富士通株式会社 | 半导体器件 |
CN101315915A (zh) * | 2007-05-29 | 2008-12-03 | 台湾积体电路制造股份有限公司 | 半导体装置 |
US20090098723A1 (en) * | 2007-10-13 | 2009-04-16 | Wan-Ling Yu | Method Of Forming Metallic Bump On I/O Pad |
CN101728347A (zh) * | 2008-10-22 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 封装结构及其制造方法 |
US20110266670A1 (en) * | 2010-04-30 | 2011-11-03 | Luke England | Wafer level chip scale package with annular reinforcement structure |
JP2012054297A (ja) * | 2010-08-31 | 2012-03-15 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
-
2012
- 2012-11-08 CN CN201210444358.4A patent/CN102931109B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1893051A (zh) * | 2005-06-28 | 2007-01-10 | 富士通株式会社 | 半导体器件 |
CN101315915A (zh) * | 2007-05-29 | 2008-12-03 | 台湾积体电路制造股份有限公司 | 半导体装置 |
US20090098723A1 (en) * | 2007-10-13 | 2009-04-16 | Wan-Ling Yu | Method Of Forming Metallic Bump On I/O Pad |
CN101728347A (zh) * | 2008-10-22 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 封装结构及其制造方法 |
US20110266670A1 (en) * | 2010-04-30 | 2011-11-03 | Luke England | Wafer level chip scale package with annular reinforcement structure |
JP2012054297A (ja) * | 2010-08-31 | 2012-03-15 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013111501A1 (de) * | 2013-10-18 | 2015-04-23 | Universität Stuttgart | Dünnschichttransistor und Verfahren zu seiner Herstellung |
CN105097741A (zh) * | 2014-05-05 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 焊盘结构及其制作方法 |
CN107424971A (zh) * | 2016-04-29 | 2017-12-01 | 英飞凌科技股份有限公司 | 芯片载体上基于腔体的特征 |
CN107424971B (zh) * | 2016-04-29 | 2021-06-08 | 英飞凌科技股份有限公司 | 芯片载体上基于腔体的特征 |
CN107591386A (zh) * | 2016-07-06 | 2018-01-16 | 南亚科技股份有限公司 | 半导体结构及其制造方法 |
CN107591386B (zh) * | 2016-07-06 | 2019-11-26 | 南亚科技股份有限公司 | 半导体结构及其制造方法 |
CN107689353A (zh) * | 2016-08-05 | 2018-02-13 | 南亚科技股份有限公司 | 半导体结构及其制造方法 |
CN108538800A (zh) * | 2017-03-06 | 2018-09-14 | 力成科技股份有限公司 | 封装结构 |
CN108538800B (zh) * | 2017-03-06 | 2020-03-31 | 力成科技股份有限公司 | 封装结构 |
WO2021179612A1 (zh) * | 2020-03-13 | 2021-09-16 | 颀中科技(苏州)有限公司 | 植球结构及制备工艺 |
CN111755384A (zh) * | 2020-06-18 | 2020-10-09 | 通富微电子股份有限公司 | 半导体器件以及制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102931109B (zh) | 2015-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102931109B (zh) | 半导体器件的形成方法 | |
CN102915982B (zh) | 半导体器件 | |
US9761549B2 (en) | Semiconductor device and fabrication method | |
US8686560B2 (en) | Wafer-level chip-scale package device having bump assemblies configured to mitigate failures due to stress | |
US9548282B2 (en) | Metal contact for semiconductor device | |
US20180366439A1 (en) | Integrated fan-out packages and methods of forming the same | |
CN105097750A (zh) | 封装结构及其制法 | |
TW201724380A (zh) | 電子封裝件及封裝用之基板 | |
TW200531225A (en) | Semiconductor device | |
TWI532110B (zh) | 半導體封裝結構銲帽凸塊與其製作方法 | |
US9842829B2 (en) | Chip package structure and method for forming the same | |
CN202917483U (zh) | 半导体器件 | |
CN202917473U (zh) | 半导体器件 | |
CN102931099B (zh) | 半导体器件的形成方法 | |
CN102651356A (zh) | 在迹线上凸块结构中延伸的金属迹线 | |
CN102969344A (zh) | 半导体器件 | |
KR100713932B1 (ko) | 플립 칩 본디드 패키지 | |
US11705378B2 (en) | Semiconductor packages and methods of forming the same | |
TWI689058B (zh) | 混合型半導體封裝結構及其製法 | |
CN102779767A (zh) | 半导体封装结构及其制造方法 | |
US20230065378A1 (en) | Semiconductor package | |
TWI538112B (zh) | 一種引線框架之封裝結構及其製造方法 | |
CN103915397A (zh) | 多裸晶、高电流晶圆级封装 | |
US10804233B1 (en) | Wafer-level chip-scale package device having bump assemblies configured to maintain standoff height | |
CN102487049B (zh) | 半导体基板及其制法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee | ||
CP03 | Change of name, title or address |
Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 288 Patentee after: Tongfu Microelectronics Co., Ltd. Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288 Patentee before: Fujitsu Microelectronics Co., Ltd., Nantong |