CN105097741A - 焊盘结构及其制作方法 - Google Patents
焊盘结构及其制作方法 Download PDFInfo
- Publication number
- CN105097741A CN105097741A CN201410186980.9A CN201410186980A CN105097741A CN 105097741 A CN105097741 A CN 105097741A CN 201410186980 A CN201410186980 A CN 201410186980A CN 105097741 A CN105097741 A CN 105097741A
- Authority
- CN
- China
- Prior art keywords
- pad
- via hole
- access division
- layer
- agent structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请提供了一种焊盘结构及其制作方法。该焊盘结构设置在金属互连结构的顶层金属层上,该焊盘结构包括:过孔,设置在顶层金属层上;卡接部,设置在过孔内,具有相互交叉的第一卡接部和第二卡接部;焊盘主体结构,与卡接部一体设置。将卡接部设置在过孔中,从而将原来的焊盘主体结构与过孔之间的平面接触改为卡接,一方面增加了过孔与焊盘主体结构之间的接触面积;另一方面将平面接触变为卡接,在焊盘主体结构剥离过程中产生阻力进而阻止了焊盘主体结构的剥离。
Description
技术领域
本申请涉及半导体制造技术领域,具体而言,涉及一种焊盘结构及其制作方法。
背景技术
随着集成电路的制作向超大规模集成电路(ULSI)发展,晶片上的电路密度越来越大,所含元件数量不断增加,晶片表面已无法提供足够的面积来制作所需的互连线,为此,提出了两层以上的多层金属互连线的设计方法。
随着半导体器件的特征尺寸逐渐缩小,互连线结构的RC延迟逐渐成为影响电路速度的主要矛盾,为改善这一点,开始采用由金属铜制作金属互连线结构的工艺方法。与传统的铝工艺相比,铜工艺的优点在于其电阻率较低,导电性更好,由其制成的内连接导线可以在保持同等甚至更强电流承载能力的情况下做的更小、更密集,此外其在电迁移、RC延迟、可靠性和寿命等方面也比铝工艺具有更大的优势。
然而,对于与金属互连线相连接的焊盘结构,因其与多层金属互连线结构相比具有相对较大的尺寸和厚度,在兼顾器件性能与制作成本的情况下,通常仍是利用传统的铝工艺来制作形成。图1示出了现有技术中一种常规的铝焊盘结构,其形成在具有金属互连线结构的顶层金属层100’上,通过过孔200’与顶层金属层100’相连,过孔200’的上方与焊盘主体结构400’之间以平面相接触,焊盘主体结构400’的上表面与导线相连(图1中未示出导线)。但是,具有上述结构的焊盘主体结构400’与过孔200’之间的粘附力不足,在封装过程中,引线与焊盘结构之间产生的机械应力和热应力等使焊盘主体结构容易从过孔200’上剥离,如图2所示,整个焊盘与衬底分离,进而造成半导体器件失效。
发明内容
本申请旨在提供一种焊盘结构及其制作方法,以解决现有技术中焊盘容易从衬底剥离的问题。
为了实现上述目的,根据本申请的一个方面,提供了一种焊盘结构,该焊盘结构设置在金属互连结构的顶层金属层上,该焊盘结构包括:过孔,设置在顶层金属层上;卡接部,设置在过孔内,具有相互交叉的第一卡接部和第二卡接部;焊盘主体结构,与卡接部一体设置。
进一步地,上述过孔的形状为轴线垂直于顶层金属层的圆柱。
进一步地,上述第一卡接部和第二卡接部以过孔的中轴线为交叉中心呈十字交叉。
进一步地,上述第一卡接部和第二卡接部的厚度等于过孔的厚度。
进一步地,上述焊盘主体结构包括:第一主体结构,设置在卡接部上,第一主体结构在平行于顶层金属层的平面内的截面面积为S1;第二主体结构,设置在第一主体结构的远离卡接部的表面上,第二主体结构在平行于顶层金属层的平面内的截面面积为S2,且S2>S1。
进一步地,上述过孔在平行于顶层金属层的平面内的截面面积为S3,S3和S1的关系为S3=S1。
进一步地,形成上述过孔的材料为铜,形成卡接部和焊盘主体结构的材料为铝。
根据本申请的另一方面,提供了一种焊盘结构的制作方法,该制作方法包括:步骤S1,在金属互连结构的顶层金属层上设置低介电常数材料层;步骤S2,在低介电常数材料层中设置具有相互交叉的至少两个凹槽的过孔;以及步骤S3,在过孔上设置金属材料,形成设置在凹槽中的卡接部和设置在过孔上的焊盘主体结构。
进一步地,上述过孔的形状为轴线垂直于顶层金属层的圆柱。
进一步地,上述凹槽为两个且以过孔的中轴线为交叉中心呈十字交叉。
进一步地,上述步骤S2包括:步骤S21,刻蚀低介电常数材料层,形成相互独立的多个通孔;步骤S22,在通孔中设置过孔的导电部;步骤S23,在具有导电部的低介电常数材料层上设置钝化层;步骤S24,刻蚀钝化层形成一个开口,开口对应于多个通孔所在区域;以及步骤S25,以导电部和钝化层为掩膜刻蚀低介电常数材料层,形成过孔的凹槽。
进一步地,上述步骤S3包括:在刻蚀后的钝化层上、过孔上和凹槽中沉积金属材料,沉积于凹槽中的金属材料形成焊盘结构的卡接部;对金属材料进行刻蚀,位于过孔以上的金属材料形成焊盘结构的焊盘主体结构。
进一步地,上述钝化层中的焊盘主体结构在平行于顶层金属层的平面内的截面面积为S1;钝化层以上的焊盘主体结构在平行于顶层金属层的平面内的截面面积为S2,且S2>S1。
进一步地,上述金属材料为铝,形成导电部的材料为铜。
应用本申请的技术方案,将卡接部设置在过孔中,从而将原来的焊盘主体结构与过孔之间的平面接触改为卡接,一方面增加了过孔与焊盘主体结构之间的接触面积;另一方面将平面接触变为卡接,在焊盘主体结构剥离过程中产生阻力进而阻止了焊盘主体结构的剥离。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了现有技术中铝焊盘结构的剖面结构示意图;
图2示出了图1中所示的铝焊盘结构在引线键合后剥离的扫描电子显微镜图;
图3示出了本申请一种优选实施方式提供的焊盘结构的剖面结构示意图;
图4示出了图1中A-A方向的剖面结构示意图;
图5示出了本申请又一种优选实施方式提供的焊盘结构制作方法的流程示意图;
图6至图13示出了执行图5所示各步骤后的剖面结构示意图,其中,
图6示出了在金属互连结构的顶层金属层上设置低介电常数材料层后的剖面结构示意图;
图7示出了刻蚀图6所示的低介电常数材料层,形成相互独立的多个通孔后的剖面结构示意图;
图8示出了在图7所示的通孔中设置过孔的导电部后的剖面结构示意图;
图9示出了在图8所示的具有导电部的低介电常数材料层上设置钝化层后的剖面结构示意图;
图10示出了刻蚀图9所示的钝化层形成一个开口后的剖面结构示意图;
图11示出了以图10所示的导电部和钝化层为掩膜刻蚀低介电常数材料层,形成过孔的凹槽后的剖面结构示意图;
图12示出了在图11所示的钝化层上、过孔上和凹槽中沉积金属材料,形成位于凹槽中卡接部后的剖面结构示意图;以及
图13示出了对图12所示的金属材料进行刻蚀,使位于过孔以上的金属材料形成焊盘结构的剖面结构示意图。
具体实施方式
应该指出,以下详细说明都是例示性的,旨在对本申请提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
正如背景技术所介绍的,现有焊盘主体结构与过孔之间的粘附力不足,容易从过孔上剥离,整个焊盘与顶层金属层分离,进而造成半导体器件失效,为了解决如上的焊盘容易剥离的问题,本申请提出了一种焊盘结构及其制作方法。
在本申请一种优选的实施方式中,提供了一种焊盘结构,图3示出了该焊盘结构的剖面结构示意图。该焊盘结构设置在金属互连结构的顶层金属层100上,该焊盘结构包括过孔200、卡接部300和焊盘主体结构400,过孔200设置在顶层金属层100上;卡接部300设置在过孔200内,具有相互交叉的第一卡接部301和第二卡接部302;焊盘主体结构400与卡接部300一体设置。
具有上述结构的焊盘结构,将卡接部300设置在过孔200中,从而将原来的焊盘主体结构400与过孔200之间的平面接触改为卡接,一方面增加了过孔200与焊盘主体结构400之间的接触面积;另一方面将平面接触变为卡接,在焊盘主体结构400剥离过程中产生阻力进而阻止了焊盘主体结构400的剥离。另外,本申请的过孔200与现有技术中的过孔一样都是采用导电材料制作而成,即使其中具有卡接部300,但是卡接部300也是导电材料因此所形成的焊盘结构仍然具有导电作用。
当然上述卡接部300不仅可以具有第一卡接部301、第二卡接部302还可以具有第三卡接部、第四卡接部,本领域技术人员可以依据过孔200的形状、大小等设计卡接部300的形式。
本申请的过孔200可以采用金属互连结构中常用的结构,为了配合焊盘结构的设计,优选上述过孔200的形状选用轴线垂直于顶层金属层100的圆柱。
本申请优选上述第一卡接部301和第二卡接部302以过孔200的中轴线为交叉中心呈十字交叉,如图4所示。具有上述特点的第一卡接部301和第二卡接部302在过孔200中能够以均匀的阻力从各个方向阻止焊盘主体结构的剥离。
另外,上述焊盘结构中的卡接部300的设置是为了通过卡接部300在剥离过程中对焊盘主体结构400施以阻力,因此其厚度越大越好,优选上述第一卡接部301和第二卡接部302的厚度等于过孔200的厚度。
在本申请另一种优选的实施方式中,上述焊盘结构的焊盘主体结构400包括第一主体结构401和第二主体结构402,如图3所示,第一主体结构401设置在卡接部300上,第一主体结构401在平行于顶层金属层100的平面内的截面面积为S1;第二主体结构402设置在第一主体结构401的远离卡接部300的表面上,第二主体结构402在平行于顶层金属层100的平面内的截面面积为S23,且S2>S1。第二主体结构402的截面面积大于第一主体结构401的截面面积,使得第二主体结构402多余的面积与半导体器件中其他位置相接触,进而增加了焊盘结构的接触面积,进一步减少了焊盘主体结构剥离的可能性。
本申请为了实现焊盘与金属互连结构以及后续连接的导线之间的电传输性能的稳定性,优选上述过孔200在平行于顶层金属层100的平面内的截面面积为S3,S3和S1的关系为S3=S1。
本申请的焊盘结构如同本领域技术人员都清楚的焊盘结构一样,是用于金属互连结构与导线之间的电传输,其材料都是导电材料,优选形成上述过孔200的材料为铜,形成卡接部300和焊盘主体结构400的材料为铝。其中过孔200的材料选择铜是为了与目前大部分金属互连结构的顶层金属层的铜相匹配,提高其导电性能,而铝作为卡接部300和焊盘主体结构400的材料为了兼顾器件的焊接性能、电传输性能以及制作成本的结果。另外,形成顶层金属层100中的金属部分的材料可以为铜、铝或者钨,本领域技术人员可以采用本领域常规的金属材料,在此不再赘述。
在本申请又一种优选的实施方式中,提供了一种焊盘结构的制作方法,图5示出了该制作方法的流程示意图。该制作方法包括:步骤S1,在金属互连结构的顶层金属层100上设置低介电常数材料层101;步骤S2,在低介电常数材料层101中设置具有相互交叉的至少两个凹槽201的过孔200;以及步骤S3,在过孔200上设置金属材料,形成焊盘结构的设置在凹槽201中的卡接部300和设置在过孔200上的焊盘主体结构400。
上述制作方法,在设置在顶层金属层100上的低介电常数材料层101中设置具有凹槽201的过孔200,进而在设置金属材料时能够使金属材料填充到凹槽201中形成焊盘结构的卡接部300,位于过孔200其余位置上的金属材料形成焊盘结构的焊盘主体结构400,制作流程简单,易于实现,从而有利于在实际工艺中的应用;所形成的焊盘结构,一方面增加了过孔200与焊盘主体结构400之间的接触面积;另一方面将平面接触变为卡接,在焊盘主体结构400剥离过程中产生阻力进而阻止了焊盘主体结构400的剥离。
上述低介电常数材料(lowK材料)为本领域的常规材料,既可以为无机材料,又可以为有机聚合材料,比如无机的二氧化硅、氮化硅、碳掺杂的氧化硅等,有机的SiLK、HSQ、MSQ等。优选本申请的低介电常数的介电常数在4.0以下,进一步优选在3.0以下。
现在,将参照附图更详细地描述根据本申请的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员,在附图中,为了清楚起见,扩大了层和某些区域的厚度,并且使用相同的附图标记表示相同的器件,因而将省略对它们的描述。
首先,执行步骤S1,在金属互连结构的顶层金属层100上设置低介电常数材料层101,形成具有图6所示的剖面结构。上述过程可以采用化学气相沉积法或物理气相沉积法实施,所采用的低介电常数材料优选为SiO2、Si3N4、Ta2O5、TiO2或Al2O3,优选SiO2、Si3N4。
然后,执行步骤S2,在图6所示的低介电常数材料层101中设置图11所示的具有相互交叉的至少两个凹槽201的过孔200。上述步骤S2优选采用以下流程实施:
执行步骤S21,刻蚀图6所示的低介电常数材料层101,形成图7所示的相互独立的多个通孔202’。该刻蚀过程采用本领域常规的湿法刻蚀法或干法刻蚀法实施,只是选择具有相互独立的多个开口的掩膜板,进而在对应开口的位置刻蚀出通孔202’。
上述掩膜板的多个开口之间的连接部分可以相互交叉,进而在完成步骤S25之后形成的凹槽201相互交叉。
接着执行步骤S22,在图7所示的通孔202’中设置过孔200的导电部202,形成具有图8所示剖面的结构。上述设置过程可以包括:在图7所示结构的表面上沉积导电材料,然后对该导电材料进行化学机械抛光形成位于通孔202’中的导电部202。上述设置过程还可以包括:在图7所示结构的表面上覆盖晶种层;在晶种层上沉积导电材料,然后对该导电材料进行化学机械抛光形成位于通孔202’中的导电部202。
其中,上述导电材料选自金属、导电硅胶、导电聚合物、碳纳米管、具有金属和有机粘合剂的混合物中的一种或多种,其中的金属优选铜、钨、铝或银;上述所设置的晶种层能够提高金属的沉积效率和良好的界面性。
执行步骤S23,在图8所示的具有导电部202的低介电常数材料层101上设置图9所示的钝化层500。该钝化层能够吸收和抵消部分引线键合时作用在引线与焊盘结构上的机械应力和热应力,降低封装时产生的各种应力引起焊盘机械损伤和剥离的概率。形成该钝化层的材料可以为氮化硅或氮氧化硅。
执行步骤S24,刻蚀图9所示的钝化层500形成一个图10所示的开口501,该开口501对应于多个通孔202’所在区域。刻蚀钝化层500后形成一个开口,在步骤S21中形成的通孔202’为多个且相互隔离,因此,利用一个开口对应所有通孔202’所对应的区域即将通孔202’之间的钝化层500也刻蚀去除,如图10所示,导电部202之间的低介电常数材料上方的钝化层也被刻蚀去除。该刻蚀方法采用常规的化学湿法刻蚀或化学干法刻蚀均可,比如采用磷酸溶液刻蚀氮化硅材质的钝化层,或者采用氟碳化合物作为刻蚀气体干法刻蚀氮氧化硅材质的钝化层500。
上述步骤S24的刻蚀过程所形成的开口优选为圆形开口,进而在进行步骤S25之后形成的过孔200为轴线垂直于顶层金属层100的圆柱形。
接着执行步骤S25,以图10所示的导电部202和钝化层500为掩膜刻蚀低介电常数材料层101,形成图11所示的过孔200的凹槽201。在上述步骤S25的刻蚀过程中,采用对低介电常数材料层101的刻蚀速率远大于对导电部202和钝化层500的刻蚀速率的刻蚀剂对低介电常数材料层101进行刻蚀,比如,当低介电常数材料层101的材质为氧化硅、钝化层500的材质为氮化硅、导电部202的材质为铜时,采用以6:1~100:1的HF水溶液刻蚀低介电常数材料层101,而HF水溶液对钝化层以及铜几乎没有腐蚀,因此能够实现以导电部和钝化层为掩膜刻蚀低介电常数材料层101形成凹槽201。
如上所描述的掩模板的多个开口之间的连接部分可以相互交叉,在步骤S24中刻蚀形成的开口可以为圆形开口,为了进一步优化后续所形成的卡接部300与过孔200之间的卡接效果,优选上述掩模板的开口为四个,且对应于上述圆形开口的各四分之一部分,同时所形成的凹槽201为两个,进一步地将该凹槽201设计为以圆形开口对应的过孔200的中轴线为交叉中心呈十字交叉。
形成图11所示的过孔200之后,执行步骤S3,在图11所示的过孔200上设置金属材料,形成图13所示的焊盘结构的设置在凹槽201中的卡接部300和设置在过孔200上的焊盘主体结构400。本申请优选上述过程包括:
在图11所示的钝化层500上、过孔200上和凹槽201中沉积金属材料,形成图12所示的位于凹槽201中卡接部300;然后对图12所示的金属材料进行刻蚀,形成图13所示的位于过孔200以上的金属材料形成焊盘结构的焊盘主体结构400。
上述过程中,金属材料优选金属铝,金属材料的沉积同样采用本领域常用的化学气相沉积或物理气相沉积实施;对金属材料的刻蚀采用本领域常用的湿法金属刻蚀液比如磷酸、硝酸、醋酸等溶液或者采用本领域常用的干法刻蚀,比如Cl2等离子体化后产生的Cl自由基刻蚀。
上述金属材料刻蚀后,位于钝化层500中的焊盘主体结构400在平行于顶层金属层100的平面内的截面面积为S1;位于钝化层500以上的焊盘主体结构400在平行于顶层金属层100的平面内的截面面积为S2,且S2>S1。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:
1)、焊盘结构将卡接部设置在过孔中,从而将原来的焊盘主体结构与过孔之间的平面接触改为卡接,一方面增加了过孔与焊盘主体结构之间的接触面积;另一方面将平面接触变为卡接,在焊盘主体结构剥离过程中产生阻力进而阻止了焊盘主体结构的剥离;
2)、本申请的制作方法的制作流程简单,易于实现,从而有利于在实际工艺中的应用。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (14)
1.一种焊盘结构,所述焊盘结构设置在金属互连结构的顶层金属层上,其特征在于,所述焊盘结构包括:
过孔,设置在所述顶层金属层上;
卡接部,设置在所述过孔内,具有相互交叉的第一卡接部和第二卡接部;
焊盘主体结构,与所述卡接部一体设置。
2.根据权利要求1所述的焊盘结构,其特征在于,所述过孔的形状为轴线垂直于所述顶层金属层的圆柱。
3.根据权利要求2所述的焊盘结构,其特征在于,所述第一卡接部和所述第二卡接部以所述过孔的中轴线为交叉中心呈十字交叉。
4.根据权利要求1所述的焊盘结构,其特征在于,所述第一卡接部和第二卡接部的厚度等于所述过孔的厚度。
5.根据权利要求2所述的焊盘结构,其特征在于,所述焊盘主体结构包括:
第一主体结构,设置在所述卡接部上,所述第一主体结构在平行于所述顶层金属层的平面内的截面面积为S1;
第二主体结构,设置在所述第一主体结构的远离所述卡接部的表面上,所述第二主体结构在平行于所述顶层金属层的平面内的截面面积为S2,且S2>S1。
6.根据权利要求5所述的焊盘结构,其特征在于,所述过孔在平行于所述顶层金属层的平面内的截面面积为S3,所述S3和S1的关系为S3=S1。
7.根据权利要求1所述的焊盘结构,其特征在于,形成所述过孔的材料为铜,形成所述卡接部和所述焊盘主体结构的材料为铝。
8.一种焊盘结构的制作方法,其特征在于,所述制作方法包括:
步骤S1,在金属互连结构的顶层金属层上设置低介电常数材料层;
步骤S2,在所述低介电常数材料层中设置具有相互交叉的至少两个凹槽的过孔;以及
步骤S3,在所述过孔上设置金属材料,形成设置在凹槽中的卡接部和设置在所述过孔上的焊盘主体结构。
9.根据权利要求8所述的制作方法,其特征在于,所述过孔的形状为轴线垂直于所述顶层金属层的圆柱。
10.根据权利要求9所述的制作方法,其特征在于,所述凹槽为两个且以所述过孔的中轴线为交叉中心呈十字交叉。
11.根据权利要求8至10中任一项所述的制作方法,其特征在于,所述步骤S2包括:
步骤S21,刻蚀所述低介电常数材料层,形成相互独立的多个通孔;
步骤S22,在所述通孔中设置所述过孔的导电部;
步骤S23,在具有所述导电部的低介电常数材料层上设置钝化层;
步骤S24,刻蚀所述钝化层形成一个开口,所述开口对应于所述多个通孔所在区域;以及
步骤S25,以所述导电部和所述钝化层为掩膜刻蚀所述低介电常数材料层,形成所述过孔的凹槽。
12.根据权利要求11所述的制作方法,其特征在于,所述步骤S3包括:
在刻蚀后的所述钝化层上、所述过孔上和所述凹槽中沉积金属材料,沉积于所述凹槽中的所述金属材料形成所述焊盘结构的卡接部;
对所述金属材料进行刻蚀,位于所述过孔以上的所述金属材料形成所述焊盘结构的焊盘主体结构。
13.根据权利要求11所述的制作方法,其特征在于,所述钝化层中的所述焊盘主体结构在平行于所述顶层金属层的平面内的截面面积为S1;所述钝化层以上的所述焊盘主体结构在平行于所述顶层金属层的平面内的截面面积为S2,且S2>S1。
14.根据权利要求11所述的制作方法,其特征在于,所述金属材料为铝,形成所述导电部的材料为铜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410186980.9A CN105097741A (zh) | 2014-05-05 | 2014-05-05 | 焊盘结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410186980.9A CN105097741A (zh) | 2014-05-05 | 2014-05-05 | 焊盘结构及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105097741A true CN105097741A (zh) | 2015-11-25 |
Family
ID=54577847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410186980.9A Pending CN105097741A (zh) | 2014-05-05 | 2014-05-05 | 焊盘结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105097741A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108520871A (zh) * | 2018-04-20 | 2018-09-11 | 北京智芯微电子科技有限公司 | 晶圆级芯片中的嵌入式焊盘及其制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5248903A (en) * | 1992-09-18 | 1993-09-28 | Lsi Logic Corporation | Composite bond pads for semiconductor devices |
US5739587A (en) * | 1995-02-21 | 1998-04-14 | Seiko Epson Corporation | Semiconductor device having a multi-latered wiring structure |
CN101047163A (zh) * | 2006-03-30 | 2007-10-03 | 富士通株式会社 | 半导体器件及其制造方法 |
CN102931109A (zh) * | 2012-11-08 | 2013-02-13 | 南通富士通微电子股份有限公司 | 半导体器件的形成方法 |
-
2014
- 2014-05-05 CN CN201410186980.9A patent/CN105097741A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5248903A (en) * | 1992-09-18 | 1993-09-28 | Lsi Logic Corporation | Composite bond pads for semiconductor devices |
US5739587A (en) * | 1995-02-21 | 1998-04-14 | Seiko Epson Corporation | Semiconductor device having a multi-latered wiring structure |
CN101047163A (zh) * | 2006-03-30 | 2007-10-03 | 富士通株式会社 | 半导体器件及其制造方法 |
CN102931109A (zh) * | 2012-11-08 | 2013-02-13 | 南通富士通微电子股份有限公司 | 半导体器件的形成方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108520871A (zh) * | 2018-04-20 | 2018-09-11 | 北京智芯微电子科技有限公司 | 晶圆级芯片中的嵌入式焊盘及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105097736B (zh) | 利用后通孔工艺的3d衬底上晶圆上芯片结构 | |
US7781892B2 (en) | Interconnect structure and method of fabricating same | |
KR20100122701A (ko) | 반도체 소자의 제조방법 | |
TWI543318B (zh) | 一種內連線結構及其製備方法 | |
CN102142509B (zh) | 发光二极管封装体及其形成方法 | |
US6404058B1 (en) | Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof | |
CN112599484A (zh) | 半导体器件结构及其形成方法 | |
CN102201391A (zh) | 半导体器件及其制造方法 | |
CN101592876B (zh) | 凸点下金属层和连接垫层的形成方法 | |
CN102024747B (zh) | 功率器件的铝插塞制作方法 | |
CN105097741A (zh) | 焊盘结构及其制作方法 | |
CN105355577A (zh) | 等离子体损伤测试结构及其制作方法 | |
CN103094197B (zh) | 互连结构制造方法 | |
JP2000269215A (ja) | 半導体装置およびその製造方法 | |
CN103794545B (zh) | 一种制作金属互连线的方法 | |
CN104022068A (zh) | 半导体结构及其形成方法 | |
TW202145482A (zh) | 電路 | |
CN113035772A (zh) | 半导体结构及其制备方法 | |
CN104347581B (zh) | 半导体互连结构、包括其的半导体器件及它们的制备方法 | |
CN210984722U (zh) | 半导体结构 | |
KR100555515B1 (ko) | 코발트층 캡핑막을 갖는 반도체 소자 및 그 제조방법 | |
KR100720402B1 (ko) | 듀얼 다마센 공정을 이용한 금속 배선 형성 방법 | |
CN102468265A (zh) | 连接插塞及其制作方法 | |
US7459388B2 (en) | Methods of forming dual-damascene interconnect structures using adhesion layers having high internal compressive stresses | |
US11183443B2 (en) | Semiconductor structure and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151125 |
|
RJ01 | Rejection of invention patent application after publication |