CN103794545B - 一种制作金属互连线的方法 - Google Patents

一种制作金属互连线的方法 Download PDF

Info

Publication number
CN103794545B
CN103794545B CN201210419391.1A CN201210419391A CN103794545B CN 103794545 B CN103794545 B CN 103794545B CN 201210419391 A CN201210419391 A CN 201210419391A CN 103794545 B CN103794545 B CN 103794545B
Authority
CN
China
Prior art keywords
layer
interlayer dielectric
copper
dielectric layer
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210419391.1A
Other languages
English (en)
Other versions
CN103794545A (zh
Inventor
周鸣
王宗涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210419391.1A priority Critical patent/CN103794545B/zh
Publication of CN103794545A publication Critical patent/CN103794545A/zh
Application granted granted Critical
Publication of CN103794545B publication Critical patent/CN103794545B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种制作金属互连线的方法，本发明在制作铜互连线时，为铜互连线增加由钴(Co)层构成的覆盖层，防止铜互连线中的电荷迁移到层间介质层中，这样，就可以阻止所制作的铜互连线中的电荷迁移，防止所制作的半导体器件短路失效，提高半导体器件性能。

Description

一种制作金属互连线的方法
技术领域
本发明涉及半导体制作技术，特别涉及一种制作金属互连线的方法。
背景技术
在半导体器件的制程后段工艺中，也就是在半导体器件层形成之后，需要在半导体器件之上形成金属互连层，每层金属互连层包括金属互连线和层间介质层(ILD)，这就需要对上述层间介质层制造通孔，然后在通孔中沉积金属，沉积的金属即为金属互连线。通常，铜被用来作为沉积通孔填充薄膜及在第一金属互连层和半导体器件上的硅化物接触之间作为填充物使用。
当采用铜填充层间介质层中的通孔，实现上下层金属互连层之间的电连通时，为了防止铜扩散进入绝缘层，更好地限制在通孔内，一般采用氮化钛(TiN)结构，作为铜和层间介质层之间的阻挡膜。
图1a～图1d为现有技术中金属互连线的制作方法过程的剖面结构图，参考图1a～图1d，对铜金属互连线的制作进行详细说明。
步骤一，如图1a所示，在层间介质层100上依次沉积黑钻石(blackdiamond，BD)层101、正硅酸乙脂(TEOS)层102、TiN层103和氧化垫104。
在本步骤中，层间介质层100由低介电常数层组成，降低层间介质层的寄生电阻值。
在本步骤中，由于低介电常数层由大量的碳原子组成且为多孔结构，所以质地比较软，在刻蚀或抛光过程中会导致寄生电阻一致性较差，所以在其上质地比较硬且低介电常数的BD层101提高刻蚀和抛光过程中提高寄生电阻一致性，在BD层101上还沉积了TEOS层102，保护层间介质层102和BD层101。
在本步骤中，所沉积的氧化垫102为了在后续光刻过程中保护沉积的TiN层101。
步骤二，如图1b所示，采用光刻技术依次刻蚀氧化垫104、TiN层103、TEOS层102、BD层101和层间介质层100，形成通孔105。
在本步骤中，形成通孔103的具体过程为：图案化涂覆在氧化垫102的光刻胶层，该图案化为要形成的通孔形状；以图案化的光刻胶层为掩膜，依次刻蚀氧化垫104、TiN层103、TEOS层102、BD层101和层间介质层100，得到通孔105，去除掉剩余的光刻胶层。
步骤三，如图1c所示，在通孔105中电镀铜层106。
步骤四，如图1d所示，将铜层106抛光至层间介质层100后，形成铜互连线107。
在这个过程完成后，在其上方再进行上一层层间介质层的沉积及上一层金属互连线的生成，过程相同，这里不再赘述。
采用上述过程虽然可以得到金属互连线，但是，由于层间介质层100中包括多孔的低介电常数层，所以导致铜互连线中的电荷迁移(EM，electromigration)到层间介质层100中，这会影响最终所制作的半导体器件性能，严重是会导致半导体器件短路失效。
发明内容
有鉴于此，本发明提供一种制作金属互连线的方法，该方法能够阻止所制作的铜互连线中的电荷迁移，防止所制作的半导体器件短路失效，提高半导体器件性能。
本发明的技术方案是这样实现的：
一种制作金属互连线的方法，该方法包括：
在半导体器件的层间介质层上依次沉积黑钻石BD层、正硅酸乙脂TEOS层、氮化钛TiN层和氧化垫；
采用光刻方式依次刻蚀氧化垫、TiN层、TEOS层、BD层和层间介质层，形成通孔；
在通孔中电镀铜层后，将铜层刻蚀至层间介质层表面下方，形成铜互连线；
在铜互连线上沉积钴Co层后，在Co层上沉积氮化硅层，沉积的厚度高于TiN层表面；
对氮化硅层抛光，依次抛光掉TiN层、TEOS层及BD层，直到层间介质层为止。
所述将铜层刻蚀至层间介质层表面下方的过程为：
采用先采用化学机械平坦化方式抛光至TiN层，再采用双氧水、硫酸和氯化钠湿洗刻蚀的方式进行。
所述将铜层刻蚀至层间介质层表面下方的过程为：
用先采用化学机械平坦化方式抛光至TiN层，再采用双氧水、再采用双氧水、硫酸和氯化钠湿洗刻蚀的方式进行。
所述沉积Co层的方式为：
采用硫化钴CoSO4和氯化钴CoCI2的混合气体在铜表面沉积Co，气体密度为1～3埃每平方厘米。
所述抛光掉TiN层、TEOS层及BD层，直到层间介质层为止采用化学机械平坦化方式进行。
从上述方案可以看出，本发明在制作铜互连线时，为铜互连线增加由钴(Co)层构成的覆盖层，防止铜互连线中的电荷迁移到层间介质层中，这样，就可以阻止所制作的铜互连线中的电荷迁移，防止所制作的半导体器件短路失效，提高半导体器件性能。
附图说明
图1a～图1d为现有技术中金属互连线的制作方法过程的剖面结构图；
图2为本发明实施例提供的制作金属互连线的方法流程图；
图3a～3g为本发明实施例提供的制作金属互连线的过程剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明做进一步说明。
从背景技术可以看出，造成所制造的铜互连线出现电荷迁移的原因为：为了降低寄生电阻，层间介质层中包括了多孔的低介电常数层，所制作的铜互连线中的电荷就从顶部迁移到层间介质层中，使得所制作的半导体器件性能降低，更严重情况会造成所制作的半导体器件失效。为了解决这个问题，就需要防止铜互连线中的电荷从顶部迁移到层间介质层中，采用的方法为：为铜互连线增加由Co层构成的覆盖层，防止铜互连线中的电荷迁移到层间介质层中，
图2为本发明实施例提供的制作金属互连线的方法流程图，结合图3a～3g为本发明实施例提供的制作金属互连线的过程剖面结构示意图，对本发明进行详细说明：
步骤201、如图3a所示，在层间介质层100上依次沉积BD层101、TEOS层102、TiN层103和氧化垫104。
在本步骤中，层间介质层100由低介电常数层组成，降低层间介质层的寄生电阻值。
在本步骤中，由于低介电常数层由大量的碳原子组成且为多孔结构，所以质地比较软，在刻蚀或抛光过程中会导致寄生电阻一致性较差，所以在其上质地比较硬且低介电常数的BD层101提高刻蚀和抛光过程中提高寄生电阻一致性，在BD层101上还沉积了TEOS层102，保护层间介质层102和BD层101。
在本步骤中，所沉积的氧化垫102为了在后续光刻过程中保护沉积的TiN层101。
步骤202，如图3b所示，采用光刻技术依次刻蚀氧化垫104、TiN层103、TEOS层102、BD层101和层间介质层100，形成通孔105。
在本步骤中，形成通孔103的具体过程为：图案化涂覆在氧化垫102的光刻胶层，该图案化为要形成的通孔形状；以图案化的光刻胶层为掩膜，依次刻蚀氧化垫104、TiN层103、TEOS层102、BD层101和层间介质层100，得到通孔105，去除掉剩余的光刻胶层，在该过程中，可以采用先干法刻蚀，再湿法刻蚀的方式进行。
步骤203，如图3c所示，在通孔105中电镀铜层106。
步骤204，如图3d所示，将铜层106刻蚀至层间介质层100表面下方，形成铜互连线107。
在该步骤中，刻蚀可以采用先抛光至TiN层103，再采用双氧水、硫酸和氯化钠湿洗刻蚀的方式得到。
在本步骤中，刻蚀还可以直接采用双氧水、硫酸和氯化钠湿洗刻蚀的方式进行。
在本步骤中，和背景技术不同，铜层106在抛光时抛光至层间介质层100表面下方。
步骤205、如图3e所示，在铜互连线上采用物理气相沉积(PVD)方式沉积Co层108。
在本步骤中，采用硫化钴(CoSO4)和氯化钴(CoCI2)的混合气体在铜表面沉积Co，气体密度为1～3埃每平方厘米。
步骤206、如图3f所示，在Co层108上沉积氮化硅层109，沉积的厚度高于TiN层103表面。
步骤207、如图3g所示，采用化学机械平坦化(CMP)方对氮化硅层109抛光，依次抛光掉TiN层103、TEOS层102及BD101层，直到层间介质层100为止。
在这个过程完成后，在其上方再进行上一层层间介质层的沉积及上一层金属互连线的生成，过程相同，这里不再赘述。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (5)

1.一种制作金属互连线的方法，该方法包括：
在半导体器件的层间介质层上依次沉积黑钻石BD层、正硅酸乙脂TEOS层、氮化钛TiN层和氧化垫；
采用光刻方式依次刻蚀氧化垫、TiN层、TEOS层、BD层和层间介质层，形成通孔；
在通孔中电镀铜层后，将铜层刻蚀至层间介质层表面下方，形成铜互连线；
在铜互连线上沉积钴Co层后，在Co层上沉积氮化硅层，沉积的厚度高于TiN层表面；
对氮化硅层抛光，依次抛光掉TiN层、TEOS层及BD层，直到层间介质层为止。
2.如权利要求1所述的方法，其特征在于，所述将铜层刻蚀至层间介质层表面下方的过程为：
采用先采用化学机械平坦化方式抛光至TiN层，再采用双氧水、硫酸和氯化钠湿洗刻蚀的方式进行。
3.如权利要求1所述的方法，其特征在于，所述将铜层刻蚀至层间介质层表面下方的过程为：
用先采用化学机械平坦化方式抛光至TiN层，再采用双氧水、再采用双氧水、硫酸和氯化钠湿洗刻蚀的方式进行。
4.如权利要求1所述的方法，其特征在于，所述沉积Co层的方式为：
采用硫化钴CoSO4和氯化钴CoCI2的混合气体在铜表面沉积Co，气体密度为1～3埃每平方厘米。
5.如权利要求1所述的方法，其特征在于，所述抛光掉TiN层、TEOS层及BD层，直到层间介质层为止采用化学机械平坦化方式进行。
CN201210419391.1A 2012-10-29 2012-10-29 一种制作金属互连线的方法 Active CN103794545B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210419391.1A CN103794545B (zh) 2012-10-29 2012-10-29 一种制作金属互连线的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210419391.1A CN103794545B (zh) 2012-10-29 2012-10-29 一种制作金属互连线的方法

Publications (2)

Publication Number Publication Date
CN103794545A CN103794545A (zh) 2014-05-14
CN103794545B true CN103794545B (zh) 2016-03-30

Family

ID=50670084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210419391.1A Active CN103794545B (zh) 2012-10-29 2012-10-29 一种制作金属互连线的方法

Country Status (1)

Country Link
CN (1) CN103794545B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881798B1 (en) 2016-07-20 2018-01-30 International Business Machines Corporation Metal cap integration by local alloying
CN111900145A (zh) * 2020-06-24 2020-11-06 中国科学院微电子研究所 半导体结构及其制造方法、半导体器件、芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191029B1 (en) * 1999-09-09 2001-02-20 United Silicon Incorporated Damascene process
CN1286497A (zh) * 1999-09-01 2001-03-07 国际商业机器公司 带有冗余衬垫的铜导电线
US6383917B1 (en) * 1999-10-21 2002-05-07 Intel Corporation Method for making integrated circuits

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4778660B2 (ja) * 2001-11-27 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1286497A (zh) * 1999-09-01 2001-03-07 国际商业机器公司 带有冗余衬垫的铜导电线
US6191029B1 (en) * 1999-09-09 2001-02-20 United Silicon Incorporated Damascene process
US6383917B1 (en) * 1999-10-21 2002-05-07 Intel Corporation Method for making integrated circuits

Also Published As

Publication number Publication date
CN103794545A (zh) 2014-05-14

Similar Documents

Publication Publication Date Title
US8871638B2 (en) Semiconductor device and method for fabricating the same
CN104733378A (zh) 半导体结构及其制造方法
TWI543318B (zh) 一種內連線結構及其製備方法
CN101060108A (zh) 锚接金属镶嵌结构
KR101842903B1 (ko) 에어 갭 상호연결 구조의 형성 방법
CN100517643C (zh) 镶嵌结构的制造方法
CN104425357A (zh) 双镶嵌结构的形成方法
CN103794545B (zh) 一种制作金属互连线的方法
CN102881646A (zh) 铜金属覆盖层的制备方法
CN104851835B (zh) 金属互连结构及其形成方法
CN103094197B (zh) 互连结构制造方法
CN104022070A (zh) 互连结构的形成方法
CN102938393B (zh) 铜金属覆盖层的制备方法
KR101168507B1 (ko) 반도체 소자 및 그 형성 방법
CN113035772A (zh) 半导体结构及其制备方法
CN210984722U (zh) 半导体结构
CN106409754B (zh) 半导体结构及其制造方法
CN103219321A (zh) 复合铜扩散阻挡层及其制备方法
CN102800621B (zh) 形成栓塞结构、半导体器件的方法
US7601632B2 (en) Method of forming a metal line of a semiconductor device
CN112531107B (zh) 电阻式随机存取存储结构及其制造方法
US8772936B2 (en) Semiconductor device with a copper line and method for manufacturing the same
TW201515148A (zh) 內連線的製作方法
TWI553803B (zh) 具有不同深寬比之接觸結構的半導體結構及其製造方法
KR100950761B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant