CN107424971A - 芯片载体上基于腔体的特征 - Google Patents

芯片载体上基于腔体的特征 Download PDF

Info

Publication number
CN107424971A
CN107424971A CN201710300656.9A CN201710300656A CN107424971A CN 107424971 A CN107424971 A CN 107424971A CN 201710300656 A CN201710300656 A CN 201710300656A CN 107424971 A CN107424971 A CN 107424971A
Authority
CN
China
Prior art keywords
coupled
chip carrier
chip
encapsulation
electric contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710300656.9A
Other languages
English (en)
Other versions
CN107424971B (zh
Inventor
T.贝默尔
E.迈尔斯
M.施塔尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107424971A publication Critical patent/CN107424971A/zh
Application granted granted Critical
Publication of CN107424971B publication Critical patent/CN107424971B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/16013—Structure relative to the bonding area, e.g. bond pad the bump connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16111—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/16257—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开芯片载体上基于腔体的特征。一种封装（100），包括：电子芯片（102），其具有至少一个电接触结构（104）；导电的芯片载体（106），其具有至少一个耦合腔体（108）；以及耦合结构（110），其至少部分地位于至少一个耦合腔体（108）中并且使至少一个电接触结构（104）与芯片载体（106）电接触。

Description

芯片载体上基于腔体的特征
技术领域
本发明涉及封装以及制造封装的方法。
背景技术
封装可以被指示为具有从密封剂延伸出去并且被安装到电子外设（例如，安装在印刷电路板上）的电连接的密封的电子芯片。封装可以通过焊接连接到印刷电路板。出于这个原因，可以在封装的内部表面或外部表面处提供焊料凸块。内部连接可以指代芯片到芯片载体，而外部可以指代到印刷电路板的连接。
对于工业而言，封装成本是重要的驱动器。与此相关的是性能、尺寸和可靠性。不同的封装解决方案是各式各样的并且必须解决应用的需要。存在其中要求高性能的应用，其中可靠性为最高优先级的其他应用——但是全部要求最低的可能成本。
特别地，期望封装内部和/或封装外部的焊料连接的可靠性。
发明内容
可能需要具有高可靠性的封装。
根据示例性实施例，提供一种封装，该封装包括：具有至少一个电接触结构的电子芯片；具有至少一个耦合腔体的导电的芯片载体（例如，完全导电的芯片载体，诸如引线框架，其可以由金属材料组成）；以及耦合结构，该耦合结构至少部分地位于至少一个耦合腔体中并且使至少一个电接触结构与芯片载体电接触（特别地，通过焊料连接）。
根据另一个示例性实施例，提供一种封装，该封装包括：具有至少一个电接触结构的电子芯片；（特别地是导电的，更特别地是全部（exclusively）或完全导电的）芯片载体，该芯片载体具有在几何学上适应于（例如，通过形成腔体，或者通过供应另一个适当的非平面形状）相比于相邻的表面具有针对耦合材料的更高润湿性的第一表面部分，并且具有相比于相邻的表面具有针对密封剂材料的更高粘附性的第二表面；耦合结构，该耦合结构至少部分地位于第一表面部分上并且使至少一个电接触结构与芯片载体电接触（特别地，通过焊料连接）；以及密封剂，该密封剂密封电子芯片的至少部分并且覆盖第二表面部分的至少部分。
根据又另一个示例性实施例，提供一种制造封装的方法，其中该方法包括：提供具有至少一个电接触结构的电子芯片；提供具有至少一个耦合腔体的导电的芯片载体；以及将耦合结构至少部分地耦合（特别地，导电地耦合，更特别地，焊接）在至少一个耦合腔体中以从而使至少一个电接触结构与芯片载体电接触（或连接）。
根据又另一个示例性实施例，提供一种制造封装的方法，其中该方法包括：提供具有至少一个电接触结构的电子芯片；提供导电的芯片载体，该导电的芯片载体具有在几何学上适应于（例如，通过形成腔体，或者通过供应另一个适当的非平面形状）相比于相邻的第二表面部分具有针对耦合材料的更高润湿性的第一表面部分，并且具有相比于相邻的第一表面部分具有针对密封剂材料的更高粘附性的第二表面部分；将耦合结构耦合（特别地，导电地耦合，更特别地，焊接）定位成至少部分地在第一表面部分上，以从而使至少一个电接触结构与芯片载体电接触；以及通过密封剂密封第二表面部分和电子芯片的至少部分。
根据示例性实施例，提供一种封装架构（architecture），其中可以在芯片载体中提供一个或多个耦合腔体（特别地，焊料腔体）作为局部限制的凹陷。通过采取这种措施，在相应耦合腔体的位置处将芯片载体与相应导电连接结构电和机械连接的耦合结构能够被强制保持在空间上集中在相应耦合腔体的位置处和周围。这样的原因在于，耦合结构将出于物理原因而具有选择性地积累和保持在凹陷类型的凹耦合腔体内的趋势并且在形成电连接期间（特别地，在焊接期间）将不以不受控制的方式在整个载体表面之上流动。因此，能够致使相应电子芯片的相应电接触结构和芯片载体之间的导电连接更限定且更可靠。因此，能够至少强有力地抑制焊料流出或其他导电的耦合材料流出的不期望的现象，因为耦合腔体在空间上将耦合材料限制在凹腔体内，以使得能够防止或抑制耦合材料远离传导连接的耦合位置的不受控制的流动。
根据示例性实施例的另一个方面，第一表面部分可以在几何学上被选择性地成形或配置成以便促进由耦合材料进行的选择性地在该第一表面部分中的积累和润湿。这例如能够通过在第一表面部分中提供一个或多个腔体来实现。通过采取这种措施，能够防止焊料流出和相关现象，因为耦合材料将具有在带有其高焊料可润湿、烧结物可润湿、粘合剂可润湿等性质的该第一表面部分中积累的趋势。与此同时，导电的芯片载体的另一个第二表面部分可以被选择性地处理或配置成使得被提供用于密封封装的部件的密封剂材料将具有在第二表面部分中保持与芯片载体粘附性地连接的局部增大趋势。例如，可以在第二表面部分中实现模制物锁定功能（在其中密封剂被配置为模制化合物的示例中），以用于抑制密封剂和芯片载体之间的不期望的分层。因为后一个供应还防止焊料结合处或其他导电接合处中的裂缝，所以可以实现裂缝制止器功能。因此，在抑制电连接材料不受控制地分布（特别地，焊料流出）的同时，实现封装的密封剂材料的精确空间限定和无分层供应。
另外的示例性实施例的描述
在下文中，将解释封装和方法的另外的示例性实施例。
在本申请的上下文中，术语“封装”特别地可以表示具有至少一个外部电接触的至少一个部分地或完全地密封的电子芯片。
术语“电子芯片”特别地可以表示在其表面部分中具有至少一个集成电路元件（诸如，二极管或晶体管）的半导体芯片。电子芯片可以是裸管芯或可以已经被封装或密封。
在本申请的上下文中，术语“密封剂”特别地可以表示围绕（优选地，密封地围绕）电子芯片和芯片载体的部分以提供机械保护、电绝缘并且可选地对操作期间的排热的贡献的基本上电绝缘并且优选地导热的材料。这样的密封剂能够是例如模制化合物或层压件。
在本申请的上下文中，术语“电接触结构”特别地可以表示在封装组装之前和之后形成电子芯片的部分的导电接触。因此，该术语涉及封装的导电结构，其甚至在电子芯片和芯片载体之间建立焊料、烧结物、传导粘合剂或其他导电连接之前已经是电子芯片的部分。
在本申请的上下文中，术语“耦合腔体”特别地可以表示被局部地形成、限制在芯片载体的特定位置处的凹的凹陷或凹处，在容易制造的封装中，提供用于电子芯片的至少一个电接触结构的电连接的相应的耦合材料至少部分地位于该凹的凹陷或凹处中。换言之，芯片载体的一个或多个腔体的供应可以被限制于在已经建立相应电子芯片和芯片载体之间的传导连接之后，相应至少一个电子芯片的一个或多个电接触结构所位于的一个或多个位置。优选地，芯片载体的其他表面部分可以保持无腔体。至少一个耦合腔体的形状和尺寸可以具体地被配置成以便在相应耦合腔体的位置处建立至少一个电接触结构和芯片载体之间的传导连接时抑制传导材料的流出。因此，至少一个耦合腔体的尺寸的量级可以与相应的耦合结构的量级对应。
在本申请的上下文中，术语“耦合结构”特别地可以表示可焊接、可烧结或传导且粘附的材料，例如，包括锡或由其组成等。特别地，这样的可焊接材料可以具有以下物理性质：在典型的焊接温度处，特别地在150℃和300℃之间的范围内，耦合结构的材料可以再熔化以用于建立相应电接触结构和芯片载体的相应耦合腔体或第一表面部分之间的焊料连接。在烧结、使用导电的粘合剂形成连接等时可能发生相似处理。
在本申请的上下文中，术语“更高润湿性”特别地可以表示芯片载体的相应的第一表面部分相比于芯片载体的另一个表面具有被耦合材料润湿的更高趋势。换言之，第一表面部分可以具有针对耦合材料的显著的可润湿性质。例如，第一表面部分的更高润湿性可以通过在形成导电连接之前清洗表面、调节表面的平滑度，和/或在表面上镀敷材料（诸如，银、金、镍、钯、铂、磷化镍（NiP）、有机表面保护（OSP）和/或锡）来获得。
在本申请的上下文中，术语“更高粘附性”特别地可以表示第二表面部分的表面性质可以具体地被配置成使得：局部地在该第二表面部分中，芯片载体和密封芯片载体的第二部分的密封剂之间的粘附力相比于在芯片载体的围绕第二表面部分的另一个表面中密封剂材料和芯片载体之间的粘附力更高。因此，在第二表面部分中芯片载体的表面的密封剂粘附性质的局部有限增大可以被表示为更高粘附性。这可以例如针对选择性地使表面粗糙化和/或通过用粘附增大的材料镀敷表面来实现。
在实施例中，耦合结构包括焊料结构、导电的粘合剂、和/或烧结结构。与这些耦合结构中的任何的导电连接的形成结合载体表面的腔体或任何其他相应的几何适应可以独立于用来实现电接触的材料而提供改进的耦合。尽管本发明的实施例可以利用耦合结构的提到的材料中的任何执行，但是为了简洁，以下描述集中在作为耦合结构的可焊接材料上。然而，本领域的技术人员将理解的是，以下实施例还可以应用于其他耦合结构。
在实施例中，电子芯片以倒装芯片配置安装在芯片载体上。在本上下文中，术语“倒装芯片配置”特别地可以表示电子芯片关于芯片载体的倒置或面向下定向。换言之，可以（而且至少）在电子芯片的面向芯片载体的相应的主表面的主表面处提供电子芯片的有源区和相应的电接触结构。因此，上面提到的至少一个电接触结构和芯片载体之间的连接可以通过耦合结构而不是接合线配置来建立。示例性实施例提供其中有利地抑制不期望的焊料流出的相应的组件架构。
在实施例中，至少一个耦合腔体的表面的至少部分包括以下表面精整（surfacefinish）中的至少一个：焊接促进镀敷（特别地，包括锡）；裸金属表面（特别地，裸铜表面，更特别地，具有相比于围绕耦合腔体的更粗糙表面更光滑的表面，或第一表面部分）的焊接促进配置；焊接促进预镀敷；以及焊接促进沉积材料。更一般地，在代替焊接实施另一个类型的耦合（诸如，烧结，或使用导电的粘合剂）时，相应焊接促进措施可以是任何类型的电连接促进措施。例如，利用可焊接材料（特别地，锡镀敷）镀敷耦合腔体可以进一步改进焊料连接的质量，特别地，以提供“焊料上焊料”连接。利用所描述的供应，其能够单独实施或者以任何期望的组合实施，可以获得耦合腔体中或第一表面部分中的局部增大的润湿性。
在实施例中，封装包括密封剂，特别是模制化合物，其密封电子芯片的至少部分和芯片载体的至少部分。这样的密封剂可以机械地保护电子芯片，并且可以至少在关于环境的相应焊料连接的区中对电子芯片-芯片载体布置进行电去耦合。作为模制物密封的替代，经由层压件的密封是可能的。
在实施例中，芯片载体的被密封剂密封的表面的至少部分被配置成相比于相邻的表面具有针对密封剂的材料的更高粘附性。通过在芯片载体和模制化合物之间的连接处的这样的局部增大的粘附性，能够抑制分层等不期望的趋势。因此，能够增大电可靠性和机械可靠性。特别地，可以抑制泄漏电流并且可以改进封装的破坏强度。
在实施例中，具有局部更高的粘附性的表面的至少部分包括以下表面精整中的至少一个：裸金属表面（特别地，裸铜表面）的粘附促进配置；粘附促进预镀敷；以及粘附促进粗糙化表面（例如，通过经由微刻蚀、镀敷粗糙层等来使第二表面部分粗糙化）。用于局部增大芯片载体和密封剂之间的粘附性的提到的供应中的任何能够单独被应用或者以任何期望的组合被应用在芯片载体的远离焊料腔体/第一表面部分的第二表面部分处。
在实施例中，至少一个电接触结构包括焊盘。这样的焊盘可以是导电的平坦结构，其被布置在裸管芯的表面部分中作为单片地集成在电子芯片的内部中的集成电路元件和芯片载体之间的电界面。例如，焊盘可以由铜、金等制成。
在实施例中，至少一个电接触结构包括导电的柱子或支柱（post），特别地，至少一个电接触结构的焊盘上的柱子。这样的柱子可以是例如突出超过相应电子芯片的表面的圆柱形或支柱形或钉形的导电元件。铜柱子可以与相应芯片焊盘直接接触。鉴于其突出几何结构，这样的柱子（其可以由铜制成）为向上延伸到相应耦合腔体或向上延伸到相应耦合腔体中以用于对可靠的焊料连接作贡献提供适当的基础。
在实施例中，耦合结构包括柱子上的镀敷的帽。通过将柱子的帽或端部分配置为可焊接材料，可以在电子芯片的一体地（integrally）形成的结构处实现耦合结构。因此，能够简化组装处理。例如，焊料帽可以是诸如锡的可焊接材料，其可以被提供例如作为（例如铜材料的）圆柱形柱子上的半球结构。
替代地，柱子可以被配置为没有成一体的帽，即可以无可焊接帽。当柱子不具有焊料帽时，能够在腔体内提供焊接材料或任何其他形式的导电的粘合剂、可烧结材料等。
在实施例中，耦合结构包括焊料凸块。焊料凸块可以是诸如锡的可焊接材料的体积大的结构，其形成在一方面耦合腔体或第一表面部分和在另一方面电子芯片的相应电接触结构之间的桥。其可以在封装的组装之前被应用到电接触结构上或者到芯片载体的耦合腔体或第一表面部分上。
在实施例中，位于一个耦合腔体中的耦合结构使至少一个电接触结构的至少两个柱子（或其他分离的导电本体）与芯片载体电接触，特别地，使至少一个电接触结构的共同的焊盘上的至少两个柱子（或其他分离的导电本体）与芯片载体电接触。通过将多个柱子等分配给一个耦合腔体和/或一个焊盘，能够增大柱子和耦合材料之间的高效表面区域，从而从电和机械的观点来看，使焊料连接甚至更加可靠。这样的多柱子结构可能还能够传送更高电流。
在实施例中，耦合结构部分地延伸超过至少一个耦合腔体，特别地在水平方向和垂直方向中的至少一个上。虽然在完成焊料连接之后耦合结构的主要部分可以位于耦合腔体中，可能的是，在建立焊料连接时，耦合材料的一部分被压出耦合腔体或保持在耦合腔体外。因此，可以提供一些过量的耦合材料，确保在已经建立焊料连接之后耦合腔体的主要部分保持填充有耦合材料。
在实施例中，芯片载体被配置为引线框架。引线框架可以是芯片封装内部的金属结构，其被配置用于将信号从电子芯片运送到外部，和/或反之亦然。封装内部的电子芯片可以附接到引线框架，以用于建立电子芯片和引线框架的引线之间的电连接。随后，引线框架可以被模制在塑料盒或任何其他密封剂中。在引线框架的外部，引线框架的相应的部分可以被切断，从而使相应引线分离。在这样的切断之前，可以执行其他过程，诸如，镀敷、最终测试、封装等，如本领域的技术人员所知道的。在密封之前，引线框架或芯片载体能够例如被粘附促进剂涂覆。
在实施例中，除了在至少一个耦合腔体处之外，芯片载体的面向电子芯片的表面部分基本上是平面的。因此，芯片载体可以被制造为平坦的板状或片形的结构，其具有选择性凹坑或凹陷作为限制到芯片载体的表面部分的焊料腔体，在其处将建立与一个或多个电子芯片的相应电接触结构的焊料连接。
在实施例中，至少一个耦合腔体给芯片载体的充分圆形的表面部分定界。利用没有窄边缘、台阶或其他不连续性的这样的圆形的、连续边界表面，耦合材料可以均匀润湿连接的腔体表面，而没有中断。这提升了焊料连接的可靠性。
在实施例中，封装包括：另外的电子芯片，该另外的电子芯片具有至少一个另外的电接触结构，以及另外的耦合结构，该另外的耦合结构至少部分地位于至少一个另外的耦合腔体中并且通过诸如另外的焊料连接的导电连接使至少一个另外的电接触结构与芯片载体电接触。因此，可能的是，多个电子芯片，例如多个半导体芯片被密封在相同的封装内并且连接到相同的芯片载体。因此，根据本发明的示例性实施例的焊料架构还与多芯片配置兼容。
在实施例中，第一表面部分形成耦合腔体的至少部分。虽然第一表面部分可以与至少一个耦合腔体对应，但是可以与焊料腔体分离地提供第二表面部分。
在实施例中，通过由刻蚀和压印组成的组中的至少一个形成至少一个耦合腔体。形成一个或多个焊料腔体的这些制造方法是简单且可靠的。然而，其他制造方法也是可能的。
在实施例中，在焊接之前，耦合结构相比于至少一个耦合腔体中的相应的那个具有更大的横向延伸。通过采取这种措施，可以确保在已经形成焊料连接之后耦合腔体由耦合材料的足够填充程度。这对制造的封装的可靠性具有积极影响。
在实施例中，密封剂包括由模制化合物和层压件组成的组中的至少一个，或者由该组中的至少一个组成。
在实施例中，密封剂包括层压件，特别地，印刷电路板层压件。在本申请的上下文中，术语“层压结构”特别地可以表示由导电结构和/或电绝缘结构（其彼此可以通过施加压紧力连接）形成的成一体的平坦构件。通过按压实现的连接可以可选地伴随有热能量的提供。因此，层压可以被表示为制造多个层中的复合材料的技术。通过热和/或压力和/或焊接和/或粘合剂，层压能够被永久地组装。
在另一个实施例中，密封剂包括模制物，特别地塑料模制物。例如，可以通过将焊接到芯片载体上的电子芯片（如果期望，与其他部件一起）放置在上模制物管芯和下模制物管芯之间并且在其中注入液体模制材料来提供相应地密封的芯片。在模制材料固化之后，完成通过密封剂形成的、在中间有电子芯片和芯片载体的封装。如果期望，则可以用改进例如其排热性质的其性质的颗粒填充模制物。
在实施例中，方法还包括：在将耦合结构焊接在至少一个耦合腔体中之前，在至少一个耦合腔体中提供助熔剂（flux），以用于活化芯片载体的在至少一个耦合腔体中的表面。至少一个耦合腔体的凹几何结构由此支持助熔剂选择性地在耦合腔体中的焊料表面上的受控提供。因此，可以安全地防止可流动的助熔剂在芯片载体的其他表面部分中的不期望的散布。此外，能够减小所需的助熔剂量。
在实施例中，封装的一个或多个电子芯片是（一个或多个）功率半导体芯片。特别地，对于功率半导体芯片，电可靠性和机械完整性是重要问题，其能够利用所描述的制造过程解决。能够单片地集成在这样的半导体功率芯片中的可能的集成电路元件是场效应晶体管（诸如，绝缘栅双极晶体管或金属氧化物半导体场效应晶体管）、二极管等。利用这样的成分，可能向汽车应用、高频应用等提供封装。能够通过这样的和其他功率半导体电路和封装组成的电路的示例是半桥、全桥等。
作为半导体芯片的衬底或晶片，可以使用半导体衬底，例如硅衬底。替代地，可以提供二氧化硅或另一绝缘体衬底。还可能实现锗衬底或III-V半导体材料。例如，可以以GaN或SiC技术实施示例性实施例。
根据结合附图得到的以下描述和所附权利要求，本发明的以上和其他目的、特征和优点将变得显而易见，在所述附图中，同样的部分或元件由同样的参考数字来表示。
附图说明
附图，其被包含以提供对本发明的示例性实施例的进一步理解并且组成说明书的一部分，图示本发明的示例性实施例。
在附图中：
图1图示根据示例性实施例的封装的横截面；
图2至图4图示根据示例性实施例的在执行制造封装的方法期间所获得的结构的横截面；
图5图示根据示例性实施例的封装的一部分的横截面；
图6图示根据示例性实施例的在制造封装期间所获得的中间结构的横截面；
图7图示根据示例性实施例的在制造封装期间所获得的另一个中间结构的横截面；
图8和图9图示根据示例性实施例的在制造封装期间所获得的中间结构的横截面；
图10图示根据示例性实施例的封装的横截面；
图11示出根据又另一个示例性实施例的封装，其中两个电子芯片被安装在具有多个焊料腔体的共同的芯片载体上；
图12是根据本发明的示例性实施例的与一组平行的柱子组合的相应芯片载体中的矩形耦合腔体和圆形耦合腔体的平面视图；
图13示出根据示例性实施例的具有耦合腔体的芯片载体的一部分，在该耦合腔体中已经配给（dispense）助熔剂以促进随后的焊料连接；
图14图示根据示例性实施例的在执行制造封装的方法期间所获得的结构的横截面；
图15图示根据图14形成的根据示例性实施例的封装的一部分的横截面。
具体实施方式
附图中的图示是示意性地绘制的并且不按比例。
在参考附图更详细地对示例性实施例进行描述之前，将总结一些一般考虑，基于所述一些一般考虑已经展开了示例性实施例。
根据本发明的示例性实施例，可以实现基于腔体的倒装芯片焊接。这可以允许克服与倒装芯片管芯附接系统的焊料流出现象相关的常规缺点。提到的本发明的实施例解决了以下技术挑战：引线框架表面优选地应当提供良好的润湿、焊料流出的控制、以及对模制化合物的良好粘附之间的权衡。
不受控制的焊料流出的结果可能是以下中的至少一个：不一致的接合线厚度、焊料接合处质量和/或可靠性中的变化、由于不同的材料界面引起的对引线框架（与焊料接合处相邻）的模制化合物粘附中的变化等。
为了克服以上缺点中的一个或多个，本发明的示例性实施例可以抑制或至少控制倒装芯片管芯附接过程的焊料流出。特别地，倒装芯片焊料互连可以设有一致的焊料体积（覆盖接合线厚度和流出区域）。示例性实施例提供两个关于引线框架的限定层级：
- 层级1：用于促进焊接的表面处理；
- 层级2：用于促进模制化合物和引线框架之间的粘附的表面调节。
根据示例性实施例，可以形成一个或多个引线框架凹坑或焊料腔体（层级1），在其中可以形成倒装芯片焊料结合处。腔体或凹坑精整可以涉及以下措施中的一个或多个：
- 镀敷（例如，供应锡或其他可焊接材料的局部镀敷库（depot））
- 以焊膏形式将焊料沉积/配给到供应裸铜表面部分的腔体中
- 预镀敷。
根据本发明的另一个示例性实施例（其能够与前面描述的实施例分离地或者组合地提供），实现的适当的引线框架精整（层级2）可以涉及以下措施中的一个或多个：
- 提供裸铜表面
- 利用适当的粘附促进剂材料预镀敷
- 提供粗糙化的铜或选择性地粗糙化的铜。
根据本发明的示例性实施例，代替允许焊料管芯附接材料散布，焊料管芯附接可以集中于引线框架的优选焊料区域。
还可能的是，通过基于芯片的焊料互连到限定的引线框架位置中的形式装配能够达到耦合材料的体积集中。有利地，还可能的是，焊料接合处体积中的典型变化不引起焊料流出，因为耦合材料可以留在耦合腔体内部。特别地，不同的焊料填充高度可能是不同的焊料接合处体积的结果。进一步有利地，在管芯附接处理期间可以获得自定心效应，其可以确保焊料接合处的中心可以被放置在焊料凹坑或腔体的中心中。此外，相比于平面的焊料接合处（例如，其中铜柱子位于平面的引线框架上），可以增强焊料接合处鲁棒性。还可能的是，提供一个或多个垂直地凹进焊料接合处（即，在凹坑内部中的耦合材料的材料锁定），其可以支持与引线框架的焊料接合处锁定，并且其还可以中断沿着平面的表面的潜在封装分层路径。
除了对引线框架区域上的管芯附接焊料流出的这种控制，另外的措施（层级2）可以允许从模制化合物到引线框架的限定材料界面，其可以引起一致的粘附质量。
本发明的示例性实施例能够特别地应用于以下（但是还适用于其他）倒装芯片（或非倒装芯片）类型：
- 柱子类型（例如，具有镀敷的柱子顶部的铜柱子）或
- 预组装有焊料凸块
- 没有焊料顶部的铜柱子。
根据实施例，能够例如通过刻蚀和/或压印过程制造具有一个或多个焊料腔体的引线框架。
因此，本发明的示例性实施例提供一种具有一个或多个焊料凹坑的引线框架，焊料凹坑可以是一种引线框架腔体，为针对铜柱子或焊料凸块的预限定的焊料互连目标区域。
在实施例中，具有一个或多个焊料腔体的引线框架的供应能够应用于封装架构中的单个芯片以及用于封装配置中的多芯片。
图1图示根据示例性实施例的封装100的横截面。
封装100包括电子芯片102，例如功率半导体芯片，其具有用于使电子芯片102的集成电路元件关于电子外设电接触的电接触结构104。电接触结构104中的每个包括芯片焊盘114。如能够从图1得到的，电子芯片102以倒装芯片配置，即，面向下地安装在芯片载体106上。换言之，具有一个或多个集成电路元件（未示出）的有源芯片区位于根据图1的电子芯片102的底表面中。
此外，导电的芯片载体106，其在这里被实现为包括铜的引线框架，被提供作为封装100的部分并且包括耦合腔体108，对于每个电接触结构104一个耦合腔体108。如能够从图1得到的，耦合腔体108中的每个给芯片载体106的相应凹表面部分定界。换言之，耦合腔体108和芯片载体106之间的边界的内部轮廓是连续的，其通过可焊接材料促进第一表面部分的未受到干扰的润湿（如在下文中参考耦合结构110所描述的）。
多个耦合结构110中的每个在这里被实现为例如可以包括锡或者由锡组成的焊料凸块120，其部分地位于相应耦合腔体108中并且部分地位于相应耦合腔体108上面以向上延伸到相应接触结构104。因此，耦合结构110被提供用于通过焊料连接使相应电接触结构104与芯片载体106电接触。如图1中所示出的，耦合结构110在水平方向和垂直方向两者上部分地延伸超过相应耦合腔体108。
导电的芯片载体106具有通过耦合腔体108限定的第一表面部分122，第一表面部分122相比于相邻的第二表面部分124具有针对耦合材料的更高润湿性，所述相邻的第二表面部分124相比于第一表面部分122具有针对模制类型的密封剂112的材料的更高粘附性。第一表面部分122与凹耦合腔体108对应。芯片载体106的面向电子芯片102的第二表面部分124基本上是平面的。通过第一表面部分122和第二表面部分124的形状、材料和表面处理的组合能够实现表面特定功能（促进焊接、促进模制化合物的粘附）。
图1示出封装100还包括上面提到的密封剂112，其可以被配置为模制化合物，密封电子芯片102和接触结构104并且覆盖芯片载体106的第二表面部分124。
可以根据以下表面精整中的一个或多个来处理与耦合腔体108对应的第一表面部分122，以便通过耦合材料特定地且局部地增大第一表面部分122的润湿性：
- 焊接促进镀敷，特别地，包括锡；
- 裸金属表面，特别地，裸铜表面的焊接促进处理；和/或
- 焊接促进预镀敷。
可以根据以下表面精整中的一个或多个来给被密封剂112覆盖的第二表面部分124配备针对密封剂112的材料的局部增大的粘附性：
- 裸金属表面，特别地，裸铜表面的粘附性促进处理；
- 粘附性促进预镀敷；和/或
- 粘附性促进粗糙化表面。
在根据图1的实施例中，封装100包括嵌入在作为密封剂112的模制化合物中的单个电子芯片102。引线框架类型的芯片载体106具有两个凹坑或凹陷，作为其面向倒装芯片类型组装的电子芯片102的对应主表面的主表面中的耦合腔体108。耦合结构110被配置为焊料凸块120，但也能够是焊料球或焊料库。如能够从图1得到的，耦合结构110完全填充耦合腔体108，从而建立与电子芯片的电接触结构104的焊料连接，具有在垂直方向上的基本上恒定的横截面。
图2至图4图示根据示例性实施例的、在执行制造封装100的方法期间所获得的结构的横截面。
参考图2，电接触结构104中的每个包括附接在相应焊盘114上的铜柱子116。此外，耦合结构110包括一体地形成在柱子116上的镀敷的帽118。
图2示出在焊接之前，具有使焊盘114关于焊料帽110桥接的铜柱子116的电子芯片102如何插入到芯片载体106的耦合腔体108中。
如图3中所示出的，然后通过暂时使耦合结构110液化或熔化（例如，通过将根据图2的布置放置在焊接炉中）来执行管芯附接过程。从而，耦合结构110的材料熔化并且回流，以便润湿耦合腔体108内的非常大的表面部分。鉴于芯片载体106的第一表面部分122在耦合腔体108内的局部增大的润湿性能力，耦合材料倾向润湿耦合腔体108内的大表面区域，并且被防止不期望地流动到具有有意地弱润湿性能力的相邻的第二表面部分124中。如能够从图3得到的，相应耦合腔体108的空体积仅部分地填充有耦合结构110的材料和柱子116的材料，而相应耦合腔体108的剩余空体积即使在已经建立焊料连接之后仍留下。图4示出在模制之后，即，在通过模制材料密封电子芯片102以及其焊料连接之后根据图3的结构。由于第二表面部分124中针对密封剂材料的局部增加的粘附性，所以获得在第二表面部分124中在密封剂112和载体106之间的无分层的连接。
图5图示根据示例性实施例的封装100的一部分的横截面。
在图5中，能够特别好地看到耦合材料用以润湿耦合腔体108的大表面部分的明显趋势。鉴于局部增大的润湿性，耦合材料倾向覆盖耦合腔体108中的大表面。
图6图示根据示例性实施例的、在制造封装100期间所获得的中间结构的横截面。
如能够从图6得到的，芯片载体106的上主表面已经被选择性地粗糙化。例如，与第二表面部分124对应的该选择性地粗糙化的表面部分600中的表面粗糙度能够是例如微粗糙度和/或纳米粗糙度。然而，如还能够从图6得到的，与耦合腔体108有关的第一表面部分122未被粗糙化。例如能够通过微刻蚀或通过镀敷粗糙层实现使表面部分600粗糙化。通过以下可以获得仅在耦合腔体108的外部的选择性地粗糙化的表面600：首先使芯片载体106的整个顶表面粗糙化，随后例如通过刻蚀形成耦合腔体108，以使得不需要实施选择性的粗糙化过程。从而，能够以简单且快速的方式执行粗糙化过程。
图6的配置涉及具有因此改进的分层性能的粗糙化引线框架。因此，可能在制造期间向封装100施加两个表面精整，即，通过选择性表面粗糙化进行模制化合物锁定，以及通过形成耦合腔体108进行焊料控制。
如进此外能够从图6得到的，芯片载体106在下侧设有锁定特征155，锁定特征155可以例如通过半刻蚀形成。锁定特征155确保模制类型的密封剂112的材料还在引线框架类型的芯片载体106之下移动（例如，对照图4），其抑制密封剂112从芯片载体106不期望的分层。
图7图示根据示例性实施例的、在制造封装100期间所获得的另一个中间结构的横截面。
在根据图7的实施例中，位于一个耦合腔体108中的耦合结构110使相应电接触结构104的两个柱子116与芯片载体106电接触。每个电接触结构104和每个耦合腔体108，两个柱子116被一体地形成在相应电接触结构104的共同的焊盘114上。
在根据图7的每个腔体多个柱子架构中，提供若干个（在示出示例中为两个）柱子116用于单个或多个焊盘114装配到单个耦合腔体108中。这允许紧密的相隔（standoff）。此外，向耦合腔体108提供多个柱子116允许操作期间的更高电流流动和/或允许更好的热量移除。
在另一个实施例中，每个电接触结构104和每个耦合腔体108，可能甚至具有两个以上的柱子116。例如，每个电接触结构104和每个耦合腔体108，可能具有二维矩阵状样式的柱子（例如，参见图12）。
图8和图9图示根据示例性实施例的、在制造封装100期间所获得的中间结构的横截面。
图8和图9示出其中电子芯片102设有铜柱子116的架构，其中相应耦合腔体108小于柱子116的直径。因此，如图8中所示出的，柱子116和所分配的柱子帽在横向方向上不完全装配到耦合腔体108中。换言之，半球状柱子帽110的直径可以大于耦合腔体108的直径。如能够从图9得到的，这引起在已经建立焊料连接之后用耦合材料对耦合腔体108的无空隙填充。
图10图示根据示例性实施例的封装100的一部分的横截面。
图10示出在管芯附接、模制和单片化之后具有铜柱子116架构的电子芯片102的细节。根据图10，耦合腔体108相比于半球更接近完整的圆。
图11示出根据本发明的又另一个示例性实施例的封装100，其中两个电子芯片102两者均以倒装芯片架构安装在引线框架类型的芯片载体106上并且被使用上面描述的耦合腔体概念焊料连接。
除了上面描述的电子芯片102之外，根据图11的封装100因此包括具有另外的电接触结构104的另外的电子芯片102。此外，提供另外的耦合结构110，其位于另外的耦合腔体108中并且其通过另外的焊料连接使另外的电接触结构104与芯片载体106电接触。提供多个导电的柱子116，在示出的实施例中为每个耦合腔体108三个导电的柱子116。因此，图11图示所描述的耦合腔体原理可适用于每个耦合腔体108任何期望数目的柱子106，并且能够被应用到每封装单个芯片架构或每封装多个芯片架构。
图12是根据本发明的示例性实施例的与一组平行的柱子116组合的在相应芯片载体106中的矩形耦合腔体108和圆形耦合腔体108的平面视图/俯视图。
图12图示根据本发明的示例性实施例的耦合腔体108能够以非常不同的几何形状来实施。可能的形状是圆形周界、椭圆周界或具有锐利或圆形的角的任何多边形周界（诸如，矩形或者甚至正方形周界、六边形周界等）。
如能够从图12得到的，柱子116的阵列可以位于耦合腔体108的每个中。这样的阵列可以是具有行和列的矩阵状布置（如在图12的左手侧示出的），或者中心柱子116与柱子116的一个或多个周围环（示出在图12的右手侧）。其他类型的柱子116或具有其他形状的传导本体当然是可能的。
图13示出根据示例性实施例的具有耦合腔体108的芯片载体106的一部分，在该耦合腔体108中已经配给助熔剂133以促进随后的焊料连接。
在管芯附接过程之前，即，在将耦合结构110（例如，接触结构104的柱子116上的镀敷的帽118）焊接到芯片载体106的在与耦合腔体108对应的第一表面部分122中的表面上之前，可以执行将一滴或多滴的助熔剂133配给或点缀（dot）到耦合腔体108中。助熔剂133的供应促进焊料连接的形成。高度有利地，耦合腔体108的凹几何结构强制配给的可流动助熔剂133在耦合腔体108内留下，而不是分布在芯片载体106的更宽且不受控制的表面区域之上。因此，耦合腔体108保持或在空间上集中助熔剂133，而没有助熔剂散布。助熔剂133可以活化芯片载体106的（例如，铜）表面并且因此可以起润湿促进剂的作用。换言之，助熔剂133可以清洗铜表面以促进焊接。
图13还图示耦合腔体108的水平宽度D和垂直深度d。还示出柱子116的通常宽度L。有利地，水平宽度D可以大于垂直深度d。因此，一个耦合腔体/多个耦合腔体108可以比深更宽，例如，在横截面视图中可以具有半椭圆形状。例如，水平宽度D可以在20 μm和1000 μm之间的范围内，特别地，在50 μm和200 μm之间的范围内。水平宽度D的实际尺寸特别地还可以取决于柱子116的宽度L和每个耦合腔体108的柱子116的数目。例如，柱子116的宽度L可以在20 μm和200 μm之间的范围内，特别地，在50 μm和150 μm之间。耦合腔体108的垂直深度d可以在3 μm和100 μm之间的范围内，特别地，在5 μm和30 μm之间的范围内。当耦合腔体108变得太浅时，可能发生一些留下的焊料流出。当耦合腔体108变得太深时，可能出现关于芯片未充满的问题。
图14图示根据示例性实施例的在执行制造封装100的方法期间所获得的结构的横截面。在根据图14的结构中，铜柱子116（没有焊料帽118）经由焊盘114连接到电子芯片102。耦合结构110（例如，其可以被实现为焊膏、导电的粘合剂或可烧结的材料）被放置在腔体108内部与第一表面122对应。图15图示基于图14中示出的结构的在管芯附接和模制之后形成的根据示例性实施例的封装100的一部分的横截面。
应当注意的是，术语“包括”不排除其他元件或特征并且“一”或“一个”不排除多个。与不同实施例相关联地描述的元件还可以组合。还应当注意的是，参考标记不应被解释为限制权利要求的范围。此外，本申请的范围不旨在限于说明书中描述的过程、机器、制造、物质组成、装置、方法和步骤的特定实施例。相应地，所附权利要求旨在在其范围内包括这样的过程、机器、制造、物质组成、装置、方法或步骤。

Claims (23)

1.一种封装（100），包括：
·电子芯片（102），具有至少一个电接触结构（104）；
·导电的芯片载体（106），具有至少一个耦合腔体（108）；
·耦合结构（110），至少部分地位于所述至少一个耦合腔体（108）中并且使所述至少一个电接触结构（104）与所述芯片载体（106）电接触，
其中，所述至少一个电接触结构（104）包括焊盘（114）和所述焊盘（114）上的柱子（116）。
2.根据权利要求1所述的封装（100），其中，所述电子芯片（102）以倒装芯片配置安装在所述芯片载体（106）上。
3.根据权利要求1或2所述的封装（100），其中，所述至少一个耦合腔体（108）的表面的至少部分包括以下表面精整中的至少一个，但不限于以下表面精整中的一个：
·电连接促进镀敷；
·裸金属表面，特别地，裸铜表面的电连接促进配置；
·电连接促进预镀敷；以及
·电连接促进沉积材料。
4.根据权利要求1至3中的任一项所述的封装（100），包括密封剂（112），特别地模制化合物，其密封所述电子芯片（102）的至少部分和所述芯片载体（106）的至少部分。
5.根据权利要求4所述的封装（100），其中，所述芯片载体（106）的被所述密封剂（112）密封的表面（124）的至少部分被配置成相比于相邻的表面（122），特别地，相比于所述芯片载体（106）的在所述至少一个耦合腔体（108）中的表面（122），具有针对所述密封剂（112）的材料的更高粘附性。
6.根据权利要求5所述的封装（100），其中，具有局部更高粘附性的所述表面（124）的至少部分包括以下表面精整中的至少一个：
·裸金属表面，特别地，裸铜表面的粘附性促进配置；
·粘附性促进预镀敷；以及
·所述表面（124）的粘附性促进粗糙化。
7.根据权利要求1所述的封装（100），其中，所述耦合结构（110）包括一体地形成在所述柱子（116）上的镀敷的帽（118）。
8.根据权利要求1所述的封装（100），其中，所述柱子（116）被配置为没有成一体的帽（118）。
9.根据权利要求1至8中的任一项所述的封装（100），其中，所述耦合结构（110）包括至少一个焊料凸块（120）。
10.根据权利要求1至9中的任一项所述的封装（100），其中，位于一个耦合腔体（108）中的所述耦合结构（110）电接触所述至少一个电接触结构（104）的共同的焊盘（114）上的至少两个分离的导电的柱子（116）。
11.根据权利要求1至10中的任一项所述的封装（100），其中，所述芯片载体（106）包括引线框架，例如铜引线框架，或者由其组成。
12.根据权利要求1至11中的任一项所述的封装（100），还包括：
·另外的电子芯片（102），具有至少一个另外的电接触结构（104）；
·另外的耦合结构（110），至少部分地位于至少一个另外的耦合腔体（108）中并且使所述至少一个另外的电接触结构（104）与所述芯片载体（106）电接触。
13.根据权利要求1至12中的任一项所述的封装（100），其中，所述至少一个耦合腔体（108）给所述芯片载体（106）的完全圆的表面部分定界。
14.根据权利要求1至13中的任一项所述的封装（100），其中，所述耦合结构（110）包括由以下组成的组中的至少一个：
·焊料结构；
·导电的粘合剂；以及
·烧结结构。
15.一种封装（100），包括：
·电子芯片（102），具有至少一个电接触结构（104）；
·芯片载体（106），具有第一表面部分（122），所述第一表面部分（122）在几何学上适应于相比于相邻的表面具有针对耦合材料的更高润湿性，并且具有第二表面部分（124），所述第二表面部分（124）相比于相邻的表面具有针对密封剂材料的更高粘附性；
·耦合结构（110），至少部分地位于所述第一表面部分（122）上并且使至少一个电接触结构（104）与所述芯片载体（106）电接触；
·密封剂（122），密封所述电子芯片（102）的至少部分并且覆盖所述第二表面部分（124）的至少部分，
其中，所述至少一个电接触结构（104）包括焊盘（114）和所述焊盘（114）上的柱子（116）。
16.根据权利要求15所述的封装（100），其中，所述第一表面部分（122）形成耦合腔体（108）的至少部分。
17.根据权利要求15或16所述的封装（100），其中，所述耦合材料包括由以下组成的组中的至少一个：
·焊接材料；
·导电的粘合剂；以及
·烧结材料。
18.一种制造封装（100）的方法，所述方法包括：
·提供具有至少一个电接触结构（104）的电子芯片（102），所述至少一个电接触结构（104）包括焊盘（114）和所述焊盘（114）上的柱子（116）；
·提供具有至少一个耦合腔体（108）的导电的芯片载体（106）；
·将耦合结构（110）至少部分地耦合在所述至少一个耦合腔体（108）中以从而使所述至少一个电接触结构（104）与所述芯片载体（106）电接触。
19.根据权利要求18所述的方法，其中，通过由刻蚀和压印所述芯片载体（106）组成的组中的至少一个形成所述至少一个耦合腔体（108）。
20.根据权利要求18或19所述的方法，其中，在所述耦合在所述至少一个耦合腔体（108）中之前，所述耦合结构（110）相比于所述至少一个耦合腔体（108）中的对应的那个具有更大的横向延伸。
21.根据权利要求18至20中任一项所述的方法，其中，所述方法还包括：在将所述耦合结构（110）耦合在所述至少一个耦合腔体（108）中之前，在所述至少一个耦合腔体（108）中提供助熔剂（133），以用于活化所述芯片载体（106）的在所述至少一个耦合腔体（108）中的表面。
22.根据权利要求18至21中任一项所述的方法，其中，所述耦合包括由以下组成的组中的至少一个：
·焊接；
·粘附导电的粘合剂；以及
·烧结。
23.一种制造封装（100）的方法，所述方法包括：
·提供具有至少一个电接触结构（104）的电子芯片（102），所述至少一个电接触结构（104）包括焊盘（114）和所述焊盘（114）上的柱子（116）；
·提供导电的芯片载体（106），所述导电的芯片载体（106）具有第一表面部分（122），所述第一表面部分（122）在几何学上适应于相比于相邻的第二表面部分（124）具有针对耦合材料的更高润湿性，并且具有所述第二表面部分（124），所述第二表面部分（124）相比于所述相邻的第一表面部分（122）具有针对密封剂材料的更高粘附性；
·将耦合结构（110）至少部分地耦合在所述第一表面部分（122）上以从而使所述至少一个电接触结构（104）与所述芯片载体（106）电接触；
·通过密封剂（112）密封所述第二表面部分（124）和所述电子芯片（102）的至少部分。
CN201710300656.9A 2016-04-29 2017-05-02 芯片载体上基于腔体的特征 Active CN107424971B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016108060.8A DE102016108060B4 (de) 2016-04-29 2016-04-29 Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
DE102016108060.8 2016-04-29

Publications (2)

Publication Number Publication Date
CN107424971A true CN107424971A (zh) 2017-12-01
CN107424971B CN107424971B (zh) 2021-06-08

Family

ID=60081412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710300656.9A Active CN107424971B (zh) 2016-04-29 2017-05-02 芯片载体上基于腔体的特征

Country Status (3)

Country Link
US (2) US20170317036A1 (zh)
CN (1) CN107424971B (zh)
DE (1) DE102016108060B4 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037187A (zh) * 2018-06-29 2018-12-18 中国电子科技集团公司第二十九研究所 一种用于陶瓷电路基板bga垂直互联的焊盘及制作方法
CN110783211A (zh) * 2018-07-27 2020-02-11 英飞凌科技股份有限公司 芯片组件及其制造方法
CN111886075A (zh) * 2018-03-27 2020-11-03 罗伯特·博世有限公司 用于在使用密封液体的情况下对试样液体进行划分的方法和微流体装置、用于制造微流体装置的方法以及微流体系统
CN116613132A (zh) * 2023-07-19 2023-08-18 青岛泰睿思微电子有限公司 射频类的芯片封装结构及方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11444048B2 (en) * 2017-10-05 2022-09-13 Texas Instruments Incorporated Shaped interconnect bumps in semiconductor devices
US10777489B2 (en) * 2018-05-29 2020-09-15 Katoh Electric Co., Ltd. Semiconductor module
WO2019229829A1 (ja) * 2018-05-29 2019-12-05 新電元工業株式会社 半導体モジュール
CN110610916B (zh) * 2018-06-14 2021-12-24 通富微电子股份有限公司 封装结构
US10861779B2 (en) 2018-06-22 2020-12-08 Advanced Semiconductor Engineering, Inc. Semiconductor device package having an electrical contact with a high-melting-point part and method of manufacturing the same
US10998256B2 (en) 2018-12-31 2021-05-04 Texas Instruments Incorporated High voltage semiconductor device lead frame and method of fabrication
DE102019115369A1 (de) * 2019-06-06 2020-12-10 Infineon Technologies Ag Verfahren zur herstellung eines halbleiter-flip-chip-package
US11901309B2 (en) * 2019-11-12 2024-02-13 Semiconductor Components Industries, Llc Semiconductor device package assemblies with direct leadframe attachment
US11235404B2 (en) * 2020-03-21 2022-02-01 International Business Machines Corporation Personalized copper block for selective solder removal
DE102021103369A1 (de) * 2021-02-12 2022-08-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleitervorrichtung und verfahren zu dessen herstellung

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537854B1 (en) * 1999-05-24 2003-03-25 Industrial Technology Research Institute Method for bonding IC chips having multi-layered bumps with corrugated surfaces and devices formed
US20050208751A1 (en) * 2003-01-10 2005-09-22 Se-Yong Oh Solder bump structure and method for forming a solder bump
CN101162712A (zh) * 2006-10-13 2008-04-16 株式会社瑞萨科技 半导体装置及其制造方法
CN101315915A (zh) * 2007-05-29 2008-12-03 台湾积体电路制造股份有限公司 半导体装置
CN101996906A (zh) * 2010-09-08 2011-03-30 中国科学院上海微系统与信息技术研究所 凹槽中焊接实现焊料倒扣焊的工艺方法
US20110278707A1 (en) * 2010-05-17 2011-11-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Prefabricated Multi-Die Leadframe for Electrical Interconnect of Stacked Semiconductor Die
CN102931109A (zh) * 2012-11-08 2013-02-13 南通富士通微电子股份有限公司 半导体器件的形成方法
CN103579169A (zh) * 2012-07-31 2014-02-12 联发科技股份有限公司 半导体封装及半导体封装基座的制造方法
US20140065771A1 (en) * 2012-08-30 2014-03-06 International Business Machines Corporation Double solder bumps on substrates for low temperature flip chip bonding
CN104157623A (zh) * 2013-05-13 2014-11-19 英飞凌科技股份有限公司 芯片装置以及用于形成芯片装置的方法
CN105789174A (zh) * 2012-07-31 2016-07-20 联发科技股份有限公司 半导体封装及半导体封装基座的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926694A (en) * 1996-07-11 1999-07-20 Pfu Limited Semiconductor device and a manufacturing method thereof
US20050236359A1 (en) * 2004-04-22 2005-10-27 Ginning Hu Copper/copper alloy surface bonding promotor and its usage
WO2009107128A2 (en) * 2008-02-25 2009-09-03 Aqwise - Wise Water Technologies Ltd. Biomass carriers, method and apparatus for manufacture thereof and fluid treatment systems and methods utilizing same
CN102598883A (zh) * 2009-10-30 2012-07-18 松下电器产业株式会社 电路板以及在电路板上安装有元件的半导体装置
US9177899B2 (en) * 2012-07-31 2015-11-03 Mediatek Inc. Semiconductor package and method for fabricating base for semiconductor package
US10193504B2 (en) * 2015-10-22 2019-01-29 Skyworks Solutions, Inc. Solder bump placement for thermal management in flip chip amplifiers
US9761542B1 (en) * 2016-09-07 2017-09-12 International Business Machines Corporation Liquid metal flip chip devices

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537854B1 (en) * 1999-05-24 2003-03-25 Industrial Technology Research Institute Method for bonding IC chips having multi-layered bumps with corrugated surfaces and devices formed
US20050208751A1 (en) * 2003-01-10 2005-09-22 Se-Yong Oh Solder bump structure and method for forming a solder bump
CN101162712A (zh) * 2006-10-13 2008-04-16 株式会社瑞萨科技 半导体装置及其制造方法
CN101315915A (zh) * 2007-05-29 2008-12-03 台湾积体电路制造股份有限公司 半导体装置
US20110278707A1 (en) * 2010-05-17 2011-11-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Prefabricated Multi-Die Leadframe for Electrical Interconnect of Stacked Semiconductor Die
CN101996906A (zh) * 2010-09-08 2011-03-30 中国科学院上海微系统与信息技术研究所 凹槽中焊接实现焊料倒扣焊的工艺方法
CN103579169A (zh) * 2012-07-31 2014-02-12 联发科技股份有限公司 半导体封装及半导体封装基座的制造方法
CN105789174A (zh) * 2012-07-31 2016-07-20 联发科技股份有限公司 半导体封装及半导体封装基座的制造方法
US20140065771A1 (en) * 2012-08-30 2014-03-06 International Business Machines Corporation Double solder bumps on substrates for low temperature flip chip bonding
CN102931109A (zh) * 2012-11-08 2013-02-13 南通富士通微电子股份有限公司 半导体器件的形成方法
CN104157623A (zh) * 2013-05-13 2014-11-19 英飞凌科技股份有限公司 芯片装置以及用于形成芯片装置的方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111886075A (zh) * 2018-03-27 2020-11-03 罗伯特·博世有限公司 用于在使用密封液体的情况下对试样液体进行划分的方法和微流体装置、用于制造微流体装置的方法以及微流体系统
CN111886075B (zh) * 2018-03-27 2021-11-30 罗伯特·博世有限公司 在使用密封液体的情况下划分试样液体的方法、微流体装置及其制造方法和微流体系统
US11565261B2 (en) 2018-03-27 2023-01-31 Robert Bosch Gmbh Method and microfluidic device for aliquoting a sample liquid using a sealing liquid, method for producing a microfluidic device and microfluidic system
CN109037187A (zh) * 2018-06-29 2018-12-18 中国电子科技集团公司第二十九研究所 一种用于陶瓷电路基板bga垂直互联的焊盘及制作方法
CN110783211A (zh) * 2018-07-27 2020-02-11 英飞凌科技股份有限公司 芯片组件及其制造方法
CN110783211B (zh) * 2018-07-27 2023-06-02 英飞凌科技股份有限公司 芯片组件及其制造方法
CN116613132A (zh) * 2023-07-19 2023-08-18 青岛泰睿思微电子有限公司 射频类的芯片封装结构及方法

Also Published As

Publication number Publication date
DE102016108060A1 (de) 2017-11-02
US20170317036A1 (en) 2017-11-02
US20200020649A1 (en) 2020-01-16
CN107424971B (zh) 2021-06-08
DE102016108060B4 (de) 2020-08-13

Similar Documents

Publication Publication Date Title
CN107424971A (zh) 芯片载体上基于腔体的特征
KR101928681B1 (ko) 전력용 반도체 장치 및 그 제조 방법
US9087794B2 (en) Manufacturing method of molded package
US7834442B2 (en) Electronic package method and structure with cure-melt hierarchy
US7382059B2 (en) Semiconductor package structure and method of manufacture
CN109196629B (zh) 接合装置
US10186478B2 (en) Packaged semiconductor device with a particle roughened surface
US11437333B2 (en) Packaged semiconductor device with a reflow wall
US10734259B2 (en) Electronic component mounting apparatus
US20100276797A1 (en) Semiconductor device
US20180130719A1 (en) Semiconductor device packages and method of manufacturing the same
US20130048351A1 (en) Electronic package structure and method for manufacturing same
CN105428251A (zh) 半导体堆叠封装方法
JP4324773B2 (ja) 半導体装置の製造方法
TW201209971A (en) Semiconductor package with bonding wires in window encapsulated by underfill material and method fabricated for the same
TWI618157B (zh) Electronic component mounting device
US20080085573A1 (en) Underfill dispense at substrate aperture
US20070273010A1 (en) Design and Method for Attaching a Die to a Leadframe in a Semiconductor Device
CN106328611A (zh) 半导体封装构造及其制造方法
KR20110107124A (ko) 반도체 패키지용 기판 및 이를 이용한 반도체 패키지의 제조방법
JP5125309B2 (ja) 半導体装置の製造方法
CN107749748B (zh) 一种声表面波滤波芯片封装结构
CN115810547A (zh) 使用间隔件进行底部填充的方法
JP2003347355A (ja) 半導体チップの実装構造
JP4117480B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant