JP5125309B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5125309B2
JP5125309B2 JP2007213489A JP2007213489A JP5125309B2 JP 5125309 B2 JP5125309 B2 JP 5125309B2 JP 2007213489 A JP2007213489 A JP 2007213489A JP 2007213489 A JP2007213489 A JP 2007213489A JP 5125309 B2 JP5125309 B2 JP 5125309B2
Authority
JP
Japan
Prior art keywords
semiconductor element
underfill resin
substrate
inorganic filler
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007213489A
Other languages
English (en)
Other versions
JP2009049164A (ja
Inventor
岳史 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007213489A priority Critical patent/JP5125309B2/ja
Publication of JP2009049164A publication Critical patent/JP2009049164A/ja
Application granted granted Critical
Publication of JP5125309B2 publication Critical patent/JP5125309B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、バンプを介して接合された基板と半導体素子との間に、無機フィラーを含有するアンダーフィル樹脂を充填してなる半導体装置の製造方法に関する。
従来より、この種の一般的な半導体装置としては、基板の一面と半導体素子の一面とをバンプを介して対向させ、バンプを介して基板と半導体素子とを接合した後、半導体素子の側面側から基板の一面と半導体素子の一面との間に、無機フィラーを含有するアンダーフィル樹脂を注入して充填してなるものが提案されている(たとえば、特許文献1など参照)。
一方で、基板と半導体素子とを、無機フィラーの含有量の異なる複数枚の樹脂シートを介して対向・配置した後、バンプによって当該樹脂シートを押し退けて当該基板および半導体素子を接合してなる半導体装置が提案されている(特許文献2参照)。
特開平11−274235号公報 特開2002−151551号公報
ところで、この種の半導体装置においては、アンダーフィル樹脂により半導体素子と基板との機械的接合強度が補強されるが、温度サイクル時に発生するアンダーフィル樹脂からの応力によって、半導体素子にダメージが発生するおそれがある。
特に、近年、半導体素子の高性能化に伴い、半導体素子における基板に対向する面に形成される層間絶縁膜としては、ポーラスなSiO2などの低誘電率材料、いわゆる「Low−k材料」と呼ばれる材料が使用されるようになってきた。この「Low−k材料」はポーラスな材料であり、もろいという欠点がある。
このような機械的にもろい層間絶縁膜を有する半導体素子が使用されてきているという現状においては、使用時の温度変化などの温度サイクル時に発生するアンダーフィル樹脂からの応力を、低減することが必要となってくる。
温度サイクル時に発生する当該応力は、材料の熱膨張係数の差による。そのため、半導体素子に接するアンダーフィル樹脂は、半導体素子であるSiの熱膨張係数(約3ppm/℃)に近づける必要がある。
しかし、上記特許文献1のようなバンプ接合後にアンダーフィル樹脂を注入する方法では、アンダーフィル樹脂は流動性が必要であるため、無機フィラーを高充填できず、熱膨張係数は30ppm/℃以上となってしまっている。そのため、上記応力により半導体素子がダメージを受け、層間絶縁膜の破壊などの懸念が大きい。
ここで、上記特許文献2では、無機フィラーの含有量の異なる複数枚の樹脂シートを用いることで、アンダーフィル樹脂のうち基板寄りの部位を半導体素子寄りの部位よりも熱膨張係数が大きいものとしている。
しかし、この場合、半導体素子を基板に実装して接合する時に、無機フィラーを含有する樹脂シートを押さえつけるような形となる。そのため、半導体素子の表面に無機フィラーが強く押し当てられることになり、層間絶縁膜にクラックが入るなど、半導体素子のダメージが懸念される。
本発明は、上記問題に鑑みてなされたものであり、バンプを介して接合された基板と半導体素子との間に、無機フィラーを含有するアンダーフィル樹脂を充填してなる半導体装置において、接合時に半導体素子が受ける無機フィラーからの圧力を低減しつつ、アンダーフィル樹脂の応力による半導体素子のダメージを極力低減することを目的とする。
上記目的を達成するため、請求項1に記載の発明は、バンプ(30)を介して基板(20)と半導体素子(10)とを接合した後、アンダーフィル樹脂(40)を注入して充填するようにした半導体装置の製造方法において、アンダーフィル樹脂(40)の注入工程では、基板(20)を天側に位置させ、半導体素子(10)を地側に位置させた状態で、アンダーフィル樹脂(40)を注入することにより、アンダーフィル樹脂(40)のうち基板(20)寄りに位置する部位よりも半導体素子(10)寄りに位置する部位の方が、無機フィラー(41)が多く含有された状態となるようにすることを、特徴とする(後述の図3参照)。
それによれば、バンプ接合後の注入であるため、バンプ接合時に無機フィラー(41)からの圧力を半導体素子(10)が受けることなく、また、アンダーフィル樹脂(40)のうち半導体素子(10)寄りに位置する部位の熱膨張係数の方が、基板(20)寄りに位置する部位の熱膨張係数よりも小さくなり、半導体素子(10)近傍のアンダーフィル樹脂(40)の熱膨張係数を半導体素子(10)の熱膨張係数に近づけることができるため、アンダーフィル樹脂(40)の応力による半導体素子(10)のダメージを極力低減することができる。
ここで、上記製造方法においては、基板(20)の一面(20a)における注入されるアンダーフィル樹脂(40)に対する濡れ性を、半導体素子(10)の一面(10a)における当該濡れ性よりも大きくしてもよい。
それによれば、基板(20)−半導体素子(10)間への注入時において、アンダーフィル樹脂(40)の進行速度は基板(20)側の方が大きくなるため、半導体素子(10)寄りの部位に無機フィラー(41)が多く集まりやすくなる。
また、上記製造方法においては、アンダーフィル樹脂(40)に含有される無機フィラー(41)として、比重の異なる複数のものよりなるとともに比重が大きいもの(41a)が比重が小さいもの(41b)よりも細かい形状となっているものを用いてもよい(後述の図5参照)。
それによれば、アンダーフィル樹脂(40)の注入時において、比重の大きな無機フィラー(41a)が比重の小さな無機フィラー(41b)よりも選択的に沈降しやすいため、好ましい。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係るフリップチップ実装構造体としての半導体装置100の概略断面構成を示す図である。
この半導体装置100は、大きくは、半導体素子10と基板20とがバンプ30を介して電気的に接合され、半導体素子10と基板20との隙間にアンダーフィル樹脂40が充填されてなる構成を有するものである。
半導体素子10は、フリップチップ実装を行えるものであるならば特に限定するものではないが、具体的には、一般的なシリコン半導体チップにトランジスタ素子などを形成してなるICチップなどである。また、図示しないが、半導体素子10には、上記Low−k材料よりなる層間絶縁膜が形成されている。
この半導体素子10の一面(図1中の下面)10aには、半導体素子10の電極11が設けられている。この電極11はアルミニウムなどよりなり、この電極11にはバンプ30が接続されている。
ここで、半導体素子10は板状をなすものであり、半導体素子10の一面10aとは、当然ながらバンプ接合されるときにバンプ30が設けられる半導体素子10の板面である。そして、半導体素子10の側面10bは、図1に示されるように、半導体素子10の一面10aの外周端部に位置する端面である。
ここで、バンプ30は、フリップチップ実装に適用される一般的なものであり、たとえばAuやCuあるいははんだバンプなどよりなる。また、バンプ30の形成についても、一般的な方法により行えるものであり、たとえば、蒸着法やスパッタ法、ワイヤボンディング法、リフロー法、メッキなどにより形成される。ここでは、電極11およびバンプ30は、一般的なものと同じく、半導体素子10の一面10aにおける周辺部に環状に複数個配置されている。
基板20としては、同じく半導体素子10のフリップチップ実装が可能なものであるならば、各種の電子回路基板を適用できる。たとえば、基板20としては、プリント基板などの有機基板、アルミナ配線基板などのセラミック基板が挙げられ、さらには、シリコン基板などであってもよい。
この基板20の一面(図1中の上面)20aには、ランド21が設けられている。このランド21は、この種の半導体装置において一般的に用いられる各種の配線材料よりなる。たとえば、ランド21は、Cu、Auメッキ、あるいは、はんだや厚膜導体など、バンプ30と接合できるものであればよい。
そして、半導体素子10の一面10aと基板20の一面20aとが対向して、これら半導体素子10および基板20が配置されており、バンプ30は、半導体素子10の電極11と基板20のランド21とを電気的に接続している。ここで、バンプ30の接続は、たとえば熱圧着、超音波接合、はんだ付けなどにより行える。こうして、バンプ30を介して、半導体素子10と基板20とが電気的・機械的に接合されている。
そして、アンダーフィル樹脂40は、この種の半導体装置に用いられるアンダーフィル材料としての樹脂材料よりなり、たとえばエポキシ樹脂などよりなる。そして、このアンダーフィル樹脂40には、無機フィラー41が含有されている(図2参照)。
この無機フィラー41は、電気絶縁性のセラミックなどの無機材料よりなるものであり、たとえば、シリカやアルミナ、ガラスなどの粒子よりなる。ここで、図2は、本実施形態の半導体装置100におけるアンダーフィル樹脂40の拡大断面図であり、図2中、無機フィラー41は大小の白丸で示されている。
無機フィラー41は、この種のアンダーフィル樹脂に含まれる無機フィラーと同様の形状やサイズを有するものを採用できる。図2では、無機フィラー41は球状をなすものであるが、それ以外の楕円球状、柱状などであってもよい。ただし、無機フィラー41が球状ならば、アンダーフィル樹脂40を注入するときの流動性が良好なものになりやすいため、好ましい。
このアンダーフィル樹脂40は、基板20の一面20aと半導体素子10の一面10aとの間に充填され、バンプ30を封止している。また、無機フィラー41を含有することにより、アンダーフィル樹脂40は、半導体素子10と基板20との隙間全体で平均して数十ppm/℃程度の熱膨張係数を実現している。
たとえば、無機フィラー41が入っていないアンダーフィル樹脂40の熱膨張係数は50〜100ppm/℃程度であるが、熱膨張係数が数ppm/℃のシリカよりなる無機フィラー41を含有させることで、アンダーフィル樹脂40全体として上記熱膨張係数が実現される。
そして、本実施形態の半導体装置100では、アンダーフィル樹脂40のうち半導体素子10寄りに位置する部位の熱膨張係数の方が、基板20寄りに位置する部位の熱膨張係数よりも小さいものとなっている。つまり、上記したようなアンダーフィル樹脂40の平均の熱膨張係数を維持しつつ、アンダーフィル樹脂40は、その熱膨張係数が場所的に相違しているものとなっている。
具体的に、本実施形態では、アンダーフィル樹脂40の内部における無機フィラー41の分布に偏りが生じている。このフィラーの分布は図2中にxy軸のグラフとして模式的に示してある。図2において、x軸は、半導体素子10の一面10aからの距離を表し、y軸は、フィラーの量を示す。
そして、この分布では、半導体素子10の一面10aから離れるに従い、無機フィラー41の量が減少している。つまり、本実施形態では、アンダーフィル樹脂40のうち基板20寄りに位置する部位よりも半導体素子10寄りに位置する部位の方が、無機フィラー41が多く含有された状態となっている。
次に、本実施形態の半導体装置100の製造方法について、図3を参照して述べる。図3は、本製造方法におけるアンダーフィル樹脂40の注入工程を示す工程図である。この注入工程は、図3において(a)、(b)、(c)の順に行われていく。
まず、本製造方法では、基板20の一面20aと半導体素子10の一面10aとをバンプ30を介して対向させ、バンプ30を介して基板20と半導体素子10とを接合する。ここでは、バンプ30は、半導体素子10の電極11側に形成しておいてもよいし、基板20のランド21側に形成しておいてもよい。また、バンプ30の形成方法、接合方法は上述の通りである。
その後、図3(a)に示されるように、半導体素子10の側面10bにアンダーフィル樹脂40を塗布して配置する。そして、このアンダーフィル樹脂40を、半導体素子10の側面10b側から毛細管現象により、基板20の一面20aと半導体素子10の一面10aとの間へ注入する。
このとき、注入工程では、図3(b)に示されるように、基板20を天側に位置させ、半導体素子10を地側に位置させた状態とする。このような位置関係にて、アンダーフィル樹脂40を注入することにより、図3(c)に示されるように、基板20と半導体素子10との間に侵入していくアンダーフィル樹脂40において、重力の影響により地側に位置する半導体素子10側へ無機フィラー41が沈降していく。
そのため、基板20と半導体素子10との間に充填されたアンダーフィル樹脂40においては、半導体素子10寄りの部位に無機フィラー41が多く集まる形となる。その結果、充填後のアンダーフィル樹脂40においては、上記図2に示したように、基板20寄りに位置する部位よりも半導体素子10寄りに位置する部位の方が、無機フィラー41が多く含有された状態となる。
こうして、アンダーフィル樹脂40の注入・充填を行った後、アンダーフィル樹脂40を加熱などにより、硬化させる。こうして、上記図1に示される本実施形態の半導体装置100ができあがる。
本実施形態の製造方法によれば、半導体素子10と基板20とをバンプ30にて接合した後にアンダーフィル樹脂40を注入するため、上記特許文献2に記載されている樹脂シートを用いた方法のように、バンプ接合時に無機フィラー41からの圧力を、半導体素子10が受けることが無くなる。
また、アンダーフィル樹脂40においては、熱膨張係数の小さな無機フィラー41が多くなるほど、アンダーフィル樹脂40の熱膨張係数も小さくなる。このことから、本製造方法によれば、アンダーフィル樹脂40のうち無機フィラー41が比較的多くなる半導体素子10寄りに位置する部位の方が、基板20寄りに位置する部位よりも熱膨張係数が小さくなる。
それゆえ、本製造方法によれば、半導体素子10近傍のアンダーフィル樹脂40の熱膨張係数を、従来よりも半導体素子10の熱膨張係数(たとえば約3ppm/℃)に近づけることができる。このようにして、本実施形態によれば、温度サイクル時に発生するアンダーフィル樹脂40の応力によって、半導体素子10がダメージを受けることを極力抑制することができる。
また、注入されるアンダーフィル樹脂40に対する濡れ性については、基板20の一面20aと半導体素子10の一面10aとでは、どちらが大きくても、上記効果は発揮される。しかしながら、好ましくは、基板20の一面20aにおける当該濡れ性の方が、半導体素子10の一面10aにおける当該濡れ性よりも大きい方がよい。
基板20の一面20aにおける当該濡れ性の方が大きい場合、基板20−半導体素子10間へのアンダーフィル樹脂40の注入工程において、アンダーフィル樹脂40の進行速度は基板20側の方が大きくなり、半導体素子10側ではゆっくりとなる。
そのため、上記した半導体素子10側への無機フィラー41の沈降が促進され、半導体素子10寄りの部位に無機フィラー41が多く集まりやすくなる。このように、基板20の一面20aにおける上記濡れ性を大きくするには、たとえば、基板20の一面20aにシランカップリング剤などを塗布すればよい。
また、上記図1、図2に示した本実施形態の半導体装置100は、上記した本実施形態の製造方法により製造されるものであるため、温度サイクルにて発生するアンダーフィル樹脂40の応力による半導体素子10のダメージを低減するのに適した構成を実現することができる。
(第2実施形態)
図4は、本発明の第2実施形態に係るフリップチップ実装構造体としての半導体装置の概略断面構成を示す図である。上記第1実施形態との相違点を中心に述べる。
本実施形態の半導体装置では、図4に示されるように、基板20の一面20aと半導体素子10の一面10aとの間にて、半導体素子10寄りに位置する部位に板材50を設けたところが、上記第1実施形態と相違する。
この板材50は、アンダーフィル樹脂40の熱膨張係数よりも低い熱膨張係数の値を持つ固体材料よりなる板状のものである。この板材50は、具体的には、半導体素子10の一面10aに対して、エポキシ樹脂やシリコン樹脂などの接着剤により接着されたシリコンの板材である。
なお、板材50を構成する固体材料としては、アンダーフィル樹脂40の熱膨張係数よりも低い熱膨張係数の値を持つものであればよく、シリコン以外にも、ガラス板、セラミック板、金属板、あるいは、無機物と有機物との複合材料などであってもよい。この板材50を設けることにより、温度サイクルにて発生するアンダーフィル樹脂40の応力から、半導体素子10を保護することができる。
また、本実施形態によれば、アンダーフィル樹脂40の一部が、当該アンダーフィル樹脂40の熱膨張係数よりも低い熱膨張係数の値を持つ固体材料により置き換えられた形となる。そのため、半導体素子10と基板20との隙間全体では、平均して低い熱膨張係数を維持することができる。
また、本実施形態では、板材50の熱膨張係数は、半導体素子10の熱膨張係数と基板20の熱膨張係数との間の範囲の値であることが望ましい。具体的には、板材50の熱膨張係数は、半導体素子10の値以上であって基板20の値以下とする。これは、半導体素子10と基板20との間の熱膨張係数差による応力が、板材50を介して緩和されやすくなるためである。
(第3実施形態)
図5は、本発明の第3実施形態に係る半導体装置の製造方法におけるアンダーフィル樹脂40の注入工程を示す工程図である。本実施形態は、上記第1実施形態に示した注入工程において、無機フィラー41について一部変形を行ったところが相違するものであり、この相違点を中心に述べる。
本実施形態の注入工程では、図5に示されるように、アンダーフィル樹脂40に含有される無機フィラー41として、比重の異なる複数のものよりなるものを用いる。ここで、図5では、無機フィラー41のうち比重が大きな無機フィラー41aを小さな黒丸で示し、比重が小さな無機フィラー41bを大きな白丸で示してある。
比重が大きい無機フィラー41aは、たとえばアルミナよりなり、比重が小さな無機フィラー41bは、たとえばシリカよりなる。そして、比重が大きい無機フィラー41aを、比重が小さい無機フィラー41bよりも細かい形状としている。具体的には、フィラーの径を変えればよいが、このことは一般的な造粒技術により実現できる。
上記第1実施形態にも示したように、アンダーフィル樹脂40の注入工程では重力の影響により無機フィラー41が沈降するが、比重が大きい無機フィラー41aの方が沈降しやすい。そこで、比重が大きい無機フィラー41aを、比重が小さい無機フィラー41bよりも小さいサイズとすれば、比重が大きい無機フィラー41aは比重が小さい無機フィラー41bの間を通り抜けて沈降しやすくなる。
また、本実施形態によれば、上記第1実施形態に示した半導体装置において、さらに、アンダーフィル樹脂40に含有される無機フィラー41が、比重の異なる複数のものよりなるとともに比重が大きい無機フィラー41aが比重が小さい無機フィラー41bよりも細かい形状となっている構成を有する半導体装置を提供することができる。
(第4実施形態)
図6は、本発明の第4実施形態に係る半導体装置の製造方法を示す工程図であり、各工程におけるワークを断面的に示したものである。
まず、本製造方法では、アンダーフィル樹脂として、無機フィラー41(上記図2参照)の含有量の異なる第1のアンダーフィル樹脂401と第2のアンダーフィル樹脂402とを用意する。ここで、図6では、無機フィラー41は図示されていないが、上記図2に示されるものと同様、一般的な無機フィラーである。また、両アンダーフィル樹脂401、402の構成樹脂も上記第1実施形態と同様の樹脂を採用できる。
そして、無機フィラー41の含有量は、第1のアンダーフィル樹脂401の方が第2のアンダーフィル樹脂402よりも多い。つまり、第2のアンダーフィル樹脂402は、第1のアンダーフィル樹脂401よりも無機フィラー41の含有量が少ない。ここで、第2のアンダーフィル樹脂402が第1のアンダーフィル樹脂401よりも無機フィラー41の含有量が少ないとは、第2のアンダーフィル樹脂402の無機フィラー41の含有量が0であることも含む。
また、本製造方法では、バンプ30を、上述の形成方法により、半導体素子10の電極11側に形成しておく。そして、図6(a)に示されるように、バンプ30が形成された半導体素子10の一面10aに第1のアンダーフィル樹脂401を配置する。一方で、基板20の一面20aに第2のアンダーフィル樹脂402を配置する。
これら第1のアンダーフィル樹脂401、第2のアンダーフィル樹脂402の配置は、塗布によるものでもよいし、シート状の樹脂を貼り付けるものであってもよい。これら第1および第2のアンダーフィル樹脂401、402のより具体的な配置方法については、後述する。
その後、図6(b)に示されるように、第1および第2のアンダーフィル樹脂401、402を介して、基板20の一面20aと半導体素子10の一面10aとを対向させる。そして、この状態で、基板20と半導体素子10を重ね合わせてバンプ30による接合を行う。このバンプ30の接合方法は上述の通りである。
なお、基板20のランド21とバンプ30との間に、第2のアンダーフィル樹脂402が介在する場合は、この介在する樹脂をバンプ30で突き破ることにより、バンプ30とランド21とを接触させて、接合を行う。この場合、第2のアンダーフィル樹脂402としては、CuやAlなどの導電性フィラーが含有されたものであってもよい。そうすれば、導電性フィラーを介してバンプ30とランド21との導通が容易になる。
こうして、バンプ接合を行った後、アンダーフィル樹脂40を加熱などにより硬化させれば、本実施形態における半導体装置ができあがる。本実施形態の半導体装置は、アンダーフィル樹脂40が第1および第2のアンダーフィル樹脂401、402より構成されていること以外は、無機フィラー41の分布を含めて上記図1、図2に示した半導体装置100と同様である。
本実施形態の製造方法によれば、バンプ接合前に、予め半導体素子10側に第1のアンダーフィル樹脂401を配置するので、上記特許文献2に記載されている樹脂シートを用いた方法に比べて、バンプ接合時に半導体素子10が受ける無機フィラー41からの圧力を、極力低減することができる。
また、本製造方法によれば、アンダーフィル樹脂40として第1および第2のアンダーフィル樹脂401、402より構成されたものが形成される。それにより、本実施形態の半導体装置においても、上記実施形態と同様に、アンダーフィル樹脂40のうち基板20寄りに位置する部位よりも半導体素子10寄りに位置する部位の方が、無機フィラー41が多く含有された状態が実現される。
そのため、本実施形態においても、アンダーフィル樹脂40のうち半導体素子10寄りに位置する部位の方が、基板20寄りに位置する部位よりも熱膨張係数が小さくなる。そして、半導体素子10近傍のアンダーフィル樹脂40の熱膨張係数を半導体素子に近づけることができるため、アンダーフィル樹脂40の応力による半導体素子10のダメージを極力低減することができる。
また、本実施形態の製造方法においては、第1のアンダーフィル樹脂401と第2のアンダーフィル樹脂402とでは、無機フィラー41の含有量は異なるが、ベースとなる樹脂成分については、一般的なアンダーフィル樹脂であれば、異なる樹脂でも同一の樹脂でもよい。
第1のアンダーフィル樹脂401を構成する樹脂成分と第2のアンダーフィル樹脂402を構成する樹脂成分とが同一であれば、硬化時に、第1のアンダーフィル樹脂401と第2のアンダーフィル樹脂402との界面で相互反応が起こり、硬化後には当該界面の発生を防止することが可能となる。
次に、本実施形態の製造方法における第1および第2のアンダーフィル樹脂401、402のより具体的な配置方法について、図7〜図11を参照して述べておく。
図7は、ディスペンス法による塗布を示す工程図である。この場合、半導体素子10の一面10aにディスペンサK1によって、第1のアンダーフィル樹脂401を滴下することにより塗布する。
図8は、ディップ法による塗布を示す工程図である。この場合、治具K2で固定された半導体素子10の一面10aを、容器K3に溜められた第1のアンダーフィル樹脂401に浸漬することにより、塗布を行う。
また、図9は、スピンコート法による塗布を示す工程図である。この場合、回転するウェハ状の半導体素子10に、滴下治具K4から第1のアンダーフィル樹脂401を滴下して塗布を行う。これらの塗布方法では、半導体素子10を基板20に重ねる前に、第1のアンダーフィル樹脂401を半硬化状態(いわゆるBステージ)としておく。
また、図10は、樹脂シートによる配置を示す工程図である。この場合、シート状に成型された第1のアンダーフィル樹脂401を、ウェハ状の半導体素子10に貼り付けるようにする。
なお、上記図7〜図10の配置方法は、チップとしての半導体素子10でもウェハ状態の半導体素子10でもよいが、ウェハの場合には、図11に示されるように、第1のアンダーフィル樹脂401が配置された半導体素子10を、ダイシング台K5に搭載し、ブレードK6によって樹脂401とともにダイシングカットして個片化する。
また、上記図7〜図10に示される配置方法は、基板20に対する第2のアンダーフィル樹脂402の配置についても同様に行える。ここで、塗布による方法では、半導体素子10と同様に、重ね合わせ前に、第2のアンダーフィル樹脂402を半硬化状態としておく。
また、上記図7〜図10に示される配置方法の中から、第1のアンダーフィル樹脂401の配置と第2のアンダーフィル樹脂402の配置とで、異なる方法を採用してもよいし、同じ方法を採用してもよい。
また、本実施形態において、半導体素子10側に配置する第1のアンダーフィル樹脂401、および、基板20側に配置する第2のアンダーフィル樹脂402は、1層でもよいが、2層以上の複数層であってもよい。
たとえば、第1のアンダーフィル樹脂401を複数層とした場合には、半導体素子10に近い側の層から遠い側の層に行くにつれて、無機フィラー41の含有量が少なくなるようにすればよい。一方、第2のアンダーフィル樹脂402を複数層とした場合には、基板20に近い側の層から遠い側の層に行くにつれて、無機フィラー41の含有量が多くなるようにすればよい。
(他の実施形態)
なお、半導体素子としては、上述したLow−k材料よりなる層間絶縁膜を持たないものであってもよい。また、基板にバンプ接合される半導体素子は、複数個であってもよく、その場合には、各半導体素子のアンダーフィル樹脂について上記実施形態を採用すればよい。
本発明の第1実施形態に係る半導体装置の概略断面図である。 図1に示される半導体装置におけるアンダーフィル樹脂の拡大断面図である。 第1実施形態に係る半導体装置の製造方法におけるアンダーフィル樹脂の注入工程を示す工程図である。 本発明の第2実施形態に係る半導体装置の概略断面図である。 本発明の第3実施形態に係る半導体装置の製造方法におけるアンダーフィル樹脂の注入工程を示す工程図である。 本発明の第4実施形態に係る半導体装置の製造方法を示す工程図である。 ディスペンス法による塗布を示す工程図である。 ディップ法による塗布を示す工程図である。 スピンコート法による塗布を示す工程図である。 樹脂シートによる配置を示す工程図である。 ダイシングカットを示す工程図である。
符号の説明
10…半導体素子、10a…半導体素子の一面、20…基板、20a…基板の一面、30…バンプ、40…アンダーフィル樹脂、41…無機フィラー、41a…比重が大きい無機フィラー、41b…比重が小さい無機フィラー、401…第1のアンダーフィル樹脂、402…第2のアンダーフィル樹脂。

Claims (3)

  1. 基板(20)の一面(20a)と半導体素子(10)の一面(10a)とをバンプ(30)を介して対向させ、前記バンプ(30)を介して前記基板(20)と前記半導体素子(10)とを接合した後、
    前記半導体素子(10)の側面(10b)側から前記基板(20)の前記一面(20a)と前記半導体素子(10)の前記一面(10a)との間に、無機フィラー(41)を含有するアンダーフィル樹脂(40)を注入して充填するようにした半導体装置の製造方法において、
    前記アンダーフィル樹脂(40)の注入工程では、前記基板(20)を天側に位置させ、前記半導体素子(10)を地側に位置させた状態で、前記アンダーフィル樹脂(40)を注入することにより、前記アンダーフィル樹脂(40)のうち前記基板(20)寄りに位置する部位よりも前記半導体素子(10)寄りに位置する部位の方が、前記無機フィラー(41)が多く含有された状態となるようにすることを特徴とする半導体装置の製造方法。
  2. 前記基板(20)の前記一面(20a)における前記注入される前記アンダーフィル樹脂(40)に対する濡れ性を、前記半導体素子(10)の前記一面(10a)における当該濡れ性よりも大きくしたことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記アンダーフィル樹脂(40)に含有される前記無機フィラー(41)として、比重の異なる複数のものよりなるとともに比重が大きいもの(41a)が比重が小さいもの(41b)よりも細かい形状となっているものを用いることを特徴とする請求項1または2に記載の半導体装置の製造方法。
JP2007213489A 2007-08-20 2007-08-20 半導体装置の製造方法 Expired - Fee Related JP5125309B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007213489A JP5125309B2 (ja) 2007-08-20 2007-08-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007213489A JP5125309B2 (ja) 2007-08-20 2007-08-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009049164A JP2009049164A (ja) 2009-03-05
JP5125309B2 true JP5125309B2 (ja) 2013-01-23

Family

ID=40501123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007213489A Expired - Fee Related JP5125309B2 (ja) 2007-08-20 2007-08-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5125309B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110193211A1 (en) * 2010-02-05 2011-08-11 Qualcomm Incorporated Surface Preparation of Die for Improved Bonding Strength

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2930186B2 (ja) * 1996-03-28 1999-08-03 松下電器産業株式会社 半導体装置の実装方法および半導体装置の実装体
JP3999840B2 (ja) * 1997-04-16 2007-10-31 日東電工株式会社 封止用樹脂シート
JP2000031345A (ja) * 1998-07-13 2000-01-28 Ricoh Co Ltd 半導体装置
JP3992893B2 (ja) * 1999-12-02 2007-10-17 富士通株式会社 半導体装置のアンダーフィル方法

Also Published As

Publication number Publication date
JP2009049164A (ja) 2009-03-05

Similar Documents

Publication Publication Date Title
US9318418B2 (en) Semiconductor device and method of manufacturing same
US7413925B2 (en) Method for fabricating semiconductor package
KR100609334B1 (ko) 감광성 폴리머가 갭필된 적층 회로부재 및 그의 제조 방법
KR100570514B1 (ko) 웨이퍼 레벨 칩 스택 패키지 제조 방법
JP5052130B2 (ja) 三次元積層構造を持つ半導体装置及びその製造方法
KR102582862B1 (ko) 집적 회로 패키지 및 이를 형성하는 방법
TWI553794B (zh) 半導體裝置及在膠封期間形成黏著材料於半導體晶粒和載體上以減少晶粒位移之方法
US20130288430A1 (en) Semiconductor device and method for manufacturing thereof
US9984900B2 (en) Semiconductor device including at least one element
US20150123270A1 (en) Semiconductor device and method of manufacturing the semiconductor device
WO2014112167A1 (ja) モジュールおよびその製造方法
JP2014063974A (ja) チップ積層体、該チップ積層体を備えた半導体装置、及び半導体装置の製造方法
JP2016062995A (ja) 半導体装置および半導体装置の製造方法
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
KR102549580B1 (ko) 플립 칩
US9324683B2 (en) Semiconductor package and method of manufacturing the same
TWI574333B (zh) 電子封裝件及其製法
US20110147905A1 (en) Semiconductor device and method of manufacturing the same
JP2000340712A (ja) ポリマ補強カラム・グリッド・アレイ
JP6495130B2 (ja) 半導体装置及びその製造方法
US20140191386A1 (en) Semiconductor package and fabrication method thereof
JP5125309B2 (ja) 半導体装置の製造方法
US20060138643A1 (en) One step capillary underfill integration for semiconductor packages
US20150179557A1 (en) Semiconductor chips having heat conductive layer with vias
JP2007134489A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121015

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees