TWI618157B - Electronic component mounting device - Google Patents

Electronic component mounting device Download PDF

Info

Publication number
TWI618157B
TWI618157B TW105135486A TW105135486A TWI618157B TW I618157 B TWI618157 B TW I618157B TW 105135486 A TW105135486 A TW 105135486A TW 105135486 A TW105135486 A TW 105135486A TW I618157 B TWI618157 B TW I618157B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
island
vacuum
bonding tool
vacuum suction
Prior art date
Application number
TW105135486A
Other languages
English (en)
Other versions
TW201818479A (zh
Inventor
Satoru Nagai
Shin Takayama
Midori Kobayashi
Original Assignee
Shinkawa Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinkawa Kk filed Critical Shinkawa Kk
Priority to TW105135486A priority Critical patent/TWI618157B/zh
Application granted granted Critical
Publication of TWI618157B publication Critical patent/TWI618157B/zh
Publication of TW201818479A publication Critical patent/TW201818479A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Abstract

本發明之課題在於抑制利用樹脂將半導體晶片之間密封的電子零件構裝裝置中的接合工具之污損。
倒裝晶片接合裝置100具備：接合工具10，其包含基座11、及於表面14真空吸附雙面配置有突出電極72、73之半導體晶片70的島13；及加熱器20，其對真空吸附於島13之半導體晶片70進行加熱；該倒裝晶片接合裝置100對半導體晶片70進行加熱而使半導體晶片70之突出電極73接合於半導體晶片80之突出電極82，且利用非導電性膜(NCF)75將半導體晶片70與半導體晶片80之間隙密封；該倒裝晶片接合裝置100中，在基座11之鄰接於島13之外周面的位置設置複數個連續真空抽吸孔15。

Description

電子零件構裝裝置
本發明係關於一種對半導體晶片進行加熱而將其構裝於基板或另一半導體晶片的電子零件構裝裝置之構造。
目前，多採用利用加熱工具對真空吸附於附件之半導體晶片進行加熱，且將其按壓於塗布有熱固化性樹脂之基板之上，從而將半導體晶片構裝於基板的方法。熱固化性樹脂被加熱後，揮發成分會氣化，氣化之揮發成分經冷卻後會凝結為液體或凝固為固體。故而，藉由加熱而氣化之熱固化性樹脂之揮發成分會自加熱工具與附件之間之微小間隙或附件與半導體晶片之間之微小間隙被吸入至真空流路內，從而會於切換閥內部產生凝結或凝固從而引起真空抽吸之動作不良，或是於加熱工具與附件之間隙內凝固而導致半導體晶片之加熱不良。故而，提出利用罩體覆蓋加熱工具與附件之周圍，以防止空氣自該罩體噴出而氣化之揮發成分被吸入至加熱工具與附件之間之微小間隙或真空抽吸孔的方法(例如，參照專利文獻1)。
而且，半導體晶片之熱壓接係先於玻璃基板之上載置導電性接著劑，將吸附於熱壓接頭之半導體晶片擠壓於其上，使導電性接著劑熔融而將半導體晶片搭載於玻璃基板之上，其過程中，有時會由於當使導電性接著劑加熱熔融時產生的蒸氣而使灰塵等異物附著於熱壓接頭。為了防 止此現象，提出使抽吸蒸氣之噴嘴突出於熱壓接頭之下側而抽吸當使導電性接著劑加熱熔融時產生之蒸氣的方法(例如，參照專利文獻2)。
而且，當利用焊料將半導體晶片構裝於基板時，為了防止助焊劑(焊膏)熱分解而污損半導體晶片之表面或封裝之表面，提出於吸住半導體晶片之夾盤之側面配置吸氣管、自吸氣管抽吸已熱分解之助焊劑的方法(例如，參照專利文獻3)。
[先行技術文獻]
[專利文獻]
[專利文獻1]日本專利特表2012-165313號公報
[專利文獻2]日本專利特開平7-161742號公報
[專利文獻3]日本專利特開昭55-121655號公報
然而，近年來，多進行將複數段雙面配置有突出電極之半導體晶片積層接合的堆疊構裝。該堆疊構裝中，於接合側之突出電極形成焊料凸塊，且於其表面鋪設非導電性膜(NCF)後，使半導體晶片反轉，將相反側之面吸附於接合工具。此後，若利用接合工具使半導體晶片之凸塊擠壓於另一半導體晶片之電極，且使接合工具之溫度上升至焊料之熔融溫度(250℃左右)，則非導電性膜(NCF)會低黏度化而填充於半導體晶片之間隙。此後，焊料熔融，且樹脂逐步硬化。而且，若使接合工具上升，則焊料之溫度會下降並固化，從而結束半導體晶片之堆疊構裝。
待堆疊構裝之半導體晶片的吸附於接合工具之面亦形成有突出電極，故而，若將半導體晶片真空吸附於接合工具之前端，則於接合工具之表面與半導體晶片之表面之間會形成相當於突出電極之高度的間隙。非導電性膜(NCF)若加熱至200℃以上則丙烯酸單體等分子量小的成分會氣化，故而，若使接合工具之溫度上升至焊料之熔融溫度(250℃左右)，則非導電性膜(NCF)之氣化成分會自該間隙被吸入至接合工具內部之真空吸附孔中。
而且，上述堆疊構裝中，為了使拾取半導體晶片時非導電性膜(NCF)不會變為低黏度，須將接合工具之溫度冷卻至例如100℃左右。而且，當吸附半導體晶片時，真空吸附孔之壓力為真空，而當半導體晶片接合後，為了自接合工具取下半導體晶片而須解除真空。故而反復實施如下製程：當吸附半導體晶片，接合電極時，於接合工具被加熱至250℃左右的情況下，非導電性膜(NCF)之氣化成分以氣體狀態被抽吸至設於接合工具內部的真空吸附孔中，此後，真空解除後，被抽吸之氣化成分滯留於真空吸附孔中，當接合工具冷卻至100℃左右時，滯留於內部之氣化成分凝結為液體。藉此，氣化成分會凝結為液體而積存於接合工具內部之微小間隙內，最終會產生洩露至接合工具之周圍而污損接合工具等問題。
因此，本發明之目的在於抑制如下電子零件構裝裝置中之接合工具之污損，該電子零件構裝裝置中，將雙面配置有突出電極之半導體晶片接合於基板或另一半導體晶片，且利用樹脂將半導體晶片與基板或另一半導體晶片之間隙密封。
本發明之電子零件構裝裝置具備：接合工具，其包含基座、及自基座突出且於表面真空吸附雙面配置有突出電極之半導體晶片的島；及加熱器，其配置於接合工具之基座側，對真空吸附於島之半導體晶片進行加熱；該電子零件構裝裝置中，對半導體晶片進行加熱，使半導體晶片之與島為相反側之面的突出電極接合於基板或另一半導體晶片之另一電極，且利用樹脂將半導體晶片之與島為相反側之面與基板或另一半導體晶片之表面的間隙密封；該電子零件構裝裝置之特徵在於：於基座之鄰接於島之外周面的位置，設有複數個連續真空抽吸孔。
本發明之電子零件構裝裝置亦可為，可根據半導體晶片之島側之面的突出電極之高度，而安裝連續真空抽吸孔之合計面積不同的複數種接合工具。
本發明之電子零件構裝裝置亦可為，當半導體晶片之島側之面的突出電極之高度較高時，可安裝與半導體晶片之島側之面的突出電極之高度較低時相比連續真空抽吸孔之合計面積更大的接合工具。
本發明之電子零件構裝裝置亦可為，連續真空抽吸孔之直徑與島之高度大致相同。
本發明之電子零件構裝裝置亦可為，連續真空抽吸孔為長方形、長圓形、橢圓，其較短之寬度與島之高度大致相同。
本發明之電子零件構裝裝置亦可為，於加熱器設有與基座上所設之連續真空抽吸孔連通的其他連續真空抽吸孔，於其他連續真空抽吸孔連接有使連續真空抽吸孔所抽吸之氣體冷卻而凝結或凝固的冷卻管，於冷卻管連接有儲留在冷卻管內凝結或凝固之液體或固體的回收容器。
本發明之電子零件構裝裝置係將雙面配置有突出電極之半導體晶片接合於基板或另一半導體晶片，且利用樹脂將半導體晶片與基板或另一半導體晶片之間隙密封，該電子零件構裝裝置能抑制接合工具之污損。
10、110‧‧‧接合工具
11‧‧‧基座
12、26、35‧‧‧下表面
13‧‧‧島
14‧‧‧表面
15、115‧‧‧連續真空抽吸孔
16、22、23、25、32、33、34‧‧‧真空孔
17、24‧‧‧槽
18、27‧‧‧上表面
19、28‧‧‧腔室
20‧‧‧加熱器
31‧‧‧本體
41、42、45、48‧‧‧配管
43‧‧‧電磁閥
44‧‧‧真空泵
46‧‧‧冷卻管
47‧‧‧回收容器
50‧‧‧接合載台
60‧‧‧接合頭
70、80‧‧‧半導體晶片
71、81‧‧‧晶片本體
72、73、82‧‧‧突出電極
74‧‧‧凸塊
74b‧‧‧接合金屬
75‧‧‧非導電性膜(NCF)
75a‧‧‧熱固性樹脂
75b‧‧‧氣體
75c‧‧‧填充樹脂
100‧‧‧倒裝晶片接合裝置
圖1係表示本發明之實施形態中之倒裝晶片接合裝置之構成的系統圖。
圖2A係本發明之實施形態中之倒裝晶片接合裝置中使用之接合工具之俯視圖。
圖2B係本發明之實施形態中之倒裝晶片接合裝置中使用之接合工具之剖面圖。
圖2C係本發明之實施形態中之倒裝晶片接合裝置中使用之接合工具之仰視圖。
圖3A係本發明之實施形態中之倒裝晶片接合裝置中使用之加熱器之俯視圖。
圖3B係本發明之實施形態中之倒裝晶片接合裝置中使用之加熱器之剖面圖。
圖3C係本發明之實施形態中之倒裝晶片接合裝置中使用之加熱器之仰視圖。
圖4係表示使用本發明之實施形態之倒裝晶片接合裝置對雙面配置有電極之半導體晶片進行堆疊構裝的步驟之中、第二段半導體晶片吸附於接 合工具之狀態的說明圖。
圖5係表示圖4所示之步驟之後，使接合工具下降而將第二段半導體晶片之電極按壓於第一段半導體晶片之電極，且利用加熱器對第二段半導體晶片進行加熱之狀態的說明圖。
圖6係表示圖5所示之步驟之後，使接合工具上升之狀態之說明圖。
圖7A係本發明之實施形態之倒裝晶片接合裝置中使用之另一接合工具之俯視圖。
圖7B係本發明之實施形態之倒裝晶片接合裝置中使用之另一接合工具之剖面圖。
圖7C係本發明之實施形態之倒裝晶片接合裝置中使用之另一接合工具之仰視圖。
以下，參照圖式說明本發明之電子零件構裝裝置之實施形態即倒裝晶片接合裝置100。如圖1所示，本實施形態之倒裝晶片接合裝置100具備：接合載台50，其上表面吸附固定半導體晶片80或基板；及接合頭60，其藉由未圖示之驅動裝置而向靠近/離開接合載台50之方向(圖1所示之上下方向)或水平方向驅動。接合頭60包含：連接於未圖示之驅動裝置之本體31、安裝於本體31之下表面35之加熱器20、及真空吸附固定於加熱器20之下表面26之接合工具10。半導體晶片70真空吸附於接合工具10之表面14。
如圖2B所示，接合工具10具備四方板狀之基座11、自基座11之下表面12呈四方台座狀突出且表面14真空吸附圖1所示之半導體 晶片70的島13。於接合工具10之中心，設有貫穿基座11與島13之用以真空吸附半導體晶片70的真空孔16。如圖2C所示，於基座11之鄰接於島13之外周面的位置，設有複數個連續真空抽吸孔15。本實施形態中，各連續真空抽吸孔15之直徑d1與島13之自基座11之下表面12的突出高度H1相等。如圖2A所示，該連續真空抽吸孔15係與設於基座11之上表面18的環狀之槽17連通，該基座11之上表面18係與加熱器20之下表面26相接。以設於島13之短邊側的複數個連續真空抽吸孔15之合計面積與設於島13之長邊側的複數個連續真空抽吸孔15之合計面積之比率、和島13之短邊與長邊之長度之比率大致相等的方式，決定該等連續真空抽吸孔15之個數。藉此，能自島13周圍以良好的平衡性抽吸空氣。
加熱器20係例如於氮化鋁等陶瓷之內部嵌入有由鉑或鎢等構成之發熱電阻體而成的四方板狀者，其大小與接合工具10大致相等。如圖3A~圖3C所示，於中心設有與接合工具10之真空孔16連通的真空孔22。而且，如圖3C所示，於與接合工具10之上表面18之環狀之槽17的內側對應的區域設有C字形槽24，於槽24之一端設有沿厚度方向貫穿於加熱器20的真空孔23。而且，如圖3C所示，於與接合工具10之上表面18之環狀之槽17之角對應的位置，設有真空孔25。如圖3A所示，各真空孔22、23、25貫穿至上表面27。
如圖1所示，於本體31之與加熱器20之各真空孔22、23、25對應的位置分別設有真空孔32、33、34，加熱器20之各真空孔22、23、25與本體31之各真空孔32、33、34分別連通。
如圖1所示，若使接合工具10之上表面18對準加熱器20 之下表面26，則圖3C所示之加熱器20之下表面26上所設之C字形槽24會如圖1、圖2A示般，被接合工具10之上表面18上所設的槽17之內周側之平面堵塞而成為連通於真空孔23之腔室28。而且，如圖2A所示之設於接合工具10之上表面18的槽17係如圖1、圖3C所示般被加熱器20之下表面26之C字形槽24之外周側之平面堵塞，而成為與加熱器20之真空孔25連通、且與接合工具10之基座11上所開設之複數個連續真空抽吸孔15分別連通的腔室19。進而，接合工具10之中心之真空孔16與加熱器20之真空孔25連通。
本體31之真空孔33藉由配管42而連接於真空泵44。而且，真空孔32藉由中途配置有電磁閥43之配管41而連接於真空泵44。而且，真空孔34藉由配管45而連接於冷卻管46，冷卻管46連接於密閉之回收容器47。而且，回收容器47與真空泵44係藉由配管48連接。
因如此構成，故而，若驅動真空泵44，則由連接有配管42之真空孔33及連通於真空孔33的加熱器20之真空孔23、槽24、以及接合工具10之上表面18構成的腔室28成為真空，而將接合工具10真空吸附於加熱器20之下表面26。而且，當電磁閥43接通時，連接有配管41之本體31之真空孔32及連通於真空孔32之加熱器20之真空孔22、以及接合工具10之真空孔16成為真空，能將半導體晶片70真空吸附於接合工具10之表面14。而且，若驅動真空泵44，則由藉由配管48連接於真空泵44之回收容器47、連接於回收容器47之冷卻管46、經由配管45而連接於冷卻管46的本體31之真空孔34、連通於真空孔34之加熱器20之真空孔25、接合工具10之上表面18上所設之槽17、以及加熱器20之下表面26構成的腔室 19成為真空，而自複數個連續真空抽吸孔15吸入島13周邊之空氣。
繼而，參照圖4~6，說明利用本實施形態之倒裝晶片接合裝置100，於晶片本體81之上表面上形成有突出電極82之第一段半導體晶片80之上構裝第二段半導體晶片70的步驟，該第二段半導體晶片70係於晶片本體71之一面形成突出電極72，於另一面形成突出電極73，進而於突出電極73之前端利用焊料等形成凸塊74，且於設有突出電極73之另一面鋪設有非導電性膜(NCF)75。再者，突出電極72、73亦可例如由銅等構成。
首先，如圖4所示，將第一段半導體晶片80真空吸附於接合載台50之上表面。而且，驅動圖1所示之真空泵44，使本體31之真空孔33、加熱器20之真空孔23、加熱器20之腔室19內部成為真空，從而將接合工具10之上表面18真空吸附於加熱器20之下表面26。繼而，使接合頭60移動至半導體晶片70之上，該半導體晶片70係以突出電極72處於上側之方式載置於未圖示之半導體晶片70之反轉、傳送裝置上。而且，接通電磁閥43而使本體31之真空孔32、加熱器20之真空孔25、接合工具10之真空孔16成為真空，從而將第二段半導體晶片70之突出電極72之側之面真空吸附於接合工具10之島13之表面14。此後，若移動接合頭60以使第二段半導體晶片70之位置與真空吸附於接合載台50之上的第一段半導體晶片80之位置吻合，則成為圖4所示之狀態。該狀態下，接合工具10之溫度為100℃左右，凸塊74未成為熔融狀態。而且，非導電性膜(NCF)75亦未成為低黏度狀態。
如圖4所示，於接合工具10之表面14與半導體晶片70之 晶片本體71之間隔有相當於突出電極72之高度的間隙，即便於半導體晶片70真空吸附於接合工具10之表面14之狀態下，亦會如圖4所示之箭頭92所示，半導體晶片70周圍之空氣自上述間隙進入真空孔16內部。另一方面，如圖4之箭頭91、94所示，島13周圍或半導體晶片70周圍之空氣自配置於島13周圍之複數個連續真空抽吸孔15被吸入至腔室19。如此，因島13及半導體晶片70周圍之空氣自複數個連續真空抽吸孔15被吸入，故而，半導體晶片70之側面附近之空氣幾乎不會被吸入至配置於接合工具10中央的真空孔16。
繼而，如圖5所示，利用未圖示之驅動裝置使接合頭60如圖5之空心箭頭90a所示般下降，將真空吸附於接合工具10之表面14的第二段半導體晶片70之凸塊74按壓於真空吸附於接合載台50之上的第一段半導體晶片80之突出電極82之上，藉由加熱器20將第二段半導體晶片70加熱至250℃左右而使凸塊74熔融。從而，鋪設於第二段半導體晶片70之突出電極73之側的非導電性膜(NCF)75低黏度化，而填充第一段半導體晶片80之晶片本體81與第二段半導體晶片70之晶片本體71之間之間隙。此後，利用已熔融之凸塊74對第一段半導體晶片80之突出電極82與第二段半導體晶片70之突出電極73進行金屬接合，填充第一段半導體晶片80之晶片本體81與半導體晶片70之晶片本體71之間之間隙的樹脂熱固化而成為熱固性樹脂75a。
此時，如圖5所示，非導電性膜(NCF)75之氣化成分成為氣體75b而滯留於半導體晶片70周圍。如箭頭91、94所示，該滯留之氣體75b自配置於島13周圍之複數個連續真空抽吸孔15流入至腔室19，且如箭 頭95所示般經過腔室19，如箭頭93所示般經過加熱器20之真空孔25、本體31之真空孔34、配管45後流出至冷卻管46中。於冷卻管46中，氣體75b自250℃左右之溫度冷卻至常溫左右。於是，氣體75b凝結為液體或凝固為固體而滯留於回收容器47底部。另一方面，未凝結、凝固之空氣成分自冷卻管46進入至回收容器47中之後，經過配管48藉由真空泵44抽吸後排出至外部。如上文說明所述，島13及半導體晶片70周圍之空氣自複數個連續真空抽吸孔15被吸入，故而，半導體晶片70之側面附近之空氣幾乎不會被吸入至配置於接合工具10中央之真空孔16。故而，半導體晶片70周圍所產生之氣體75b亦幾乎不會進入真空孔16、加熱器20之真空孔22、本體31之真空孔32中。
繼而，若如圖6所示，關閉圖1所示之電磁閥43，解除真空孔16之真空之後，藉由未圖示之驅動裝置使接合頭60如空心箭頭90b所示般上升，於接合載台50之上留下第一段半導體晶片80、及接合於第一段半導體晶片80之第二段半導體晶片70。而且，若溫度下降，則熔融之凸塊74會凝固為接合金屬74b，熱固性樹脂75a會硬化而成為填充第一段半導體晶片80之晶片本體81之上表面與第二段半導體晶片70之晶片本體71之下表面之間隙的填充樹脂75c。
如圖6所示，於將第二段半導體晶片70構裝於第一段半導體晶片80，使接合頭60上升之狀態下，複數個連續真空抽吸孔15亦會繼續吸入接合工具10之島13周邊的空氣。故而，當第二段半導體晶片70構裝結束後，殘留於島13周圍之氣體75b被連續抽吸而藉由冷卻管46冷卻，且凝結、凝固成分會被回收容器47回收。而且，因自複數個連續真空抽吸 孔15連續維持空氣之抽吸，故而，氣體75b不會滯留於本體31之真空孔34、加熱器20之真空孔25、接合工具10之腔室19內部。故而，當使接合工具10、加熱器20之溫度下降而進入下一構裝步驟時，不會出現滯留於本體31之真空孔34、加熱器20之真空孔25、接合工具10之腔室19內部的氣體75b凝結為液體而污損接合工具10之內外面的情況。進而，如上所述，氣體75b幾乎不會進入至接合工具10之真空孔16、加熱器20之真空孔22、本體31之真空孔32，故而，當使接合工具10、加熱器20之溫度下降而進入下一構裝步驟時，能防止氣體75b於各真空孔16、22、32內部凝結為液體而污損接合工具10之內外面的情況。
繼而，參照圖7A~圖7C說明本發明之實施形態之倒裝晶片接合裝置100中使用之另一接合工具110。首先，對於與參照圖1~圖6所作之說明相同的部分標注相同符號且省略說明。
如上文參照圖4所作之說明所述，於第二段半導體晶片70之晶片本體71之表面與接合工具10之表面14之間，形成有相當於突出電極72之高度的間隙，會自該間隙吸入半導體晶片70周圍之空氣，但藉由配置於島13周圍之連續真空抽吸孔15抽吸半導體晶片70周圍之空氣，從而抑制半導體晶片70周圍之空氣被吸入至接合工具10之真空孔16。另一方面，突出電極72之高度越高，則半導體晶片70之晶片本體71與接合工具10之表面14之間隙的大小越大，且對半導體晶片70周圍之空氣的吸入力亦越大。因此，若突出電極72之高度變大，則須相應地增大連續真空抽吸孔15之開口面積，增多自島13周圍吸入之空氣量，來抑制半導體晶片70周圍之空氣吸入至接合工具10之真空孔16。
因此，圖7A~圖7C所示之接合工具110中，於島13周圍之基座11配置複數個長圓形狀之連續真空抽吸孔115，使連續真空抽吸孔115之合計面積大於參照圖2A~圖2C說明的接合工具10之連續真空抽吸孔15之合計面積以此增加自島13周圍吸入之空氣量，即便當突出電極72之高度較高之半導體晶片70真空吸附於表面14時，亦能抑制半導體晶片70周圍之空氣被吸入至接合工具10之真空孔16。本實施形態之接合工具110之連續真空抽吸孔115成為短邊之寬度W1與島13之自基座11之下表面12的突出高度H1相同的長圓形狀。而且，與上文參照圖2A~圖2C所說明之接合工具10同樣地，為了能自島13周圍以良好的平衡性抽吸空氣，以設於島13之短邊側的連續真空抽吸孔15之合計面積與設於島13之長邊側的連續真空抽吸孔15之合計面積之比率、和島13之短邊與長邊之長度之比率大致相等的方式，決定該等連續真空抽吸孔15之個數。
本實施形態之接合工具110之外形尺寸、島13之大小分別與參照圖2A~圖2C所說明之接合工具10之外形尺寸、島13之大小相同，形成於上表面18之槽17之形狀亦相同。因此，本實施形態之倒裝晶片接合裝置100中，當構裝突出電極72之高度較低的半導體晶片70時可使用參照圖2A~圖2C所說明之接合工具10，當構裝突出電極72之高度較高的半導體晶片70時可使用連續真空抽吸孔15之合計面積大於參照圖2A~圖2C所說明之接合工具10的、參照圖7A~圖7C所說明的接合工具110。
本實施形態中，關於連續真空抽吸孔115之形狀，係以長圓形狀進行說明，但連續真空抽吸孔115之形狀並不限於此，亦可為例如長方形孔、橢圓孔。而且，當為上述形狀時，亦可使短邊之寬度W1與島13 之自基座11之下表面12的突出高度H1相同。
如以上說明所述，本實施形態之倒裝晶片接合裝置100係將雙面配置有突出電極72、73之第二段半導體晶片70接合於第一段半導體晶片80，且當利用非導電性膜(NCF)75將第一段半導體晶片70與第二段半導體晶片80之間隙密封時能抑制接合工具10之污損。
以上之說明中，關於第一段半導體晶片70與第二段半導體晶片80之間隙之密封，係使用非導電性膜(NCF)75進行說明，但並不限於此，亦可使用其他種類之密封用樹脂。

Claims (6)

  1. 一種電子零件構裝裝置，係對上述半導體晶片進行加熱，使上述半導體晶片之與上述島為相反側之面的突出電極接合於基板或另一半導體晶片之另一電極，且利用樹脂將上述半導體晶片之與上述島為相反側之面、與上述基板或上述另一半導體晶片之表面的間隙密封，其特徵在於，具備：接合工具，其包含基座、自上述基座突出且於表面真空吸附雙面配置有突出電極之半導體晶片的島、設於上述基座之鄰接於上述島之外周面的位置的複數個連續真空抽吸孔；加熱器，其配置於上述接合工具之基座側，對真空吸附於上述島之上述半導體晶片進行加熱；及回收容器，連接於上述連續真空抽吸孔，供上述連續真空抽吸孔所抽吸之氣體流入。
  2. 如申請專利範圍第1項之電子零件構裝裝置，其中，可根據上述半導體晶片之島側之面的上述突出電極之高度，而安裝上述連續真空抽吸孔之合計面積不同的複數種接合工具。
  3. 如申請專利範圍第2項之電子零件構裝裝置，其中，當上述半導體晶片之上述島側之面的上述突出電極之高度較高時，可安裝與上述半導體晶片之上述島側之面的上述突出電極之高度較低時相比上述連續真空抽吸孔之合計面積更大的接合工具。
  4. 如申請專利範圍第1項之電子零件構裝裝置，其中，上述連續真空抽吸孔之直徑與上述島之高度大致相同。
  5. 如申請專利範圍第1項之電子零件構裝裝置，其中，上述連續真空抽 吸孔為長方形、長圓形、橢圓，其較短之寬度與上述島之高度大致相同。
  6. 如申請專利範圍第1項之電子零件構裝裝置，其中，於上述連續真空抽吸孔連接有使上述連續真空抽吸孔所抽吸之氣體冷卻而凝結或凝固的冷卻管，於上述冷卻管連接有儲留在上述冷卻管內凝結或凝固之液體或固體的上述回收容器。
TW105135486A 2016-11-02 2016-11-02 Electronic component mounting device TWI618157B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW105135486A TWI618157B (zh) 2016-11-02 2016-11-02 Electronic component mounting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105135486A TWI618157B (zh) 2016-11-02 2016-11-02 Electronic component mounting device

Publications (2)

Publication Number Publication Date
TWI618157B true TWI618157B (zh) 2018-03-11
TW201818479A TW201818479A (zh) 2018-05-16

Family

ID=62189345

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105135486A TWI618157B (zh) 2016-11-02 2016-11-02 Electronic component mounting device

Country Status (1)

Country Link
TW (1) TWI618157B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668171A (zh) * 2019-03-08 2020-09-15 台湾爱司帝科技股份有限公司 芯片承载结构及芯片承载设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201145466A (en) * 2009-12-22 2011-12-16 Kyushu Inst Technology Electronic component for wiring and method of manufacturing the same
CN102959695A (zh) * 2010-06-30 2013-03-06 株式会社新川 电子器件安装装置以及电子器件安装方法
TW201343482A (zh) * 2012-03-13 2013-11-01 Shinkawa Kk 電子零件構裝工具

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201145466A (en) * 2009-12-22 2011-12-16 Kyushu Inst Technology Electronic component for wiring and method of manufacturing the same
CN102959695A (zh) * 2010-06-30 2013-03-06 株式会社新川 电子器件安装装置以及电子器件安装方法
TW201343482A (zh) * 2012-03-13 2013-11-01 Shinkawa Kk 電子零件構裝工具

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668171A (zh) * 2019-03-08 2020-09-15 台湾爱司帝科技股份有限公司 芯片承载结构及芯片承载设备
US11302541B2 (en) 2019-03-08 2022-04-12 Asti Global Inc., Taiwan Carrier structure and carrier device
CN111668171B (zh) * 2019-03-08 2023-05-30 台湾爱司帝科技股份有限公司 芯片承载结构及芯片承载设备

Also Published As

Publication number Publication date
TW201818479A (zh) 2018-05-16

Similar Documents

Publication Publication Date Title
JP6695597B2 (ja) 電子部品実装装置
KR101183824B1 (ko) 가열 결합 헤드를 사용하는 직접적인 다이 부착 방법
JP6603401B2 (ja) ボンディング装置
CN107424971A (zh) 芯片载体上基于腔体的特征
WO2011093955A2 (en) Dual carrier for joining ic die or wafers to tsv wafers
JP2007516602A (ja) 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法
JP2005026608A (ja) 接合方法および接合装置
KR101407989B1 (ko) 전자부품 실장 툴
US9073158B2 (en) Methods for forming 3DIC package
US7629203B2 (en) Thermal interface material for combined reflow
TWI618157B (zh) Electronic component mounting device
US20180130719A1 (en) Semiconductor device packages and method of manufacturing the same
KR101619460B1 (ko) 적층형 반도체 패키지의 제조장치
JP2009252799A (ja) 半導体装置の製造方法
TWI661499B (zh) Mounting head
KR101619455B1 (ko) 적층형 반도체 패키지의 제조방법
JP2007134489A (ja) 半導体装置の製造方法及び半導体装置
TWI263350B (en) Semiconductor 3D packaging method for protecting ball pads
KR20210059441A (ko) 가스 블로워를 포함하는 반도체 칩 본딩 장치 및 가스 블로워를 이용한 반도체 칩 본딩 방법
KR20090105834A (ko) 반도체 장치를 제조하는 방법