JP2011086941A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011086941A5 JP2011086941A5 JP2010230439A JP2010230439A JP2011086941A5 JP 2011086941 A5 JP2011086941 A5 JP 2011086941A5 JP 2010230439 A JP2010230439 A JP 2010230439A JP 2010230439 A JP2010230439 A JP 2010230439A JP 2011086941 A5 JP2011086941 A5 JP 2011086941A5
- Authority
- JP
- Japan
- Prior art keywords
- contact plug
- forming
- manufacturing
- semiconductor device
- wiring structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Claims (14)
- セル領域及び周辺回路領域を有する基板を設ける段階と、
前記基板上に第1絶縁膜を形成する段階と、
前記第1絶縁膜を貫通して延長する第1導電物質を含む第1コンタクトプラグを前記セル領域に形成する段階と、
前記第1コンタクトプラグをカバーして前記第1コンタクトプラグと一体で形成して、第1導電物質を含む第1導電ラインを前記第1コンタクトプラグと同時に形成する段階と、
前記第1絶縁膜を貫通して延長して、第1導電物質を含む第2コンタクトプラグを前記第1コンタクトプラグと同時に前記周辺回路領域に形成する段階と、
前記第2コンタクトプラグをカバーして前記第2コンタクトプラグと一体で形成して、第1導電物質を含む第2導電ラインを前記第2コンタクトプラグと同時に形成する段階と、を含む半導体装置の配線構造物の製造方法。 - 前記第1導電ライン及び前記第2導電ラインは互いに平行したことを特徴とする請求項1に記載の半導体装置の配線構造物の製造方法。
- 前記第1絶縁膜、前記第1コンタクトプラグ及び前記第2コンタクトプラグは、それぞれ同じ平面に配置される上部表面を含むことを特徴とする請求項1に記載の半導体装置の配線構造物の製造方法。
- 少なくとも前記第1導電ライン及び前記第2導電ラインの側部を同時にシリサイド化する(Silicidating)段階をさらに含むことを特徴とする請求項1に記載の半導体装置の配線構造物の製造方法。
- 前記第1コンタクトプラグ、前記第1導電ライン、前記第2コンタクトプラグ、及び前記第2導電ラインを同時にシリサイド化する段階をさらに含むことを特徴とする請求項1に記載の半導体装置の配線構造物の製造方法。
- 前記基板内に少なくとも一つのトレンチを形成する段階をさらに含むことを特徴とする請求項1に記載の半導体装置の配線構造物の製造方法。
- 前記少なくとも一つのトレンチは前記第1導電ラインと平行するように配列されることを特徴とする請求項6に記載の半導体装置の配線構造物の製造方法。
- 前記第1コンタクトプラグに隣接する前記少なくとも一つのトレンチにゲート電極を形成する段階をさらに含むことを特徴とする請求項6に記載の半導体装置の配線構造物の製造方法。
- 前記第1コンタクトプラグに対して前記ゲート電極の対向する側壁上に配置される少なくとも一つの第3コンタクトプラグを前記第1絶縁膜を貫通して形成する段階をさらに含み、前記少なくとも一つの第3コンタクトプラグは前記第1導電ラインより高く延長することを特徴とする請求項8に記載の半導体装置の配線構造物の製造方法。
- 前記少なくとも一つの第3コンタクトプラグ上に直接キャパシタを形成する段階をさらに含むことを特徴とする請求項9に記載の半導体装置の配線構造物の製造方法。
- 基板上に第1絶縁膜を形成する段階と、
前記基板のアクティブ領域の前記第1絶縁膜に第1コンタクトホールを形成する段階と
第1導電物質を使って前記第1コンタクトホールに第1コンタクトプラグを形成すると同時に前記第1コンタクトプラグと一体で形成されて前記第1コンタクトプラグを覆う導電膜を形成する段階と、
前記第1コンタクトプラグを覆う前記導電膜上に第1方向に延長するキャッピング(capping)パターンを形成する段階と、
前記キャッピングパターンの外部で延長する部分の前記導電膜を除去して前記第1コンタクトプラグと一体で形成されて前記第1コンタクトプラグを覆う第1導電ラインを形成する段階と、
前記第1方向に対して傾斜した第2方向に沿って延長するフォトレジストパターンを形成する段階と、を含む半導体装置の配線構造物の製造方法。 - 前記第1方向及び前記第2方向は、互いに直交することを特徴とする請求項11に記載の半導体装置の配線構造物の製造方法。
- 前記第1導電ラインの少なくとも側部をシリサイド化する段階をさらに含むことを特徴とする請求項11に記載の半導体装置の配線構造物の製造方法。
- 前記第1コンタクトプラグ及び前記第1導電ラインを同時にシリサイド化する段階をさらに含むことを特徴とする請求項11に記載の半導体装置の配線構造物の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090098742A KR101602251B1 (ko) | 2009-10-16 | 2009-10-16 | 배선 구조물 및 이의 형성 방법 |
US12/836,081 US8501606B2 (en) | 2009-10-16 | 2010-07-14 | Methods of forming wiring structures |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011086941A JP2011086941A (ja) | 2011-04-28 |
JP2011086941A5 true JP2011086941A5 (ja) | 2013-11-28 |
Family
ID=43879627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010230439A Pending JP2011086941A (ja) | 2009-10-16 | 2010-10-13 | 半導体装置の配線構造物及び配線構造物の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8501606B2 (ja) |
JP (1) | JP2011086941A (ja) |
KR (1) | KR101602251B1 (ja) |
TW (1) | TWI529855B (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120073394A (ko) * | 2010-12-27 | 2012-07-05 | 삼성전자주식회사 | 반도체 소자 및 이의 제조방법 |
JP2013074189A (ja) * | 2011-09-28 | 2013-04-22 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP6076038B2 (ja) * | 2011-11-11 | 2017-02-08 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
KR101887144B1 (ko) * | 2012-03-15 | 2018-08-09 | 삼성전자주식회사 | 반도체 소자 및 이를 제조하는 방법 |
KR101979752B1 (ko) * | 2012-05-03 | 2019-05-17 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
KR101924020B1 (ko) * | 2012-10-18 | 2018-12-03 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
JP2015122471A (ja) * | 2013-11-20 | 2015-07-02 | マイクロン テクノロジー, インク. | 半導体装置およびその製造方法 |
KR20160018270A (ko) * | 2014-08-08 | 2016-02-17 | 삼성전자주식회사 | 자기 메모리 소자 |
CN110890328B (zh) * | 2018-09-11 | 2022-03-18 | 长鑫存储技术有限公司 | 半导体存储器的形成方法 |
TWI696270B (zh) * | 2019-04-15 | 2020-06-11 | 力晶積成電子製造股份有限公司 | 記憶體結構及其製造方法 |
US20230292497A1 (en) * | 2022-03-11 | 2023-09-14 | Nanya Technology Corporation | Manufacturing method of semiconductor structure |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01300543A (ja) * | 1988-05-27 | 1989-12-05 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH07120638B2 (ja) * | 1989-07-25 | 1995-12-20 | 三菱電機株式会社 | 半導体装置の製造方法 |
JPH06318680A (ja) | 1993-05-10 | 1994-11-15 | Nec Corp | 半導体記憶装置およびその製造方法 |
JP2000150651A (ja) * | 1998-11-04 | 2000-05-30 | Nec Corp | 半導体装置及びプラグ構造の製造方法 |
US6117723A (en) | 1999-06-10 | 2000-09-12 | Taiwan Semiconductor Manufacturing Company | Salicide integration process for embedded DRAM devices |
JP4860022B2 (ja) | 2000-01-25 | 2012-01-25 | エルピーダメモリ株式会社 | 半導体集積回路装置の製造方法 |
JP2001257325A (ja) | 2000-03-08 | 2001-09-21 | Nec Corp | 半導体記憶装置及びその製造方法 |
US6461959B1 (en) | 2001-06-21 | 2002-10-08 | United Microelectronics Corp. | Method of fabrication of a contact plug in an embedded memory |
KR100629270B1 (ko) * | 2005-02-23 | 2006-09-29 | 삼성전자주식회사 | 낸드형 플래시 메모리 소자 및 그 제조방법 |
KR100666377B1 (ko) * | 2005-08-02 | 2007-01-09 | 삼성전자주식회사 | 패드 구조물, 이의 형성 방법, 이를 포함하는 반도체 장치및 그 제조 방법 |
KR100724575B1 (ko) | 2006-06-28 | 2007-06-04 | 삼성전자주식회사 | 매립 게이트전극을 갖는 반도체소자 및 그 형성방법 |
KR100732773B1 (ko) * | 2006-06-29 | 2007-06-27 | 주식회사 하이닉스반도체 | 절연층들간의 들뜸을 방지한 반도체 소자 제조 방법 |
JP2008078381A (ja) | 2006-09-21 | 2008-04-03 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US7745876B2 (en) * | 2007-02-21 | 2010-06-29 | Samsung Electronics Co., Ltd. | Semiconductor integrated circuit devices including gate patterns having step difference therebetween and a connection line disposed between the gate patterns and methods of fabricating the same |
KR100843715B1 (ko) | 2007-05-16 | 2008-07-04 | 삼성전자주식회사 | 반도체소자의 콘택 구조체 및 그 형성방법 |
KR100843716B1 (ko) * | 2007-05-18 | 2008-07-04 | 삼성전자주식회사 | 자기 정렬된 콘택플러그를 갖는 반도체소자의 제조방법 및관련된 소자 |
KR20090035146A (ko) * | 2007-10-05 | 2009-04-09 | 주식회사 하이닉스반도체 | 메모리 소자의 제조방법 |
-
2009
- 2009-10-16 KR KR1020090098742A patent/KR101602251B1/ko active IP Right Grant
-
2010
- 2010-07-14 US US12/836,081 patent/US8501606B2/en active Active
- 2010-10-13 JP JP2010230439A patent/JP2011086941A/ja active Pending
- 2010-10-15 TW TW099135322A patent/TWI529855B/zh active