JP2015065437A5 - - Google Patents

Claims (12)

1. スタック集積回路（ＩＣ）デバイスを製造するための方法であって、前記方法は、
   前記スタックＩＣデバイスの第１の段を提供することと、
   前記スタックＩＣデバイスの前記第１の段において、少なくとも１つの段から段への相互接続を提供することと、ここにおいて、前記少なくとも１つの段から段への相互接続は、前記スタックＩＣデバイスの前記第１の段を前記スタックＩＣデバイスの第２の段に結合するように構成される、
   前記スタックＩＣデバイスの前記第１の段の上に静電放電（ＥＳＤ）保護層を配置することと、
   前記少なくとも１つの段から段への相互接続の上に前記静電放電（ＥＳＤ）保護層を配置することと、
   を備える、方法。
2. 前記スタックＩＣデバイスの前記第１の段の上に前記静電放電（ＥＳＤ）保護層を配置することは、前記スタックＩＣデバイスの前記第１の段の上に絶縁体材料を堆積させることを備える、請求項１に記載の方法。
3. 前記スタックＩＣデバイスの前記第１の段の上に前記静電放電（ＥＳＤ）保護層を配置することは、前記スタックＩＣデバイスの前記第１の段の上に、二酸化ケイ素材料、窒化ケイ素材料、およびポリマー材料のうちの少なくとも１つを堆積させることを備える、請求項１に記載の方法。
4. 前記スタックＩＣデバイスの前記第１の段の上に前記静電放電（ＥＳＤ）保護層を配置することは、前記スタックＩＣデバイスの前記第１の段の上に、金属層、半導体材料、およびポリシリコン材料のうちの少なくとも１つを堆積させることを備える、請求項１に記載の方法。
5. 前記スタックＩＣデバイスの前記第１の段の上に前記静電放電（ＥＳＤ）保護層を配置することは、前記スタックＩＣデバイスの前記第１の段の上に、銅層およびアルミニウム層のうちの少なくとも１つを堆積させることを備える、請求項１に記載の方法。
6. 前記スタックＩＣデバイスの前記第１の段の上に前記静電放電（ＥＳＤ）保護層を配置することは、１００乃至５００００オングストロームの厚さを有する前記静電放電（ＥＳＤ）を堆積させることを備える、請求項１に記載の方法。
7. 装置であって、
   スタック集積回路（ＩＣ）デバイスの第１の段と、
   前記スタックＩＣデバイスの前記第１の段に配置された少なくとも１つの段から段への相互接続と、ここにおいて、前記少なくとも１つの段から段への相互接続は、前記スタックＩＣデバイスの前記第１の段を前記スタックＩＣデバイスの第２の段に結合するように構成される、
   前記スタックＩＣデバイスの前記第１の段の上および前記少なくとも１つの段から段への相互接続の上に配置された静電放電（ＥＳＤ）保護層と、
   を備える、装置。
8. 前記静電放電（ＥＳＤ）保護層は、絶縁体材料である、請求項７に記載の装置。
9. 前記静電放電（ＥＳＤ）保護層は、二酸化ケイ素材料、窒化ケイ素材料、およびポリマー材料のうちの少なくとも１つである、請求項７に記載の装置。
10. 前記静電放電（ＥＳＤ）保護層は、金属層、半導体材料、およびポリシリコン材料のうちの少なくとも１つである、請求項７に記載の装置。
11. 前記静電放電（ＥＳＤ）保護層は、銅層およびアルミニウム層のうちの少なくとも１つである、請求項７に記載の装置。
12. 前記静電放電（ＥＳＤ）保護層は、１００乃至５００００オングストロームの厚さを含む、請求項７に記載の装置。