JP2009076706A5 - - Google Patents

Download PDF

Info

Publication number
JP2009076706A5
JP2009076706A5 JP2007244624A JP2007244624A JP2009076706A5 JP 2009076706 A5 JP2009076706 A5 JP 2009076706A5 JP 2007244624 A JP2007244624 A JP 2007244624A JP 2007244624 A JP2007244624 A JP 2007244624A JP 2009076706 A5 JP2009076706 A5 JP 2009076706A5
Authority
JP
Japan
Prior art keywords
single crystal
crystal semiconductor
semiconductor substrates
container
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007244624A
Other languages
English (en)
Other versions
JP2009076706A (ja
JP5250228B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2007244624A priority Critical patent/JP5250228B2/ja
Priority claimed from JP2007244624A external-priority patent/JP5250228B2/ja
Priority to US12/211,933 priority patent/US8309429B2/en
Priority to KR20080091688A priority patent/KR101494627B1/ko
Publication of JP2009076706A publication Critical patent/JP2009076706A/ja
Publication of JP2009076706A5 publication Critical patent/JP2009076706A5/ja
Application granted granted Critical
Publication of JP5250228B2 publication Critical patent/JP5250228B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (10)

  1. 複数の単結晶半導体基板を容器内に配列させた状態で、前記複数の単結晶半導体基板に絶縁層を形成し、
    前記絶縁層を介して前記複数の単結晶半導体基板にドーピングを行うことで、前記複数の単結晶半導体基板のそれぞれに損傷領域を形成し、
    前記複数の単結晶半導体基板を前記容器内に配列させた状態で、前記複数の単結晶半導体基板のそれぞれに圧力をかけて、前記複数の単結晶半導体基板とベース基板とを貼り合わせ、
    前記複数の単結晶半導体基板のそれぞれを前記損傷領域において分離することで、前記ベース基板上に複数の単結晶半導体層を形成し、
    前記複数の単結晶半導体層にレーザビームを照射する前或いは照射した後に、前記複数の単結晶半導体層をエッチングにより薄膜化することを特徴とする半導体基板の作製方法。
  2. 複数の単結晶半導体基板を容器内に配列させた状態で、前記複数の単結晶半導体基板に絶縁層を形成し、
    前記絶縁層を介して前記複数の単結晶半導体基板にドーピングを行うことで、前記複数の単結晶半導体基板のそれぞれに損傷領域を形成し、
    前記複数の単結晶半導体基板を前記容器内に配列させ、前記容器の上方にベース基板を載置した状態で、前記複数の単結晶半導体基板と前記ベース基板とを貼り合わせ、
    前記容器の上方にベース基板を載置した状態で、前記複数の単結晶半導体基板のそれぞれを前記損傷領域において分離することで、前記ベース基板上に複数の単結晶半導体層を形成し、
    前記複数の単結晶半導体層にレーザビームを照射する前或いは照射した後に、前記複数の単結晶半導体層をエッチングにより薄膜化することを特徴とする半導体基板の作製方法。
  3. 請求項２において、前記貼り合わせ後でかつ前記分離前に、前記ベース基板を前記容器の下側に入れ替えることを特徴とする半導体装置の作製方法。
  4. 複数の単結晶半導体基板を容器内の複数の凹部にそれぞれ配列させた状態で、前記複数の単結晶半導体基板に絶縁層を形成し、
    前記絶縁層を介して前記複数の単結晶半導体基板にドーピングを行うことで、前記複数の単結晶半導体基板のそれぞれに損傷領域を形成し、
    前記複数の単結晶半導体基板を前記容器内に配列させた状態で、前記複数の単結晶半導体基板とベース基板とを貼り合わせ、
    前記複数の単結晶半導体基板のそれぞれを前記損傷領域において分離することで、前記ベース基板上に複数の単結晶半導体層を形成し、
    前記複数の単結晶半導体層にレーザビームを照射する前或いは照射した後に、前記複数の単結晶半導体層をエッチングにより薄膜化し、
    前記凹部は縮小投影型露光装置による１ショットの露光領域に収まるサイズであることを特徴とする半導体基板の作製方法。
  5. 複数の単結晶半導体基板を容器内に配列させた状態で、前記複数の単結晶半導体基板に絶縁層を形成し、
    前記絶縁層を介して前記複数の単結晶半導体基板にドーピングを行うことで、前記複数の単結晶半導体基板のそれぞれに損傷領域を形成し、
    前記複数の単結晶半導体基板を前記容器内に配列させた状態で、前記複数の単結晶半導体基板とベース基板とを貼り合わせ、
    前記複数の単結晶半導体基板のそれぞれを前記損傷領域において分離することで、前記ベース基板上に複数の単結晶半導体層を形成し、
    前記複数の単結晶半導体層にレーザビームを照射する前或いは照射した後に、前記複数の単結晶半導体層をエッチングにより薄膜化することを特徴とする半導体基板の作製方法。
  6. 請求項１乃至５のいずれか一項において、前記ベース基板は、ガラス基板、石英基板、セラミック基板、及びサファイア基板のいずれか一であることを特徴とする半導体装置の作製方法。
  7. 請求項１乃至６のいずれか一項において、前記容器は、石英ガラス、ステンレス、及び無アルカリガラスのいずれか一であることを特徴とする半導体装置の作製方法。
  8. 請求項１乃至７のいずれか一項において、前記絶縁層は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化ゲルマニウム膜、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化酸化ゲルマニウム膜、酸化アルミニウム、酸化タンタル、酸化ハフニウム、窒化アルミニウム、酸化窒化アルミニウム及び窒化酸化アルミニウムのいずれか一、或いはこれらの積層構造であることを特徴とする半導体装置の作製方法。
  9. 請求項１乃至８のいずれか一項において、前記ドーピングは、Ｈ ＋ 、Ｈ ２ ＋ 、及びＨ ３ ＋ をイオン種として用いたイオンドーピング法により行われることを特徴とする半導体装置の作製方法。
  10. 請求項９において、前記イオンドーピング法は、前記Ｈ ＋ 、前記Ｈ ２ ＋ 、及び前記Ｈ ３ ＋ の総量に対して、前記Ｈ ３ ＋ が７０％以上含まれることを特徴とする半導体装置の作製方法。
JP2007244624A 2007-09-21 2007-09-21 半導体装置の作製方法 Expired - Fee Related JP5250228B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007244624A JP5250228B2 (ja) 2007-09-21 2007-09-21 半導体装置の作製方法
US12/211,933 US8309429B2 (en) 2007-09-21 2008-09-17 Method for manufacturing semiconductor substrate and semiconductor device
KR20080091688A KR101494627B1 (ko) 2007-09-21 2008-09-18 반도체 기판 및 반도체 장치의 제작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007244624A JP5250228B2 (ja) 2007-09-21 2007-09-21 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2009076706A JP2009076706A (ja) 2009-04-09
JP2009076706A5 true JP2009076706A5 (ja) 2010-08-19
JP5250228B2 JP5250228B2 (ja) 2013-07-31

Family

ID=40472111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007244624A Expired - Fee Related JP5250228B2 (ja) 2007-09-21 2007-09-21 半導体装置の作製方法

Country Status (3)

Country Link
US (1) US8309429B2 (ja)
JP (1) JP5250228B2 (ja)
KR (1) KR101494627B1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5498670B2 (ja) * 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
TWI437696B (zh) 2007-09-21 2014-05-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
US8432021B2 (en) * 2009-05-26 2013-04-30 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US8361890B2 (en) 2009-07-28 2013-01-29 Gigasi Solar, Inc. Systems, methods and materials including crystallization of substrates via sub-melt laser anneal, as well as products produced by such processes
JP2011077504A (ja) * 2009-09-02 2011-04-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP5713603B2 (ja) * 2009-09-02 2015-05-07 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
WO2011066485A2 (en) * 2009-11-25 2011-06-03 Gigasi Solar, Inc. Systems, methods and products including features of laser irradiation and/or cleaving of silicon with other substrates or layers
US8741785B2 (en) 2011-10-27 2014-06-03 Applied Materials, Inc. Remote plasma radical treatment of silicon oxide
KR20130104546A (ko) 2012-03-14 2013-09-25 삼성디스플레이 주식회사 도너 필름용 트레이
JP6245791B2 (ja) * 2012-03-27 2017-12-13 日亜化学工業株式会社 縦型窒化物半導体素子およびその製造方法
FR3041364B1 (fr) * 2015-09-18 2017-10-06 Soitec Silicon On Insulator Procede de transfert de paves monocristallins

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6653209B1 (en) * 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
FR2835097B1 (fr) * 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
JP4182323B2 (ja) 2002-02-27 2008-11-19 ソニー株式会社 複合基板、基板製造方法
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4091338B2 (ja) * 2002-05-17 2008-05-28 株式会社日立ハイテクインスツルメンツ 半導体チップの移送装置
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
US6818529B2 (en) * 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
TWI301641B (ja) * 2002-09-19 2008-10-01 Ind Tech Res Inst
TW200415726A (en) * 2002-12-05 2004-08-16 Adv Lcd Tech Dev Ct Co Ltd Plasma processing apparatus and plasma processing method
US6759277B1 (en) * 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
US7253040B2 (en) * 2003-08-05 2007-08-07 Sharp Kabushiki Kaisha Fabrication method of semiconductor device
JP4581348B2 (ja) 2003-08-26 2010-11-17 信越半導体株式会社 貼り合わせウエーハの製造方法およびｓｏｉウエーハ
JP4759919B2 (ja) * 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
JP4407384B2 (ja) * 2004-05-28 2010-02-03 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
US6987063B2 (en) * 2004-06-10 2006-01-17 Freescale Semiconductor, Inc. Method to reduce impurity elements during semiconductor film deposition
JP4934966B2 (ja) * 2005-02-04 2012-05-23 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
WO2007014320A2 (en) * 2005-07-27 2007-02-01 Silicon Genesis Corporation Method and structure for fabricating multiple tile regions onto a plate using a controlled cleaving process
US7691730B2 (en) * 2005-11-22 2010-04-06 Corning Incorporated Large area semiconductor on glass insulator
EP2002484A4 (en) * 2006-04-05 2016-06-08 Silicon Genesis Corp METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
US8153513B2 (en) * 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
US8124499B2 (en) * 2006-11-06 2012-02-28 Silicon Genesis Corporation Method and structure for thick layer transfer using a linear accelerator
WO2008123116A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
WO2008123117A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
SG178762A1 (en) * 2007-04-13 2012-03-29 Semiconductor Energy Lab Display device, method for manufacturing display device, and soi substrate
JP5460984B2 (ja) * 2007-08-17 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
TWI437696B (zh) * 2007-09-21 2014-05-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法

Similar Documents

Publication Publication Date Title
JP2009076706A5 (ja)
US9969609B2 (en) MEMS device
JP2009111375A5 (ja)
JP2014515559A5 (ja)
JP2009004736A5 (ja)
JP2015065437A5 (ja)
JP2009135430A5 (ja)
JP2009135472A5 (ja)
JP2008270775A5 (ja)
TWI655683B (zh) 承載晶圓與其製造方法、封裝半導體元件之製造方法
JP2008523631A5 (ja)
JP2009094496A5 (ja)
JP2010093241A5 (ja)
TW200943477A (en) Method for manufacturing SOI substrate
JP2008311621A5 (ja)
JP2009111363A5 (ja)
TW201108386A (en) Method and apparatus for producing three-dimensional integrated circuit
EP1978554A3 (en) Method for manufacturing semiconductor substrate comprising implantation and separation steps
JP2009158942A5 (ja)
TWI456689B (zh) Ｓｏｉ晶圓的製造方法
JP2008270774A5 (ja)
JP2013038404A5 (ja)
JP2015142083A5 (ja)
JP2009135469A5 (ja)
TWI525716B (zh) 裝置基板加工方法