JPWO2012124281A1 - 薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板、表示装置 - Google Patents
薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板、表示装置 Download PDFInfo
- Publication number
- JPWO2012124281A1 JPWO2012124281A1 JP2013503901A JP2013503901A JPWO2012124281A1 JP WO2012124281 A1 JPWO2012124281 A1 JP WO2012124281A1 JP 2013503901 A JP2013503901 A JP 2013503901A JP 2013503901 A JP2013503901 A JP 2013503901A JP WO2012124281 A1 JPWO2012124281 A1 JP WO2012124281A1
- Authority
- JP
- Japan
- Prior art keywords
- gate insulating
- insulating layer
- film transistor
- thin film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 388
- 239000010409 thin film Substances 0.000 title claims abstract description 240
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 99
- 238000000034 method Methods 0.000 title claims description 98
- 239000010408 film Substances 0.000 claims abstract description 368
- 239000004065 semiconductor Substances 0.000 claims abstract description 221
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 118
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 118
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 89
- 239000001301 oxygen Substances 0.000 claims abstract description 86
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 59
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 59
- 238000004381 surface treatment Methods 0.000 claims abstract description 25
- 239000010410 layer Substances 0.000 claims description 599
- 239000007789 gas Substances 0.000 claims description 91
- 239000004973 liquid crystal related substance Substances 0.000 claims description 88
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical group [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 50
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 44
- 239000011241 protective layer Substances 0.000 claims description 32
- 239000010949 copper Substances 0.000 claims description 26
- 229960001730 nitrous oxide Drugs 0.000 claims description 25
- 235000013842 nitrous oxide Nutrition 0.000 claims description 25
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 24
- 229910052733 gallium Inorganic materials 0.000 claims description 24
- 229910052738 indium Inorganic materials 0.000 claims description 24
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 24
- 239000011787 zinc oxide Substances 0.000 claims description 22
- 239000011777 magnesium Substances 0.000 claims description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 19
- 229910052802 copper Inorganic materials 0.000 claims description 19
- 238000009832 plasma treatment Methods 0.000 claims description 19
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical group O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 16
- 229910001882 dioxygen Inorganic materials 0.000 claims description 16
- 238000000354 decomposition reaction Methods 0.000 claims description 14
- 229910052793 cadmium Inorganic materials 0.000 claims description 13
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 10
- 229910052749 magnesium Inorganic materials 0.000 claims description 10
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 description 36
- 239000011229 interlayer Substances 0.000 description 33
- 238000005530 etching Methods 0.000 description 24
- 239000000463 material Substances 0.000 description 24
- 239000012535 impurity Substances 0.000 description 21
- 239000011159 matrix material Substances 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 238000012545 processing Methods 0.000 description 21
- 239000011347 resin Substances 0.000 description 21
- 229920005989 resin Polymers 0.000 description 21
- 239000011248 coating agent Substances 0.000 description 18
- 238000000576 coating method Methods 0.000 description 18
- 239000003566 sealing material Substances 0.000 description 18
- 238000004544 sputter deposition Methods 0.000 description 18
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 15
- 239000011575 calcium Substances 0.000 description 15
- 238000004140 cleaning Methods 0.000 description 15
- 230000006866 deterioration Effects 0.000 description 15
- 238000000206 photolithography Methods 0.000 description 15
- 230000000087 stabilizing effect Effects 0.000 description 15
- 239000010936 titanium Substances 0.000 description 15
- 229910052719 titanium Inorganic materials 0.000 description 15
- 238000001039 wet etching Methods 0.000 description 15
- 238000001312 dry etching Methods 0.000 description 12
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 12
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 12
- 239000000956 alloy Substances 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 9
- 238000010494 dissociation reaction Methods 0.000 description 9
- 230000005593 dissociations Effects 0.000 description 9
- 238000000059 patterning Methods 0.000 description 9
- 239000002994 raw material Substances 0.000 description 9
- 238000004528 spin coating Methods 0.000 description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 239000010937 tungsten Substances 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 7
- 239000011701 zinc Substances 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000000460 chlorine Substances 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 238000005401 electroluminescence Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 229910003437 indium oxide Inorganic materials 0.000 description 6
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000004033 plastic Substances 0.000 description 6
- 229920003023 plastic Polymers 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- -1 polyethylene terephthalate Polymers 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000009719 polyimide resin Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 6
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 6
- 238000006731 degradation reaction Methods 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 3
- 239000004988 Nematic liquid crystal Substances 0.000 description 3
- 239000004695 Polyether sulfone Substances 0.000 description 3
- 229910003902 SiCl 4 Inorganic materials 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- 229910007541 Zn O Inorganic materials 0.000 description 3
- YCLAMANSVUJYPT-UHFFFAOYSA-L aluminum chloride hydroxide hydrate Chemical compound O.[OH-].[Al+3].[Cl-] YCLAMANSVUJYPT-UHFFFAOYSA-L 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052795 boron group element Inorganic materials 0.000 description 3
- 229910052791 calcium Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 229910052800 carbon group element Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 238000001962 electrophoresis Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052736 halogen Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 229910052744 lithium Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052696 pnictogen Inorganic materials 0.000 description 3
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 3
- 229920006393 polyether sulfone Polymers 0.000 description 3
- 239000011112 polyethylene naphthalate Substances 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 230000001737 promoting effect Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 229910001930 tungsten oxide Inorganic materials 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
薄膜トランジスタ基板の製造方法あって、絶縁基板（１０ａ）上にゲート電極（１１ａａ）を形成する工程と、ゲート電極（１１ａ）を覆うように窒化シリコン膜からなる第１ゲート絶縁層（１２ａ）を形成した後、第１ゲート絶縁層（１２ａ）の表面に対して酸素ラジカルを供給して表面処理を行い、第１ゲート絶縁層（１２ａ）上に酸化シリコン膜からなる第２ゲート絶縁層（１２ｂ）を形成する工程と、第２ゲート絶縁層（１２ｂ）上に酸化物半導体層（１２ａ）を形成する工程とを備える。
Description
本発明は、薄膜トランジスタに関し、特に、酸化物半導体の半導体層を用いた薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板、表示装置に関する。
アクティブマトリクス基板では、画像の最小単位である各画素毎に、スイッチング素子として、例えば、薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」とも称する）が設けられている。
一般的なボトムゲート型のＴＦＴは、例えば、絶縁基板上に設けられたゲート電極と、ゲート電極を覆うように設けられたゲート絶縁層と、ゲート絶縁層上にゲート電極に重なるように島状に設けられた半導体層と、半導体層上に互いに対峙するように設けられたソース電極及びドレイン電極とを備えている。
また、近年、アクティブマトリクス基板では、画像の最小単位である各画素のスイッチング素子として、アモルファスシリコンの半導体層を用いた従来の薄膜トランジスタに代わって、移動度に優れた酸化物半導体の半導体層（以下、「酸化物半導体層」とも称する。）を用いたＴＦＴが提案されている。
この酸化物半導体層を用いたＴＦＴでは、一般に、ゲート絶縁層として、ＣＶＤ法で成膜される窒化シリコン膜が使用されている。しかし、ゲート絶縁層に窒化シリコン膜を使用すると、ゲート絶縁層上に設けられた酸化物半導体層と窒化シリコン膜との界面に、不純物準位や固定電荷が形成されやすいため、ＴＦＴの閾値電圧に変動が生じ、結果として、ＴＦＴ特性が低下するという問題があった。
そこで、酸化物半導体層とゲート絶縁層との界面特性を向上させるための薄膜トランジスタ基板が提案されている。より具体的には、酸化物半導体層とゲート絶縁層との間に、３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる界面安定化層を設けた薄膜トランジスタ基板が開示されている。そして、このような界面安定化層を設けることにより、酸化物半導体層の界面特性を向上することができると記載されている（例えば、特許文献１参照）。
しかし、上記特許文献１に記載の薄膜トランジスタ基板では、界面安定化層を形成するための成膜装置が別個に必要となるため、コストアップになるという問題があった。
また、酸化物半導体層を使用する場合、窒化シリコン膜の代わりに、酸化物半導体層との界面において、窒化シリコン膜に比し不純物準位や固定電荷といった電荷トラップが形成され難いと考えられる酸化シリコン膜を使用することも考えられる。
しかし、アモルファスシリコンを用いた従来の薄膜トランジスタ基板の製造工程においては、酸化シリコン膜を成膜するための成膜装置が設けられていないため、酸化物半導体層を用いた薄膜トランジスタ基板を製造する際に、酸化シリコン膜を形成するための別個の成膜装置を設ける必要があり、コストアップになるという問題があった。
そこで、本発明は上述の問題に鑑みてなされたものであり、酸化物半導体層を用いた薄膜トランジスタ基板において、閾値電圧の変動を抑制して、ＴＦＴ特性の低下を効果的に抑制することができるとともに、コストアップを抑制することができる薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板、表示装置を提供することを目的とする。
上記目的を達成するために、本発明の薄膜トランジスタ基板の製造方法は、絶縁基板と、絶縁基板に設けられたゲート電極と、ゲート電極を覆うように設けられたゲート絶縁層と、ゲート絶縁層上に設けられ、ゲート電極に重なるように設けられたチャネル領域を有する酸化物半導体層とを備えた薄膜トランジスタ基板の製造方法あって、絶縁基板上にゲート電極を形成するゲート電極形成工程と、ゲート電極を覆うように窒化シリコン膜からなる第１ゲート絶縁層を形成した後、第１ゲート絶縁層の表面に対して酸素ラジカルを供給して表面処理を行い、第１ゲート絶縁層上に酸化シリコン膜からなる第２ゲート絶縁層を形成することにより、第１ゲート絶縁層と第２ゲート絶縁層とにより構成されたゲート絶縁層を形成するゲート絶縁層形成工程と、第２ゲート絶縁層上に酸化物半導体層を形成する半導体層形成工程とを少なくとも備えることを特徴とする。
同構成によれば、酸化物半導体層と酸化シリコン膜からなる第２ゲート絶縁層との界面における不純物準位や固定電荷の形成を防止することが可能になる。その結果、薄膜トランジスタの閾値電圧の変動を抑制して、薄膜トランジスタの特性の低下を効果的に抑制することが可能になる。
また、例えば、プラズマ装置により、第１ゲート絶縁層を形成する場合、第１ゲート絶縁層を形成する際に使用するプラズマ装置に供給する原料ガスを変更することにより、第２ゲート絶縁層を形成することができるため、酸化シリコン膜からなる第２ゲート絶縁層を形成するために、別個の成膜装置を設ける必要がなく、コストアップを抑制することが可能になる。
本発明の薄膜トランジスタ基板の製造方法においては、表面処理は、プラズマ処理により発生した酸素ラジカルを供給する処理であってもよい。
同構成によれば、プラズマ処理により酸素ラジカルを発生させるため、簡単な方法で酸素ラジカルを発生させることできる。
本発明の薄膜トランジスタ基板の製造方法においては、酸素ラジカルは、一酸化二窒素ガスのプラズマによる分解により発生させたものであってもよい。
同構成によれば、簡単な方法で、酸素ラジカルを発生させることが可能になる。
本発明の薄膜トランジスタ基板の製造方法においては、酸素ラジカルは、酸素ガスのプラズマによる分解により発生させたものであってもよい。
同構成によれば、簡単な方法で、酸素ラジカルを発生させることが可能になる。
本発明の薄膜トランジスタ基板の製造方法においては、半導体層形成工程後、酸化物半導体層のチャネル領域にチャネル領域を保護するチャネル保護層を形成するチャネル保護層形成工程を更に備えてもよい。
同構成によれば、酸化物半導体層上にソース電極及びドレイン電極を形成する工程において、エッチングによりパターンニングして、ソース電極、ドレイン電極を形成する際に、酸化物半導体層のチャネル領域をエッチングしないように保護することが可能になる。
本発明の薄膜トランジスタ基板の製造方法においては、酸化物半導体層が、インジウム(Ｉｎ)、ガリウム(Ｇａ)、アルミニウム（Ａｌ）、銅（Ｃｕ）、亜鉛(Ｚｎ)、マグネシウム（Ｍｇ）、及びカドミウム（Ｃｄ）からなる群より選ばれる少なくとも１種を含む金属酸化物からなってもよい。
同構成によれば、これらの材料からなる酸化物半導体層は、アモルファスであっても移動度が高いため、スイッチング素子のオン抵抗を小さくすることができる。
本発明の薄膜トランジスタ基板の製造方法においては、酸化物半導体層が、酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなる酸化物半導体膜により形成されていてもよい。
同構成によれば、薄膜トランジスタにおいて、高移動度、低オフ電流という良好な特性を得ることができる。
本発明の薄膜トランジスタ基板は、本発明の薄膜トランジスタ基板の製造方法により製造されたものである。
同構成によれば、本発明の薄膜トランジスタ基板の製造方法と同じ効果を有する薄膜トランジスタ基板を得ることが可能になる。
また、本発明の薄膜トランジスタ基板は、薄膜トランジスタの閾値電圧の変動を抑制して、薄膜トランジスタの特性の低下を効果的に抑制することができ、コストアップを抑制することができるという優れた特性を備えている。従って、本発明の薄膜トランジスタ基板は、薄膜トランジスタ基板と、薄膜トランジスタ基板に対向して配置された対向基板と、薄膜トランジスタ基板及び対向基板の間に設けられた表示媒体層とを備える表示装置に好適に使用できる。また、本発明の表示装置は、表示媒体層が液晶層である表示装置に好適に使用できる。
本発明によれば、酸化物半導体層を用いた薄膜トランジスタ基板において、閾値電圧の変動を抑制して、ＴＦＴ特性の低下を効果的に抑制することができるとともに、コストアップを抑制することができる。
（第１の実施形態）
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。尚、本発明は以下の実施形態に限定されるものではない。
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。尚、本発明は以下の実施形態に限定されるものではない。
図１は、本発明の実施形態に係る薄膜トランジスタ基板を有する液晶表示装置の断面図であり、図２は、本発明の実施形態に係る薄膜トランジスタ基板の平面図である。また、図３は、本発明の実施形態に係る薄膜トランジスタ基板の画素部及び端子部を拡大した平面図であり、図４は、図３中のＡ−Ａ線に沿った薄膜トランジスタ基板の断面図である。
液晶表示装置５０は、図１に示すように、互いに対向するように設けられた表示装置用基板である薄膜トランジスタ基板２０ａ及び他の表示装置用基板である対向基板３０と、薄膜トランジスタ基板２０ａ及び対向基板３０の間に設けられた表示媒体層である液晶層４０とを備えている。また、液晶表示装置５０は、薄膜トランジスタ基板２０ａ及び対向基板３０を互いに接着するとともに、薄膜トランジスタ基板２０ａ及び対向基板３０の間に液晶層４０を封入するために枠状に設けられたシール材３２とを備えている。
また、液晶表示装置５０では、図１に示すように、シール材３２の内側の部分に画像表示を行う表示領域Ｄが規定され、薄膜トランジスタ基板２０ａの対向基板３０から突出する部分に端子領域Ｔが規定されている。
薄膜トランジスタ基板２０ａは、図２、図３及び図４に示すように、絶縁基板１０ａと、表示領域Ｄにおいて、絶縁基板１０ａ上に互いに平行に延びるように設けられた複数の走査配線１１ａと、各走査配線１１ａの間にそれぞれ設けられ、互いに平行に延びる複数の補助容量配線１１ｂとを備えている。また、薄膜トランジスタ基板２０ａは、各走査配線１１ａと直交する方向に互いに平行に延びるように設けられた複数の信号配線１６ａと、各走査配線１１ａ及び各信号配線１６ａの交差部分毎、すなわち、各画素毎にそれぞれ設けられた複数のＴＦＴ５ａと、各ＴＦＴ５ａを覆うように設けられた層間絶縁膜１７とを備えている。また、薄膜トランジスタ基板２０ａは、層間絶縁膜１７上にマトリクス状に設けられ、各ＴＦＴ５ａにそれぞれ接続された複数の画素電極１９ａと、各画素電極１９ａを覆うように設けられた配向膜（不図示）とを備えている。
走査配線１１ａは、図２及び図３に示すように、端子領域Ｔ（図１参照）のゲート端子領域Ｔｇに引き出され、そのゲート端子領域Ｔｇにおいて、ゲート端子１９ｂに接続されている。
補助容量配線１１ｂは、図３に示すように、補助容量幹線１６ｃ及び中継配線１１ｄを介して補助容量端子１９ｄに接続されている。ここで、補助容量幹線１６ｃは、ゲート絶縁層１２に形成されたコンタクトホールＣｃを介して補助容量配線１１ｂに接続されているとともに、ゲート絶縁層１２に形成されたコンタクトホールＣｄを介して中継配線１１ｄに接続されている。
信号配線１６ａは、図２及び図３に示すように、端子領域Ｔ（図１参照）のソース端子領域Ｔｓに中継配線１１ｃとして引き出され、そのソース端子領域Ｔｓにおいて、ソース端子１９ｃに接続されている。
ここで、信号配線１６ａは、図３に示すように、ゲート絶縁層１２に形成されたコンタクトホールＣｂを介して中継配線１１ｃに接続されている。
ＴＦＴ５ａは、ボトムゲート構造を有しており、図３及び図４に示すように、絶縁基板１０ａ上に設けられたゲート電極１１ａａと、ゲート電極１１ａａを覆うように設けられたゲート絶縁層１２と、ゲート絶縁層１２上でゲート電極１１ａａに重なるように島状に設けられたチャネル領域Ｃを有する酸化物半導体層１３ａとを備えている。また、ＴＦＴ５ａは、酸化物半導体層１３ａ上にゲート電極１１ａａに重なるとともにチャネル領域Ｃを挟んで互いに対峙するように設けられたソース電極１６ａａ及びドレイン電極１６ｂとを備えている。
ここで、酸化物半導体層１３ａのチャネル領域Ｃ上には、ソース電極１６ａａ及びドレイン電極１６ｂ（即ち、ＴＦＴ５ａ）を覆う層間絶縁膜１７が設けられている。
また、ゲート電極１１ａａは、図３に示すように、走査配線１１ａの側方への突出した部分である。また、ソース電極１６ａａは、図３に示すように、信号配線１６ａの側方への突出した部分であり、図４に示すように、第１導電層１４ａ及び第２導電層１５ａの積層膜により構成されている。
さらに、ドレイン電極１６ｂは、図３及び図４に示すように、第１導電層１４ｂ及び第２導電層１５ｂの積層膜により構成され、層間絶縁膜１７に形成されたコンタクトホールＣａを介して画素電極１９ａに接続されている。また、ドレイン電極１６ｂは、ゲート絶縁層１２を介して補助容量配線１１ｂと重なることにより補助容量を構成している。
また、酸化物半導体層１３ａは、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）等からなる酸化物半導体膜により形成されている。
また、本実施形態においては、図４に示すように、酸化物半導体層１３ａのチャネル領域Ｃに、当該チャネル領域Ｃを保護するためのチャネル保護層（エッチングストッパ層）２５が設けられている。このチャネル保護層２５を設けることにより、後述するソースドレイン形成工程において、エッチングによりパターンニングして、ソース電極１６ａａ、ドレイン電極１６ｂを形成する際に、酸化物半導体層１３ａのチャネル領域Ｃをエッチングしないように保護することが可能になる。
対向基板３０は、後述する図７（ｃ）に示すように、絶縁基板１０ｂと、絶縁基板１０ｂ上に格子状に設けられたブラックマトリクス２１並びにブラックマトリクス２１の各格子間にそれぞれ設けられた赤色層、緑色層及び青色層などの着色層２２を有するカラーフィルター層とを備えている。また、対向基板３０は、そのカラーフィルター層を覆うように設けられた共通電極２３と、共通電極２３上に設けられたフォトスペーサ２４と、共通電極２３を覆うように設けられた配向膜（不図示）とを備えている。
液晶層４０は、例えば、電気光学特性を有するネマチックの液晶材料などにより構成されている。
上記構成の液晶表示装置５０では、各画素において、ゲートドライバ（不図示）からゲート信号が走査配線１１ａを介してゲート電極１１ａａに送られて、ＴＦＴ５ａがオン状態になったときに、ソースドライバ（不図示）からソース信号が信号配線１６ａを介してソース電極１６ａａに送られて、半導体層１３ａ及びドレイン電極１６ｂを介して、画素電極１９ａに所定の電荷が書き込まれる。
この際、薄膜トランジスタ基板２０ａの各画素電極１９ａと対向基板３０の共通電極２３との間において電位差が生じ、液晶層４０、すなわち、各画素の液晶容量、及びその液晶容量に並列に接続された補助容量に所定の電圧が印加される。
そして、液晶表示装置５０では、各画素において、液晶層４０に印加する電圧の大きさによって液晶層４０の配向状態を変えることにより、液晶層４０の光透過率を調整して画像が表示される。
また、本実施形態においては、図４に示すように、ゲート絶縁層１２は、絶縁基板１０ａ上にゲート電極１１ａａを覆うように設けられた第１ゲート絶縁層１２ａと、第１ゲート絶縁層１２ａ上に設けられ、酸化物半導体層１３ａと接する第２ゲート絶縁層１２ｂとにより構成されている。
第１ゲート絶縁層１２ａは、窒化シリコン膜（ＳｉＮｘ）により形成されており、第２ゲート絶縁層１２ｂは、酸化シリコン膜（ＳｉＯｘ）により形成されている。そして、本実施形態においては、第２ゲート絶縁層１２ｂは、窒化シリコンからなる第１ゲート絶縁層１２ａの表面に対してプラズマ処理を施すことにより形成される構成となっている。
次に、本実施形態の液晶表示装置５０の製造方法の一例について、図５〜図７を用いて説明する。図５、図６は、ＴＦＴ及び薄膜トランジスタ基板の製造工程を断面で示す説明図であり、図７は、対向基板の製造工程を断面で示す説明図である。なお、本実施形態の製造方法は、薄膜トランジスタ基板作製工程、対向基板作製工程及び液晶注入工程を備える。
まず、ＴＦＴ及び薄膜トランジスタ基板作製工程について説明する。
＜ゲート電極形成工程＞
まず、ガラス基板、シリコン基板、耐熱性を有するプラスチック基板などの絶縁基板１０ａの基板全体に、スパッタリング法により、例えば、モリブテン膜（厚さ１５０ｎｍ程度）などを成膜した後に、そのモリブテン膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図３、図５（ａ）に示すように、走査配線１１ａ、ゲート電極１１ａａ、補助容量配線１１ｂ、並びに中継配線１１ｃ，１１ｄを形成する。
まず、ガラス基板、シリコン基板、耐熱性を有するプラスチック基板などの絶縁基板１０ａの基板全体に、スパッタリング法により、例えば、モリブテン膜（厚さ１５０ｎｍ程度）などを成膜した後に、そのモリブテン膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図３、図５（ａ）に示すように、走査配線１１ａ、ゲート電極１１ａａ、補助容量配線１１ｂ、並びに中継配線１１ｃ，１１ｄを形成する。
なお、本実施形態では、ゲート電極１１ａａを構成する金属膜として、単層構造のモリブテン膜を例示したが、例えば、アルミニウム膜、タングステン膜、タンタル膜、クロム膜、チタン膜、銅膜等の金属膜、または、これらの合金膜や金属窒化物による膜によりゲート電極１１ａａを、５０ｎｍ〜５００ｎｍの厚さで形成する構成としても良い。
また、上記プラスチック基板を形成する材料としては、例えば、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリエーテルサルフォン樹脂、アクリル樹脂、及びポリイミド樹脂を使用することができる。
＜ゲート絶縁層形成工程＞
まず、走査配線１１ａ、ゲート電極１１ａａ、補助容量配線１１ｂ、並びに中継配線１１ｃ，１１ｄが形成された基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜（厚さ２００ｎｍ〜５００ｎｍ程度）を成膜して、図５（ｂ）に示すように、ゲート電極１１ａａ、及び補助容量配線１１ｂを覆うように第１ゲート絶縁層１２ａを形成する。
まず、走査配線１１ａ、ゲート電極１１ａａ、補助容量配線１１ｂ、並びに中継配線１１ｃ，１１ｄが形成された基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜（厚さ２００ｎｍ〜５００ｎｍ程度）を成膜して、図５（ｂ）に示すように、ゲート電極１１ａａ、及び補助容量配線１１ｂを覆うように第１ゲート絶縁層１２ａを形成する。
次いで、窒化シリコンからなる第１ゲート絶縁層１２ａの表面に対してプラズマ処理により発生した酸素ラジカル（Ｏ２ −）を供給して表面処理を行うことにより、図５（ｃ）に示すように、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成する。
図８は、本発明の実施形態に係るプラズマ装置の全体構成を示す断面図である。
プラズマ装置３３は、図８に示すように、プラズマ発生室（真空容器）３４と、プラズマ発生室３４の内部に設けられたプラズマ放電発生部３５とを備えている。そして、プラズマ装置３３は、図５（ｂ）に示す被処理基板２６の第１ゲート絶縁層１２ａの表面に酸素ラジカルを供給することにより、第１ゲート絶縁層１２ａの一部を酸化シリコンに変えて、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成するように構成されている。
プラズマ放電発生部３５は、図８に示すように、プラズマ発生室３４内で上下方向に互いに対向するように配置されたカソード電極（電源電極）３７とアノード電極（接地電極）３６とからなる一対の電極を有している。なお、アノード電極３６とカソード電極３７は、プラズマ発生室３４において、電気的に絶縁され、互いに平行となるように設置されている。
また、プラズマ発生室３４の外部には、図８に示すように、プラズマ放電発生部３５に電力を供給する高周波電源４２と、原料ガス４１をプラズマ発生室３４内に供給するガス供給部４３と、プラズマ発生室３４内のガスを排出するガス排出部３８とが設けられている。また、プラズマ発生室３４には、アノード電極３６とカソード電極３７との間に、原料ガス４１を導入するためのガス供給管３９が形成されている。
そして、アノード電極３６とカソード電極３７との間にプラズマ２７を発生させ、発生したプラズマ２７により、アノード電極３６とカソード電極３７との間において、原料ガス（本実施形態においては、一酸化二窒素ガス）４１の解離が促進されることにより、ラジカル（酸素ラジカル）が生成される。
即ち、本実施形態においては、原料ガス４１のプラズマによる分解により酸素ラジカルを発生させる構成としている。
そして、このように生成された酸素ラジカルを被処理基板２６に形成された第１ゲート絶縁層１２ａの表面にまで拡散させて、第１ゲート絶縁層１２ａの一部を酸化シリコンに変えて、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成するように構成されている。
より具体的には、アノード電極３６上に被処理基板２６を装着して真空ポンプ等でプラズマ発生室３４の内部を減圧にした状態で、ガス供給部４３から原料ガス４１をプラズマ発生室３４に導入し、原料ガス４１の導入とともに高周波電源４２を駆動させてアノード電極３６とカソード電極３７との間に高周波電圧を印加することにより、発生した電界による気体の絶縁破壊によってグロー放電現象として原料ガス４１のプラズマ状態を生じさせる。これにより、カソード電極３７の近傍において比較的強い電界が形成されるカソードシース部や、その付近において、原料ガス４１の解離が促進されて酸素ラジカルが生成される。そして、このように生成された酸素ラジカルが、被処理基板２６にまで拡散し、被処理基板２６に形成された第１ゲート絶縁層１２ａの表面に供給されることにより、第１ゲート絶縁層１２ａの一部を酸化シリコンに変えて、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成するように構成されている。
なお、本実施形態においては、このプラズマ装置３３は、上述のプラズマＣＶＤ法により窒化シリコン膜を成膜して、第１ゲート絶縁層１２ａを形成する際にも使用されるものである。従って、プラズマ装置３３に供給する原料ガスを変更することにより、第２ゲート絶縁層１２ｂを形成することができるため、第２ゲート絶縁層１２ｂを形成するために、別個の装置を設ける必要がなく、コストアップを抑制することが可能になる。
図９は、一酸化二窒素を原料ガスとして使用し、第１ゲート絶縁層１２ａの表面に対して常圧プラズマにより発生した酸素ラジカルを供給して表面処理を行い、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成した場合の処理時間と酸化シリコン膜の膜厚との関係を示す図である。
図９に示すように、処理時間が長くなるにつれて、形成される酸化シリコン膜の膜厚も大きくなるが、３〜５ｎｍの厚みを有する酸化シリコン膜を形成するためには、比較的短時間（４０〜１８０秒）の処理を行えば良いことが判る。なお、このように処理時間が短い場合、単位時間当たりに処理できる基板の数を増加させることができるため、生産性が向上するとともに、製造コストを抑制することができる。
また、本実施形態においては、酸化シリコン膜（第２ゲート絶縁層１２ｂ）の厚みが３〜５ｎｍであることが好ましい。これは、厚みが３ｎｍ未満の場合は、酸化シリコン膜の膜厚にバラツキが生じ、ＴＦＴ特性の低下を効果的に抑制することが困難になるという不都合が生じる場合があるためである。また、厚みが５ｎｍよりも大きい場合は、処理時間が長くなるという不都合が生じる場合があるためである。
即ち、上記従来技術の薄膜トランジスタ基板においては、スパッタリング法により、５０〜５０００Åの厚みを有する界面安定化層を成膜する構成であるが、界面安定化層の厚みが５０〜１００Åと薄い場合は、界面安定化層の膜厚が不均一になり、ＴＦＴ特性の低下を良好に抑制することが困難になるという問題があった。
一方、本実施形態においては、酸化シリコン膜の厚みを３〜５ｎｍに設定することにより、酸化シリコン膜の膜厚のバラツキに起因するＴＦＴ特性の低下という不都合を生じることなく、生産性を向上させることが可能になる。
＜半導体層形成工程＞
その後、スパッタリング法により、例えば、酸化インジウムガリウム亜鉛からなる酸化物半導体膜（厚さ３０ｎｍ〜１００ｎｍ程度）を成膜し、その後、その酸化物半導体膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図５（ｄ）に示すように、第２ゲート絶縁層１２ｂ上に酸化物半導体層１３ａを形成する。
その後、スパッタリング法により、例えば、酸化インジウムガリウム亜鉛からなる酸化物半導体膜（厚さ３０ｎｍ〜１００ｎｍ程度）を成膜し、その後、その酸化物半導体膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図５（ｄ）に示すように、第２ゲート絶縁層１２ｂ上に酸化物半導体層１３ａを形成する。
この際、本実施形態においては、第２ゲート絶縁層１２ｂが、酸化シリコン膜により形成されているため、窒化シリコン膜からなるゲート絶縁層上に酸化物半導体層を設ける場合と異なり、酸化物半導体層と酸化シリコン膜との界面における不純物準位や固定電荷の形成を防止することが可能になる。従って、ＴＦＴ５ａの閾値電圧の変動を抑制して、ＴＦＴ５ａの特性の低下を効果的に抑制することが可能になる。
＜チャネル保護層形成工程＞
次いで、酸化物半導体層１３ａが形成された基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などを成膜する。その後、レジストをマスクとしてフォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、図５（ｅ）に示すように、酸化物半導体層１３ａのチャネル領域Ｃに当該チェネル領域Ｃを保護するためのチャネル保護層（エッチングストッパ層）２５を厚さ５０〜１００ｎｍ程度に形成する。
次いで、酸化物半導体層１３ａが形成された基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などを成膜する。その後、レジストをマスクとしてフォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、図５（ｅ）に示すように、酸化物半導体層１３ａのチャネル領域Ｃに当該チェネル領域Ｃを保護するためのチャネル保護層（エッチングストッパ層）２５を厚さ５０〜１００ｎｍ程度に形成する。
＜ソースドレイン形成工程＞
さらに、酸化物半導体層１３ａが形成された基板全体に、スパッタリング法により、例えば、チタン膜（厚さ３０ｎｍ〜１５０ｎｍ）及び銅膜（厚さ５０ｎｍ〜４００ｎｍ程度）などを順に成膜する。その後、その銅膜に対してフォトリソグラフィ及びウエットエッチングを行うとともに、そのチタン膜に対してドライエッチング、並びにレジストの剥離洗浄を行うことにより、図５（ｆ）に示すように、信号配線１６ａ（図３参照）、ソース電極１６ａａ、ドレイン電極１６ｂ及び補助容量幹線１６ｃ（図３参照）を形成するとともに、半導体層１３ａのチャネル領域Ｃを露出させる。
さらに、酸化物半導体層１３ａが形成された基板全体に、スパッタリング法により、例えば、チタン膜（厚さ３０ｎｍ〜１５０ｎｍ）及び銅膜（厚さ５０ｎｍ〜４００ｎｍ程度）などを順に成膜する。その後、その銅膜に対してフォトリソグラフィ及びウエットエッチングを行うとともに、そのチタン膜に対してドライエッチング、並びにレジストの剥離洗浄を行うことにより、図５（ｆ）に示すように、信号配線１６ａ（図３参照）、ソース電極１６ａａ、ドレイン電極１６ｂ及び補助容量幹線１６ｃ（図３参照）を形成するとともに、半導体層１３ａのチャネル領域Ｃを露出させる。
即ち、本工程では、半導体層形成工程で形成された酸化物半導体層１３ａ上に、ドライエッチングによりソース電極１６ａａ及びドレイン電極１６ｂを形成し、酸化物半導体層１３ａのチャネル領域Ｃを露出させる。
なお、本実施形態では、ソース電極１６ａａ及びドレイン電極１６ｂを構成する金属膜として、積層構造のチタン膜及び銅膜を例示したが、例えば、アルミニウム膜、タングステン膜、タンタル膜、クロム膜等の金属膜、または、これらの合金膜や金属窒化物による膜によりソース電極１６ａａ及びドレイン電極１６ｂを形成する構成としても良い。
また、エッチング加工としては、上述のドライエッチングまたはウェットエッチングのどちらを使用しても良いが、大面積基板を処理する場合は、ドライエッチングを使用する方が好ましい。エッチングガスとしては、ＣＦ４、ＮＦ３、ＳＦ６、ＣＨＦ３等のフッ素系ガス、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４、ＣＣｌ４等の塩素系ガス、酸素系ガス等を使用することができ、ヘリウムやアルゴン等の不活性ガスを添加する構成としても良い。
＜層間絶縁膜形成工程＞
次いで、ソース電極１６ａａ及びドレイン電極１６ｂが形成された（即ち、ＴＦＴ５ａが形成された）基板の全体に、プラズマＣＶＤ法により、例えば、酸化シリコン膜を成膜し、図６（ａ）に示すように、ＴＦＴ５ａを覆う（即ち、酸化物半導体層１３ａ、ソース電極１６ａａ及びドレイン電極１６ｂを覆う）層間絶縁膜１７を厚さ４００ｎｍ程度に形成する。
次いで、ソース電極１６ａａ及びドレイン電極１６ｂが形成された（即ち、ＴＦＴ５ａが形成された）基板の全体に、プラズマＣＶＤ法により、例えば、酸化シリコン膜を成膜し、図６（ａ）に示すように、ＴＦＴ５ａを覆う（即ち、酸化物半導体層１３ａ、ソース電極１６ａａ及びドレイン電極１６ｂを覆う）層間絶縁膜１７を厚さ４００ｎｍ程度に形成する。
＜開口部形成工程＞
次いで、層間絶縁膜１７に対して、露光及び現像を行うことにより、図６（ｂ）に示すように、層間絶縁膜１７に、ドレイン電極１６ｂに達するコンタクトホールＣａを形成する。
次いで、層間絶縁膜１７に対して、露光及び現像を行うことにより、図６（ｂ）に示すように、層間絶縁膜１７に、ドレイン電極１６ｂに達するコンタクトホールＣａを形成する。
＜画素電極形成工程＞
最後に、層間絶縁膜１７が形成された基板全体に、スパッタリング法により、例えば、インジウム錫酸化物からなるＩＴＯ膜（厚さ５０ｎｍ〜２００ｎｍ程度）などの透明導電膜を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図４に示すように、画素電極１９ａ、ゲート端子１９ｂ、ソース端子１９ｃ及び補助容量端子１９ｄ（図３参照）を形成する。
最後に、層間絶縁膜１７が形成された基板全体に、スパッタリング法により、例えば、インジウム錫酸化物からなるＩＴＯ膜（厚さ５０ｎｍ〜２００ｎｍ程度）などの透明導電膜を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図４に示すように、画素電極１９ａ、ゲート端子１９ｂ、ソース端子１９ｃ及び補助容量端子１９ｄ（図３参照）を形成する。
この際、図４に示すように、画素電極１９ａは、コンタクトホールＣａの表面を覆うように、層間絶縁膜１７の表面上に形成される。
なお、画素電極１９ａは、透過型の液晶表示装置５０を形成する場合は、酸化タングステンを含むインジウム酸化物やインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物やインジウム錫酸化物等を使用することができる。また、上述のインジウム錫酸化物（ＩＴＯ）以外に、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を含有するインジウム錫酸化物（ＩＴＳＯ）等を使用することもできる。
また、反射型の液晶表示装置５０を形成する場合は、反射性を有する金属薄膜として、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、及びこれらの合金からなる導電膜を使用し、この金属薄膜を画素電極１９ａとして使用する構成とすることができる。
以上のようにして、図４に示す薄膜トランジスタ基板２０ａを作製することができる。
＜対向基板作製工程＞
まず、ガラス基板などの絶縁基板１０ｂの基板全体に、スピンコート法又はスリットコート法により、例えば、黒色に着色された感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図７（ａ）に示すように、ブラックマトリクス２１を厚さ１．０μｍ程度に形成する。
まず、ガラス基板などの絶縁基板１０ｂの基板全体に、スピンコート法又はスリットコート法により、例えば、黒色に着色された感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図７（ａ）に示すように、ブラックマトリクス２１を厚さ１．０μｍ程度に形成する。
次いで、ブラックマトリクス２１が形成された基板全体に、スピンコート法又はスリットコート法により、例えば、赤色、緑色又は青色に着色された感光性樹脂を塗布する。その後、その塗布膜を露光及び現像することにより、図７（ａ）に示すように、選択した色の着色層２２（例えば、赤色層）を厚さ２．０μｍ程度に形成する。そして、他の２色についても同様な工程を繰り返して、他の２色の着色層２２（例えば、緑色層及び青色層）を厚さ２．０μｍ程度に形成する。
さらに、各色の着色層２２が形成された基板上に、スパッタリング法により、例えば、ＩＴＯ膜などの透明導電膜を堆積することにより、図７（ｂ）に示すように、共通電極２３を厚さ５０ｎｍ〜２００ｎｍ程度に形成する。
最後に、共通電極２３が形成された基板全体に、スピンコート法又はスリットコート法により、感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図７（ｃ）に示すように、フォトスペーサ２４を厚さ４μｍ程度に形成する。
以上のようにして、対向基板３０を作製することができる。
＜液晶注入工程＞
まず、上記薄膜トランジスタ基板作製工程で作製された薄膜トランジスタ基板２０ａ、及び上記対向基板作製工程で作製された対向基板３０の各表面に、印刷法によりポリイミドの樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜を形成する。
まず、上記薄膜トランジスタ基板作製工程で作製された薄膜トランジスタ基板２０ａ、及び上記対向基板作製工程で作製された対向基板３０の各表面に、印刷法によりポリイミドの樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜を形成する。
次いで、例えば、上記配向膜が形成された対向基板３０の表面に、ＵＶ（ultraviolet）硬化及び熱硬化併用型樹脂などからなるシール材を枠状に印刷した後に、シール材の内側に液晶材料を滴下する。
さらに、上記液晶材料が滴下された対向基板３０と、上記配向膜が形成された薄膜トランジスタ基板２０ａとを、減圧下で貼り合わせた後に、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。
そして、上記貼合体において挟持されたシール材にＵＶ光を照射した後に、その貼合体を加熱することによりシールを硬化させる。
最後に、上記シール材を硬化させた貼合体を、例えば、ダイシングにより分断することにより、その不要な部分を除去する。
以上のようにして、本実施形態の液晶表示装置５０を製造することができる。
図１０は、本発明の実施形態に係る薄膜トランジスタにおけるドレイン・ソース電流（Ｉｄｓ）とゲート電圧（Ｖｇ）との関係を示すＩｄｓ−Ｖｇ特性図である。また、図１１は、本発明の実施形態に係る薄膜トランジスタのストレス評価試験結果を示す図である。
なお、図１０においては、ゲート電圧（Ｖｇ）を−２０〜３０Ｖの範囲で変化させ、ドレインとソースとの間の電位差（Ｖｄｓ）を１０Ｖに設定して測定を行った。また、図１１においては、基板温度を６０℃、ソース電圧及びドレイン電圧を０Ｖに設定した状態で、ゲート電圧（Ｖｇ）を＋３０Ｖ、または−３０Ｖに変化させて測定を行った。
図１０に示すように、窒化シリコン膜により形成された第１ゲート絶縁層１２ａと酸化シリコン膜により形成された第２ゲート絶縁層１２ｂとにより構成されたゲート絶縁層１２を使用した場合、酸化シリコン膜により形成されたゲート絶縁層を使用した場合と同様に、窒化シリコン膜により形成されたゲート絶縁層を使用する場合に比し、閾値電圧が低く、オン電流（例えば、Ｖｇ＝２０Ｖでのドレイン電流）が高く、Ｓ値（Ｖｇ＜Ｖｔｈ領域において、ドレイン電流が１桁増加するＶｇの値であって、ΔＶｇ／Δｌｏｇ（Ｉｄ）[単位：Ｖ／decade]により計算される値）が小さく、また、ヒステリシスも小さいことが判る。従って、本発明のゲート絶縁層１２を使用することにより、ＴＦＴ５ａの特性が良好になることが判る。
また、図１１に示すように、窒化シリコン膜により形成された第１ゲート絶縁層１２ａと酸化シリコン膜により形成された第２ゲート絶縁層１２ｂとにより構成されたゲート絶縁層１２を使用した場合、酸化シリコン膜により形成されたゲート絶縁層を使用した場合と同様に、窒化シリコン膜により形成されたゲート絶縁層を使用する場合に比し、閾値電圧の変化量（ΔＶth）が小さく、ＴＦＴ５ａの信頼性が良好になることが判る。
以上に説明した本実施形態によれば、以下の効果を得ることができる。
（１）本実施形態においては、ゲート電極１１ａａを覆うように窒化シリコン膜からなる第１ゲート絶縁層１２ａを形成した後、第１ゲート絶縁層１２ａの表面に対して酸素ラジカルを供給して表面処理を行い、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成することにより、第１ゲート絶縁層１２ａと第２ゲート絶縁層１２ｂとにより構成されたゲート絶縁層１２を形成する構成としている。また、第２ゲート絶縁層１２ｂ上に酸化物半導体層１３ａを形成する構成としている。従って、酸化物半導体層１３ａと酸化シリコン膜からなる第２ゲート絶縁層１２ｂとの界面における不純物準位や固定電荷の形成を防止することが可能になるため、ＴＦＴ５ａの閾値電圧の変動を抑制して、ＴＦＴ５ａの特性の低下を効果的に抑制することが可能になる。
（２）また、酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成するために、別個の成膜装置を設ける必要がないため、コストアップを抑制することが可能になる。
（３）本実施形態においては、第１ゲート絶縁層１２ａの表面処理を行う際に、プラズマ処理により発生した酸素ラジカルを供給する構成としている。従って、プラズマ処理により酸素ラジカルを発生させるため、簡単な方法で酸素ラジカルを発生させることできる。
（４）本実施形態においては、一酸化二窒素ガスのプラズマによる分解により酸素ラジカルを発生させる構成としている。従って、簡単な方法で、酸素ラジカルを発生させることが可能になる。
（５）本実施形態においては、酸化物半導体層１３ａを形成した後、酸化物半導体層１３ａのチャネル領域Ｃにチャネル領域Ｃを保護するチャネル保護層２５を形成する構成としている。従って、ソース電極１６ａａ及びドレイン電極１６ｂを形成する工程において、エッチングによりパターンニングして、ソース電極１６ａａ、ドレイン電極１６ｂを形成する際に、酸化物半導体層１３ａのチャネル領域Ｃをエッチングしないように保護することが可能になる。
（６）本実施形態においては、酸化物半導体層が、酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなる酸化物半導体膜により形成される構成としている。従って、ＴＦＴ５ａにおいて、高移動度、低オフ電流という良好な特性を得ることができる。
なお、上記実施形態は以下のように変更しても良い。
上記実施形態においては、プラズマの原料ガスとして一酸化二窒素を使用する構成としたが、一酸化二窒素の代わりに、酸素ガスを使用する構成としてもよい。この場合も、上述の実施形態の場合と同様に、原料ガスである酸素ガスのプラズマ状態が生じ、これにより、酸素ガスの解離が促進されて高密度のラジカル（酸素ラジカル）が原料ガス中に生成される。そして、酸素ラジカルを含む原料ガスを被処理基板２６に形成された第１ゲート絶縁層１２ａの表面に供給することにより、第１ゲート絶縁層１２ａの一部を酸化シリコンに変えて、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成することができる。
また、上述の一酸化二窒素を使用する場合と同様に、簡単な方法で、酸素ラジカルを発生させることが可能になる。
また、上記実施形態においては、チャネル保護層２５を設ける構成としたが、図１２に示すように、薄膜トランジスタ基板２０ａにおいて、当該チャネル保護層２５を設けないチャネルエッチ構造を採用する構成としてもよい。
また、上記実施形態においては、酸化物半導体層１３ａとして、酸化インジウムガリウム亜鉛（ＩＧＺＯ）等からなる酸化物半導体膜を使用したが、酸化物半導体層１３ａはこれに限定されず、インジウム(Ｉｎ)、ガリウム(Ｇａ)、アルミニウム（Ａｌ）、銅（Ｃｕ）、亜鉛(Ｚｎ)、マグネシウム（Ｍｇ）、カドミウム（Ｃｄ）のうち少なくとも１種を含む金属酸化物からなる材料を用いても良い。これらの材料からなる酸化物半導体層１３ａは、アモルファスであっても移動度が高いため、スイッチング素子のオン抵抗を小さくすることができる。従って、データ読み出し時の出力電圧の差が大きくなり、Ｓ／Ｎ比を向上させることができる。例えば、ＩＧＺＯ（Ｉｎ-Ｇａ-Ｚｎ-Ｏ）の他に、ＩｎＧａＯ３（ＺｎＯ）５、ＭｇｘＺｎ１−ｘＯ、ＣｄｘＺｎ１−ｘＯ、ＣｄＯ等の酸化物半導体膜を挙げることができる。
また、１族元素、１３族元素、１４族元素、１５族元素、または１７族元素のうち１種、または複数種の不純物元素が添加されたＺｎＯの非晶質状態、多結晶状態、または非晶質状態と多結晶状態が混在する微結晶状態のもの、あるいは上記不純物が添加されていないものを使用することもできる。
また、上記実施形態においては、表示装置として液晶表示装置に係るものについて示したが、表示装置は、有機ＥＬ（organic electro luminescence）、電気泳動（electrophoretic）、ＰＤ（plasma display；プラズマディスプレイ）、ＰＡＬＣ（plasma addressed liquid crystal display；プラズマアドレス液晶ディスプレイ）、無機ＥＬ（inorganic electro luminescence）、ＦＥＤ（field emission display；電界放出ディスプレイ）、又はＳＥＤ（surface-conduction electron-emitter display；表面電界ディスプレイ）等に係る表示装置であってもよい。
本発明の活用例としては、酸化物半導体の半導体層を用いた薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板、表示装置が挙げられる。
５ａ 薄膜トランジスタ
１０ａ 絶縁基板
１１ａａ ゲート電極
１２ ゲート絶縁層
１２ａ 第１ゲート絶縁層
１２ｂ 第２ゲート絶縁層
１３ａ 酸化物半導体層
１６ａａ ソース電極
１６ｂ ドレイン電極
１７ 層間絶縁膜
１８ 平坦化膜
１９ａ 画素電極
２０ａ 薄膜トランジスタ基板
２５ チャネル保護層
２６ 被処理基板
３０ 対向基板
３１ プラズマ装置
３３ プラズマ発生ユニット（プラズマ発生手段）
４０ 液晶層（表示媒体層）
４１ 原料ガス（酸素ガス）
５０ 液晶表示装置
Ｃ チャネル領域
Ｃａ 開口部
１０ａ 絶縁基板
１１ａａ ゲート電極
１２ ゲート絶縁層
１２ａ 第１ゲート絶縁層
１２ｂ 第２ゲート絶縁層
１３ａ 酸化物半導体層
１６ａａ ソース電極
１６ｂ ドレイン電極
１７ 層間絶縁膜
１８ 平坦化膜
１９ａ 画素電極
２０ａ 薄膜トランジスタ基板
２５ チャネル保護層
２６ 被処理基板
３０ 対向基板
３１ プラズマ装置
３３ プラズマ発生ユニット（プラズマ発生手段）
４０ 液晶層（表示媒体層）
４１ 原料ガス（酸素ガス）
５０ 液晶表示装置
Ｃ チャネル領域
Ｃａ 開口部
本発明の薄膜トランジスタ基板の製造方法においては、酸化物半導体層が、酸化インジウムガリウム亜鉛からなる酸化物半導体膜により形成されていてもよい。
本発明は、薄膜トランジスタに関し、特に、酸化物半導体の半導体層を用いた薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板、表示装置に関する。
アクティブマトリクス基板では、画像の最小単位である各画素毎に、スイッチング素子として、例えば、薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」とも称する）が設けられている。
一般的なボトムゲート型のＴＦＴは、例えば、絶縁基板上に設けられたゲート電極と、ゲート電極を覆うように設けられたゲート絶縁層と、ゲート絶縁層上にゲート電極に重なるように島状に設けられた半導体層と、半導体層上に互いに対峙するように設けられたソース電極及びドレイン電極とを備えている。
また、近年、アクティブマトリクス基板では、画像の最小単位である各画素のスイッチング素子として、アモルファスシリコンの半導体層を用いた従来の薄膜トランジスタに代わって、移動度に優れた酸化物半導体の半導体層（以下、「酸化物半導体層」とも称する。）を用いたＴＦＴが提案されている。
この酸化物半導体層を用いたＴＦＴでは、一般に、ゲート絶縁層として、ＣＶＤ法で成膜される窒化シリコン膜が使用されている。しかし、ゲート絶縁層に窒化シリコン膜を使用すると、ゲート絶縁層上に設けられた酸化物半導体層と窒化シリコン膜との界面に、不純物準位や固定電荷が形成されやすいため、ＴＦＴの閾値電圧に変動が生じ、結果として、ＴＦＴ特性が低下するという問題があった。
そこで、酸化物半導体層とゲート絶縁層との界面特性を向上させるための薄膜トランジスタ基板が提案されている。より具体的には、酸化物半導体層とゲート絶縁層との間に、３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる界面安定化層を設けた薄膜トランジスタ基板が開示されている。そして、このような界面安定化層を設けることにより、酸化物半導体層の界面特性を向上することができると記載されている（例えば、特許文献１参照）。
しかし、上記特許文献１に記載の薄膜トランジスタ基板では、界面安定化層を形成するための成膜装置が別個に必要となるため、コストアップになるという問題があった。
また、酸化物半導体層を使用する場合、窒化シリコン膜の代わりに、酸化物半導体層との界面において、窒化シリコン膜に比し不純物準位や固定電荷といった電荷トラップが形成され難いと考えられる酸化シリコン膜を使用することも考えられる。
しかし、アモルファスシリコンを用いた従来の薄膜トランジスタ基板の製造工程においては、酸化シリコン膜を成膜するための成膜装置が設けられていないため、酸化物半導体層を用いた薄膜トランジスタ基板を製造する際に、酸化シリコン膜を形成するための別個の成膜装置を設ける必要があり、コストアップになるという問題があった。
そこで、本発明は上述の問題に鑑みてなされたものであり、酸化物半導体層を用いた薄膜トランジスタ基板において、閾値電圧の変動を抑制して、ＴＦＴ特性の低下を効果的に抑制することができるとともに、コストアップを抑制することができる薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板、表示装置を提供することを目的とする。
上記目的を達成するために、本発明の薄膜トランジスタ基板の製造方法は、絶縁基板と、絶縁基板に設けられたゲート電極と、ゲート電極を覆うように設けられたゲート絶縁層と、ゲート絶縁層上に設けられ、ゲート電極に重なるように設けられたチャネル領域を有する酸化物半導体層とを備えた薄膜トランジスタ基板の製造方法あって、絶縁基板上にゲート電極を形成するゲート電極形成工程と、ゲート電極を覆うように窒化シリコン膜からなる第１ゲート絶縁層を形成した後、第１ゲート絶縁層の表面に対して酸素ラジカルを供給して表面処理を行い、第１ゲート絶縁層上に酸化シリコン膜からなる第２ゲート絶縁層を形成することにより、第１ゲート絶縁層と第２ゲート絶縁層とにより構成されたゲート絶縁層を形成するゲート絶縁層形成工程と、第２ゲート絶縁層上に酸化物半導体層を形成する半導体層形成工程とを少なくとも備えることを特徴とする。
同構成によれば、酸化物半導体層と酸化シリコン膜からなる第２ゲート絶縁層との界面における不純物準位や固定電荷の形成を防止することが可能になる。その結果、薄膜トランジスタの閾値電圧の変動を抑制して、薄膜トランジスタの特性の低下を効果的に抑制することが可能になる。
また、例えば、プラズマ装置により、第１ゲート絶縁層を形成する場合、第１ゲート絶縁層を形成する際に使用するプラズマ装置に供給する原料ガスを変更することにより、第２ゲート絶縁層を形成することができるため、酸化シリコン膜からなる第２ゲート絶縁層を形成するために、別個の成膜装置を設ける必要がなく、コストアップを抑制することが可能になる。
本発明の薄膜トランジスタ基板の製造方法においては、表面処理は、プラズマ処理により発生した酸素ラジカルを供給する処理であってもよい。
同構成によれば、プラズマ処理により酸素ラジカルを発生させるため、簡単な方法で酸素ラジカルを発生させることできる。
本発明の薄膜トランジスタ基板の製造方法においては、酸素ラジカルは、一酸化二窒素ガスのプラズマによる分解により発生させたものであってもよい。
同構成によれば、簡単な方法で、酸素ラジカルを発生させることが可能になる。
本発明の薄膜トランジスタ基板の製造方法においては、酸素ラジカルは、酸素ガスのプラズマによる分解により発生させたものであってもよい。
同構成によれば、簡単な方法で、酸素ラジカルを発生させることが可能になる。
本発明の薄膜トランジスタ基板の製造方法においては、半導体層形成工程後、酸化物半導体層のチャネル領域にチャネル領域を保護するチャネル保護層を形成するチャネル保護層形成工程を更に備えてもよい。
同構成によれば、酸化物半導体層上にソース電極及びドレイン電極を形成する工程において、エッチングによりパターンニングして、ソース電極、ドレイン電極を形成する際に、酸化物半導体層のチャネル領域をエッチングしないように保護することが可能になる。
本発明の薄膜トランジスタ基板の製造方法においては、酸化物半導体層が、インジウム(Ｉｎ)、ガリウム(Ｇａ)、アルミニウム（Ａｌ）、銅（Ｃｕ）、亜鉛(Ｚｎ)、マグネシウム（Ｍｇ）、及びカドミウム（Ｃｄ）からなる群より選ばれる少なくとも１種を含む金属酸化物からなってもよい。
同構成によれば、これらの材料からなる酸化物半導体層は、アモルファスであっても移動度が高いため、スイッチング素子のオン抵抗を小さくすることができる。
本発明の薄膜トランジスタ基板の製造方法においては、酸化物半導体層が、酸化インジウムガリウム亜鉛からなる酸化物半導体膜により形成されていてもよい。
同構成によれば、薄膜トランジスタにおいて、高移動度、低オフ電流という良好な特性を得ることができる。
本発明の薄膜トランジスタ基板の製造方法においては、第２ゲート絶縁層の厚みが３〜５ｎｍであってもよい。
同構成によれば、酸化シリコン膜の膜厚のバラツキに起因するＴＦＴ特性の低下という不都合を生じることなく、生産性を向上させることが可能になる。
本発明の薄膜トランジスタ基板は、本発明の薄膜トランジスタ基板の製造方法により製造されたものである。
同構成によれば、本発明の薄膜トランジスタ基板の製造方法と同じ効果を有する薄膜トランジスタ基板を得ることが可能になる。
また、本発明の薄膜トランジスタ基板は、薄膜トランジスタの閾値電圧の変動を抑制して、薄膜トランジスタの特性の低下を効果的に抑制することができ、コストアップを抑制することができるという優れた特性を備えている。従って、本発明の薄膜トランジスタ基板は、薄膜トランジスタ基板と、薄膜トランジスタ基板に対向して配置された対向基板と、薄膜トランジスタ基板及び対向基板の間に設けられた表示媒体層とを備える表示装置に好適に使用できる。また、本発明の表示装置は、表示媒体層が液晶層である表示装置に好適に使用できる。
本発明によれば、酸化物半導体層を用いた薄膜トランジスタ基板において、閾値電圧の変動を抑制して、ＴＦＴ特性の低下を効果的に抑制することができるとともに、コストアップを抑制することができる。
（第１の実施形態）
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。尚、本発明は以下の実施形態に限定されるものではない。
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。尚、本発明は以下の実施形態に限定されるものではない。
図１は、本発明の実施形態に係る薄膜トランジスタ基板を有する液晶表示装置の断面図であり、図２は、本発明の実施形態に係る薄膜トランジスタ基板の平面図である。また、図３は、本発明の実施形態に係る薄膜トランジスタ基板の画素部及び端子部を拡大した平面図であり、図４は、図３中のＡ−Ａ線に沿った薄膜トランジスタ基板の断面図である。
液晶表示装置５０は、図１に示すように、互いに対向するように設けられた表示装置用基板である薄膜トランジスタ基板２０ａ及び他の表示装置用基板である対向基板３０と、薄膜トランジスタ基板２０ａ及び対向基板３０の間に設けられた表示媒体層である液晶層４０とを備えている。また、液晶表示装置５０は、薄膜トランジスタ基板２０ａ及び対向基板３０を互いに接着するとともに、薄膜トランジスタ基板２０ａ及び対向基板３０の間に液晶層４０を封入するために枠状に設けられたシール材３２とを備えている。
また、液晶表示装置５０では、図１に示すように、シール材３２の内側の部分に画像表示を行う表示領域Ｄが規定され、薄膜トランジスタ基板２０ａの対向基板３０から突出する部分に端子領域Ｔが規定されている。
薄膜トランジスタ基板２０ａは、図２、図３及び図４に示すように、絶縁基板１０ａと、表示領域Ｄにおいて、絶縁基板１０ａ上に互いに平行に延びるように設けられた複数の走査配線１１ａと、各走査配線１１ａの間にそれぞれ設けられ、互いに平行に延びる複数の補助容量配線１１ｂとを備えている。また、薄膜トランジスタ基板２０ａは、各走査配線１１ａと直交する方向に互いに平行に延びるように設けられた複数の信号配線１６ａと、各走査配線１１ａ及び各信号配線１６ａの交差部分毎、すなわち、各画素毎にそれぞれ設けられた複数のＴＦＴ５ａと、各ＴＦＴ５ａを覆うように設けられた層間絶縁膜１７とを備えている。また、薄膜トランジスタ基板２０ａは、層間絶縁膜１７上にマトリクス状に設けられ、各ＴＦＴ５ａにそれぞれ接続された複数の画素電極１９ａと、各画素電極１９ａを覆うように設けられた配向膜（不図示）とを備えている。
走査配線１１ａは、図２及び図３に示すように、端子領域Ｔ（図１参照）のゲート端子領域Ｔｇに引き出され、そのゲート端子領域Ｔｇにおいて、ゲート端子１９ｂに接続されている。
補助容量配線１１ｂは、図３に示すように、補助容量幹線１６ｃ及び中継配線１１ｄを介して補助容量端子１９ｄに接続されている。ここで、補助容量幹線１６ｃは、ゲート絶縁層１２に形成されたコンタクトホールＣｃを介して補助容量配線１１ｂに接続されているとともに、ゲート絶縁層１２に形成されたコンタクトホールＣｄを介して中継配線１１ｄに接続されている。
信号配線１６ａは、図２及び図３に示すように、端子領域Ｔ（図１参照）のソース端子領域Ｔｓに中継配線１１ｃとして引き出され、そのソース端子領域Ｔｓにおいて、ソース端子１９ｃに接続されている。
ここで、信号配線１６ａは、図３に示すように、ゲート絶縁層１２に形成されたコンタクトホールＣｂを介して中継配線１１ｃに接続されている。
ＴＦＴ５ａは、ボトムゲート構造を有しており、図３及び図４に示すように、絶縁基板１０ａ上に設けられたゲート電極１１ａａと、ゲート電極１１ａａを覆うように設けられたゲート絶縁層１２と、ゲート絶縁層１２上でゲート電極１１ａａに重なるように島状に設けられたチャネル領域Ｃを有する酸化物半導体層１３ａとを備えている。また、ＴＦＴ５ａは、酸化物半導体層１３ａ上にゲート電極１１ａａに重なるとともにチャネル領域Ｃを挟んで互いに対峙するように設けられたソース電極１６ａａ及びドレイン電極１６ｂとを備えている。
ここで、酸化物半導体層１３ａのチャネル領域Ｃ上には、ソース電極１６ａａ及びドレイン電極１６ｂ（即ち、ＴＦＴ５ａ）を覆う層間絶縁膜１７が設けられている。
また、ゲート電極１１ａａは、図３に示すように、走査配線１１ａの側方への突出した部分である。また、ソース電極１６ａａは、図３に示すように、信号配線１６ａの側方への突出した部分であり、図４に示すように、第１導電層１４ａ及び第２導電層１５ａの積層膜により構成されている。
さらに、ドレイン電極１６ｂは、図３及び図４に示すように、第１導電層１４ｂ及び第２導電層１５ｂの積層膜により構成され、層間絶縁膜１７に形成されたコンタクトホールＣａを介して画素電極１９ａに接続されている。また、ドレイン電極１６ｂは、ゲート絶縁層１２を介して補助容量配線１１ｂと重なることにより補助容量を構成している。
また、酸化物半導体層１３ａは、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）等からなる酸化物半導体膜により形成されている。
また、本実施形態においては、図４に示すように、酸化物半導体層１３ａのチャネル領域Ｃに、当該チャネル領域Ｃを保護するためのチャネル保護層（エッチングストッパ層）２５が設けられている。このチャネル保護層２５を設けることにより、後述するソースドレイン形成工程において、エッチングによりパターンニングして、ソース電極１６ａａ、ドレイン電極１６ｂを形成する際に、酸化物半導体層１３ａのチャネル領域Ｃをエッチングしないように保護することが可能になる。
対向基板３０は、後述する図７（ｃ）に示すように、絶縁基板１０ｂと、絶縁基板１０ｂ上に格子状に設けられたブラックマトリクス２１並びにブラックマトリクス２１の各格子間にそれぞれ設けられた赤色層、緑色層及び青色層などの着色層２２を有するカラーフィルター層とを備えている。また、対向基板３０は、そのカラーフィルター層を覆うように設けられた共通電極２３と、共通電極２３上に設けられたフォトスペーサ２４と、共通電極２３を覆うように設けられた配向膜（不図示）とを備えている。
液晶層４０は、例えば、電気光学特性を有するネマチックの液晶材料などにより構成されている。
上記構成の液晶表示装置５０では、各画素において、ゲートドライバ（不図示）からゲート信号が走査配線１１ａを介してゲート電極１１ａａに送られて、ＴＦＴ５ａがオン状態になったときに、ソースドライバ（不図示）からソース信号が信号配線１６ａを介してソース電極１６ａａに送られて、半導体層１３ａ及びドレイン電極１６ｂを介して、画素電極１９ａに所定の電荷が書き込まれる。
この際、薄膜トランジスタ基板２０ａの各画素電極１９ａと対向基板３０の共通電極２３との間において電位差が生じ、液晶層４０、すなわち、各画素の液晶容量、及びその液晶容量に並列に接続された補助容量に所定の電圧が印加される。
そして、液晶表示装置５０では、各画素において、液晶層４０に印加する電圧の大きさによって液晶層４０の配向状態を変えることにより、液晶層４０の光透過率を調整して画像が表示される。
また、本実施形態においては、図４に示すように、ゲート絶縁層１２は、絶縁基板１０ａ上にゲート電極１１ａａを覆うように設けられた第１ゲート絶縁層１２ａと、第１ゲート絶縁層１２ａ上に設けられ、酸化物半導体層１３ａと接する第２ゲート絶縁層１２ｂとにより構成されている。
第１ゲート絶縁層１２ａは、窒化シリコン膜（ＳｉＮｘ）により形成されており、第２ゲート絶縁層１２ｂは、酸化シリコン膜（ＳｉＯｘ）により形成されている。そして、本実施形態においては、第２ゲート絶縁層１２ｂは、窒化シリコンからなる第１ゲート絶縁層１２ａの表面に対してプラズマ処理を施すことにより形成される構成となっている。
次に、本実施形態の液晶表示装置５０の製造方法の一例について、図５〜図７を用いて説明する。図５、図６は、ＴＦＴ及び薄膜トランジスタ基板の製造工程を断面で示す説明図であり、図７は、対向基板の製造工程を断面で示す説明図である。なお、本実施形態の製造方法は、薄膜トランジスタ基板作製工程、対向基板作製工程及び液晶注入工程を備える。
まず、ＴＦＴ及び薄膜トランジスタ基板作製工程について説明する。
＜ゲート電極形成工程＞
まず、ガラス基板、シリコン基板、耐熱性を有するプラスチック基板などの絶縁基板１０ａの基板全体に、スパッタリング法により、例えば、モリブテン膜（厚さ１５０ｎｍ程度）などを成膜した後に、そのモリブテン膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図３、図５（ａ）に示すように、走査配線１１ａ、ゲート電極１１ａａ、補助容量配線１１ｂ、並びに中継配線１１ｃ，１１ｄを形成する。
まず、ガラス基板、シリコン基板、耐熱性を有するプラスチック基板などの絶縁基板１０ａの基板全体に、スパッタリング法により、例えば、モリブテン膜（厚さ１５０ｎｍ程度）などを成膜した後に、そのモリブテン膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図３、図５（ａ）に示すように、走査配線１１ａ、ゲート電極１１ａａ、補助容量配線１１ｂ、並びに中継配線１１ｃ，１１ｄを形成する。
なお、本実施形態では、ゲート電極１１ａａを構成する金属膜として、単層構造のモリブテン膜を例示したが、例えば、アルミニウム膜、タングステン膜、タンタル膜、クロム膜、チタン膜、銅膜等の金属膜、または、これらの合金膜や金属窒化物による膜によりゲート電極１１ａａを、５０ｎｍ〜５００ｎｍの厚さで形成する構成としても良い。
また、上記プラスチック基板を形成する材料としては、例えば、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリエーテルサルフォン樹脂、アクリル樹脂、及びポリイミド樹脂を使用することができる。
＜ゲート絶縁層形成工程＞
まず、走査配線１１ａ、ゲート電極１１ａａ、補助容量配線１１ｂ、並びに中継配線１１ｃ，１１ｄが形成された基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜（厚さ２００ｎｍ〜５００ｎｍ程度）を成膜して、図５（ｂ）に示すように、ゲート電極１１ａａ、及び補助容量配線１１ｂを覆うように第１ゲート絶縁層１２ａを形成する。
まず、走査配線１１ａ、ゲート電極１１ａａ、補助容量配線１１ｂ、並びに中継配線１１ｃ，１１ｄが形成された基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜（厚さ２００ｎｍ〜５００ｎｍ程度）を成膜して、図５（ｂ）に示すように、ゲート電極１１ａａ、及び補助容量配線１１ｂを覆うように第１ゲート絶縁層１２ａを形成する。
次いで、窒化シリコンからなる第１ゲート絶縁層１２ａの表面に対してプラズマ処理により発生した酸素ラジカル（Ｏ２ −）を供給して表面処理を行うことにより、図５（ｃ）に示すように、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成する。
図８は、本発明の実施形態に係るプラズマ装置の全体構成を示す断面図である。
プラズマ装置３３は、図８に示すように、プラズマ発生室（真空容器）３４と、プラズマ発生室３４の内部に設けられたプラズマ放電発生部３５とを備えている。そして、プラズマ装置３３は、図５（ｂ）に示す被処理基板２６の第１ゲート絶縁層１２ａの表面に酸素ラジカルを供給することにより、第１ゲート絶縁層１２ａの一部を酸化シリコンに変えて、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成するように構成されている。
プラズマ放電発生部３５は、図８に示すように、プラズマ発生室３４内で上下方向に互いに対向するように配置されたカソード電極（電源電極）３７とアノード電極（接地電極）３６とからなる一対の電極を有している。なお、アノード電極３６とカソード電極３７は、プラズマ発生室３４において、電気的に絶縁され、互いに平行となるように設置されている。
また、プラズマ発生室３４の外部には、図８に示すように、プラズマ放電発生部３５に電力を供給する高周波電源４２と、原料ガス４１をプラズマ発生室３４内に供給するガス供給部４３と、プラズマ発生室３４内のガスを排出するガス排出部３８とが設けられている。また、プラズマ発生室３４には、アノード電極３６とカソード電極３７との間に、原料ガス４１を導入するためのガス供給管３９が形成されている。
そして、アノード電極３６とカソード電極３７との間にプラズマ２７を発生させ、発生したプラズマ２７により、アノード電極３６とカソード電極３７との間において、原料ガス（本実施形態においては、一酸化二窒素ガス）４１の解離が促進されることにより、ラジカル（酸素ラジカル）が生成される。
即ち、本実施形態においては、原料ガス４１のプラズマによる分解により酸素ラジカルを発生させる構成としている。
そして、このように生成された酸素ラジカルを被処理基板２６に形成された第１ゲート絶縁層１２ａの表面にまで拡散させて、第１ゲート絶縁層１２ａの一部を酸化シリコンに変えて、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成するように構成されている。
より具体的には、アノード電極３６上に被処理基板２６を装着して真空ポンプ等でプラズマ発生室３４の内部を減圧にした状態で、ガス供給部４３から原料ガス４１をプラズマ発生室３４に導入し、原料ガス４１の導入とともに高周波電源４２を駆動させてアノード電極３６とカソード電極３７との間に高周波電圧を印加することにより、発生した電界による気体の絶縁破壊によってグロー放電現象として原料ガス４１のプラズマ状態を生じさせる。これにより、カソード電極３７の近傍において比較的強い電界が形成されるカソードシース部や、その付近において、原料ガス４１の解離が促進されて酸素ラジカルが生成される。そして、このように生成された酸素ラジカルが、被処理基板２６にまで拡散し、被処理基板２６に形成された第１ゲート絶縁層１２ａの表面に供給されることにより、第１ゲート絶縁層１２ａの一部を酸化シリコンに変えて、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成するように構成されている。
なお、本実施形態においては、このプラズマ装置３３は、上述のプラズマＣＶＤ法により窒化シリコン膜を成膜して、第１ゲート絶縁層１２ａを形成する際にも使用されるものである。従って、プラズマ装置３３に供給する原料ガスを変更することにより、第２ゲート絶縁層１２ｂを形成することができるため、第２ゲート絶縁層１２ｂを形成するために、別個の装置を設ける必要がなく、コストアップを抑制することが可能になる。
図９は、一酸化二窒素を原料ガスとして使用し、第１ゲート絶縁層１２ａの表面に対して常圧プラズマにより発生した酸素ラジカルを供給して表面処理を行い、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成した場合の処理時間と酸化シリコン膜の膜厚との関係を示す図である。
図９に示すように、処理時間が長くなるにつれて、形成される酸化シリコン膜の膜厚も大きくなるが、３〜５ｎｍの厚みを有する酸化シリコン膜を形成するためには、比較的短時間（４０〜１８０秒）の処理を行えば良いことが判る。なお、このように処理時間が短い場合、単位時間当たりに処理できる基板の数を増加させることができるため、生産性が向上するとともに、製造コストを抑制することができる。
また、本実施形態においては、酸化シリコン膜（第２ゲート絶縁層１２ｂ）の厚みが３〜５ｎｍであることが好ましい。これは、厚みが３ｎｍ未満の場合は、酸化シリコン膜の膜厚にバラツキが生じ、ＴＦＴ特性の低下を効果的に抑制することが困難になるという不都合が生じる場合があるためである。また、厚みが５ｎｍよりも大きい場合は、処理時間が長くなるという不都合が生じる場合があるためである。
即ち、上記従来技術の薄膜トランジスタ基板においては、スパッタリング法により、５０〜５０００Åの厚みを有する界面安定化層を成膜する構成であるが、界面安定化層の厚みが５０〜１００Åと薄い場合は、界面安定化層の膜厚が不均一になり、ＴＦＴ特性の低下を良好に抑制することが困難になるという問題があった。
一方、本実施形態においては、酸化シリコン膜の厚みを３〜５ｎｍに設定することにより、酸化シリコン膜の膜厚のバラツキに起因するＴＦＴ特性の低下という不都合を生じることなく、生産性を向上させることが可能になる。
＜半導体層形成工程＞
その後、スパッタリング法により、例えば、酸化インジウムガリウム亜鉛からなる酸化物半導体膜（厚さ３０ｎｍ〜１００ｎｍ程度）を成膜し、その後、その酸化物半導体膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図５（ｄ）に示すように、第２ゲート絶縁層１２ｂ上に酸化物半導体層１３ａを形成する。
その後、スパッタリング法により、例えば、酸化インジウムガリウム亜鉛からなる酸化物半導体膜（厚さ３０ｎｍ〜１００ｎｍ程度）を成膜し、その後、その酸化物半導体膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図５（ｄ）に示すように、第２ゲート絶縁層１２ｂ上に酸化物半導体層１３ａを形成する。
この際、本実施形態においては、第２ゲート絶縁層１２ｂが、酸化シリコン膜により形成されているため、窒化シリコン膜からなるゲート絶縁層上に酸化物半導体層を設ける場合と異なり、酸化物半導体層と酸化シリコン膜との界面における不純物準位や固定電荷の形成を防止することが可能になる。従って、ＴＦＴ５ａの閾値電圧の変動を抑制して、ＴＦＴ５ａの特性の低下を効果的に抑制することが可能になる。
＜チャネル保護層形成工程＞
次いで、酸化物半導体層１３ａが形成された基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などを成膜する。その後、レジストをマスクとしてフォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、図５（ｅ）に示すように、酸化物半導体層１３ａのチャネル領域Ｃに当該チェネル領域Ｃを保護するためのチャネル保護層（エッチングストッパ層）２５を厚さ５０〜１００ｎｍ程度に形成する。
次いで、酸化物半導体層１３ａが形成された基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などを成膜する。その後、レジストをマスクとしてフォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、図５（ｅ）に示すように、酸化物半導体層１３ａのチャネル領域Ｃに当該チェネル領域Ｃを保護するためのチャネル保護層（エッチングストッパ層）２５を厚さ５０〜１００ｎｍ程度に形成する。
＜ソースドレイン形成工程＞
さらに、酸化物半導体層１３ａが形成された基板全体に、スパッタリング法により、例えば、チタン膜（厚さ３０ｎｍ〜１５０ｎｍ）及び銅膜（厚さ５０ｎｍ〜４００ｎｍ程度）などを順に成膜する。その後、その銅膜に対してフォトリソグラフィ及びウエットエッチングを行うとともに、そのチタン膜に対してドライエッチング、並びにレジストの剥離洗浄を行うことにより、図５（ｆ）に示すように、信号配線１６ａ（図３参照）、ソース電極１６ａａ、ドレイン電極１６ｂ及び補助容量幹線１６ｃ（図３参照）を形成するとともに、半導体層１３ａのチャネル領域Ｃを露出させる。
さらに、酸化物半導体層１３ａが形成された基板全体に、スパッタリング法により、例えば、チタン膜（厚さ３０ｎｍ〜１５０ｎｍ）及び銅膜（厚さ５０ｎｍ〜４００ｎｍ程度）などを順に成膜する。その後、その銅膜に対してフォトリソグラフィ及びウエットエッチングを行うとともに、そのチタン膜に対してドライエッチング、並びにレジストの剥離洗浄を行うことにより、図５（ｆ）に示すように、信号配線１６ａ（図３参照）、ソース電極１６ａａ、ドレイン電極１６ｂ及び補助容量幹線１６ｃ（図３参照）を形成するとともに、半導体層１３ａのチャネル領域Ｃを露出させる。
即ち、本工程では、半導体層形成工程で形成された酸化物半導体層１３ａ上に、ドライエッチングによりソース電極１６ａａ及びドレイン電極１６ｂを形成し、酸化物半導体層１３ａのチャネル領域Ｃを露出させる。
なお、本実施形態では、ソース電極１６ａａ及びドレイン電極１６ｂを構成する金属膜として、積層構造のチタン膜及び銅膜を例示したが、例えば、アルミニウム膜、タングステン膜、タンタル膜、クロム膜等の金属膜、または、これらの合金膜や金属窒化物による膜によりソース電極１６ａａ及びドレイン電極１６ｂを形成する構成としても良い。
また、エッチング加工としては、上述のドライエッチングまたはウェットエッチングのどちらを使用しても良いが、大面積基板を処理する場合は、ドライエッチングを使用する方が好ましい。エッチングガスとしては、ＣＦ４、ＮＦ３、ＳＦ６、ＣＨＦ３等のフッ素系ガス、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４、ＣＣｌ４等の塩素系ガス、酸素系ガス等を使用することができ、ヘリウムやアルゴン等の不活性ガスを添加する構成としても良い。
＜層間絶縁膜形成工程＞
次いで、ソース電極１６ａａ及びドレイン電極１６ｂが形成された（即ち、ＴＦＴ５ａが形成された）基板の全体に、プラズマＣＶＤ法により、例えば、酸化シリコン膜を成膜し、図６（ａ）に示すように、ＴＦＴ５ａを覆う（即ち、酸化物半導体層１３ａ、ソース電極１６ａａ及びドレイン電極１６ｂを覆う）層間絶縁膜１７を厚さ４００ｎｍ程度に形成する。
次いで、ソース電極１６ａａ及びドレイン電極１６ｂが形成された（即ち、ＴＦＴ５ａが形成された）基板の全体に、プラズマＣＶＤ法により、例えば、酸化シリコン膜を成膜し、図６（ａ）に示すように、ＴＦＴ５ａを覆う（即ち、酸化物半導体層１３ａ、ソース電極１６ａａ及びドレイン電極１６ｂを覆う）層間絶縁膜１７を厚さ４００ｎｍ程度に形成する。
＜開口部形成工程＞
次いで、層間絶縁膜１７に対して、露光及び現像を行うことにより、図６（ｂ）に示すように、層間絶縁膜１７に、ドレイン電極１６ｂに達するコンタクトホールＣａを形成する。
次いで、層間絶縁膜１７に対して、露光及び現像を行うことにより、図６（ｂ）に示すように、層間絶縁膜１７に、ドレイン電極１６ｂに達するコンタクトホールＣａを形成する。
＜画素電極形成工程＞
最後に、層間絶縁膜１７が形成された基板全体に、スパッタリング法により、例えば、インジウム錫酸化物からなるＩＴＯ膜（厚さ５０ｎｍ〜２００ｎｍ程度）などの透明導電膜を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図４に示すように、画素電極１９ａ、ゲート端子１９ｂ、ソース端子１９ｃ及び補助容量端子１９ｄ（図３参照）を形成する。
最後に、層間絶縁膜１７が形成された基板全体に、スパッタリング法により、例えば、インジウム錫酸化物からなるＩＴＯ膜（厚さ５０ｎｍ〜２００ｎｍ程度）などの透明導電膜を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図４に示すように、画素電極１９ａ、ゲート端子１９ｂ、ソース端子１９ｃ及び補助容量端子１９ｄ（図３参照）を形成する。
この際、図４に示すように、画素電極１９ａは、コンタクトホールＣａの表面を覆うように、層間絶縁膜１７の表面上に形成される。
なお、画素電極１９ａは、透過型の液晶表示装置５０を形成する場合は、酸化タングステンを含むインジウム酸化物やインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物やインジウム錫酸化物等を使用することができる。また、上述のインジウム錫酸化物（ＩＴＯ）以外に、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を含有するインジウム錫酸化物（ＩＴＳＯ）等を使用することもできる。
また、反射型の液晶表示装置５０を形成する場合は、反射性を有する金属薄膜として、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、及びこれらの合金からなる導電膜を使用し、この金属薄膜を画素電極１９ａとして使用する構成とすることができる。
以上のようにして、図４に示す薄膜トランジスタ基板２０ａを作製することができる。
＜対向基板作製工程＞
まず、ガラス基板などの絶縁基板１０ｂの基板全体に、スピンコート法又はスリットコート法により、例えば、黒色に着色された感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図７（ａ）に示すように、ブラックマトリクス２１を厚さ１．０μｍ程度に形成する。
まず、ガラス基板などの絶縁基板１０ｂの基板全体に、スピンコート法又はスリットコート法により、例えば、黒色に着色された感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図７（ａ）に示すように、ブラックマトリクス２１を厚さ１．０μｍ程度に形成する。
次いで、ブラックマトリクス２１が形成された基板全体に、スピンコート法又はスリットコート法により、例えば、赤色、緑色又は青色に着色された感光性樹脂を塗布する。その後、その塗布膜を露光及び現像することにより、図７（ａ）に示すように、選択した色の着色層２２（例えば、赤色層）を厚さ２．０μｍ程度に形成する。そして、他の２色についても同様な工程を繰り返して、他の２色の着色層２２（例えば、緑色層及び青色層）を厚さ２．０μｍ程度に形成する。
さらに、各色の着色層２２が形成された基板上に、スパッタリング法により、例えば、ＩＴＯ膜などの透明導電膜を堆積することにより、図７（ｂ）に示すように、共通電極２３を厚さ５０ｎｍ〜２００ｎｍ程度に形成する。
最後に、共通電極２３が形成された基板全体に、スピンコート法又はスリットコート法により、感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図７（ｃ）に示すように、フォトスペーサ２４を厚さ４μｍ程度に形成する。
以上のようにして、対向基板３０を作製することができる。
＜液晶注入工程＞
まず、上記薄膜トランジスタ基板作製工程で作製された薄膜トランジスタ基板２０ａ、及び上記対向基板作製工程で作製された対向基板３０の各表面に、印刷法によりポリイミドの樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜を形成する。
まず、上記薄膜トランジスタ基板作製工程で作製された薄膜トランジスタ基板２０ａ、及び上記対向基板作製工程で作製された対向基板３０の各表面に、印刷法によりポリイミドの樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜を形成する。
次いで、例えば、上記配向膜が形成された対向基板３０の表面に、ＵＶ（ultraviolet）硬化及び熱硬化併用型樹脂などからなるシール材を枠状に印刷した後に、シール材の内側に液晶材料を滴下する。
さらに、上記液晶材料が滴下された対向基板３０と、上記配向膜が形成された薄膜トランジスタ基板２０ａとを、減圧下で貼り合わせた後に、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。
そして、上記貼合体において挟持されたシール材にＵＶ光を照射した後に、その貼合体を加熱することによりシールを硬化させる。
最後に、上記シール材を硬化させた貼合体を、例えば、ダイシングにより分断することにより、その不要な部分を除去する。
以上のようにして、本実施形態の液晶表示装置５０を製造することができる。
図１０は、本発明の実施形態に係る薄膜トランジスタにおけるドレイン・ソース電流（Ｉｄｓ）とゲート電圧（Ｖｇ）との関係を示すＩｄｓ−Ｖｇ特性図である。また、図１１は、本発明の実施形態に係る薄膜トランジスタのストレス評価試験結果を示す図である。
なお、図１０においては、ゲート電圧（Ｖｇ）を−２０〜３０Ｖの範囲で変化させ、ドレインとソースとの間の電位差（Ｖｄｓ）を１０Ｖに設定して測定を行った。また、図１１においては、基板温度を６０℃、ソース電圧及びドレイン電圧を０Ｖに設定した状態で、ゲート電圧（Ｖｇ）を＋３０Ｖ、または−３０Ｖに変化させて測定を行った。
図１０に示すように、窒化シリコン膜により形成された第１ゲート絶縁層１２ａと酸化シリコン膜により形成された第２ゲート絶縁層１２ｂとにより構成されたゲート絶縁層１２を使用した場合、酸化シリコン膜により形成されたゲート絶縁層を使用した場合と同様に、窒化シリコン膜により形成されたゲート絶縁層を使用する場合に比し、閾値電圧が低く、オン電流（例えば、Ｖｇ＝２０Ｖでのドレイン電流）が高く、Ｓ値（Ｖｇ＜Ｖｔｈ領域において、ドレイン電流が１桁増加するＶｇの値であって、ΔＶｇ／Δｌｏｇ（Ｉｄ）[単位：Ｖ／decade]により計算される値）が小さく、また、ヒステリシスも小さいことが判る。従って、本発明のゲート絶縁層１２を使用することにより、ＴＦＴ５ａの特性が良好になることが判る。
また、図１１に示すように、窒化シリコン膜により形成された第１ゲート絶縁層１２ａと酸化シリコン膜により形成された第２ゲート絶縁層１２ｂとにより構成されたゲート絶縁層１２を使用した場合、酸化シリコン膜により形成されたゲート絶縁層を使用した場合と同様に、窒化シリコン膜により形成されたゲート絶縁層を使用する場合に比し、閾値電圧の変化量（ΔＶth）が小さく、ＴＦＴ５ａの信頼性が良好になることが判る。
以上に説明した本実施形態によれば、以下の効果を得ることができる。
（１）本実施形態においては、ゲート電極１１ａａを覆うように窒化シリコン膜からなる第１ゲート絶縁層１２ａを形成した後、第１ゲート絶縁層１２ａの表面に対して酸素ラジカルを供給して表面処理を行い、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成することにより、第１ゲート絶縁層１２ａと第２ゲート絶縁層１２ｂとにより構成されたゲート絶縁層１２を形成する構成としている。また、第２ゲート絶縁層１２ｂ上に酸化物半導体層１３ａを形成する構成としている。従って、酸化物半導体層１３ａと酸化シリコン膜からなる第２ゲート絶縁層１２ｂとの界面における不純物準位や固定電荷の形成を防止することが可能になるため、ＴＦＴ５ａの閾値電圧の変動を抑制して、ＴＦＴ５ａの特性の低下を効果的に抑制することが可能になる。
（２）また、酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成するために、別個の成膜装置を設ける必要がないため、コストアップを抑制することが可能になる。
（３）本実施形態においては、第１ゲート絶縁層１２ａの表面処理を行う際に、プラズマ処理により発生した酸素ラジカルを供給する構成としている。従って、プラズマ処理により酸素ラジカルを発生させるため、簡単な方法で酸素ラジカルを発生させることできる。
（４）本実施形態においては、一酸化二窒素ガスのプラズマによる分解により酸素ラジカルを発生させる構成としている。従って、簡単な方法で、酸素ラジカルを発生させることが可能になる。
（５）本実施形態においては、酸化物半導体層１３ａを形成した後、酸化物半導体層１３ａのチャネル領域Ｃにチャネル領域Ｃを保護するチャネル保護層２５を形成する構成としている。従って、ソース電極１６ａａ及びドレイン電極１６ｂを形成する工程において、エッチングによりパターンニングして、ソース電極１６ａａ、ドレイン電極１６ｂを形成する際に、酸化物半導体層１３ａのチャネル領域Ｃをエッチングしないように保護することが可能になる。
（６）本実施形態においては、酸化物半導体層が、酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなる酸化物半導体膜により形成される構成としている。従って、ＴＦＴ５ａにおいて、高移動度、低オフ電流という良好な特性を得ることができる。
なお、上記実施形態は以下のように変更しても良い。
上記実施形態においては、プラズマの原料ガスとして一酸化二窒素を使用する構成としたが、一酸化二窒素の代わりに、酸素ガスを使用する構成としてもよい。この場合も、上述の実施形態の場合と同様に、原料ガスである酸素ガスのプラズマ状態が生じ、これにより、酸素ガスの解離が促進されて高密度のラジカル（酸素ラジカル）が原料ガス中に生成される。そして、酸素ラジカルを含む原料ガスを被処理基板２６に形成された第１ゲート絶縁層１２ａの表面に供給することにより、第１ゲート絶縁層１２ａの一部を酸化シリコンに変えて、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成することができる。
また、上述の一酸化二窒素を使用する場合と同様に、簡単な方法で、酸素ラジカルを発生させることが可能になる。
また、上記実施形態においては、チャネル保護層２５を設ける構成としたが、図１２に示すように、薄膜トランジスタ基板２０ａにおいて、当該チャネル保護層２５を設けないチャネルエッチ構造を採用する構成としてもよい。
また、上記実施形態においては、酸化物半導体層１３ａとして、酸化インジウムガリウム亜鉛（ＩＧＺＯ）等からなる酸化物半導体膜を使用したが、酸化物半導体層１３ａはこれに限定されず、インジウム(Ｉｎ)、ガリウム(Ｇａ)、アルミニウム（Ａｌ）、銅（Ｃｕ）、亜鉛(Ｚｎ)、マグネシウム（Ｍｇ）、カドミウム（Ｃｄ）のうち少なくとも１種を含む金属酸化物からなる材料を用いても良い。これらの材料からなる酸化物半導体層１３ａは、アモルファスであっても移動度が高いため、スイッチング素子のオン抵抗を小さくすることができる。従って、データ読み出し時の出力電圧の差が大きくなり、Ｓ／Ｎ比を向上させることができる。例えば、ＩＧＺＯ（Ｉｎ-Ｇａ-Ｚｎ-Ｏ）の他に、ＩｎＧａＯ３（ＺｎＯ）５、ＭｇｘＺｎ１−ｘＯ、ＣｄｘＺｎ１−ｘＯ、ＣｄＯ等の酸化物半導体膜を挙げることができる。
また、１族元素、１３族元素、１４族元素、１５族元素、または１７族元素のうち１種、または複数種の不純物元素が添加されたＺｎＯの非晶質状態、多結晶状態、または非晶質状態と多結晶状態が混在する微結晶状態のもの、あるいは上記不純物が添加されていないものを使用することもできる。
また、上記実施形態においては、表示装置として液晶表示装置に係るものについて示したが、表示装置は、有機ＥＬ（organic electro luminescence）、電気泳動（electrophoretic）、ＰＤ（plasma display；プラズマディスプレイ）、ＰＡＬＣ（plasma addressed liquid crystal display；プラズマアドレス液晶ディスプレイ）、無機ＥＬ（inorganic electro luminescence）、ＦＥＤ（field emission display；電界放出ディスプレイ）、又はＳＥＤ（surface-conduction electron-emitter display；表面電界ディスプレイ）等に係る表示装置であってもよい。
本発明の活用例としては、酸化物半導体の半導体層を用いた薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板、表示装置が挙げられる。
５ａ 薄膜トランジスタ
１０ａ 絶縁基板
１１ａａ ゲート電極
１２ ゲート絶縁層
１２ａ 第１ゲート絶縁層
１２ｂ 第２ゲート絶縁層
１３ａ 酸化物半導体層
１６ａａ ソース電極
１６ｂ ドレイン電極
１７ 層間絶縁膜
１８ 平坦化膜
１９ａ 画素電極
２０ａ 薄膜トランジスタ基板
２５ チャネル保護層
２６ 被処理基板
３０ 対向基板
３１ プラズマ装置
３３ プラズマ発生ユニット（プラズマ発生手段）
４０ 液晶層（表示媒体層）
４１ 原料ガス（酸素ガス）
５０ 液晶表示装置
Ｃ チャネル領域
Ｃａ 開口部
１０ａ 絶縁基板
１１ａａ ゲート電極
１２ ゲート絶縁層
１２ａ 第１ゲート絶縁層
１２ｂ 第２ゲート絶縁層
１３ａ 酸化物半導体層
１６ａａ ソース電極
１６ｂ ドレイン電極
１７ 層間絶縁膜
１８ 平坦化膜
１９ａ 画素電極
２０ａ 薄膜トランジスタ基板
２５ チャネル保護層
２６ 被処理基板
３０ 対向基板
３１ プラズマ装置
３３ プラズマ発生ユニット（プラズマ発生手段）
４０ 液晶層（表示媒体層）
４１ 原料ガス（酸素ガス）
５０ 液晶表示装置
Ｃ チャネル領域
Ｃａ 開口部
本発明は、薄膜トランジスタに関し、特に、酸化物半導体の半導体層を用いた薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板、表示装置に関する。
アクティブマトリクス基板では、画像の最小単位である各画素毎に、スイッチング素子として、例えば、薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」とも称する）が設けられている。
一般的なボトムゲート型のＴＦＴは、例えば、絶縁基板上に設けられたゲート電極と、ゲート電極を覆うように設けられたゲート絶縁層と、ゲート絶縁層上にゲート電極に重なるように島状に設けられた半導体層と、半導体層上に互いに対峙するように設けられたソース電極及びドレイン電極とを備えている。
また、近年、アクティブマトリクス基板では、画像の最小単位である各画素のスイッチング素子として、アモルファスシリコンの半導体層を用いた従来の薄膜トランジスタに代わって、移動度に優れた酸化物半導体の半導体層（以下、「酸化物半導体層」とも称する。）を用いたＴＦＴが提案されている。
この酸化物半導体層を用いたＴＦＴでは、一般に、ゲート絶縁層として、ＣＶＤ法で成膜される窒化シリコン膜が使用されている。しかし、ゲート絶縁層に窒化シリコン膜を使用すると、ゲート絶縁層上に設けられた酸化物半導体層と窒化シリコン膜との界面に、不純物準位や固定電荷が形成されやすいため、ＴＦＴの閾値電圧に変動が生じ、結果として、ＴＦＴ特性が低下するという問題があった。
そこで、酸化物半導体層とゲート絶縁層との界面特性を向上させるための薄膜トランジスタ基板が提案されている。より具体的には、酸化物半導体層とゲート絶縁層との間に、３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる界面安定化層を設けた薄膜トランジスタ基板が開示されている。そして、このような界面安定化層を設けることにより、酸化物半導体層の界面特性を向上することができると記載されている（例えば、特許文献１参照）。
しかし、上記特許文献１に記載の薄膜トランジスタ基板では、界面安定化層を形成するための成膜装置が別個に必要となるため、コストアップになるという問題があった。
また、酸化物半導体層を使用する場合、窒化シリコン膜の代わりに、酸化物半導体層との界面において、窒化シリコン膜に比し不純物準位や固定電荷といった電荷トラップが形成され難いと考えられる酸化シリコン膜を使用することも考えられる。
しかし、アモルファスシリコンを用いた従来の薄膜トランジスタ基板の製造工程においては、酸化シリコン膜を成膜するための成膜装置が設けられていないため、酸化物半導体層を用いた薄膜トランジスタ基板を製造する際に、酸化シリコン膜を形成するための別個の成膜装置を設ける必要があり、コストアップになるという問題があった。
そこで、本発明は上述の問題に鑑みてなされたものであり、酸化物半導体層を用いた薄膜トランジスタ基板において、閾値電圧の変動を抑制して、ＴＦＴ特性の低下を効果的に抑制することができるとともに、コストアップを抑制することができる薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板、表示装置を提供することを目的とする。
上記目的を達成するために、本発明の薄膜トランジスタ基板の製造方法は、絶縁基板と、絶縁基板に設けられたゲート電極と、ゲート電極を覆うように設けられたゲート絶縁層と、ゲート絶縁層上に設けられ、ゲート電極に重なるように設けられたチャネル領域を有する酸化物半導体層とを備えた薄膜トランジスタ基板の製造方法あって、絶縁基板上にゲート電極を形成するゲート電極形成工程と、ゲート電極を覆うように窒化シリコン膜からなる第１ゲート絶縁層を形成した後、第１ゲート絶縁層の表面に対して酸素ラジカルを供給して表面処理を行い、第１ゲート絶縁層上に酸化シリコン膜からなり、厚みが３〜５ｎｍである第２ゲート絶縁層を形成することにより、第１ゲート絶縁層と第２ゲート絶縁層とにより構成されたゲート絶縁層を形成するゲート絶縁層形成工程と、第２ゲート絶縁層上に酸化物半導体層を形成する半導体層形成工程とを少なくとも備えることを特徴とする。
同構成によれば、酸化物半導体層と酸化シリコン膜からなる第２ゲート絶縁層との界面における不純物準位や固定電荷の形成を防止することが可能になる。その結果、薄膜トランジスタの閾値電圧の変動を抑制して、薄膜トランジスタの特性の低下を効果的に抑制することが可能になる。
また、例えば、プラズマ装置により、第１ゲート絶縁層を形成する場合、第１ゲート絶縁層を形成する際に使用するプラズマ装置に供給する原料ガスを変更することにより、第２ゲート絶縁層を形成することができるため、酸化シリコン膜からなる第２ゲート絶縁層を形成するために、別個の成膜装置を設ける必要がなく、コストアップを抑制することが可能になる。
また、第２ゲート絶縁層の厚みが３〜５ｎｍであるため、酸化シリコン膜の膜厚のバラツキに起因するＴＦＴ特性の低下という不都合を生じることなく、生産性を向上させることが可能になる。
本発明の薄膜トランジスタ基板の製造方法においては、表面処理は、プラズマ処理により発生した酸素ラジカルを供給する処理であってもよい。
同構成によれば、プラズマ処理により酸素ラジカルを発生させるため、簡単な方法で酸素ラジカルを発生させることできる。
本発明の薄膜トランジスタ基板の製造方法においては、酸素ラジカルは、一酸化二窒素ガスのプラズマによる分解により発生させたものであってもよい。
同構成によれば、簡単な方法で、酸素ラジカルを発生させることが可能になる。
本発明の薄膜トランジスタ基板の製造方法においては、表面処理の時間が４０秒〜１８０秒であってもよい。
同構成によれば、単位時間当たりに処理できる基板の数を増加させることができるため、生産性が向上するとともに、製造コストを抑制することができる。
本発明の薄膜トランジスタ基板の製造方法においては、酸素ラジカルは、酸素ガスのプラズマによる分解により発生させたものであってもよい。
同構成によれば、簡単な方法で、酸素ラジカルを発生させることが可能になる。
本発明の薄膜トランジスタ基板の製造方法においては、半導体層形成工程後、酸化物半導体層のチャネル領域にチャネル領域を保護するチャネル保護層を形成するチャネル保護層形成工程を更に備えてもよい。
同構成によれば、酸化物半導体層上にソース電極及びドレイン電極を形成する工程において、エッチングによりパターンニングして、ソース電極、ドレイン電極を形成する際に、酸化物半導体層のチャネル領域をエッチングしないように保護することが可能になる。
本発明の薄膜トランジスタ基板の製造方法においては、酸化物半導体層が、インジウム(Ｉｎ)、ガリウム(Ｇａ)、アルミニウム（Ａｌ）、銅（Ｃｕ）、亜鉛(Ｚｎ)、マグネシウム（Ｍｇ）、及びカドミウム（Ｃｄ）からなる群より選ばれる少なくとも１種を含む金属酸化物からなってもよい。
同構成によれば、これらの材料からなる酸化物半導体層は、アモルファスであっても移動度が高いため、スイッチング素子のオン抵抗を小さくすることができる。
本発明の薄膜トランジスタ基板の製造方法においては、酸化物半導体層が、酸化インジウムガリウム亜鉛からなる酸化物半導体膜により形成されていてもよい。
同構成によれば、薄膜トランジスタにおいて、高移動度、低オフ電流という良好な特性を得ることができる。
本発明の薄膜トランジスタ基板は、本発明の薄膜トランジスタ基板の製造方法により製造されたものである。
同構成によれば、本発明の薄膜トランジスタ基板の製造方法と同じ効果を有する薄膜トランジスタ基板を得ることが可能になる。
また、本発明の薄膜トランジスタ基板は、薄膜トランジスタの閾値電圧の変動を抑制して、薄膜トランジスタの特性の低下を効果的に抑制することができ、コストアップを抑制することができるという優れた特性を備えている。従って、本発明の薄膜トランジスタ基板は、薄膜トランジスタ基板と、薄膜トランジスタ基板に対向して配置された対向基板と、薄膜トランジスタ基板及び対向基板の間に設けられた表示媒体層とを備える表示装置に好適に使用できる。また、本発明の表示装置は、表示媒体層が液晶層である表示装置に好適に使用できる。
本発明によれば、酸化物半導体層を用いた薄膜トランジスタ基板において、閾値電圧の変動を抑制して、ＴＦＴ特性の低下を効果的に抑制することができるとともに、コストアップを抑制することができる。
（第１の実施形態）
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。尚、本発明は以下の実施形態に限定されるものではない。
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。尚、本発明は以下の実施形態に限定されるものではない。
図１は、本発明の実施形態に係る薄膜トランジスタ基板を有する液晶表示装置の断面図であり、図２は、本発明の実施形態に係る薄膜トランジスタ基板の平面図である。また、図３は、本発明の実施形態に係る薄膜トランジスタ基板の画素部及び端子部を拡大した平面図であり、図４は、図３中のＡ−Ａ線に沿った薄膜トランジスタ基板の断面図である。
液晶表示装置５０は、図１に示すように、互いに対向するように設けられた表示装置用基板である薄膜トランジスタ基板２０ａ及び他の表示装置用基板である対向基板３０と、薄膜トランジスタ基板２０ａ及び対向基板３０の間に設けられた表示媒体層である液晶層４０とを備えている。また、液晶表示装置５０は、薄膜トランジスタ基板２０ａ及び対向基板３０を互いに接着するとともに、薄膜トランジスタ基板２０ａ及び対向基板３０の間に液晶層４０を封入するために枠状に設けられたシール材３２とを備えている。
また、液晶表示装置５０では、図１に示すように、シール材３２の内側の部分に画像表示を行う表示領域Ｄが規定され、薄膜トランジスタ基板２０ａの対向基板３０から突出する部分に端子領域Ｔが規定されている。
薄膜トランジスタ基板２０ａは、図２、図３及び図４に示すように、絶縁基板１０ａと、表示領域Ｄにおいて、絶縁基板１０ａ上に互いに平行に延びるように設けられた複数の走査配線１１ａと、各走査配線１１ａの間にそれぞれ設けられ、互いに平行に延びる複数の補助容量配線１１ｂとを備えている。また、薄膜トランジスタ基板２０ａは、各走査配線１１ａと直交する方向に互いに平行に延びるように設けられた複数の信号配線１６ａと、各走査配線１１ａ及び各信号配線１６ａの交差部分毎、すなわち、各画素毎にそれぞれ設けられた複数のＴＦＴ５ａと、各ＴＦＴ５ａを覆うように設けられた層間絶縁膜１７とを備えている。また、薄膜トランジスタ基板２０ａは、層間絶縁膜１７上にマトリクス状に設けられ、各ＴＦＴ５ａにそれぞれ接続された複数の画素電極１９ａと、各画素電極１９ａを覆うように設けられた配向膜（不図示）とを備えている。
走査配線１１ａは、図２及び図３に示すように、端子領域Ｔ（図１参照）のゲート端子領域Ｔｇに引き出され、そのゲート端子領域Ｔｇにおいて、ゲート端子１９ｂに接続されている。
補助容量配線１１ｂは、図３に示すように、補助容量幹線１６ｃ及び中継配線１１ｄを介して補助容量端子１９ｄに接続されている。ここで、補助容量幹線１６ｃは、ゲート絶縁層１２に形成されたコンタクトホールＣｃを介して補助容量配線１１ｂに接続されているとともに、ゲート絶縁層１２に形成されたコンタクトホールＣｄを介して中継配線１１ｄに接続されている。
信号配線１６ａは、図２及び図３に示すように、端子領域Ｔ（図１参照）のソース端子領域Ｔｓに中継配線１１ｃとして引き出され、そのソース端子領域Ｔｓにおいて、ソース端子１９ｃに接続されている。
ここで、信号配線１６ａは、図３に示すように、ゲート絶縁層１２に形成されたコンタクトホールＣｂを介して中継配線１１ｃに接続されている。
ＴＦＴ５ａは、ボトムゲート構造を有しており、図３及び図４に示すように、絶縁基板１０ａ上に設けられたゲート電極１１ａａと、ゲート電極１１ａａを覆うように設けられたゲート絶縁層１２と、ゲート絶縁層１２上でゲート電極１１ａａに重なるように島状に設けられたチャネル領域Ｃを有する酸化物半導体層１３ａとを備えている。また、ＴＦＴ５ａは、酸化物半導体層１３ａ上にゲート電極１１ａａに重なるとともにチャネル領域Ｃを挟んで互いに対峙するように設けられたソース電極１６ａａ及びドレイン電極１６ｂとを備えている。
ここで、酸化物半導体層１３ａのチャネル領域Ｃ上には、ソース電極１６ａａ及びドレイン電極１６ｂ（即ち、ＴＦＴ５ａ）を覆う層間絶縁膜１７が設けられている。
また、ゲート電極１１ａａは、図３に示すように、走査配線１１ａの側方への突出した部分である。また、ソース電極１６ａａは、図３に示すように、信号配線１６ａの側方への突出した部分であり、図４に示すように、第１導電層１４ａ及び第２導電層１５ａの積層膜により構成されている。
さらに、ドレイン電極１６ｂは、図３及び図４に示すように、第１導電層１４ｂ及び第２導電層１５ｂの積層膜により構成され、層間絶縁膜１７に形成されたコンタクトホールＣａを介して画素電極１９ａに接続されている。また、ドレイン電極１６ｂは、ゲート絶縁層１２を介して補助容量配線１１ｂと重なることにより補助容量を構成している。
また、酸化物半導体層１３ａは、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）等からなる酸化物半導体膜により形成されている。
また、本実施形態においては、図４に示すように、酸化物半導体層１３ａのチャネル領域Ｃに、当該チャネル領域Ｃを保護するためのチャネル保護層（エッチングストッパ層）２５が設けられている。このチャネル保護層２５を設けることにより、後述するソースドレイン形成工程において、エッチングによりパターンニングして、ソース電極１６ａａ、ドレイン電極１６ｂを形成する際に、酸化物半導体層１３ａのチャネル領域Ｃをエッチングしないように保護することが可能になる。
対向基板３０は、後述する図７（ｃ）に示すように、絶縁基板１０ｂと、絶縁基板１０ｂ上に格子状に設けられたブラックマトリクス２１並びにブラックマトリクス２１の各格子間にそれぞれ設けられた赤色層、緑色層及び青色層などの着色層２２を有するカラーフィルター層とを備えている。また、対向基板３０は、そのカラーフィルター層を覆うように設けられた共通電極２３と、共通電極２３上に設けられたフォトスペーサ２４と、共通電極２３を覆うように設けられた配向膜（不図示）とを備えている。
液晶層４０は、例えば、電気光学特性を有するネマチックの液晶材料などにより構成されている。
上記構成の液晶表示装置５０では、各画素において、ゲートドライバ（不図示）からゲート信号が走査配線１１ａを介してゲート電極１１ａａに送られて、ＴＦＴ５ａがオン状態になったときに、ソースドライバ（不図示）からソース信号が信号配線１６ａを介してソース電極１６ａａに送られて、半導体層１３ａ及びドレイン電極１６ｂを介して、画素電極１９ａに所定の電荷が書き込まれる。
この際、薄膜トランジスタ基板２０ａの各画素電極１９ａと対向基板３０の共通電極２３との間において電位差が生じ、液晶層４０、すなわち、各画素の液晶容量、及びその液晶容量に並列に接続された補助容量に所定の電圧が印加される。
そして、液晶表示装置５０では、各画素において、液晶層４０に印加する電圧の大きさによって液晶層４０の配向状態を変えることにより、液晶層４０の光透過率を調整して画像が表示される。
また、本実施形態においては、図４に示すように、ゲート絶縁層１２は、絶縁基板１０ａ上にゲート電極１１ａａを覆うように設けられた第１ゲート絶縁層１２ａと、第１ゲート絶縁層１２ａ上に設けられ、酸化物半導体層１３ａと接する第２ゲート絶縁層１２ｂとにより構成されている。
第１ゲート絶縁層１２ａは、窒化シリコン膜（ＳｉＮｘ）により形成されており、第２ゲート絶縁層１２ｂは、酸化シリコン膜（ＳｉＯｘ）により形成されている。そして、本実施形態においては、第２ゲート絶縁層１２ｂは、窒化シリコンからなる第１ゲート絶縁層１２ａの表面に対してプラズマ処理を施すことにより形成される構成となっている。
次に、本実施形態の液晶表示装置５０の製造方法の一例について、図５〜図７を用いて説明する。図５、図６は、ＴＦＴ及び薄膜トランジスタ基板の製造工程を断面で示す説明図であり、図７は、対向基板の製造工程を断面で示す説明図である。なお、本実施形態の製造方法は、薄膜トランジスタ基板作製工程、対向基板作製工程及び液晶注入工程を備える。
まず、ＴＦＴ及び薄膜トランジスタ基板作製工程について説明する。
＜ゲート電極形成工程＞
まず、ガラス基板、シリコン基板、耐熱性を有するプラスチック基板などの絶縁基板１０ａの基板全体に、スパッタリング法により、例えば、モリブテン膜（厚さ１５０ｎｍ程度）などを成膜した後に、そのモリブテン膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図３、図５（ａ）に示すように、走査配線１１ａ、ゲート電極１１ａａ、補助容量配線１１ｂ、並びに中継配線１１ｃ，１１ｄを形成する。
まず、ガラス基板、シリコン基板、耐熱性を有するプラスチック基板などの絶縁基板１０ａの基板全体に、スパッタリング法により、例えば、モリブテン膜（厚さ１５０ｎｍ程度）などを成膜した後に、そのモリブテン膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図３、図５（ａ）に示すように、走査配線１１ａ、ゲート電極１１ａａ、補助容量配線１１ｂ、並びに中継配線１１ｃ，１１ｄを形成する。
なお、本実施形態では、ゲート電極１１ａａを構成する金属膜として、単層構造のモリブテン膜を例示したが、例えば、アルミニウム膜、タングステン膜、タンタル膜、クロム膜、チタン膜、銅膜等の金属膜、または、これらの合金膜や金属窒化物による膜によりゲート電極１１ａａを、５０ｎｍ〜５００ｎｍの厚さで形成する構成としても良い。
また、上記プラスチック基板を形成する材料としては、例えば、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリエーテルサルフォン樹脂、アクリル樹脂、及びポリイミド樹脂を使用することができる。
＜ゲート絶縁層形成工程＞
まず、走査配線１１ａ、ゲート電極１１ａａ、補助容量配線１１ｂ、並びに中継配線１１ｃ，１１ｄが形成された基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜（厚さ２００ｎｍ〜５００ｎｍ程度）を成膜して、図５（ｂ）に示すように、ゲート電極１１ａａ、及び補助容量配線１１ｂを覆うように第１ゲート絶縁層１２ａを形成する。
まず、走査配線１１ａ、ゲート電極１１ａａ、補助容量配線１１ｂ、並びに中継配線１１ｃ，１１ｄが形成された基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜（厚さ２００ｎｍ〜５００ｎｍ程度）を成膜して、図５（ｂ）に示すように、ゲート電極１１ａａ、及び補助容量配線１１ｂを覆うように第１ゲート絶縁層１２ａを形成する。
次いで、窒化シリコンからなる第１ゲート絶縁層１２ａの表面に対してプラズマ処理により発生した酸素ラジカル（Ｏ２ −）を供給して表面処理を行うことにより、図５（ｃ）に示すように、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成する。
図８は、本発明の実施形態に係るプラズマ装置の全体構成を示す断面図である。
プラズマ装置３３は、図８に示すように、プラズマ発生室（真空容器）３４と、プラズマ発生室３４の内部に設けられたプラズマ放電発生部３５とを備えている。そして、プラズマ装置３３は、図５（ｂ）に示す被処理基板２６の第１ゲート絶縁層１２ａの表面に酸素ラジカルを供給することにより、第１ゲート絶縁層１２ａの一部を酸化シリコンに変えて、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成するように構成されている。
プラズマ放電発生部３５は、図８に示すように、プラズマ発生室３４内で上下方向に互いに対向するように配置されたカソード電極（電源電極）３７とアノード電極（接地電極）３６とからなる一対の電極を有している。なお、アノード電極３６とカソード電極３７は、プラズマ発生室３４において、電気的に絶縁され、互いに平行となるように設置されている。
また、プラズマ発生室３４の外部には、図８に示すように、プラズマ放電発生部３５に電力を供給する高周波電源４２と、原料ガス４１をプラズマ発生室３４内に供給するガス供給部４３と、プラズマ発生室３４内のガスを排出するガス排出部３８とが設けられている。また、プラズマ発生室３４には、アノード電極３６とカソード電極３７との間に、原料ガス４１を導入するためのガス供給管３９が形成されている。
そして、アノード電極３６とカソード電極３７との間にプラズマ２７を発生させ、発生したプラズマ２７により、アノード電極３６とカソード電極３７との間において、原料ガス（本実施形態においては、一酸化二窒素ガス）４１の解離が促進されることにより、ラジカル（酸素ラジカル）が生成される。
即ち、本実施形態においては、原料ガス４１のプラズマによる分解により酸素ラジカルを発生させる構成としている。
そして、このように生成された酸素ラジカルを被処理基板２６に形成された第１ゲート絶縁層１２ａの表面にまで拡散させて、第１ゲート絶縁層１２ａの一部を酸化シリコンに変えて、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成するように構成されている。
より具体的には、アノード電極３６上に被処理基板２６を装着して真空ポンプ等でプラズマ発生室３４の内部を減圧にした状態で、ガス供給部４３から原料ガス４１をプラズマ発生室３４に導入し、原料ガス４１の導入とともに高周波電源４２を駆動させてアノード電極３６とカソード電極３７との間に高周波電圧を印加することにより、発生した電界による気体の絶縁破壊によってグロー放電現象として原料ガス４１のプラズマ状態を生じさせる。これにより、カソード電極３７の近傍において比較的強い電界が形成されるカソードシース部や、その付近において、原料ガス４１の解離が促進されて酸素ラジカルが生成される。そして、このように生成された酸素ラジカルが、被処理基板２６にまで拡散し、被処理基板２６に形成された第１ゲート絶縁層１２ａの表面に供給されることにより、第１ゲート絶縁層１２ａの一部を酸化シリコンに変えて、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成するように構成されている。
なお、本実施形態においては、このプラズマ装置３３は、上述のプラズマＣＶＤ法により窒化シリコン膜を成膜して、第１ゲート絶縁層１２ａを形成する際にも使用されるものである。従って、プラズマ装置３３に供給する原料ガスを変更することにより、第２ゲート絶縁層１２ｂを形成することができるため、第２ゲート絶縁層１２ｂを形成するために、別個の装置を設ける必要がなく、コストアップを抑制することが可能になる。
図９は、一酸化二窒素を原料ガスとして使用し、第１ゲート絶縁層１２ａの表面に対して常圧プラズマにより発生した酸素ラジカルを供給して表面処理を行い、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成した場合の処理時間と酸化シリコン膜の膜厚との関係を示す図である。
図９に示すように、処理時間が長くなるにつれて、形成される酸化シリコン膜の膜厚も大きくなるが、３〜５ｎｍの厚みを有する酸化シリコン膜を形成するためには、比較的短時間（４０〜１８０秒）の処理を行えば良いことが判る。なお、このように処理時間が短い場合、単位時間当たりに処理できる基板の数を増加させることができるため、生産性が向上するとともに、製造コストを抑制することができる。
また、本実施形態においては、酸化シリコン膜（第２ゲート絶縁層１２ｂ）の厚みが３〜５ｎｍであることが好ましい。これは、厚みが３ｎｍ未満の場合は、酸化シリコン膜の膜厚にバラツキが生じ、ＴＦＴ特性の低下を効果的に抑制することが困難になるという不都合が生じる場合があるためである。また、厚みが５ｎｍよりも大きい場合は、処理時間が長くなるという不都合が生じる場合があるためである。
即ち、上記従来技術の薄膜トランジスタ基板においては、スパッタリング法により、５０〜５０００Åの厚みを有する界面安定化層を成膜する構成であるが、界面安定化層の厚みが５０〜１００Åと薄い場合は、界面安定化層の膜厚が不均一になり、ＴＦＴ特性の低下を良好に抑制することが困難になるという問題があった。
一方、本実施形態においては、酸化シリコン膜の厚みを３〜５ｎｍに設定することにより、酸化シリコン膜の膜厚のバラツキに起因するＴＦＴ特性の低下という不都合を生じることなく、生産性を向上させることが可能になる。
＜半導体層形成工程＞
その後、スパッタリング法により、例えば、酸化インジウムガリウム亜鉛からなる酸化物半導体膜（厚さ３０ｎｍ〜１００ｎｍ程度）を成膜し、その後、その酸化物半導体膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図５（ｄ）に示すように、第２ゲート絶縁層１２ｂ上に酸化物半導体層１３ａを形成する。
その後、スパッタリング法により、例えば、酸化インジウムガリウム亜鉛からなる酸化物半導体膜（厚さ３０ｎｍ〜１００ｎｍ程度）を成膜し、その後、その酸化物半導体膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図５（ｄ）に示すように、第２ゲート絶縁層１２ｂ上に酸化物半導体層１３ａを形成する。
この際、本実施形態においては、第２ゲート絶縁層１２ｂが、酸化シリコン膜により形成されているため、窒化シリコン膜からなるゲート絶縁層上に酸化物半導体層を設ける場合と異なり、酸化物半導体層と酸化シリコン膜との界面における不純物準位や固定電荷の形成を防止することが可能になる。従って、ＴＦＴ５ａの閾値電圧の変動を抑制して、ＴＦＴ５ａの特性の低下を効果的に抑制することが可能になる。
＜チャネル保護層形成工程＞
次いで、酸化物半導体層１３ａが形成された基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などを成膜する。その後、レジストをマスクとしてフォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、図５（ｅ）に示すように、酸化物半導体層１３ａのチャネル領域Ｃに当該チェネル領域Ｃを保護するためのチャネル保護層（エッチングストッパ層）２５を厚さ５０〜１００ｎｍ程度に形成する。
次いで、酸化物半導体層１３ａが形成された基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などを成膜する。その後、レジストをマスクとしてフォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、図５（ｅ）に示すように、酸化物半導体層１３ａのチャネル領域Ｃに当該チェネル領域Ｃを保護するためのチャネル保護層（エッチングストッパ層）２５を厚さ５０〜１００ｎｍ程度に形成する。
＜ソースドレイン形成工程＞
さらに、酸化物半導体層１３ａが形成された基板全体に、スパッタリング法により、例えば、チタン膜（厚さ３０ｎｍ〜１５０ｎｍ）及び銅膜（厚さ５０ｎｍ〜４００ｎｍ程度）などを順に成膜する。その後、その銅膜に対してフォトリソグラフィ及びウエットエッチングを行うとともに、そのチタン膜に対してドライエッチング、並びにレジストの剥離洗浄を行うことにより、図５（ｆ）に示すように、信号配線１６ａ（図３参照）、ソース電極１６ａａ、ドレイン電極１６ｂ及び補助容量幹線１６ｃ（図３参照）を形成するとともに、半導体層１３ａのチャネル領域Ｃを露出させる。
さらに、酸化物半導体層１３ａが形成された基板全体に、スパッタリング法により、例えば、チタン膜（厚さ３０ｎｍ〜１５０ｎｍ）及び銅膜（厚さ５０ｎｍ〜４００ｎｍ程度）などを順に成膜する。その後、その銅膜に対してフォトリソグラフィ及びウエットエッチングを行うとともに、そのチタン膜に対してドライエッチング、並びにレジストの剥離洗浄を行うことにより、図５（ｆ）に示すように、信号配線１６ａ（図３参照）、ソース電極１６ａａ、ドレイン電極１６ｂ及び補助容量幹線１６ｃ（図３参照）を形成するとともに、半導体層１３ａのチャネル領域Ｃを露出させる。
即ち、本工程では、半導体層形成工程で形成された酸化物半導体層１３ａ上に、ドライエッチングによりソース電極１６ａａ及びドレイン電極１６ｂを形成し、酸化物半導体層１３ａのチャネル領域Ｃを露出させる。
なお、本実施形態では、ソース電極１６ａａ及びドレイン電極１６ｂを構成する金属膜として、積層構造のチタン膜及び銅膜を例示したが、例えば、アルミニウム膜、タングステン膜、タンタル膜、クロム膜等の金属膜、または、これらの合金膜や金属窒化物による膜によりソース電極１６ａａ及びドレイン電極１６ｂを形成する構成としても良い。
また、エッチング加工としては、上述のドライエッチングまたはウェットエッチングのどちらを使用しても良いが、大面積基板を処理する場合は、ドライエッチングを使用する方が好ましい。エッチングガスとしては、ＣＦ４、ＮＦ３、ＳＦ６、ＣＨＦ３等のフッ素系ガス、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４、ＣＣｌ４等の塩素系ガス、酸素系ガス等を使用することができ、ヘリウムやアルゴン等の不活性ガスを添加する構成としても良い。
＜層間絶縁膜形成工程＞
次いで、ソース電極１６ａａ及びドレイン電極１６ｂが形成された（即ち、ＴＦＴ５ａが形成された）基板の全体に、プラズマＣＶＤ法により、例えば、酸化シリコン膜を成膜し、図６（ａ）に示すように、ＴＦＴ５ａを覆う（即ち、酸化物半導体層１３ａ、ソース電極１６ａａ及びドレイン電極１６ｂを覆う）層間絶縁膜１７を厚さ４００ｎｍ程度に形成する。
次いで、ソース電極１６ａａ及びドレイン電極１６ｂが形成された（即ち、ＴＦＴ５ａが形成された）基板の全体に、プラズマＣＶＤ法により、例えば、酸化シリコン膜を成膜し、図６（ａ）に示すように、ＴＦＴ５ａを覆う（即ち、酸化物半導体層１３ａ、ソース電極１６ａａ及びドレイン電極１６ｂを覆う）層間絶縁膜１７を厚さ４００ｎｍ程度に形成する。
＜開口部形成工程＞
次いで、層間絶縁膜１７に対して、露光及び現像を行うことにより、図６（ｂ）に示すように、層間絶縁膜１７に、ドレイン電極１６ｂに達するコンタクトホールＣａを形成する。
次いで、層間絶縁膜１７に対して、露光及び現像を行うことにより、図６（ｂ）に示すように、層間絶縁膜１７に、ドレイン電極１６ｂに達するコンタクトホールＣａを形成する。
＜画素電極形成工程＞
最後に、層間絶縁膜１７が形成された基板全体に、スパッタリング法により、例えば、インジウム錫酸化物からなるＩＴＯ膜（厚さ５０ｎｍ〜２００ｎｍ程度）などの透明導電膜を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図４に示すように、画素電極１９ａ、ゲート端子１９ｂ、ソース端子１９ｃ及び補助容量端子１９ｄ（図３参照）を形成する。
最後に、層間絶縁膜１７が形成された基板全体に、スパッタリング法により、例えば、インジウム錫酸化物からなるＩＴＯ膜（厚さ５０ｎｍ〜２００ｎｍ程度）などの透明導電膜を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図４に示すように、画素電極１９ａ、ゲート端子１９ｂ、ソース端子１９ｃ及び補助容量端子１９ｄ（図３参照）を形成する。
この際、図４に示すように、画素電極１９ａは、コンタクトホールＣａの表面を覆うように、層間絶縁膜１７の表面上に形成される。
なお、画素電極１９ａは、透過型の液晶表示装置５０を形成する場合は、酸化タングステンを含むインジウム酸化物やインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物やインジウム錫酸化物等を使用することができる。また、上述のインジウム錫酸化物（ＩＴＯ）以外に、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を含有するインジウム錫酸化物（ＩＴＳＯ）等を使用することもできる。
また、反射型の液晶表示装置５０を形成する場合は、反射性を有する金属薄膜として、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、及びこれらの合金からなる導電膜を使用し、この金属薄膜を画素電極１９ａとして使用する構成とすることができる。
以上のようにして、図４に示す薄膜トランジスタ基板２０ａを作製することができる。
＜対向基板作製工程＞
まず、ガラス基板などの絶縁基板１０ｂの基板全体に、スピンコート法又はスリットコート法により、例えば、黒色に着色された感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図７（ａ）に示すように、ブラックマトリクス２１を厚さ１．０μｍ程度に形成する。
まず、ガラス基板などの絶縁基板１０ｂの基板全体に、スピンコート法又はスリットコート法により、例えば、黒色に着色された感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図７（ａ）に示すように、ブラックマトリクス２１を厚さ１．０μｍ程度に形成する。
次いで、ブラックマトリクス２１が形成された基板全体に、スピンコート法又はスリットコート法により、例えば、赤色、緑色又は青色に着色された感光性樹脂を塗布する。その後、その塗布膜を露光及び現像することにより、図７（ａ）に示すように、選択した色の着色層２２（例えば、赤色層）を厚さ２．０μｍ程度に形成する。そして、他の２色についても同様な工程を繰り返して、他の２色の着色層２２（例えば、緑色層及び青色層）を厚さ２．０μｍ程度に形成する。
さらに、各色の着色層２２が形成された基板上に、スパッタリング法により、例えば、ＩＴＯ膜などの透明導電膜を堆積することにより、図７（ｂ）に示すように、共通電極２３を厚さ５０ｎｍ〜２００ｎｍ程度に形成する。
最後に、共通電極２３が形成された基板全体に、スピンコート法又はスリットコート法により、感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図７（ｃ）に示すように、フォトスペーサ２４を厚さ４μｍ程度に形成する。
以上のようにして、対向基板３０を作製することができる。
＜液晶注入工程＞
まず、上記薄膜トランジスタ基板作製工程で作製された薄膜トランジスタ基板２０ａ、及び上記対向基板作製工程で作製された対向基板３０の各表面に、印刷法によりポリイミドの樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜を形成する。
まず、上記薄膜トランジスタ基板作製工程で作製された薄膜トランジスタ基板２０ａ、及び上記対向基板作製工程で作製された対向基板３０の各表面に、印刷法によりポリイミドの樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜を形成する。
次いで、例えば、上記配向膜が形成された対向基板３０の表面に、ＵＶ（ultraviolet）硬化及び熱硬化併用型樹脂などからなるシール材を枠状に印刷した後に、シール材の内側に液晶材料を滴下する。
さらに、上記液晶材料が滴下された対向基板３０と、上記配向膜が形成された薄膜トランジスタ基板２０ａとを、減圧下で貼り合わせた後に、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。
そして、上記貼合体において挟持されたシール材にＵＶ光を照射した後に、その貼合体を加熱することによりシールを硬化させる。
最後に、上記シール材を硬化させた貼合体を、例えば、ダイシングにより分断することにより、その不要な部分を除去する。
以上のようにして、本実施形態の液晶表示装置５０を製造することができる。
図１０は、本発明の実施形態に係る薄膜トランジスタにおけるドレイン・ソース電流（Ｉｄｓ）とゲート電圧（Ｖｇ）との関係を示すＩｄｓ−Ｖｇ特性図である。また、図１１は、本発明の実施形態に係る薄膜トランジスタのストレス評価試験結果を示す図である。
なお、図１０においては、ゲート電圧（Ｖｇ）を−２０〜３０Ｖの範囲で変化させ、ドレインとソースとの間の電位差（Ｖｄｓ）を１０Ｖに設定して測定を行った。また、図１１においては、基板温度を６０℃、ソース電圧及びドレイン電圧を０Ｖに設定した状態で、ゲート電圧（Ｖｇ）を＋３０Ｖ、または−３０Ｖに変化させて測定を行った。
図１０に示すように、窒化シリコン膜により形成された第１ゲート絶縁層１２ａと酸化シリコン膜により形成された第２ゲート絶縁層１２ｂとにより構成されたゲート絶縁層１２を使用した場合、酸化シリコン膜により形成されたゲート絶縁層を使用した場合と同様に、窒化シリコン膜により形成されたゲート絶縁層を使用する場合に比し、閾値電圧が低く、オン電流（例えば、Ｖｇ＝２０Ｖでのドレイン電流）が高く、Ｓ値（Ｖｇ＜Ｖｔｈ領域において、ドレイン電流が１桁増加するＶｇの値であって、ΔＶｇ／Δｌｏｇ（Ｉｄ）[単位：Ｖ／decade]により計算される値）が小さく、また、ヒステリシスも小さいことが判る。従って、本発明のゲート絶縁層１２を使用することにより、ＴＦＴ５ａの特性が良好になることが判る。
また、図１１に示すように、窒化シリコン膜により形成された第１ゲート絶縁層１２ａと酸化シリコン膜により形成された第２ゲート絶縁層１２ｂとにより構成されたゲート絶縁層１２を使用した場合、酸化シリコン膜により形成されたゲート絶縁層を使用した場合と同様に、窒化シリコン膜により形成されたゲート絶縁層を使用する場合に比し、閾値電圧の変化量（ΔＶth）が小さく、ＴＦＴ５ａの信頼性が良好になることが判る。
以上に説明した本実施形態によれば、以下の効果を得ることができる。
（１）本実施形態においては、ゲート電極１１ａａを覆うように窒化シリコン膜からなる第１ゲート絶縁層１２ａを形成した後、第１ゲート絶縁層１２ａの表面に対して酸素ラジカルを供給して表面処理を行い、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成することにより、第１ゲート絶縁層１２ａと第２ゲート絶縁層１２ｂとにより構成されたゲート絶縁層１２を形成する構成としている。また、第２ゲート絶縁層１２ｂ上に酸化物半導体層１３ａを形成する構成としている。従って、酸化物半導体層１３ａと酸化シリコン膜からなる第２ゲート絶縁層１２ｂとの界面における不純物準位や固定電荷の形成を防止することが可能になるため、ＴＦＴ５ａの閾値電圧の変動を抑制して、ＴＦＴ５ａの特性の低下を効果的に抑制することが可能になる。
（２）また、酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成するために、別個の成膜装置を設ける必要がないため、コストアップを抑制することが可能になる。
（３）本実施形態においては、第１ゲート絶縁層１２ａの表面処理を行う際に、プラズマ処理により発生した酸素ラジカルを供給する構成としている。従って、プラズマ処理により酸素ラジカルを発生させるため、簡単な方法で酸素ラジカルを発生させることできる。
（４）本実施形態においては、一酸化二窒素ガスのプラズマによる分解により酸素ラジカルを発生させる構成としている。従って、簡単な方法で、酸素ラジカルを発生させることが可能になる。
（５）本実施形態においては、酸化物半導体層１３ａを形成した後、酸化物半導体層１３ａのチャネル領域Ｃにチャネル領域Ｃを保護するチャネル保護層２５を形成する構成としている。従って、ソース電極１６ａａ及びドレイン電極１６ｂを形成する工程において、エッチングによりパターンニングして、ソース電極１６ａａ、ドレイン電極１６ｂを形成する際に、酸化物半導体層１３ａのチャネル領域Ｃをエッチングしないように保護することが可能になる。
（６）本実施形態においては、酸化物半導体層が、酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなる酸化物半導体膜により形成される構成としている。従って、ＴＦＴ５ａにおいて、高移動度、低オフ電流という良好な特性を得ることができる。
なお、上記実施形態は以下のように変更しても良い。
上記実施形態においては、プラズマの原料ガスとして一酸化二窒素を使用する構成としたが、一酸化二窒素の代わりに、酸素ガスを使用する構成としてもよい。この場合も、上述の実施形態の場合と同様に、原料ガスである酸素ガスのプラズマ状態が生じ、これにより、酸素ガスの解離が促進されて高密度のラジカル（酸素ラジカル）が原料ガス中に生成される。そして、酸素ラジカルを含む原料ガスを被処理基板２６に形成された第１ゲート絶縁層１２ａの表面に供給することにより、第１ゲート絶縁層１２ａの一部を酸化シリコンに変えて、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成することができる。
また、上述の一酸化二窒素を使用する場合と同様に、簡単な方法で、酸素ラジカルを発生させることが可能になる。
また、上記実施形態においては、チャネル保護層２５を設ける構成としたが、図１２に示すように、薄膜トランジスタ基板２０ａにおいて、当該チャネル保護層２５を設けないチャネルエッチ構造を採用する構成としてもよい。
また、上記実施形態においては、酸化物半導体層１３ａとして、酸化インジウムガリウム亜鉛（ＩＧＺＯ）等からなる酸化物半導体膜を使用したが、酸化物半導体層１３ａはこれに限定されず、インジウム(Ｉｎ)、ガリウム(Ｇａ)、アルミニウム（Ａｌ）、銅（Ｃｕ）、亜鉛(Ｚｎ)、マグネシウム（Ｍｇ）、カドミウム（Ｃｄ）のうち少なくとも１種を含む金属酸化物からなる材料を用いても良い。これらの材料からなる酸化物半導体層１３ａは、アモルファスであっても移動度が高いため、スイッチング素子のオン抵抗を小さくすることができる。従って、データ読み出し時の出力電圧の差が大きくなり、Ｓ／Ｎ比を向上させることができる。例えば、ＩＧＺＯ（Ｉｎ-Ｇａ-Ｚｎ-Ｏ）の他に、ＩｎＧａＯ３（ＺｎＯ）５、ＭｇｘＺｎ１−ｘＯ、ＣｄｘＺｎ１−ｘＯ、ＣｄＯ等の酸化物半導体膜を挙げることができる。
また、１族元素、１３族元素、１４族元素、１５族元素、または１７族元素のうち１種、または複数種の不純物元素が添加されたＺｎＯの非晶質状態、多結晶状態、または非晶質状態と多結晶状態が混在する微結晶状態のもの、あるいは上記不純物が添加されていないものを使用することもできる。
また、上記実施形態においては、表示装置として液晶表示装置に係るものについて示したが、表示装置は、有機ＥＬ（organic electro luminescence）、電気泳動（electrophoretic）、ＰＤ（plasma display；プラズマディスプレイ）、ＰＡＬＣ（plasma addressed liquid crystal display；プラズマアドレス液晶ディスプレイ）、無機ＥＬ（inorganic electro luminescence）、ＦＥＤ（field emission display；電界放出ディスプレイ）、又はＳＥＤ（surface-conduction electron-emitter display；表面電界ディスプレイ）等に係る表示装置であってもよい。
本発明の活用例としては、酸化物半導体の半導体層を用いた薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板、表示装置が挙げられる。
５ａ 薄膜トランジスタ
１０ａ 絶縁基板
１１ａａ ゲート電極
１２ ゲート絶縁層
１２ａ 第１ゲート絶縁層
１２ｂ 第２ゲート絶縁層
１３ａ 酸化物半導体層
１６ａａ ソース電極
１６ｂ ドレイン電極
１７ 層間絶縁膜
１８ 平坦化膜
１９ａ 画素電極
２０ａ 薄膜トランジスタ基板
２５ チャネル保護層
２６ 被処理基板
３０ 対向基板
３１ プラズマ装置
３３ プラズマ発生ユニット（プラズマ発生手段）
４０ 液晶層（表示媒体層）
４１ 原料ガス（酸素ガス）
５０ 液晶表示装置
Ｃ チャネル領域
Ｃａ 開口部
１０ａ 絶縁基板
１１ａａ ゲート電極
１２ ゲート絶縁層
１２ａ 第１ゲート絶縁層
１２ｂ 第２ゲート絶縁層
１３ａ 酸化物半導体層
１６ａａ ソース電極
１６ｂ ドレイン電極
１７ 層間絶縁膜
１８ 平坦化膜
１９ａ 画素電極
２０ａ 薄膜トランジスタ基板
２５ チャネル保護層
２６ 被処理基板
３０ 対向基板
３１ プラズマ装置
３３ プラズマ発生ユニット（プラズマ発生手段）
４０ 液晶層（表示媒体層）
４１ 原料ガス（酸素ガス）
５０ 液晶表示装置
Ｃ チャネル領域
Ｃａ 開口部
Claims (10)
- 絶縁基板と、絶縁基板に設けられたゲート電極と、該ゲート電極を覆うように設けられたゲート絶縁層と、該ゲート絶縁層上に設けられ、前記ゲート電極に重なるように設けられたチャネル領域を有する酸化物半導体層とを備えた薄膜トランジスタ基板の製造方法あって、
前記絶縁基板上に前記ゲート電極を形成するゲート電極形成工程と、
前記ゲート電極を覆うように窒化シリコン膜からなる第１ゲート絶縁層を形成した後、該第１ゲート絶縁層の表面に対して酸素ラジカルを供給して表面処理を行い、前記第１ゲート絶縁層上に酸化シリコン膜からなる第２ゲート絶縁層を形成することにより、前記第１ゲート絶縁層と前記第２ゲート絶縁層とにより構成された前記ゲート絶縁層を形成するゲート絶縁層形成工程と、
該第２ゲート絶縁層上に前記酸化物半導体層を形成する半導体層形成工程と、
を少なくとも備えることを特徴とする薄膜トランジスタ基板の製造方法。 - 前記表面処理は、プラズマ処理により発生した前記酸素ラジカルを供給する処理であることを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
- 前記酸素ラジカルは、一酸化二窒素ガスのプラズマによる分解により発生させたものであることを特徴とする請求項２に記載の薄膜トランジスタ基板の製造方法。
- 前記酸素ラジカルは、酸素ガスのプラズマによる分解により発生させたものであることを特徴とする請求項２に記載の薄膜トランジスタ基板の製造方法。
- 前記半導体層形成工程後、前記酸化物半導体層のチャネル領域に該チャネル領域を保護するチャネル保護層を形成するチャネル保護層形成工程を更に備えることを特徴とする請求項１〜請求項４のいずれか１項に記載の薄膜トランジスタ基板の製造方法。
- 前記酸化物半導体層が、インジウム(Ｉｎ)、ガリウム(Ｇａ)、アルミニウム（Ａｌ）、銅（Ｃｕ）、亜鉛(Ｚｎ)、マグネシウム（Ｍｇ）、及びカドミウム（Ｃｄ）からなる群より選ばれる少なくとも１種を含む金属酸化物からなることを特徴とする請求項１〜請求項５のいずれか１項に記載の薄膜トランジスタ基板の製造方法。
- 前記酸化物半導体層が、酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなる酸化物半導体膜により形成されていることを特徴とする請求項６に記載の薄膜トランジスタ基板の製造方法。
- 請求項１〜請求項７のいずれか１項に記載の製造方法により製造された薄膜トランジスタ基板。
- 請求項８に記載の前記薄膜トランジスタ基板と、
前記薄膜トランジスタ基板に対向して配置された対向基板と、
前記薄膜トランジスタ基板及び前記対向基板の間に設けられた表示媒体層と
を備えることを特徴とする表示装置。 - 前記表示媒体層が液晶層であることを特徴とする請求項９に記載の表示装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011054624 | 2011-03-11 | ||
| JP2011054624 | 2011-03-11 | ||
| PCT/JP2012/001468 WO2012124281A1 (ja) | 2011-03-11 | 2012-03-02 | 薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板、表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2012124281A1 true JPWO2012124281A1 (ja) | 2014-07-17 |
Family
ID=46830374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013503901A Pending JPWO2012124281A1 (ja) | 2011-03-11 | 2012-03-02 | 薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板、表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPWO2012124281A1 (ja) |
| TW (1) | TW201243962A (ja) |
| WO (1) | WO2012124281A1 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059893A (ja) * | 2005-07-27 | 2007-03-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2008042088A (ja) * | 2006-08-09 | 2008-02-21 | Nec Corp | 薄膜デバイス及びその製造方法 |
| JP2008060419A (ja) * | 2006-08-31 | 2008-03-13 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタの製法 |
| JP2010093241A (ja) * | 2008-09-11 | 2010-04-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4090716B2 (ja) * | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| JP4752925B2 (ja) * | 2009-02-04 | 2011-08-17 | ソニー株式会社 | 薄膜トランジスタおよび表示装置 |
-
2012
- 2012-03-02 JP JP2013503901A patent/JPWO2012124281A1/ja active Pending
- 2012-03-02 WO PCT/JP2012/001468 patent/WO2012124281A1/ja active Application Filing
- 2012-03-07 TW TW101107746A patent/TW201243962A/zh unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059893A (ja) * | 2005-07-27 | 2007-03-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2008042088A (ja) * | 2006-08-09 | 2008-02-21 | Nec Corp | 薄膜デバイス及びその製造方法 |
| JP2008060419A (ja) * | 2006-08-31 | 2008-03-13 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタの製法 |
| JP2010093241A (ja) * | 2008-09-11 | 2010-04-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012124281A1 (ja) | 2012-09-20 |
| TW201243962A (en) | 2012-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102710246B1 (ko) | 표시장치 | |
| US12100709B2 (en) | Display device | |
| US10211235B2 (en) | Display device and manufacturing method thereof | |
| US20170256569A1 (en) | Semiconductor device and display device and manufacturing method thereof | |
| CN103299429B (zh) | 有源矩阵基板及其制造方法以及显示面板 | |
| JP5572072B2 (ja) | 表示装置 | |
| KR20140050621A (ko) | 반도체장치 및 그 제조방법 | |
| KR20090024092A (ko) | 박막 트랜지스터의 제작 방법, 및 표시 장치의 제작 방법 | |
| WO2014034617A1 (ja) | 回路基板及び表示装置 | |
| US20160247828A1 (en) | Array substrate manufacturing method | |
| JP5727118B2 (ja) | 薄膜トランジスタ基板、その製造方法、及びこれを有する表示パネル | |
| WO2013008403A1 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| KR20130111873A (ko) | 박막 트랜지스터 표시판 제조 방법 | |
| WO2015000256A1 (zh) | 阵列基板、显示装置及阵列基板的制作方法 | |
| WO2011129037A1 (ja) | 薄膜トランジスタ基板及びその製造方法、表示装置 | |
| US10050092B2 (en) | Array substrate, manufacturing method thereof and display device | |
| JP6678830B1 (ja) | 薄膜トランジスタ基板、その製造方法及びそれを備えた液晶表示装置 | |
| KR101808527B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR20160044168A (ko) | 표시 기판 및 이의 제조 방법 | |
| US8389310B2 (en) | Method for manufacturing oxide thin film transistor and method for manufacturing display device | |
| WO2012124281A1 (ja) | 薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板、表示装置 | |
| KR102028980B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR101035921B1 (ko) | 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법 | |
| KR102135911B1 (ko) | 박막트랜지스터 어레이 기판의 제조방법 | |
| WO2013038646A1 (ja) | 薄膜トランジスタ基板及びそれを用いた表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130611 |