JP2009010353A5 - - Google Patents

Download PDF

Info

Publication number
JP2009010353A5
JP2009010353A5 JP2008136151A JP2008136151A JP2009010353A5 JP 2009010353 A5 JP2009010353 A5 JP 2009010353A5 JP 2008136151 A JP2008136151 A JP 2008136151A JP 2008136151 A JP2008136151 A JP 2008136151A JP 2009010353 A5 JP2009010353 A5 JP 2009010353A5
Authority
JP
Japan
Prior art keywords
single crystal
crystal semiconductor
semiconductor substrates
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008136151A
Other languages
English (en)
Other versions
JP2009010353A (ja
JP5348942B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2008136151A priority Critical patent/JP5348942B2/ja
Priority claimed from JP2008136151A external-priority patent/JP5348942B2/ja
Publication of JP2009010353A publication Critical patent/JP2009010353A/ja
Publication of JP2009010353A5 publication Critical patent/JP2009010353A5/ja
Application granted granted Critical
Publication of JP5348942B2 publication Critical patent/JP5348942B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (15)

  1. 複数の単結晶半導体基板のそれぞれに分離層を形成し、
    前記複数の単結晶半導体基板をダミー基板の上に並べ、低温凝固剤を用いて第１の温度で固定し、
    支持基板と前記ダミー基板を、前記複数の単結晶半導体基板を挟んで重ね合わせ、
    第２の温度に加熱して前記ダミー基板を前記複数の単結晶半導体基板から分離し、
    前記分離層を境として前記複数の単結晶半導体基板の一部を分離することによって、前記支持基板上に複数の単結晶半導体層を形成することを特徴とする半導体装置の作製方法。
  2. 請求項１において、
    前記複数の単結晶半導体基板の表面に酸化窒化珪素層を形成し、
    前記酸化窒化珪素層を介して前記複数の単結晶半導体基板と前記支持基板とを重ね合わせることを特徴とする半導体装置の作製方法。
  3. 複数の単結晶半導体基板のそれぞれの表面に酸化層を形成し、
    前記複数の単結晶半導体基板のそれぞれに分離層を形成し、
    前記複数の単結晶半導体基板をダミー基板の上に並べ、低温凝固剤を用いて第１の温度で固定し、
    支持基板と前記ダミー基板を、前記酸化層及び前記複数の単結晶半導体基板を挟んで重ね合わせ、
    第２の温度に加熱して前記ダミー基板を前記複数の単結晶半導体基板から分離し、
    前記分離層を境として前記複数の単結晶半導体基板の一部を分離することによって、前記支持基板上に複数の単結晶半導体層を形成することを特徴とする半導体装置の作製方法。
  4. ハロゲンを添加した酸化雰囲気中で加熱処理を行って、複数の単結晶半導体基板のそれぞれの表面に酸化層を形成し、
    前記複数の単結晶半導体基板のそれぞれに分離層を形成し、
    前記複数の単結晶半導体基板をダミー基板の上に並べ、低温凝固剤を用いて第１の温度で固定し、
    支持基板と前記ダミー基板を、前記酸化層及び前記複数の単結晶半導体基板を挟んで重ね合わせ、
    第２の温度に加熱して前記ダミー基板を前記複数の単結晶半導体基板から分離し、
    前記分離層を境として前記複数の単結晶半導体基板の一部を分離することによって、前記支持基板上に複数の単結晶半導体層を形成することを特徴とする半導体装置の作製方法。
  5. 請求項３又は請求項４において、
    前記酸化層の表面に酸化窒化珪素層を形成し、
    前記酸化窒化珪素層を介して前記複数の単結晶半導体基板と前記支持基板とを重ね合わせることを特徴とする半導体装置の作製方法。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記複数の単結晶半導体基板及び前記支持基板を重ね合わせた状態で加熱処理を行って、前記複数の半導体基板の一部を分離することを特徴とする半導体装置の作製方法。
  7. 請求項１乃至請求項６のいずれか一項において、
    前記第２の温度は、前記低温凝固剤が接着効果を有しない温度であることを特徴とする半導体装置の作製方法。
  8. 請求項１乃至請求項７のいずれか一項において、
    前記第１の温度は１０度以下であり、前記第２の温度は１７度以上であることを特徴とする半導体装置の作製方法。
  9. 請求項１乃至請求項８のいずれか一項において、
    前記ダミー基板を前記複数の単結晶半導体基板から分離した後、前記低温凝固剤を揮発又は洗浄により除去することを特徴とする半導体装置の作製方法。
  10. 請求項１乃至請求項９のいずれか一項において、
    前記分離層は、前記複数の単結晶半導体基板に電界で加速されたイオンを照射することによって形成することを特徴とする半導体装置の作製方法。
  11. 請求項１乃至請求項１０のいずれか一項において、
    前記支持基板に酸化窒化珪素層又は窒化酸化珪素層を形成することを特徴とする半導体装置の作製方法。
  12. 請求項１乃至請求項１１のいずれか一項において、
    前記複数の単結晶半導体基板のそれぞれの形状は、矩形であることを特徴とする半導体装置の作製方法。
  13. 請求項１乃至請求項１２のいずれか一項において、
    前記支持基板がガラス基板であることを特徴とする半導体装置の作製方法。
  14. 請求項１乃至請求項１３のいずれか一項において、
    前記複数の単結晶半導体基板を、０．０１ｍｍ以上１ｍｍ以下の間隔で前記ダミー基板の上に並べることを特徴とする半導体装置の作製方法。
  15. 請求項１乃至請求項１４のいずれか一項に記載の半導体装置の作製方法により作製された前記複数の単結晶半導体層を表示部に用いた半導体装置。
JP2008136151A 2007-06-01 2008-05-26 半導体装置の作製方法 Expired - Fee Related JP5348942B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008136151A JP5348942B2 (ja) 2007-06-01 2008-05-26 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007146889 2007-06-01
JP2007146889 2007-06-01
JP2008136151A JP5348942B2 (ja) 2007-06-01 2008-05-26 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2009010353A JP2009010353A (ja) 2009-01-15
JP2009010353A5 true JP2009010353A5 (ja) 2011-06-23
JP5348942B2 JP5348942B2 (ja) 2013-11-20

Family

ID=40088773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008136151A Expired - Fee Related JP5348942B2 (ja) 2007-06-01 2008-05-26 半導体装置の作製方法

Country Status (5)

Country Link
US (1) US7863155B2 (ja)
JP (1) JP5348942B2 (ja)
KR (1) KR101495153B1 (ja)
CN (1) CN101681807B (ja)
WO (1) WO2008149699A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4116587B2 (ja) * 2004-04-13 2008-07-09 浜松ホトニクス株式会社 半導体発光素子及びその製造方法
KR101404781B1 (ko) * 2007-06-28 2014-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5498670B2 (ja) 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
JP5700617B2 (ja) 2008-07-08 2015-04-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
SG178765A1 (en) * 2009-01-21 2012-03-29 Semiconductor Energy Lab Method for manufacturing soi substrate and semiconductor device
JP5453947B2 (ja) * 2009-06-17 2014-03-26 ソニー株式会社 固体撮像素子の製造方法
JP2011227369A (ja) * 2010-04-22 2011-11-10 Hitachi Displays Ltd 画像表示装置及びその製造方法
CN104058363B (zh) * 2013-03-22 2016-01-20 上海丽恒光微电子科技有限公司 基于mems透射光阀的显示装置及其形成方法
JP5549769B1 (ja) * 2013-08-26 2014-07-16 Ｔｄｋ株式会社 モジュール部品の製造方法
US10224233B2 (en) 2014-11-18 2019-03-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation
EP3573094B1 (en) 2014-11-18 2023-01-04 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
FR3029538B1 (fr) * 2014-12-04 2019-04-26 Soitec Procede de transfert de couche
EP3367424B1 (en) 2015-03-03 2022-10-19 GlobalWafers Co., Ltd. Charge trapping polycrystalline silicon films on silicon substrates with controllable film stress
EP3304586B1 (en) 2015-06-01 2020-10-07 GlobalWafers Co., Ltd. A method of manufacturing silicon germanium-on-insulator
US10529616B2 (en) 2015-11-20 2020-01-07 Globalwafers Co., Ltd. Manufacturing method of smoothing a semiconductor surface
WO2017155808A1 (en) * 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
WO2017155806A1 (en) * 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
CN111201341B (zh) 2016-06-08 2023-04-04 环球晶圆股份有限公司 具有经改进的机械强度的高电阻率单晶硅锭及晶片
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
JP6810578B2 (ja) * 2016-11-18 2021-01-06 株式会社Ｓｃｒｅｅｎホールディングス ドーパント導入方法および熱処理方法
CN112262467A (zh) 2018-06-08 2021-01-22 环球晶圆股份有限公司 将硅薄层移转的方法
CN111081531B (zh) * 2019-10-30 2022-03-18 华灿光电（浙江）有限公司 外延层剥离方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6461943A (en) * 1987-09-02 1989-03-08 Seiko Epson Corp Semiconductor device and manufacture thereof
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
JPH0618926A (ja) * 1992-07-02 1994-01-28 Sharp Corp 液晶表示用大型基板およびその製造方法
TW317643B (ja) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
KR19980033377A (ko) * 1996-10-31 1998-07-25 이데이노부유끼 박막 반도체 소자와 그 제조 방법 및 제조 장치, 및 박막 단결정 반도체 태양 전지와 그 제조 방법
JPH11163363A (ja) * 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2003029656A (ja) * 2001-07-13 2003-01-31 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
CN100403543C (zh) * 2001-12-04 2008-07-16 信越半导体株式会社 贴合晶片及贴合晶片的制造方法
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4103447B2 (ja) * 2002-04-30 2008-06-18 株式会社Ｉｈｉ 大面積単結晶シリコン基板の製造方法
JP2003332280A (ja) * 2002-05-14 2003-11-21 Disco Abrasive Syst Ltd 半導体ウェハの支持方法
US6953736B2 (en) * 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
FR2842350B1 (fr) * 2002-07-09 2005-05-13 Procede de transfert d'une couche de materiau semiconducteur contraint
US6818529B2 (en) * 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
JP3946683B2 (ja) * 2003-09-25 2007-07-18 株式会社東芝 アクティブマトリクス基板の製造方法
US7199397B2 (en) * 2004-05-05 2007-04-03 Au Optronics Corporation AMOLED circuit layout
US7691730B2 (en) * 2005-11-22 2010-04-06 Corning Incorporated Large area semiconductor on glass insulator
KR101634970B1 (ko) * 2007-05-18 2016-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법

Similar Documents

Publication Publication Date Title
JP2009010353A5 (ja)
JP2009003434A5 (ja)
JP2008311621A5 (ja)
JP2009094496A5 (ja)
JP2009111363A5 (ja)
JP2008311635A5 (ja)
JP2009135465A5 (ja)
JP2011142310A5 (ja) 半導体装置の作製方法
JP2009111373A5 (ja)
JP2008270771A5 (ja)
JP2013153160A5 (ja) 半導体装置の作製方法
JP2009111375A5 (ja)
JP2008244460A5 (ja)
JP2012009838A5 (ja) 半導体装置の作製方法
JP2003163337A5 (ja)
JP2012033911A5 (ja)
JP2010034535A5 (ja)
JP2009111371A5 (ja)
JP2009111354A5 (ja)
JP2009135472A5 (ja)
JP2011009723A5 (ja)
JP2009033139A5 (ja)
EP2105957A3 (en) Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP2009135469A5 (ja)
JP2009212502A5 (ja)