JP2009033139A5 - - Google Patents

Download PDF

Info

Publication number
JP2009033139A5
JP2009033139A5 JP2008167487A JP2008167487A JP2009033139A5 JP 2009033139 A5 JP2009033139 A5 JP 2009033139A5 JP 2008167487 A JP2008167487 A JP 2008167487A JP 2008167487 A JP2008167487 A JP 2008167487A JP 2009033139 A5 JP2009033139 A5 JP 2009033139A5
Authority
JP
Japan
Prior art keywords
semiconductor layer
single crystal
crystal semiconductor
symbol
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008167487A
Other languages
English (en)
Other versions
JP2009033139A (ja
JP5500793B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2008167487A priority Critical patent/JP5500793B2/ja
Priority claimed from JP2008167487A external-priority patent/JP5500793B2/ja
Publication of JP2009033139A publication Critical patent/JP2009033139A/ja
Publication of JP2009033139A5 publication Critical patent/JP2009033139A5/ja
Application granted granted Critical
Publication of JP5500793B2 publication Critical patent/JP5500793B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (8)

  1. 絶縁基板に第１の単結晶半導体層を配置する第１の工程と、
    前記第１の単結晶半導体層をアイランド状に加工する第２の工程と、
    前記絶縁基板に第２の単結晶半導体層を配置する第３の工程と、
    前記第２の単結晶半導体層をアイランド状に加工する第４の工程とを有することを特徴とする半導体装置の製造方法。
  2. 請求項１において、
    前記第３の工程では、前記第２の単結晶半導体層を、前記絶縁基板に前記第１の単結晶半導体層を配置した領域の一部と重なるように配置することを特徴とする半導体装置の製造方法。
  3. 絶縁基板に第１の単結晶半導体層および第２の単結晶半導体層を配置する第１の工程と、
    前記第１の単結晶半導体層および前記第２の単結晶半導体層を各々アイランド状に加工する第２の工程と、
    前記絶縁基板に第３の単結晶半導体層を配置する第３の工程と、
    前記第３の単結晶半導体層をアイランド状に加工する第４の工程とを有することを特徴とする半導体装置の製造方法。
  4. 請求項３において、
    前記第３の工程では、前記第３の単結晶半導体層を、前記絶縁基板に前記第１の単結晶半導体層を配置した領域及び前記第２の単結晶半導体層を配置した領域の一部と重なるように配置することを特徴とする半導体装置の製造方法。
  5. 請求項１乃至請求項４のいずれか一項において、
    ゲート絶縁膜を成膜する第５の工程と、
    前記ゲート絶縁膜の上方に導電膜を成膜する第６の工程と、
    前記導電膜をアイランド状に加工する第７の工程とを有することを特徴とする半導体装置の製造方法。
  6. 絶縁基板に第１の単結晶半導体層を配置する第１の工程と、
    前記第１の単結晶半導体層をアイランド状に加工する第２の工程と、
    前記絶縁基板に第２の単結晶半導体層を配置する第３の工程と、
    前記第２の単結晶半導体層をアイランド状に加工する第４の工程と、
    前記絶縁基板に第３の単結晶半導体層を配置する第５の工程と、
    前記第３の単結晶半導体層をアイランド状に加工する第６の工程とを有することを特徴とする半導体装置の製造方法。
  7. 請求項６において、
    前記第３の工程では、前記第２の単結晶半導体層を、前記絶縁基板に前記第１の単結晶半導体層を配置した領域の一部と重なるように配置し、
    前記第５の工程では、前記第３の単結晶半導体層を、前記絶縁基板に前記第１の単結晶半導体層を配置した領域及び前記第２の単結晶半導体層を配置した領域の一部と重なるように配置することを特徴とする半導体装置の製造方法。
  8. 請求項６又は請求項７において、
    ゲート絶縁膜を成膜する第７の工程と、
    前記ゲート絶縁膜の上方に導電膜を成膜する第８の工程と、
    前記導電膜をアイランド状に加工する第９の工程とを有することを特徴とする半導体装置の製造方法。
JP2008167487A 2007-06-29 2008-06-26 半導体装置の製造方法 Expired - Fee Related JP5500793B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008167487A JP5500793B2 (ja) 2007-06-29 2008-06-26 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007173281 2007-06-29
JP2007173281 2007-06-29
JP2008167487A JP5500793B2 (ja) 2007-06-29 2008-06-26 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2009033139A JP2009033139A (ja) 2009-02-12
JP2009033139A5 true JP2009033139A5 (ja) 2011-07-07
JP5500793B2 JP5500793B2 (ja) 2014-05-21

Family

ID=40159297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008167487A Expired - Fee Related JP5500793B2 (ja) 2007-06-29 2008-06-26 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7807520B2 (ja)
JP (1) JP5500793B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2430112B1 (en) 2009-04-23 2018-09-12 The University of Chicago Materials and methods for the preparation of nanocomposites
KR101962603B1 (ko) 2009-10-16 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
KR101501420B1 (ko) * 2009-12-04 2015-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8759917B2 (en) * 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
TWI424392B (zh) * 2010-01-29 2014-01-21 Prime View Int Co Ltd 主動元件陣列基板及使用其之平面顯示器
WO2011099389A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
US9012905B2 (en) * 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
US9093538B2 (en) * 2011-04-08 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9882001B2 (en) 2011-05-16 2018-01-30 The University Of Chicago Materials and methods for the preparation of nanocomposites
JP5912394B2 (ja) * 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
TWI457890B (zh) * 2012-08-17 2014-10-21 Macroblock Inc Display structure and display
JP6824115B2 (ja) * 2017-06-19 2021-02-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN110571333B (zh) * 2019-08-13 2023-06-30 北京元芯碳基集成电路研究院 一种无掺杂晶体管器件制作方法
US11067269B1 (en) * 2020-01-31 2021-07-20 Dell Products, Lp System and method for backlight integration with electrical contact foil in piezoelectric haptic keyboard

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0618926A (ja) 1992-07-02 1994-01-28 Sharp Corp 液晶表示用大型基板およびその製造方法
JPH0832038A (ja) * 1994-07-15 1996-02-02 Komatsu Electron Metals Co Ltd 貼り合わせｓｏｉ基板の製造方法および貼り合わせｓｏｉ基板
JPH0927452A (ja) * 1995-07-12 1997-01-28 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US5710057A (en) * 1996-07-12 1998-01-20 Kenney; Donald M. SOI fabrication method
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP3997682B2 (ja) * 2000-03-13 2007-10-24 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
US6602758B2 (en) * 2001-06-15 2003-08-05 Agere Systems, Inc. Formation of silicon on insulator (SOI) devices as add-on modules for system on a chip processing
JP3696131B2 (ja) * 2001-07-10 2005-09-14 株式会社東芝 アクティブマトリクス基板及びその製造方法
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP2003282885A (ja) * 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法
JP4103447B2 (ja) * 2002-04-30 2008-06-18 株式会社Ｉｈｉ 大面積単結晶シリコン基板の製造方法
JP3918708B2 (ja) * 2002-10-08 2007-05-23 セイコーエプソン株式会社 回路基板及びその製造方法、転写チップ、転写元基板、電気光学装置、電子機器
JP4151420B2 (ja) * 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
US6949451B2 (en) * 2003-03-10 2005-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. SOI chip with recess-resistant buried insulator and method of manufacturing the same
JP3946683B2 (ja) * 2003-09-25 2007-07-18 株式会社東芝 アクティブマトリクス基板の製造方法
US7229901B2 (en) * 2004-12-16 2007-06-12 Wisconsin Alumni Research Foundation Fabrication of strained heterojunction structures
US7691730B2 (en) * 2005-11-22 2010-04-06 Corning Incorporated Large area semiconductor on glass insulator

Similar Documents

Publication Publication Date Title
JP2009033139A5 (ja)
JP2012083733A5 (ja) 発光表示装置の作製方法
JP2011119675A5 (ja)
JP2011009723A5 (ja)
JP2011100982A5 (ja)
JP2011044696A5 (ja) 半導体装置の作製方法
JP2011100992A5 (ja)
JP2011009724A5 (ja) 半導体装置の作製方法
JP2012160742A5 (ja)
JP2011135063A5 (ja)
JP2013122580A5 (ja) 表示装置の作製方法
JP2012069935A5 (ja) 半導体装置の作製方法
JP2011077512A5 (ja) 発光装置の作製方法
JP2012084866A5 (ja) 液晶表示装置の作製方法
JP2009049393A5 (ja)
JP2012118545A5 (ja)
JP2012084865A5 (ja) 半導体装置の作製方法
JP2017201422A5 (ja) 半導体装置の作製方法
TW201130057A (en) Semiconductor device and manufacturing method thereof
JP2011085918A5 (ja) 表示装置
EP2534699A4 (en) Metal substrate with insulation layer and manufacturing method thereof, semiconductor device and manufacturing method thereof, solar cell and manufacturing method thereof, electronic circuit and manufacturing method thereof, and light-emitting element and manufacturing method thereof
JP2011077514A5 (ja)
JP2011233880A5 (ja) 半導体装置
JP2012015496A5 (ja)
JP2015072764A5 (ja)