JP4151420B2 - デバイスの製造方法 - Google Patents

デバイスの製造方法 Download PDF

Info

Publication number
JP4151420B2
JP4151420B2 JP2003015097A JP2003015097A JP4151420B2 JP 4151420 B2 JP4151420 B2 JP 4151420B2 JP 2003015097 A JP2003015097 A JP 2003015097A JP 2003015097 A JP2003015097 A JP 2003015097A JP 4151420 B2 JP4151420 B2 JP 4151420B2
Authority
JP
Japan
Prior art keywords
conductive adhesive
substrate
final substrate
transfer
anisotropic conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003015097A
Other languages
English (en)
Other versions
JP2004228373A (ja
Inventor
貴志 橋本
敦司 高桑
知之 鎌倉
純夫 宇都宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003015097A priority Critical patent/JP4151420B2/ja
Priority to US10/756,416 priority patent/US7029960B2/en
Publication of JP2004228373A publication Critical patent/JP2004228373A/ja
Priority to US11/205,169 priority patent/US7408207B2/en
Application granted granted Critical
Publication of JP4151420B2 publication Critical patent/JP4151420B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Description

【0001】
【発明の属する技術分野】
本発明は、素子を転写することによってデバイスを製造するデバイスの製造方法に関する。
【0002】
【従来の技術】
近年、液晶電気光学装置等の電気光学装置は、薄膜トランジスタ(以下、TFTと略記する。)や薄膜ダイオード(TFD)などの薄膜素子を用いたアクティブマトリクス型が主流になっている。しかしながら、従来のアモルファスシリコンTFTあるいはポリシリコンTFTを備えた電気光学装置は、単位面積当たりの製造コストが高いために、大型電気光学装置を製造しようとする場合、非常に高コストになってしまう問題があった。その原因の一つとして、液晶電気光学装置等の基板におけるトランジスタ回路の有効面積利用率が低く、成膜した薄膜素子形成材料の無駄が多いことが挙げられる。すなわち、従来技術によって前記基板上にアモルファスシリコンTFTあるいはポリシリコンTFTを形成する場合、基板上にCVD等によりアモルファスシリコンを一面に成膜した後、不要な部分をエッチングによって除去しているが、画素領域内でのTFT回路領域は、わずか数%〜十数%にすぎず、残りの画素電極部分に成膜された薄膜素子形成材料はエッチングにより捨てられている。基板上にTFT回路部のみを効率的に製造することができれば、特に大型電気光学装置のコストを大幅に低減することが可能となることから、そのための技術が種々検討されている。
【0003】
従来、シリコンウェハ上に製造したLSI回路を別な基板上に配置するための技術として、Alien Technology社によって開発された微小構造体技術と称される方法が知られている(例えば、非特許文献1参照。)。
この微小構造体技術は、シリコンウェハ上に製造したLSI回路を微小チップ(=微小構造体)に分離し、次いで該微小構造体を分散した溶媒を、予め埋め込み用の穴がパターンされている基板上に流し、基板上の所定位置に該微小構造体を配置することを特徴としている。この微小構造体技術によれば、シリコンウェハ上に多数形成しておいた微小構造体を、基板上に分散配置することができるとともに、基板上では単位素子が分離されているディスクリート型なので、基板の湾曲、曲げに対する追従性が良く、フレキシブル基板に適用することができる。しかしながら、この微小構造体技術においては、微小構造体を基板上に確実に配置すること、および正確な位置合わせが困難であるという欠点がある。さらに、微小構造体が配置される方向はランダムであるため、それに対応した特別の回路を微小構造体に設ける必要があり、コスト上昇を招く問題があった。現状は、微小構造体上の回路を4回対称に設計することにより回避している。
【0004】
また、液晶表示装置のカラーフィルタの製造において、基板/接着層/光吸収層/保護層/着色フィルム層/熱溶融接着層の各層を順に積層してなるドナーシートを転写基板上に重ね合わせ、ドナーシートの一部領域に対して、光吸収層に光を照射し、そこで発生した熱が熱溶融接着層を溶融・固着させ、これにより光照射した領域のみを基板上に転写するLITIプロセスと称される方法が知られている(例えば、特許文献1参照。)。
しかしながら、この従来技術は液晶表示素子用のカラーフィルタ等の製造に用いられているものであり、その他の応用可能性は明示されていない。
【0005】
さらに本出願人は、基板上に形成したTFT等の薄膜素子を転写体に転写する方法として、信頼性が高く、かつレーザー光が透過可能な基板上に剥離層を形成する工程と、該剥離層上に薄膜素子を含む被転写層を形成する工程と、該薄膜素子を含む被転写層を接着層を介して前記転写体に接合する工程と、前記剥離層に光を照射し、前記剥離層の層内及び/又は界面において剥離を生じさせる工程と、前記基板を前記剥離層から離脱させる工程と、を有することを特徴とする薄膜素子の転写方法を開発し、既に特許出願している(特許文献2参照)。
【0006】
同じく本出願人は、基板上に第1剥離層を形成する第1工程と、該第1剥離層上に薄膜デバイスを含む被転写層を形成する第2工程と、前記被転写層上に第2剥離層を形成する第3工程と、前記第2剥離層上に一次転写体を接合する第4工程と、前記第1剥離層を境にして、前記被転写層より前記基板を除去する第5工程と、前記被転写層の下面に二次転写体を接合する第6工程と、前記第2剥離層を境にして、前記被転写層より前記一次転写体を除去する第7工程とを有し、前記薄膜デバイスを含む前記被転写層を二次転写体に転写することを特徴とする薄膜デバイスの転写方法を開発し、既に特許出願している(特許文献3参照)。
これらの転写技術によれば、微細かつ高性能な機能性デバイスを所望の基板上に転写することができる。
【0007】
【非特許文献1】
Information DISPLAY, Vol.15, No.11 (November 1999)
【特許文献1】
米国特許第6,057,067号明細書
【特許文献2】
特開平10−125931号公報
【特許文献3】
特開平11−26733号公報
【0008】
【発明が解決しようとする課題】
しかしながら、前述した従来の転写技術には次のような問題があった。
すなわち、従来の転写技術では、基板上に形成したTFT等の薄膜素子を全て最終基板上に転写するものなので、電気光学装置用のアクティブマトリックス基板のように、多数のTFTが必要であるが、基板全面積に対するTFTの配置面積が少ない基板を作製するには、最終基板と同じ間隔で多数のTFTを形成した基板をわざわざ作製して最終基板に転写するか、または多数回の転写を繰り返さなければならず、必ずしもコスト低減とはならない。
【0009】
また、従来の転写技術では、基板上に形成したTFT等の薄膜素子を全て最終基板上に転写するものなので、基板が大面積化するほど、照射するレーザー光に高い特性、すなわち高出力と均一性などが要求され、要求性能を満たすレーザー光源が入手困難となるとともに、レーザー光照射のために大型で高精度の照射設備が必要となる。加えて、高出力のレーザー光を照射すると薄膜素子がその耐熱限界温度以上に加熱され、薄膜素子自体の機能が損なわれてしまうおそれがあり、転写工程そのものが困難になる問題があった。
【0010】
また、従来の転写技術の如く、基板上に形成した薄膜素子をデバイス単位で転写する場合、例えば絶縁膜は薄膜素子の全面にわたって連続して形成されているため、転写後に最終基板を曲げた時にクラック等が発生するおそれがあり、基板の曲げに対する追従性が良好とはいえなかった。その結果、従来の転写技術では最終基板の選択の自由度が制限されていた。
【0011】
本発明は前記事情に鑑みてなされたもので、その目的とするところは、例えば電気光学装置用のアクティブマトリクス基板となる最終基板上にTFT等の素子を分散配置し、これによりデバイスを安価にかつ効率よく製造できるようにしたデバイスの製造方法を提供することにある。
【0012】
【課題を解決するための手段】
前記目的を達成するため本発明のデバイスの製造方法では、転写用基板上に設けられた多数の素子の一部を最終基板上に転写し、この転写した素子を用いてデバイスを製造する方法であって、前記転写用基板上に剥離層を介して多数の素子を、その端子部が剥離層と反対の側の面に露出した状態に設けるとともに、該素子とその直下の剥離層とを島状に形成する第1工程と、前記転写用基板上の転写するべき素子の、前記端子部を露出させた面を、前記最終基板の、前記素子の端子部に導通させるための導電部を設けた側の面に、導電性接着材を介して接合する第2工程と、前記転写用基板と前記最終基板との間の、転写するべき素子の直下の剥離層に選択的に剥離を生じさせる第3工程と、素子の転写を終えた前記転写用基板を前記最終基板から離脱させる第4工程と、を有し、前記第1工程では、前記各素子の直下の剥離層を、素子との接着面積が素子の剥離層接合面の全面積よりも小さくなるように形成することを特徴としている。
【0013】
本発明のデバイスの製造方法によれば、最終基板上に間隔をおいて分散配置される多数の素子を、例えば転写用基板上に集中的に製造することができ、したがって最終基板上に直接素子を形成する場合に比べ、素子製造の際の基板の面積効率を大幅に向上することができる。よって、多数の素子が分散配置された最終基板を効率よく安価に製造することができ、これによりデバイスそのものも効率よく安価に製造することができる。
また、転写用基板上に集中的に設けた多数の素子を転写前に選別、排除することが容易に実行可能となり、その結果製品歩留まりを向上することができる。
また、素子の端子部を露出させた面を、最終基板に導電性接着材を介して接合するので、例えばこの導電性接着材を最終基板上の導電部に直接接着することにより、最終基板への素子の接合、および端子部と導電部との導通を同時に行うことができ、したがって転写後に端子部と導電部とを配線で導通させるといった工程が不要になる。
さらに、同一あるいは異なる素子を積層しかつ融合することができるので、異なるプロセス条件で製造される素子を融合することで、従来は製造困難であった積層構造を有する素子を提供することができるとともに、3次元構造を有する素子を簡単に製造することができる。
【0014】
また、前記製造方法においては、前記転写用基板は、素子形成用の基板であるのが好ましい。
このようにすれば、転写用基板に素子を形成する際、その端子部を転写用基板と反対の側、すなわち外側に設ければよく、したがって端子部の形成が容易になる。
【0015】
また、前記製造方法においては、前記導電性接着材は異方性導電接着材であるのが好ましい。
このようにすれば、例えば前記素子の端子部が複数あり、これら端子部にそれぞれ独立して導通部が導通される場合、端子部とこれに対応する導通部とを互いに対向するように配置し、前記異方性導電接着材で接合し圧着することにより、該異方性導電接着材がその異方性を発揮して対向する端子部と導通部との間のみを導通させるようになる。したがって、導電性接着材を、各端子部毎に独立した状態で形成する必要がなく、これにより生産性が極めて良好になる。
【0016】
なお、導電性接着材が異方性導電接着材である場合、前記第2工程において、前記導電性接着材としてフィルム状のものを用い、このフィルム状の導電性接着材を、前記素子の端子部を露出させた側の面、あるいは前記最終基板の、導電部を設けた側の面における、前記素子部を接合する位置に貼着するのが好ましい。
このようにすれば、フィルム状であることにより導電性接着材の扱いが容易になり、したがって生産性を向上することができる。
【0017】
また、前記製造方法においては、前記第2工程において、前記導電性接着材を、液状体として素子と最終基板との間に設け、その後硬化せしめるのが好ましい。
このようにすれば、例えばスピンコート法などによる全面塗布や、液滴塗出法などによる選択的な塗布、さらには各種の印刷法など、塗布法の選択自由度が高くなり、素子の種類等に応じて適宜な塗布法の選択が可能になる。
【0018】
なお、導電性接着材を液状体とする場合、この導電性接着材を、液滴吐出法によって選択的に配置するのが好ましい。
このようにすれば、導電性接着材を所望する位置にのみ配置できることから、例えば転写するべき素子に対応する箇所のみに導電性接着材を配置することにより、接着材のロスを少なくすることができ、また、素子の最終基板への転写を容易にすることもできる。
【0019】
さらに、導電性接着材を液滴吐出法によって選択的に配置する場合、これに先立ち、素子または最終基板の導電性接着材を配置する位置に親液処理を施し、及び/又は導電性接着材を配置する位置の周囲に撥液処理を施しておくのが好ましい。
このようにすれば、液滴が所望する位置からずれて吐出されても、撥液処理がなされていることによって液滴が所望する位置にまではじかれ、結果として所望する位置に塗布される。また、所望する位置に吐出された液滴は、親液処理がなされていることにより、その位置に留まって周囲に流れ出すことがない。
【0020】
また、導電性接着材を液滴吐出法によって選択的に配置する場合、これに先立ち、素子または最終基板の導電性接着材を配置する位置を囲って隔壁を形成し、その後、導電性接着材を前記隔壁内に選択的に配置するのが好ましい。
このようにすれば、隔壁内に導電性接着材を吐出してこれを配置することにより、導電性接着材を所望する位置により確実に塗布することができる。
【0021】
また、導電性接着材を液滴吐出法によって選択的に配置する場合、これに先立ち、最終基板における前記素子との接合位置に凹部を形成し、その後、該凹部内に導電性接着材を選択的に配置するのが好ましい。
このようにすれば、凹部内に導電性接着材を吐出してこれを配置することにより、導電性接着材を所望する位置により確実に塗布することができる。また、例えば凹部を素子に嵌合するような形状に形成しておけば、素子を凹部に嵌合させることによって転写用基板と最終基板との接合の際の位置決めを行うことができ、したがって基板どうしの接合の際の位置決めを容易にかつ精度よく行うことができるようになる。さらに、素子を凹部内に嵌合させることにより、素子を搭載する基板(最終基板)の薄厚化を図ることができる。
【0022】
なお、最終基板における前記素子との接合位置に凹部を形成し、その後、該凹部内に導電性接着材を選択的に配置する場合、予め凹部内に、前記素子の端子部に導通させるための導電部を設けておくのが好ましい。
このようにすれば、最終基板への素子の接合、および端子部と導電部との導通を同時に行うことができ、したがって転写後に端子部と導電部とを配線で導通させるといった工程が不要になる。
【0023】
また、前記製造方法においては、前記素子の端子部が複数ある場合に、これら端子部に接合する導電性接着材を、各端子部毎に独立した状態で形成し、これら独立させた導電性接着材間を絶縁するのが好ましい。
このようにすれば、導電性接着材が異方性導電接着材でない一般的なものであっても、この導電性接着材によって端子部間が短絡してしまうことを防止することができる。
【0024】
また、本発明のデバイスは、基板上に素子を設けてなるデバイスにおいて、前記素子の基板側の面に端子部が露出した状態に設けられ、前記基板の素子を設ける側の面に前記素子の端子部に導通させるための導電部が設けられ、前記素子が、その端子部と前記導電部とを導通させる導電性接着材によって前記基板に接合されてなることを特徴としている。
このデバイスによれば、素子の端子部を露出させた面が、基板上の導電部に導電性接着材を介して接合されているので、その製造に際して、基板に素子を搭載するための処理と、素子の端子部を基板の導電部に導通させる処理とが同時になされるようになり、したがって搭載後に端子部と導電部とを配線で導通させるといった工程が不要になり、生産性の高いものとなる。
【0025】
また、前記デバイスにおいては、前記導電性接着材が異方性導電接着材であるのが好ましい。
このようにすれば、例えば前記素子の端子部が複数あり、これら端子部にそれぞれ独立して導通部が導通している場合、端子部とこれに対応する導通部とが互いに対向して配置され、前記異方性導電接着材で接合され圧着されることにより、該異方性導電接着材がその異方性を発揮して対向する端子部と導通部との間のみが導通するようになる。したがって、導電性接着材を、各端子部毎に独立した状態で形成する必要がなく、これにより生産性が極めて良好なものとなる。
【0026】
また、前記デバイスにおいては、前記素子の端子部が複数あり、これら端子部に接合する導電性接着材が、各端子部毎に独立した状態で形成され、これら独立した導電性接着材間が絶縁されてなるのが好ましい。
このようにすれば、導電性接着材が異方性導電接着材でない一般的なものであっても、この導電性接着材によって端子部間が短絡してしまうことが防止されたものとなる。
【0027】
なお、端子部に接合する導電性接着材が、各端子部毎に独立した状態で形成され、これら独立した導電性接着材間が絶縁されてなる場合、前記導電性接着材が、各端子部毎に離間して配置されることにより独立した状態とされ、かつ導電性接着材間が絶縁されてなるのが好ましい。
このようにすれば、導電性接着材による端子部間の短絡が確実に防止される。
【0028】
また、端子部に接合する導電性接着材が、各端子部毎に独立した状態で形成され、これら独立した導電性接着材間が絶縁されてなる場合、前記導電性接着材が、絶縁性の隔壁によって仕切られたことにより、各端子部毎に独立した状態とされ、かつ導電性接着材間が絶縁されてなるのが好ましい。
このようにすれば、導電性接着材による端子部間の短絡が確実に防止されたものとなる。
【0029】
また、端子部に接合する導電性接着材が、各端子部毎に独立した状態で形成され、これら独立した導電性接着材間が絶縁されてなる場合、導電性接着材が、それぞれ独立した凹部内に配置されたことにより、各端子部毎に独立した状態とされ、かつ導電性接着材間が絶縁されてなるのが好ましい。
このようにすれば、導電性接着材による端子部間の短絡が確実に防止されたものとなる。
【0030】
また、本発明のデバイスでは、請求項1〜11のいずれかに記載の製造方法によって得られたことを特徴としている。
このデバイスによれば、効率よく安価に製造されたものとなり、また製品歩留まりも向上したものとなる。
【0031】
本発明の電気光学装置では、前記のデバイスを備えてなることを特徴としている。
この電気光学装置によれば、デバイスが効率よく安価に製造され、また製品歩留まりも向上したものとなっていることにより、電気光学装置自体も安価に製造されるものとなる。
【0032】
本発明の電子機器では、前記のデバイスを備えてなることを特徴としている。
この電子機器によれば、デバイスが効率よく安価に製造され、また製品歩留まりも向上したものとなっていることにより、電子機器自体も安価に製造されるものとなる。
【0033】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
(第1の実施の形態)
図1〜図7は本発明の第1の実施の形態(素子の転写方法)を説明するための図である。この素子の転写方法は、特に導電性接着材として異方性導電接着フィルムを使用する例であり、以下の第1工程〜第4工程を経て実施される。
【0034】
[第1工程]
第1工程は、図1に示すように、転写用基板10上に剥離層11を形成し、さらに、図2(a)に示すようにこの剥離層11上に多数の素子12を形成する。
転写用基板10は、本実施形態では素子形成用の基板となるものである。このような素子形成用の基板としては、光が透過し得る透光性を有するものであるのが好ましい。
この場合、光の透過率は10%以上であるのが好ましく、50%以上であるのがより好ましい。この透過率が低過ぎると、光の減衰(ロス)が大きくなり、剥離層11を剥離するのにより大きな光量を必要とする。
【0035】
また、転写用基板10は、信頼性の高い材料で構成されているのが好ましく、特に、耐熱性に優れた材料で構成されているのが好ましい。その理由は、例えば後述する素子12や中間層16を形成する際に、その種類や形成方法によってはプロセス温度が高くなる(例えば350〜1000℃程度)ことがあるが、その場合でも、基板10が耐熱性に優れていれば、転写用基板10上への素子12等の形成に際し、その温度条件等の成膜条件の設定の幅が広がるからである。
【0036】
したがって、転写用基板10は、素子12の形成の際の最高温度をTmax としたとき、歪点がTmax 以上の材料で構成されているのものが好ましい。具体的には、転写用基板10の形成材料は、歪点が350℃以上のものが好ましく、500℃以上のものがより好ましい。このようなものとしては、例えば、石英ガラス、コーニング7059、日本電気ガラスOA−2等の耐熱性ガラスが挙げられる。
【0037】
また、転写用基板10の厚さについては、特に限定されないものの、通常は0.1〜5.0mm程度であるのが好ましく、0.5〜1.5mm程度であるのがより好ましい。転写用基板10の厚さが薄すぎると強度の低下を招き、厚すぎると、転写用基板10の透過率が低い場合に、光の減衰を生じ易くなる。なお、転写用基板10の光の透過率が高い場合には、その厚さは、前記上限値を超えるものであってもよい。なお、光を均一に照射できるように、転写用基板10の厚さは、均一であるのが好ましい。
【0038】
剥離層11は、機械的な力の作用により容易に剥離を生じる材料によって形成される。すなわち、該剥離層11に、前記転写用基板10と後述する最終基板とを離間させる方向に働く力をこれら基板の一方の端部側から作用させた際、該剥離層11の層内及び/又は界面において容易に剥離(以下、「層内剥離」、「界面剥離」と言う)を生じる材料によって形成される。
また、このような剥離層11としては、照射される光を吸収し、その層内及び/又は界面において剥離、すなわち層内剥離及び/又は界面剥離を生じるような性質を有するものであるのが好ましく、特に、光の照射により、剥離層11を構成する物質の原子間または分子間の結合力が消失または減少すること、すなわち、アブレーションが生じて層内剥離及び/又は界面剥離に至るものであるのが望ましい。
【0039】
さらに、光の照射により、剥離層11から気体が放出され、分離効果が発現される場合もある。すなわち、剥離層11に含有されていた成分が気体となって放出される場合と、剥離層11が光を吸収して一瞬気体になり、その蒸気が放出され、分離に寄与する場合とがある。
このような剥離層11の形成材料としては、例えば、次のA〜Fに記載されるものが挙げられる。
【0040】
A.アモルファスシリコン(a−Si)
このアモルファスシリコン中には、水素(H)が含有されていてもよい。この場合、Hの含有量は、2原子%以上程度であるのが好ましく、2〜20原子%程度であるのがより好ましい。このように、水素(H)が所定量含有されていると、光の照射によって水素が放出され、剥離層11に内圧が発生し、それが上下の薄膜を剥離する力となる。アモルファスシリコン中の水素(H)の含有量は、成膜条件、例えばCVDにおけるガス組成、ガス圧、ガス雰囲気、ガス流量、温度、基板温度、投入パワー等の条件を適宜設定することにより調整することができる。
【0041】
B.酸化ケイ素又はケイ酸化合物、酸化チタンまたはチタン酸化合物、酸化ジルコニウムまたはジルコン酸化合物、酸化ランタンまたはランタン酸化化合物等の各種酸化物セラミックス、透電体(強誘電体)あるいは半導体
酸化ケイ素としては、SiO、SiO 、Si が挙げられ、ケイ酸化合物としては、例えばK SiO 、Li SiO 、CaSiO 、ZrSiO 、Na SiO が挙げられる。
【0042】
酸化チタンとしては、TiO、Ti 、TiO が挙げられ、チタン酸化合物としては、例えば、BaTiO 、BaTiO 、Ba Ti20、BaTi11、CaTiO 、SrTiO 、PbTiO 、MgTiO 、ZrTiO 、SnTiO 、Al TiO 、FeTiO が挙げられる。
【0043】
酸化ジルコニウムとしては、ZrO2が挙げられ、ジルコン酸化合物としては、例えばBaZrO 、ZrSiO 、PbZrO 、MgZrO 、KZrO が挙げられる。
【0044】
C.PZT、PLZT、PLLZT、PBZT等のセラミックスあるいは誘電体(強誘電体)
D.窒化珪素、窒化アルミ、窒化チタン等の窒化物セラミックス
E.有機高分子材料
有機高分子材料としては、−CH−、−CO−(ケトン)、−CONH−(アミド)、−NH−(イミド)、−COO−(エステル)、−N=N−(アゾ)、−CH=N−(シフ)等の結合(光の照射によりこれらの結合が切断される)を有するもの、特に、これらの結合を多く有するものであればいかなるものでもよい。また、有機高分子材料は、構成式中に芳香族炭化水素(1または2以上のベンゼン環またはその縮合環)を有するものであってもよい。
【0045】
このような有機高分子材料の具体例としては、ポリエチレン,ポリプロピレンのようなポリオレフィン,ポリイミド,ポリアミド,ポリエステル,ポリメチルメタクリレート(PMMA),ポリフェニレンサルファイド(PPS),ポリエーテルスルホン(PES),エポキシ樹脂等が挙げられる。
【0046】
F.金属
金属としては、例えば、Al,Li,Ti,Mn,In,Sn,Y,La,Ce,Nd,Pr,Gd,Smまたはこれらのうちの少なくとも1種を含む合金が挙げられる。
【0047】
また、剥離層11の厚さは、剥離目的や剥離層11の組成、層構成、形成方法等の諸条件により異なるが、通常は、1nm〜20μm程度であるのが好ましく、10nm〜2μm程度であるのがより好ましく、40nm〜1μm程度であるのがさらに好ましい。剥離層11の膜厚が小さすぎると、成膜の均一性が損なわれ、剥離にムラが生じることがあり、また、膜厚が厚すぎると、剥離層11の良好な剥離性を確保するために、光のパワー(光量)を大きくする必要があるとともに、後に剥離層11を除去する際に、その作業に時間がかかる。なお、剥離層11の膜厚は、できるだけ均一であるのが好ましい。
【0048】
剥離層11の形成方法は、特に限定されず、膜組成や膜厚等の諸条件に応じて適宜選択される。たとえば、CVD(MOCVD、低圧CVD、ECR−CVDを含む)、蒸着、分子線蒸着(MB)、スパッタリング、イオンプレーティング、PVD等の各種気相成膜法、電気メッキ、浸漬メッキ(ディッピング)、無電解メッキ等の各種メッキ法、ラングミュア・プロジェット(LB)法、スピンコート、スプレーコート、ロールコート等の塗布法、各種印刷法、転写法、インクジェットコーティング法、粉末ジェット法等が挙げられ、これらのうちの2以上を組み合わせて形成することもできる。
【0049】
例えば、剥離層11の組成がアモルファスシリコン(a−Si)の場合には、CVD、特に低圧CVDやプラズマCVDにより成膜するのが好ましい。
また、剥離層11をゾル−ゲル法によるセラミックスで構成する場合や、有機高分子材料で構成する場合には、塗布法、特に、スピンコートにより成膜するのが好ましい。なお、図1には示されないが、転写用基板10と剥離層11の性状に応じて、両者の密着性の向上等を目的とした中間層を転写用基板10と剥離層11の間に設けても良い。
【0050】
このようにして剥離層11を形成したら、図2(a)に示すようにこの剥離層11上に多数の素子12を形成し、さらに各々の素子12とその直下の剥離層11とが島状に残るようにエッチング処理を行う。その結果、図2(a)に示したように多数の被転写層(素子12)が所定間隔毎に剥離層11を介して転写用基板10上に並べられた状態となる。このように被転写層である素子12と剥離層11とを島状に形成しておくことにより、後述の剥離工程で所望の素子12のみを転写することが容易となる。
【0051】
素子12毎に分割される剥離層11については、図2(a)に示したように素子12の剥離層接合面と同じ寸法にしてもよいが、さらにこの剥離層11を、図2(b)に示すように、剥離層11の素子12への接着面積が素子12の剥離層接合面の全面積よりも小さくなるようにオーバーエッチングしてもよい。このように剥離層11をオーバーエッチングすることにより、剥離層11に機械的な力を作用させた際、剥離層11に容易に剥離が生じるようになる。また、後述するように剥離処理として光を照射した際にも、容易に剥離が生じるとともに、剥離層11を縮小することによって剥離の際に必要な光エネルギー量を減らすことができる。
【0052】
図2(c)は、本実施の形態において用いられる素子12の一例を示す断面図であり、この素子12は、例えばSiO 膜(中間層)16上に形成されたTFT(薄膜トランジスタ)を含んで構成されたものである。このTFTは、ポリシリコン層にn型不純物を導入して形成されたソース・ドレイン領域17と、チャネル領域18と、ゲート絶縁膜19と、ゲート電極20と、層間絶縁膜21と、例えばアルミニウムからなるソース電極22、ドレイン電極22とを具備して構成されたものである。ここで、本発明における素子12は、図2(c)に示したように各電極の端子部が前記剥離層11と反対の側の面12aに露出した状態に形成される。すなわち、ゲート電極20はその一方の面(チャネル領域18と反対の側の面)が素子12の面12aに露出し、またソース(あるいはドレイン領域)17に接続するソース・ドレイン電極22、22も、その端面が素子12の面12aに露出して形成されている。なお、ソース・ドレイン電極22、22の端面側には、後述する導電性接着材との接触面積を十分に確保するため、その周囲に面12aに露出した状態で端子部22a、22aが形成されている。また、ゲート電極20における面12aに露出した側の面も、本発明における端子部20aとなっている。
【0053】
なお、素子12としては、前記TFTに限定されることなく、シリコンベースのトランジスタやSOI(silicon on insulator)などの種々の素子を適用し得る。ただし、その場合にも電極等の端子部については、剥離層11と反対の側の面に露出した状態とする。
【0054】
また、本実施形態では、剥離層11に接して設けられる中間層としてSiO膜を使用しているが、Si などのその他の絶縁膜を使用することもできる。SiO 膜(中間層)の厚みは、その形成目的や発揮し得る機能の程度に応じて適宜決定されるが、通常は、10nm〜5μm程度であるのが好ましく、40nm〜1μm程度であるのがより好ましい。中間層は、種々の目的で形成され、例えば、被転写層(素子12)を物理的または化学的に保護する保護層,絶縁層,導電層,レーザー光の遮光層,マイグレーション防止用のバリア層,反射層としての機能の内の少なくとも1つを発揮するものが挙げられる。
なお、場合によっては、SiO 膜等の中間層を形成せず、剥離層11上に直接被転写層(素子12)を形成してもよい。
【0055】
被転写層(素子12)は、図2(c)に示したようなTFT等の薄膜素子を含む層である。薄膜素子としては、TFTの他に、例えば、薄膜ダイオードや、シリコンのPIN接合からなる光電変換素子(光センサ、太陽電池)やシリコン抵抗素子、その他の薄膜半導体デバイス、電極(例:ITO、メサ膜のような透明電極)、スイッチング素子、メモリ、圧電素子等のアクチュエータ、マイクロミラー(ピエゾ薄膜セラミックス)、磁気記録薄膜ヘッド、コイル、インダクター、薄膜高透磁材料およびそれらを組み合わせたマイクロ磁気デバイス、フィルター、反射膜、ダイクロイックミラー等がある。
【0056】
このような薄膜素子(薄膜デバイス)は、その形成方法との関係で、通常、比較的高いプロセス温度を経て形成される。したがって、この場合、前述したように、基板10としては、そのプロセス温度に耐え得る信頼性の高いものが必要となる。
【0057】
[第2工程]
一方、図3(a)に示すように最終基板14を用意する。この最終基板14としては、特に限定されないものの、基板(板材)、特に透明基板が挙げられる。なお、このような基板は平板であっても、湾曲板であってもよい。また、最終基板14は、前記転写用基板10に比べ、耐熱性、耐食性等の特性が劣るものであってもよい。その理由は、本実施形態では、転写用基板10側に素子12を形成し、その後素子12を最終基板14に転写するため、最終基板14に要求される特性、特に耐熱性については、素子12の形成の際の温度条件等に依存しないからである。
【0058】
したがって、素子12の形成の際の最高温度をTmax としたとき、最終基板14の形成材料として、ガラス転移点(Tg)または軟化点がTmax 以下のものを用いることができる。例えば、最終基板14は、ガラス転移点(Tg)または軟化点が好ましくは800℃以下、より好ましくは500℃以下、さらに好ましくは320℃以下の材料で構成することができる。
【0059】
また、最終基板14の機械的特性としては、ある程度の剛性(強度)を有するものが好ましいが、可撓性、弾性を有するものであってもよい。
このような最終基板14の形成材料としては、各種合成樹脂または各種ガラス材が挙げられ、特に、各種合成樹脂や通常の(低融点の)安価なガラス材が好ましい。
【0060】
合成樹脂としては、熱可塑性樹脂、熱硬化性樹脂のいずれでもよく、例えば、ポリエチレン、ポロプロピレン、エチレン−プレピレン共重合体、エチレン−酢酸ビニル共重合体(EVA)等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−(4−メチルベンテン−1)、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体(AS樹脂)、ブタジエン−スチレン共重合体、ポリオ共重合体(EVOH)、ポリエチレンテレフタレート(PET)、ポリプチレンテレフタレート(PBT)、ポリシクロヘキサンテレフタレート(PCT)等のポリエステル、ポリエーテル、ポリエーテルケトン(PEK)、ポリエーテルエーテルケトン(PEEK)、ポリエーテルイミド、ポリアセタール(POM)、ポリフェニレンオキシド、変性ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル(液晶ポリマー)、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エボキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの1種または2種以上を組み合わせて(例えば2層以上の積層体として)用いることができる。
【0061】
ガラス材としては、例えば、ケイ酸ガラス(石英ガラス)、ケイ酸アルカリガラス、ソーダ石灰ガラス、カリ石灰ガラス、鉛(アルカリ)ガラス、バリウムガラス、ホウケイ酸ガラス等が挙げられる。このうち、ケイ酸ガラス以外のものは、ケイ酸ガラスに比べて融点が低く、また、成形、加工も比較的容易であり、しかも安価であり、好ましい。
【0062】
また、この最終基板14としては、その上の、前記転写用基板10上における転写するべき素子12を転写する位置に、予め本発明における導電部としての電極パッド15を形成しておく。電極パッド15は、転写用基板10上に形成した素子12の、図2(c)に示した端子部20a、端子部22a、22aにそれぞれ導通させるためのもので、各端子部に対応する位置に電極パッド15a、15b、15cが設けられて構成されたものである。また、本実施形態においては、図3(b)に示すように、これら電極パッド15a、15b、15cに接続する配線30も形成しておく。ここで、電極パッド15a、15b、15cは、例えば図3(c)に示すように素子12において露出したゲート電極20の端子部20a、ソース電極22、ドレイン電極22の端子部22a、22aに対応して配置されたものである。
【0063】
次に、このようにして配線30まで形成した最終基板14に対し、図4に示すようにその電極パッド15の形成面に、導電性接着材として、フィルム状の異方性導電接着材31を貼着する。フィルム状の異方性導電接着材31としては、特に限定されることなく種々のものが使用可能であるが、例えば株式会社スリーボンド製の「3370C」や、日立化成工業株式会社製の「アニソルム」、ソニーケミカル株式会社製の「CP9631SB」等が好適に用いられる。この異方性導電接着材31は、絶縁性の樹脂中に導電性微粒子が分散させられてフィルム状に形成されたもので、加熱圧着されることによって硬化するよう構成されたものである。そして、このような構成のもとにこの異方性導電接着材31は、圧着された際に分散された導電性微粒子が圧着方向で連続し、これによって圧着方向に導電性を有するものとなる。また、このとき、非圧着方向では導電性微粒子が分散されたままの状態であることにより、絶縁性を保持したままとなる。
【0064】
このようにして最終基板14上に異方性導電接着材31を貼着したら、図5に示すように前記の転写用基板10を最終基板14に対して位置合わせし、その素子12側が異方性導電接着材31に接するように接合する。転写用基板10の最終基板14への位置合わせについては、転写するべき素子12が電極パッド15上に位置するように、さらに詳しく言えば、素子12の端子部20a、22a、22aがそれぞれ対応する電極パッド15a(15b、15c)の直上に位置するようにして行う。
【0065】
そして、一方あるいは両方の基板を互いに密着する方向に圧着し、その状態で加熱することにより、異方性導電接着材31を硬化せしめる。本実施形態では、図5に示したように転写用基板10側を押圧するが、その押圧に際しては、転写するべき素子12に対して選択的に押圧し、異方性導電接着材31が、該素子12の直下に位置する箇所のみ選択的に圧着せしめられるようにする。ここで、硬化のための加熱については、用いる異方性導電接着材31によっても異なるものの、50℃〜200℃程度で行う。また、フィルム状の異方性導電接着材31の厚さについても、特に限定されないものの、1μm〜100μm程度とするのが好ましい。
【0066】
このようにして異方性導電接着材31を選択的に圧着し、さらに加熱することによって硬化させると、異方性導電接着材31はその圧着された箇所が圧着方向で導電性を有する導通部分31aとなり、したがって素子12の端子部20a、22a、22aがそれぞれ対応する電極パッド15a(15b、15c)と導通するようになる。なお、異方性導電接着材31は非圧着方向では絶縁性が保持されたままとなることから、素子12の端子部20a、22a、22a間、およびこれらに対応する電極パッド15間は、互いに絶縁性が保持されてそれぞれが電気的に独立したものとなる。
【0067】
[第3工程]
このようにして転写用基板10上の転写するべき素子12を、異方性導電接着材31を介して最終基板14に接合したら、前記転写用基板10と転写するべき素子12との間の剥離層11に剥離を生じさせる。
剥離層11に剥離を生じさせるには、図6に示すように転写用基板10側から転写するべき素子12の剥離層11に対し、メタルマスク(図示せず)などを用いて選択的に光Lを照射し、剥離層11の層内及び/又は界面において剥離を生じさせる。このようにして剥離を生じさせることにより、剥離層11が剥離して転写するべき素子12が剥離層11から切り離され、これらが異方性導電接着材31を介して最終基板14側に接合された状態となる。
【0068】
剥離層11に層内剥離及び/又は界面剥離が生じる原理は、剥離層11の形成材料にアブレーションが生じること、また、剥離層11に含まれているガスの放出、さらには照射直後に生じる溶融、蒸散等の相変化によるものである。
ここで、アブレーションとは、照射光を吸収した固定材料(剥離層11の形成材料)が光化学的または熱的に励起され、その表面や内部の原子または分子の結合が切断されて放出することをいい、主に、剥離層11の形成材料の全部または一部が溶融、蒸散(気化)等の相変化を生じる現象として現れる。また、前記相変化によって微小な発泡状態となり、結合力が低下することもある。
剥離層11が層内剥離を生じるか、界面剥離を生じるか、またはその両方であるかは、剥離層11の組成や、その他種々の要因に左右され、その要因の1つとして、照射される光の種類、波長、強度、到達深さ等の条件が挙げられる。
【0069】
照射する光としては、剥離層11に層内剥離及び/又は界面剥離を起こさせるものであればいかなるものでもよく、例えば、X線、紫外線、可視光、赤外線(熱線)、レーザ光、ミリ波、マイクロ波、電子線、放射線(α線、β線、γ線)等が挙げられる。
そのなかでも、剥離層11の剥離(アブレーション)を生じさせ易く、かつ高精度の局部照射が可能である点で、レーザー光が好ましい。レーザー光はコヒーレント光であり、転写用基板10を介して剥離層に高出力パルス光を照射して所望部分に剥離を生じさせるのに好適である。したがって、レーザー光の使用によって、容易にかつ確実に素子12を剥離させることができる。
【0070】
このレーザ光を発生させるレーザ装置としては、各種気体レーザ、固体レーザ(半導体レーザ)等が挙げられるが、エキシマレーザ、Nd−YAGレーザ、Arレーザ、CO レーザ、COレーザ、He−Neレーザ等が好適に用いられる。
【0071】
このレーザー光としては、波長100nm〜350nmを有するレーザー光が好ましい。このように短波長レーザー光を用いることにより、光照射精度が高められるとともに、剥離層11における剥離を効果的に行うことができる。
上述の条件を満たすレーザー光としては、例えばエキシマレーザーを挙げることができる。エキシマレーザーは、短波長紫外域の高エネルギーのレーザー光出力が可能なガスレーザーであり、レーザー媒質として希ガス(Ar,Kr,Xeなど)とハロゲンガス(F ,HClなど)とを組み合わせたものを用いることにより、代表的な4種類の波長のレーザー光を出力することができる(XeF=351nm,XeCl=308nm,KrF=248nm,ArF=193nm)。エキシマレーザは、短波長域で高エネルギーを出力するため、極めて短時間で剥離層11にアブレーションを生じさせることができ、よって隣接する素子12等に劣化、損傷を生じさせることなく、剥離層11を剥離することができる。
【0072】
あるいは、剥離層11に、例えばガス放出、気化、昇華等の相変化を起こさせて分離特性を与える場合、照射されるレーザー光の波長は、350から1200nm程度が好ましい。
このような波長のレーザー光は、YAG、ガスレーザーなどの一般加工分野で広く使用されるレーザー光源や照射装置を用いることができ、光照射を安価にかつ簡単に行うことができる。また、このような可視光領域の波長のレーザー光を用いることによって、転写用基板10が可視光透光性であればよく、転写用基板10の選択の自由度を広げることができる。
【0073】
また、照射されるレーザ光のエネルギー密度、特に、エキシマレーザの場合のエネルギー密度は、10〜5000mJ/cm 程度とするのが好ましく、100〜500mJ/cm 程度とするのがより好ましい。また、照射時間は、1〜1000nsec程度とするのが好ましく、10〜100nsec程度とするのがより好ましい。エネルギー密度が低いかまたは照射時間が短いと、十分なアブレーション等が生じず、また、エネルギー密度が高いかまたは照射時間が長いと、剥離層11を透過した照射光により素子12等に悪影響を及ぼすおそれがある。
【0074】
なお、剥離層11を透過した照射光が素子12にまで達して悪影響を及ぼす場合の対策としては、例えば、剥離層11上にタンタル(Ta)等の金属膜11を形成する方法がある。これにより、剥離層11を透過したレーザー光は、金属膜の界面で完全に反射され、それよりの上の素子12に悪影響を与えない。
【0075】
レーザ光に代表される照射光は、その強度が均一となるように照射されるのが好ましい。照射光の照射方向は、剥離層11に対し垂直な方向に限らず、剥離層11に対し所定角度傾斜した方向であってもよい。
なお、照射光を同一箇所に2回以上照射してもよい。また、異なる種類、異なる波長(波長域)の照射光(レーザ光)を同一領域または異なる領域に2回以上照射してもよい。
【0076】
[第4工程]
次に、図7に示すように、転写用基板10と最終基板14とに、双方を離間させる方向に力を加えることにより、最終基板14から転写用基板10を取り外す。ここで、前記の第3工程により、最終基板14に転写させるべき素子12の剥離層11が素子12から剥離しているため、これら転写するべき素子12は転写用基板10から切り離されたものとなっている。また、転写するべき素子12は、異方性導電接着材31によって最終基板14の所望位置、本実施形態では電極パッド15に接合されている。
【0077】
なお、前記第3工程において、剥離層11に完全な剥離を生じさせることが望ましいが、転写するべき素子12を接着する異方性導電接着材31の接着強度の方が、残存する剥離層11による接合力よりも勝っており、結果として転写用基板10と最終基板14とを引き離す際に、転写するべき素子12が確実に最終基板14側に転写されるならば、剥離層11の一部のみに剥離を生じさせるようにしてもよい。
【0078】
最終基板14から転写用基板10を引き離すことにより、図7に示したように、最終基板14上の複数の位置に素子12が転写される。
ここで、フィルム状の異方性導電接着材31は、転写しない素子12に対応する箇所では押圧による圧着がなされていないため、転写しない素子12との間で十分な接着がなされていない。したがって、転写しない素子12ではその剥離層11が剥離していないことにより、異方性導電接着材31との間の接着力に抗してこれから容易に剥がれ、これにより転写用基板10は最終基板14から容易に引き離されるようになる。
【0079】
未転写の素子12が残っている転写用基板10については、前記第2工程〜第3工程を繰り返すことにより、同じ最終基板24の素子12が未転写の領域上、あるいは、別の最終基板24上に次々に多数の素子12を転写するために使用することができる。すなわち、本発明のデバイスの製造方法を例えば電気光学装置用アクティブマトリクス基板の製造方法に適用する場合、基板上の多数の画素毎にTFT等の微小な素子12を効率よく分散配置することができる。
【0080】
最終基板14に転写された素子12には、剥離層11の剥離残分が付着している場合があり、これを完全に取り除くことが望ましい。残存している剥離層11を除去するための方法としては、例えば洗浄、エッチング、アッシング、研磨等の方法、またはこれらを組み合わせた方法の中から適宜選択して採用することができる。
【0081】
以上のような各工程を経ることにより、図8に示すように電極パッド15a、15b、15cにそれぞれ端子部20a、22a、22aを接着した状態で、転写するべき多数の素子12を最終基板14上に選択的に転写することができる。なお、図8はアクティブマトリックス型の液晶電気光学装置の構成要素であるアクティブマトリックス基板の概略図であり、図8中符号9は画素電極を示している。
その後、転写された素子12は、例えば電極パッド15及び予め形成した配線30を介してさらに別の配線で最終基板14上の構成要素に接続され、また所望の保護膜で覆われ、さらには最終的に得られるデバイスの他の構成部分に組み込まれることなどにより、デバイスに形成される。
【0082】
このようなデバイスの製造方法によれば、最終基板14上に間隔をおいて分散配置される多数の素子12を転写用基板10上に集中的に製造することができるので、最終基板14上に直接素子12を形成する場合と比べ、素子12の製造における面積効率を大幅に向上でき、多数の素子12が分散配置された最終基板14を効率よく安価に製造することができる。
また、転写用基板10上に集中的に製造した多数の素子12を転写前に選別、排除することが容易に実行可能となり、その結果製品歩留まりを向上することができる。
【0083】
また、転写するべき素子12の端子部20a、22a、22aを露出させた面12aを、最終基板14にフィルム状の異方性導電接着材31を介して接合するので、この異方性導電接着材31を最終基板14上の電極パッド15に直接接着することにより、最終基板14への素子12の接合、および端子部20a、22a、22aと電極パッド15との導通を同時に行うことができる。したがって、転写後に端子部と電極パッド15とを配線で導通させるといった工程をなくして工程の簡略化を図ることができる。
【0084】
また、転写用基板10を素子形成用の基板としたので、この転写用基板10に素子12を形成する際、その端子部20a、22a、22aを転写用基板10と反対の側、すなわち外側に設ければよく、したがって端子部20a、22a、22aの形成を容易にすることができる。
また、導電性接着材を異方性導電接着材31としたので、素子12の端子部が複数あり、これら端子部20a、22a、22aにそれぞれ独立して電極パッド15a(15b、15c)を導通するものの、端子部とこれに対応する電極パッドとを互いに対向するように配置し、前記異方性導電接着材31で接合し圧着することにより、該異方性導電接着材31がその異方性を発揮して対向する端子部と電極パッドとの間のみを導通させるようになる。したがって、その生産性を極めて良好にすることができる。
また、導電性接着材である異方性導電接着材31としてフィルム状のものを用いているので、その取り扱いが容易になり、したがって生産性を向上することができる。
【0085】
さらに、同一あるいは異なる素子12を積層しかつ融合することができるので、異なるプロセス条件で製造される素子を融合することで、従来は製造困難であった積層構造を有する素子を提供することができるとともに、3次元構造を有する素子を簡単に製造することができる。
【0086】
また、このようにして得られたデバイスにあっては、素子12の端子部20a、22a、22aを露出させた面12aが、基板(最終基板14)上の電極パッド15に異方性導電接着材31を介して接合されているので、その製造に際して、基板(最終基板14)に素子12を搭載するための処理と、素子12の端子部20a、22a、22aを基板(最終基板14)の電極パッド15に導通させる処理とが同時になされるようになり、したがって搭載後に端子部20a、22a、22aと電極パッド15とを配線で導通させるといった工程が不要になり、生産性の高いものとなる。
【0087】
また、前記製造方法で得られるデバイスにあっては、これを構成する素子12が最終基板14上に正確に位置合わせされることから、従来の微小構造体配置技術において用いられる微小構造体と異なり、余分な対称回路構造が不要となる。したがって、必要最小限の回路のみを形成した極めて微小なブロックとすることができるので、転写用基板10に極めて多数の素子12を集中して製造することができ、1個当たりの素子のコストが大幅に低減することにより、デバイス自体もコスト低減化がなされたものとなる。
【0088】
なお、前記例では、導電性接着材としてのフィルム状の異方性導電接着材31を、最終基板14に対してその全面に貼着したが、図9に示すように最終基板14の素子転写領域、すなわち電極パッド15上のみに貼着するようにしてもよい。この場合、電極パッド15a、15b、15cに接続する配線30については、予め形成することなく、素子転写後に行うようにしてもよい。ただし、その場合には、電極パッド15a、15b、15cの全面を異方性導電接着材31で覆わないようにする。
また、フィルム状の異方性導電接着材31を、電極パッド15上でなく、素子12の端子部形成面12に貼着するようにしてもよい。
このようにすれば、最終基板14への転写用基板10の押圧による圧着を、選択的に行うことなく、全面に亘って適宜に押圧することで行うことができる。
【0089】
(第2の実施の形態)
この第2の実施の形態が前記の第1の実施の形態と異なるところは、導電性接着材として、フィルム状の異方性導電接着材に代えて、ペースト状、すなわち液状体となる異方性導電接着材を用いている点である。
この実施形態では、図3(b)に示した、電極パッド15a、15b、15cに接続する配線30を形成した最終基板14を用意しておき、これの上に、図10に示すように液状体の異方性導電接着材32をスピンコート法で全面塗布する。
【0090】
液状体(ペースト状)の異方性導電接着材32としては、特に限定されることなく種々のものが使用可能であるが、例えば株式会社スリーボンド製の「3370G」等が好適に用いられる。この異方性導電接着材32も、前記のフィルム状異方性導電接着材32と同様に、絶縁性のペースト中に導電性微粒子が分散させられてなるもので、加熱圧着されることによって硬化するよう構成されたものである。
【0091】
このような液状体の異方性導電接着材32を最終基板14上にスピンコート法で全面塗布した後、この異方性導電接着材32を介して最終基板14上に転写用基板10を接合し、その後、第1の実施形態と同様に素子12の直下に位置する箇所のみ選択的に圧着を行うとともに加熱を行い、異方性導電接着材31を硬化せしめる。ここで、硬化のための加熱については、用いる異方性導電接着材32によっても異なるものの、50℃〜200℃程度で行う。また、液状体の異方性導電接着材32の厚さについても、特に限定されないものの、1μm〜100μm程度とするのが好ましい。
以下、第1の実施の形態と同様にして剥離、基板の引き離し等を行い、デバイスを形成する。
【0092】
このようなデバイスの製造方法、及びこれから得られるデバイスにあっても、前記第1の実施の形態の場合と同様の効果が得られる。
また、特に導電性接着材として液状体の異方性導電接着材32を用いているので、スピンコート法による全面塗布を容易に行うことができ、したがって生産性を向上することができる。
【0093】
(第3の実施の形態)
この第3の実施の形態が前記の第2の実施の形態と異なるところは、液状体の異方性導電接着材32を、スピンコート法で全面塗布するのに代えて、インクジェット法やディスペンサ法等の液滴吐出法によって選択的に配置する点である。
この実施形態では、図3(b)に示したような、電極パッド15a、15b、15cに接続する配線30を形成した最終基板14を用いてもよいが、図11に示すように、配線30を形成する前の、電極パッド15a、15b、15cのみを形成した最終基板14を用いることもできる。
【0094】
電極パッド15a、15b、15cのみを形成した最終基板14を用いる場合、これら電極パッド15a、15b、15cの全面を覆わないようにして、液滴吐出部、例えばインクジェットヘッドHから液状体である異方性導電接着材32を吐出する。なお、異方性導電接着材32の吐出については、最終基板14に対してでなく、素子12の端子部形成面12aに対して行ってもよい。
【0095】
このインクジェットヘッドHの構造の一例を説明すると、インクジェットヘッドHは、図12(a)に示すように例えばステンレス製のノズルプレート40と振動板41とを備え、両者を仕切部材(リザーバプレート)42を介して接合したものである。ノズルプレート40と振動板41との間には、仕切部材42によって複数の空間43と液溜まり44とが形成されている。各空間43と液溜まり44の内部は吐出液で満たされており、各空間43と液溜まり44とは供給口45を介して連通したものとなっている。また、ノズルプレート40には、空間43から吐出液を噴射するためのノズル46が形成されている。一方、振動板41には、液溜まり44に吐出液を供給するための孔47が形成されている。
【0096】
また、振動板41の空間43に対向する面と反対側の面上には、図12(b)に示すように圧電素子(ピエゾ素子)48が接合されている。この圧電素子48は、一対の電極49、49の間に位置し、通電するとそれが外側に突出するようにして撓曲するよう構成されたものである。そして、このような構成のもとに圧電素子48が接合されている振動板41は、圧電素子48と一体になって同時に外側へ撓曲するようになっており、これによって空間43の容積が増大するようになっている。したがって、空間43内に増大した容積分に相当する吐出液が、液溜まり44から供給口45を介して流入する。また、このような状態から圧電素子48への通電を解除すると、圧電素子48と振動板41はともに元の形状に戻る。したがって、空間43も元の容積に戻ることから、空間43内部の吐出液の圧力が上昇し、ノズル46から最終基板14に向けて吐出液である異方性導電接着材32の液滴Lが吐出される。
なお、インクジェットヘッドHのインクジェット方式としては、前記の圧電素子48を用いたピエゾジェットタイプに限定されることなく、種々の方式のものが採用可能である。
【0097】
このようにして異方性導電接着材32を、最終基板14上の電極パッド15上、あるいは素子12の端子部形成面12aに選択的に塗布したら、この異方性導電接着材32を介して最終基板14上に転写用基板10を接合する。その後、第2の実施形態と同様にして圧着及び加熱を行い、異方性導電接着材31を硬化せしめ、さらに電極パッド15a、15b、15cに接続する配線(図示せず)を形成する。ただし、この場合には、予め異方性導電接着材32を選択的に塗布しているので、最終基板14への転写用基板10の押圧による圧着を、選択的に行うことなく、全面に亘って適宜に押圧することで行うことができる。
以下、第1の実施の形態と同様にして剥離、基板の引き離し等を行い、デバイスを形成する。
【0098】
このようなデバイスの製造方法、及びこれから得られるデバイスにあっても、前記第1の実施の形態の場合と同様の効果が得られる。
また、導電性接着材としての液状体の異方性導電接着材32を所望する位置にのみ選択的に配置できることから、異方性導電接着材32を最終基板14上の電極パッド15上に選択的に塗布することにより、接着材のロスを少なくすることができ、また、素子12の最終基板14への転写を容易にすることができる。
【0099】
(第4の実施の形態)
この第4の実施の形態が前記の第3の実施の形態と異なるところは、液状体の異方性導電接着材32を、液滴吐出法によって選択的に配置するのに代えて、スクリーン印刷法によって選択的に塗布する点である。なお、塗布後の工程については、前記第3の実施の形態と同様である。
このようにすれば、前記第1の実施の形態の場合と同様の効果が得られる他、接着材のロスを少なくすることができるといった効果も得られる。
【0100】
(第5の実施の形態)
この第5の実施の形態が前記の第3の実施の形態と異なるところは、液状体の異方性導電接着材32を、液滴吐出法によって選択的に配置するのに代えて、スタンパによって選択的に塗布する点である。
すなわち、この第5の実施の形態では、図13(a)に示すように異方性導電接着材32を塗布する位置に凸状の塗布部33aを有したスタンパ33を用意し、このスタンパ33を異方性導電接着材32が貯留された容器34内に入れ、図13(b)に示すように前記塗布部33aに異方性導電接着材32を付着させる。次いで、図13(c)に示すようにこのスタンパ33を最終基板14あるいは転写用基板10上に位置合わせし、その状態で最終基板14の電極パッド15上、あるいは転写用基板10の素子12上に塗布部33aを所定時間押し当て、その後引き離す。すると、塗布部33a上に付着した異方性導電接着材32は電極パッド15上あるいは素子12上に移行し、結果として異方性導電接着材32は選択的に塗布される。
【0101】
なお、塗布後の工程については、前記第3の実施の形態と同様である。
このようにすれば、前記第1の実施の形態の場合と同様の効果が得られる他、接着材のロスを少なくすることができるといった効果も得られ、また、量産性に優れた方法となる。
【0102】
(第6の実施の形態)
この第6の実施の形態が前記の第3の実施の形態と異なるところは、液状体の異方性導電接着材32を液滴吐出法によって選択的に配置するに先立ち、異方性導電接着材32を配置する位置を囲って隔壁を形成し、その後、異方性導電接着材32を前記隔壁内に選択的に配置する点である。
すなわち、この第6の実施の形態では、図14に示すように最終基板14の電極パッド15上に、該電極パッド15の上面中央部を囲ってその周辺部に隔壁34を形成し、その後、インクジェット法やディスペンサ法等の液滴塗出法(図14では、インクジェット法で行う場合を示す)で異方性導電接着材32を隔壁34内に選択的に配置する。なお、隔壁34については、レジストなどの樹脂を塗布し、その後、フォトリソグラフィ技術によってパターニングすることにより形成する。また、異方性導電接着材32を塗布した後、この隔壁34をエッチング除去する。
【0103】
このようにして異方性導電接着材32を塗布し、さらに隔壁34を除去した後の工程については、前記第3の実施の形態と同様である。
このようにすれば、前記第1の実施の形態の場合と同様の効果が得られる他、隔壁34内に異方性導電接着材32を吐出してこれを配置することにより、異方性導電接着材32を所望する位置により確実に塗布することができる。
【0104】
(第7の実施の形態)
この第7の実施の形態が前記の第3の実施の形態と異なるところは、異方性導電接着材32を最終基板14上に選択的に塗出するに先立ち、最終基板14における前記素子12との接合位置に凹部を形成し、その後、該凹部内に異方性導電接着材32を選択的に配置する点である。
すなわち、図15に示すように、最終基板14に対してフォトリソグラフィー技術やエッチング技術などを用いて凹部35を形成し、さらにこの凹部35内およびその周辺に電極パッド15を形成しておき、その後、該凹部35内に異方性導電接着材32を選択的に塗布する。
【0105】
なお、塗布後の工程については、前記第3の実施の形態と同様である。
このようにすれば、前記第1の実施の形態の場合と同様の効果が得られる他、凹部35内に異方性導電接着材32を吐出してこれを配置することにより、異方性導電接着材32を所望する位置により確実に塗布することができる。
また、例えば凹部35を素子12に嵌合するような形状に形成しておけば、素子12を凹部35に嵌合させることによって転写用基板10と最終基板14との接合の際の位置決めを行うことができ、したがって基板どうしの接合の際の位置決めを容易にかつ精度よく行うことができる。
さらに、素子12を凹部35内に嵌合させることにより、素子12を搭載する基板(最終基板14)の薄厚化を図ることができる。
【0106】
(第8の実施の形態)
この第8の実施の形態が前記の第3の実施の形態と異なるところは、異方性導電接着材32を最終基板14上に選択的に塗出するに先立ち、素子12または最終基板14における、異方性導電接着材32を配置する位置に親液処理を施し、及び/又は、異方性導電接着材32を配置する位置の周囲に撥液処理を施しておく点である。
ここで、撥液処理としては、例えばヘキサフルオロポリプロピレン等のフッ素樹脂を用いたSAM(Self Assembled Mono layer )膜を形成することで行うことができる。一方、親液処理としては、撥液処理した領域に対してマスク等を用いて選択的に紫外線照射を行うことにより、照射箇所を親液化することができる。また、撥液処理とは別に、所望箇所に対して酸素を処理ガスとするプラズマ処理を行うことにより、該所望箇所を親液性に表面処理することもできる。
【0107】
そして、例えば電極パッド15上の、配線30を接続する箇所を除いた部分を親液処理し、また配線30を接続する箇所を撥液処理しておき、その状態で液滴吐出法で異方性導電接着材32を親液処理部分に吐出配置する。
このようにすれば、異方性導電接着材32が所望する位置からずれて吐出されても、その位置に撥液処理がなされていることによって異方性導電接着材32が所望する位置にまではじかれ、結果として所望する位置に塗布される。また、所望する位置に吐出された異方性導電接着材32は、親液処理がなされていることにより、その位置に留まって周囲に流れ出すことがない。
よって、この第8の実施形態によれば、前記第1の実施の形態の場合と同様の効果が得られる他、異方性導電接着材32を所望する位置により確実に塗布することができる。
【0108】
なお、前記の実施の形態では、導電性接着材として異方性導電接着材を用いたが、本発明はこれに限定されることなく、このような異方性導電接着材ではない一般的な導電性接着材、すなわち導電接着フィルムや導電接着ペーストを用いることもできる。ここで、好適に用いられる導電接着フィルムとしては、例えば株式会社スリーボンド製の「3316」が挙げられる。また、導電接着ペーストとしては、例えば株式会社スリーボンド製の「3301」や、ナミックス株式会社製の「ユニメック導電ペースト」、オムロン株式会社製の「オムボンド」などが挙げられる。
【0109】
このような導電接着フィルムや導電接着ペーストは、転写する素子12の端子部が一つである場合には、前記の第1の実施の形態におけるフィルム状の異方性導電接着材31、あるいは第2の実施の形態におけるペースト状の異方性導電接着材32と同様にして用いることができる。
また、素子12の端子部が複数ある場合には、これら端子部に接合する導電性接着材を、各端子部毎に独立した状態で形成し、これら独立させた導電性接着材間を絶縁する必要がある。このようにすれば、導電性接着材によって端子部間が短絡してしまうことを防止できるからである。
以下、このように素子12の端子部が複数ある場合について、その実施の形態を示す。
【0110】
(第9の実施の形態)
この第9の実施の形態が前記の第1の実施の形態と異なるところは、前述したように導電性接着材が異方性導電接着材ではない一般的な導電性接着材である点と、この導電性接着材を、各端子部毎に離間して配置することにより独立した状態とし、これにより該導電性接着材間を絶縁する点である。
すなわち、図16に示すように、最終基板14に形成された電極パッド15a、15b、15cに対し、それぞれに独立してフィルム状、あるいはペースト状(液体状)の導電性接着材36を設ける。次いで、転写用基板(図示せず)を接合してその素子12の各端子部20a、22a、22aを、導電性接着材36を介して対応する電極パッド15a(15b、15c)に接合する。その後、必要に応じて加熱処理などにより導電性接着材36を硬化させる。
このようにして導電性接着材36を設け、さらに必要に応じてこれを硬化させた後の工程については、前記第1の実施の形態、または第3の実施の形態と同様である。
【0111】
このようにすれば、素子12の端子部20a、22a、22aを露出させた面を、最終基板14上の電極パッド15a(15b、15c)に導電性接着材36を介して接合するので、その製造に際して、最終基板14に素子12を搭載するための処理と、素子12の端子部20a、22a、22aを最終基板14の電極パッド15に導通させる処理とを同時に行うことができ、したがって搭載後に端子部20a、22a、22aと電極パッド15とを配線で導通させるといった工程をなくして工程の簡略化を図ることができる。
また、異方性導電接着材でない一般的な導電性接着材36を用いるにもかかわらず、この導電性接着材36による端子部20a、22a、22a間の短絡を確実に防止することができる。
【0112】
なお、導電性接着材36を、各端子部毎に離間して配置するにあたっては、導電性接着材36として液状体に調整可能なペースト状のものを用い、これを液滴吐出法で選択的に塗布することで行うのが好ましい。また、その場合に、前記第8の実施の形態で示した親液処理、撥液処理を行うことによって、導電性接着材36の選択的塗布をより正確に行うようにするのが望ましい。
【0113】
(第10の実施の形態)
この第10の実施の形態が前記の第9の実施の形態と異なるところは、導電性接着材36を各端子部毎に独立させ絶縁した状態とする方法として、導電性接着材36を絶縁性の隔壁によって仕切るようにした点にある。
すなわち、この第10の実施の形態では、図17に示すように各端子部20a、22a、22aに対応する電極パッド15a、15b、15c毎に、前記第6の実施の形態と同様にして絶縁性の隔壁37を形成し、これによって形成した隔壁37を電極パッド15a、15b間、さらには電極パッド15a、15c間の仕切りとして機能させる。なお、隔壁37の形成にあたっては、電極パッド15a、15b、15cに配線30を後工程で接続する場合、その接続箇所を隔壁37の外に残すようにしておく。
そして、このようにして隔壁37を形成したら、導電性接着材36として液状体に調整可能なペースト状のものを用い、これを液滴吐出法で隔壁37内に選択的に吐出配置する。次いで、転写用基板(図示せず)を接合してその素子12の各端子部20a、22a、22aを、導電性接着材36を介して対応する電極パッド15a(15b、15c)に接合する。その後、加熱処理などによって導電性接着材36を硬化させる。
このようにして導電性接着材36を硬化させたら、必要に応じて電極パッド15a、15b、15cに配線30を接続し、以下、前記第3の実施の形態と同様にして後の工程を行う。
【0114】
このようにすれば、前記第9の実施の形態と同様に、素子12搭載後に端子部20a、22a、22aと電極パッド15とを配線で導通させるといった工程をなくして工程の簡略化を図ることができる。
また、仕切りとなる隔壁37によって端子部20a、22a間(電極パッド間)を絶縁しているので、導電性接着材36による端子部20a、22a、22a間の短絡を確実に防止することができる。
なお、この第10の実施の形態においては、導電性接着材36を硬化させた後、隔壁37のみを選択的に除去(エッチング)することにより、第9の実施の形態とすることができる。
【0115】
(第11の実施の形態)
この第11の実施の形態が前記の第9の実施の形態と異なるところは、導電性接着材36を各端子部毎に独立させ絶縁した状態とする方法として、導電性接着材36を、それぞれ独立した凹部内に配置するようにした点にある。
すなわち、この第11の実施の形態では、図18に示すように最終基板14の表層部にそれぞれ独立した凹部38を形成し、これら凹部38内に、各端子部20a、22a、22aに対応する電極パッド15a、15b、15cをそれぞれ設けておく。なお、これら電極パッド15a、15b、15cについては、必要に応じて配線30(図示せず)を接続しておく。
そして、このようにして凹部38内にそれぞれ電極パッド15a(15b、15c)を設けたら、導電性接着材36として液状体に調整可能なペースト状のものを用い、これを液滴吐出法で隔壁37内に選択的に吐出配置する。なお、この場合に、前記第8の実施の形態で示した親液処理を凹部38内に、撥液処理をこれら凹部38の周辺部に行うことによって、導電性接着材36の選択的塗布をより正確に行うようにするのが望ましい。
【0116】
次いで、転写用基板(図示せず)を接合してその素子12の各端子部20a、22a、22aを、導電性接着材36を介して対応する電極パッド15a(15b、15c)に接合する。その後、加熱処理などによって導電性接着材36を硬化させる。
このようにして導電性接着材36を硬化させたら、以下、前記第3の実施の形態と同様にして後の工程を行う。
【0117】
このようにすれば、前記第9の実施の形態と同様に、素子12搭載後に端子部20a、22a、22aと電極パッド15とを配線で導通させるといった工程をなくして工程の簡略化を図ることができる。
また、凹部38をそれぞれ独立して形成することにより、端子部20a、22a間(電極パッド間)を絶縁しているので、導電性接着材36による端子部20a、22a、22a間の短絡を確実に防止することができる。
【0118】
なお、前記の実施の形態では、転写用基板10を素子形成用の基板としたが、本発明はこれに限定されることなく、例えば素子形成基板と本発明における転写用基板とを別にし、素子形成基板から一旦転写用基板に素子を転写し、その後最終基板に再度素子を転写するようにしてもよい。さらに、素子形成用基板から一回あるいは複数回別の転写用基板に転写を行い、その後、本発明の転写用基板を経て最終基板に素子を転写するようにしてもよい。
【0119】
ここで、このような製造方法によって得られるデバイスとしては、特に限定されることなく、半導体素子や光学素子などの素子を構成要素とするものであればいずれのものにも適用可能である。例えば、メモリやTFT等のスイッチング素子などを有する各種の半導体装置、有機エレクトロルミネッセンス装置、液晶表示装置、電気泳動装置、プラズマディスプレイ装置等の電気光学装置、さらにはレーザ装置等の光学装置など、種々のデバイスに適用することができる。
特に、有機エレクトロルミネッセンス装置、液晶表示装置、電気泳動装置、プラズマディスプレイ装置等の電気光学装置を、本発明のデバイスの製造方法を適用して製造した場合に、安価に製造することができ、また製品歩留まりを向上することができるなどにより、コストの低減化を図ることができ、したがって得られる電気光学装置は生産性が高く安価なものとなる。
【0120】
また、本発明の電子機器は、前記の電気光学装置を表示部として有したものであり、具体的には図19に示すものが挙げられる。
図19(a)は、携帯電話の一例を示した斜視図である。図19(a)において、600は携帯電話本体を示し、601は前記電気光学装置を有した表示部を示している。
図19(b)は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図19(b)において、700は情報処理装置、701はキーボードなどの入力部、703は情報処理本体、702は前記導電性パターン4(導電膜パターン)を有した表示部を示している。
図19(c)は、腕時計型電子機器の一例を示した斜視図である。図19(c)において、800は時計本体を示し、801は前記電気光学装置を有した表示部を示している。
図19(a)〜(c)に示す電子機器は、前記電気光学装置を有した表示部を備えているので、生産性が高く安価なものとなる。
【0121】
【発明の効果】
以上説明したように本発明のデバイスの製造方法によれば、最終基板上に間隔をおいて分散配置される多数の素子を転写用基板上に集中的に製造するようにしたので、デバイスを安価にかつ効率よく製造することができる。
また、転写用基板上に集中的に製造した多数の素子を転写前に選別、排除することができ、したがって製品歩留まりを向上することができる。
また、素子の端子部を露出させた面を、最終基板に導電性接着材を介して接合するので、例えばこの導電性接着材を最終基板上の導電部に直接接着することにより、最終基板への素子の接合、および端子部と導電部との導通を同時に行うことができ、したがって転写後に端子部と導電部とを配線で導通させるといった工程をなくして工程の簡略化を図り、生産性を向上することができる。
さらに、従来は製造困難であった積層構造を有する素子を提供することができるとともに、3次元構造を有する素子を簡単に製造することができる。
【図面の簡単な説明】
【図1】 本発明のデバイスの製造方法の第1の実施の形態を説明する図であって、転写用基板上に剥離層を形成する第1工程を示す側断面図である。
【図2】 剥離層上に多数の素子を形成する第2工程を説明する図であって、(a)は剥離層上に多数の素子を形成した状態を示す側断面図、(b)は他の形成例を説明するための要部拡大側断面図、(c)は素子の構成を示す拡大側断面図である。
【図3】 (a)は最終基板上に電極パッドを形成した状態を示す側断面図、(b)は電極パッドに配線30を接続した状態を示す側断面図、(c)は素子の端子部と電極パッドとの配置を模式的に示す底面図である。
【図4】 最終基板上にフィルム状の異方性導電接着材を貼着した状態を示す側断面図である。
【図5】 転写用基板を最終基板に重ね合わせ、接合する工程を示す側断面図である。
【図6】 転写用基板側から部分的に光照射することによって、剥離層に剥離を生じさせる工程を示す側断面図である。
【図7】 転写終了後に転写用基板を最終基板から取り外す工程を示す側断面図である。
【図8】 最終基板上に多数の素子を転写した状態を説明するための模式図である。
【図9】 フィルム状の異方性導電接着材を、最終基板の素子転写領域のみに貼着した状態を示す側断面図である。
【図10】 最終基板上に、液状体の異方性導電接着材をスピンコート法で全面塗布した状態を示す側断面図である。
【図11】 液滴吐出法により、最終基板の電極パッド上に液状体の異方性導電接着材を配置する状態を示す側断面図である。
【図12】 インクジェットヘッドの概略構成を説明するための図であり、(a)は要部斜視図、(b)は要部側面断面図である。
【図13】 (a)〜(c)は、スタンパを用いて異方性導電接着材を塗布する方法を説明するための側断面図である。
【図14】 液滴吐出法により、最終基板の電極パッド上に隔壁を用いて液状体の異方性導電接着材を配置する状態を示す側断面図である。
【図15】 液滴吐出法により、最終基板の凹部内に液状体の異方性導電接着材を配置する状態を示す側断面図である。
【図16】 最終基板に形成された電極パッドに対し、導電性接着材を独立して設ける状態を示す側断面図である。
【図17】 最終基板に形成された電極パッドに対し、隔壁を形成することにより導電性接着材を独立して設ける状態を示す側断面図である。
【図18】 最終基板に形成した凹部内に、導電性接着材を設ける状態を示す側断面図である。
【図19】 本発明に係る電子機器を示す図であり、(a)は携帯電話の一例を示す図、(b)は携帯型情報処理装置の一例を示す図、(c)は腕時計型電子機器の一例を示す図である。
【符号の説明】
10…転写用基板、11…剥離層、12…素子、14…最終基板、
15(15a、15b、15c)…電極パッド(導電部)、
20a…端子部、30…配線、31、32…異方性導電接着材、
34…隔壁、35…凹部、36…導電性接着材、37…隔壁、38…凹部、
H…インクジェットヘッド

Claims (11)

  1. 転写用基板上に設けられた多数の素子の一部を最終基板上に転写し、この転写した素子を用いてデバイスを製造する方法であって、
    前記転写用基板上に剥離層を介して多数の素子を、その端子部が剥離層と反対の側の面に露出した状態に設けるとともに、該素子とその直下の剥離層とを島状に形成する第1工程と、
    前記転写用基板上の転写するべき素子の、前記端子部を露出させた面を、前記最終基板の、前記素子の端子部に導通させるための導電部を設けた側の面に、導電性接着材を介して接合する第2工程と、
    前記転写用基板と前記最終基板との間の、転写するべき素子の直下の剥離層に選択的に剥離を生じさせる第3工程と、
    素子の転写を終えた前記転写用基板を前記最終基板から離脱させる第4工程と、を有し、
    前記第1工程では、前記各素子の直下の剥離層を、素子との接着面積が素子の剥離層接合面の全面積よりも小さくなるように形成することを特徴とするデバイスの製造方法。
  2. 前記転写用基板は、素子形成用の基板であることを特徴とする請求項1記載のデバイスの製造方法。
  3. 前記導電性接着材は異方性導電接着材であることを特徴とする請求項1又は2記載のデバイスの製造方法。
  4. 前記第2工程において、前記導電性接着材としてフィルム状のものを用い、このフィルム状の導電性接着材を、前記素子の端子部を露出させた側の面、あるいは前記最終基板の、導電部を設けた側の面における、前記素子部を接合する位置に貼着することを特徴とする請求項3記載のデバイスの製造方法。
  5. 前記第2工程において、前記導電性接着材を、液状体として素子と最終基板との間に設け、その後硬化せしめることを特徴とする請求項1〜3のいずれかに記載のデバイスの製造方法。
  6. 前記第2工程において、前記導電性接着材を、液滴吐出法によって選択的に配置することを特徴とする請求項5記載のデバイスの製造方法。
  7. 導電性接着材を液滴吐出法によって選択的に配置するに先立ち、素子または最終基板の導電性接着材を配置する位置に親液処理を施し、及び/又は導電性接着材を配置する位置の周囲に撥液処理を施しておくことを特徴とする請求項6記載のデバイスの製造方法。
  8. 導電性接着材を液滴吐出法によって選択的に配置するに先立ち、素子または最終基板の導電性接着材を配置する位置を囲って隔壁を形成し、その後、導電性接着材を前記隔壁内に選択的に配置することを特徴とする請求項6記載のデバイスの製造方法。
  9. 導電性接着材を液滴吐出法によって選択的に配置するに先立ち、最終基板における前記素子との接合位置に凹部を形成し、その後、該凹部内に導電性接着材を選択的に配置することを特徴とする請求項6記載のデバイスの製造方法。
  10. 前記凹部内に、予め前記素子の端子部に導通させるための導電部を設けておくことを特徴とする請求項9記載のデバイスの製造方法。
  11. 前記素子の端子部が複数ある場合に、これら端子部に接合する導電性接着材を、各端子部毎に独立した状態で形成し、これら独立させた導電性接着材間を絶縁することを特徴とする請求項1〜10のいずれかに記載のデバイスの製造方法。
JP2003015097A 2003-01-23 2003-01-23 デバイスの製造方法 Expired - Fee Related JP4151420B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003015097A JP4151420B2 (ja) 2003-01-23 2003-01-23 デバイスの製造方法
US10/756,416 US7029960B2 (en) 2003-01-23 2004-01-14 Device manufacturing method
US11/205,169 US7408207B2 (en) 2003-01-23 2005-08-17 Device manufacturing method and device, electro-optic device, and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003015097A JP4151420B2 (ja) 2003-01-23 2003-01-23 デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2004228373A JP2004228373A (ja) 2004-08-12
JP4151420B2 true JP4151420B2 (ja) 2008-09-17

Family

ID=32902944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003015097A Expired - Fee Related JP4151420B2 (ja) 2003-01-23 2003-01-23 デバイスの製造方法

Country Status (2)

Country Link
US (2) US7029960B2 (ja)
JP (1) JP4151420B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476170B2 (en) 2010-12-10 2013-07-02 Kabushiki Kaisha Toshiba Method of forming pattern, method of manufacturing semiconductor device, and method of manufacturing template

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005041286A1 (en) * 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming wiring, method for manufacturing thin film transistor and droplet discharging method
KR101030056B1 (ko) * 2003-11-14 2011-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정표시장치 제조방법
US8247965B2 (en) * 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
JP4399337B2 (ja) * 2004-09-13 2010-01-13 株式会社フューチャービジョン 平面パターンを有する基板およびそれを用いた表示装置
CN100565794C (zh) * 2004-09-24 2009-12-02 株式会社半导体能源研究所 半导体器件及其制造方法
JP4411598B2 (ja) 2004-09-30 2010-02-10 セイコーエプソン株式会社 転写元基板及び半導体装置の製造方法
CN102738180B (zh) 2004-12-06 2018-12-21 株式会社半导体能源研究所 显示装置
JP5153058B2 (ja) * 2005-02-25 2013-02-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2006104019A1 (en) 2005-03-28 2006-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and measuring method thereof
JP4916680B2 (ja) * 2005-06-30 2012-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法
TWI363891B (en) * 2006-11-14 2012-05-11 Lg Display Co Ltd Manufacturing method of the flexible display device
US7807520B2 (en) * 2007-06-29 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5460984B2 (ja) 2007-08-17 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5268305B2 (ja) 2007-08-24 2013-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5172250B2 (ja) * 2007-09-04 2013-03-27 シャープ株式会社 半導体装置、表示装置及びそれらの製造方法
JP2010141293A (ja) * 2008-11-14 2010-06-24 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
WO2010070759A1 (ja) * 2008-12-18 2010-06-24 株式会社島津製作所 光マトリックスデバイスの製造方法
JP5360431B2 (ja) * 2008-12-18 2013-12-04 株式会社島津製作所 光マトリックスデバイスの製造方法
JP4816750B2 (ja) * 2009-03-13 2011-11-16 住友電気工業株式会社 プリント配線基板の接続方法
JP5444798B2 (ja) * 2009-04-10 2014-03-19 ソニー株式会社 素子の移載方法
JP5745947B2 (ja) * 2011-06-20 2015-07-08 株式会社日立メディコ 医用画像処理装置、医用画像処理方法
CN103189984A (zh) * 2011-10-26 2013-07-03 丰田自动车株式会社 半导体装置
KR102121002B1 (ko) 2013-06-28 2020-06-10 삼성디스플레이 주식회사 지지체 상에 기판을 임시 본딩하기 위한 장치 및 방법
KR102102955B1 (ko) 2013-08-12 2020-04-23 삼성디스플레이 주식회사 표시 장치의 제조 방법
US9209142B1 (en) * 2014-09-05 2015-12-08 Skorpios Technologies, Inc. Semiconductor bonding with compliant resin and utilizing hydrogen implantation for transfer-wafer removal
US10424501B2 (en) 2015-03-30 2019-09-24 Sony Semiconductor Solutions Corporation Electronic device and method of manufacturing electronic device
WO2016171285A1 (ja) * 2015-04-20 2016-10-27 パイクリスタル株式会社 アクティブマトリクスアレイ装置の製造方法とこれにより製造されたアクティブマトリクスアレイ装置
GB2539684B (en) * 2015-06-24 2018-04-04 Dst Innovations Ltd Method of surface-mounting components
KR20180070149A (ko) * 2016-12-16 2018-06-26 삼성전자주식회사 반도체 발광장치
TWI639516B (zh) * 2018-01-18 2018-11-01 遠東新世紀股份有限公司 電性連接結構
JP6842446B2 (ja) * 2018-09-12 2021-03-17 株式会社東芝 ノズルヘッド、および液滴塗布装置
WO2020166301A1 (ja) * 2019-02-14 2020-08-20 東レエンジニアリング株式会社 半導体チップの支持基板、転写装置および転写方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6252868A (ja) * 1985-08-30 1987-03-07 日本写真印刷株式会社 電極コネクタ及びその製造方法
JP3112470B2 (ja) * 1990-07-19 2000-11-27 セイコーエプソン株式会社 電気素子の接続構造及び液晶パネル
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
US6057067A (en) * 1994-07-11 2000-05-02 3M Innovative Properties Company Method for preparing integral black matrix/color filter elements
JP3406727B2 (ja) * 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
JPH09297318A (ja) * 1996-03-06 1997-11-18 Seiko Epson Corp 液晶装置、液晶装置の製造方法および電子機器
JPH09281519A (ja) * 1996-04-10 1997-10-31 Citizen Watch Co Ltd 液晶表示装置およびその製造方法
JP4619462B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
JP4619461B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
JP3786427B2 (ja) 1996-09-19 2006-06-14 セイコーエプソン株式会社 発光装置の製造方法
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置,アクティブマトリクス基板、液晶表示装置および電子機器
JPH11176879A (ja) * 1997-12-12 1999-07-02 Citizen Watch Co Ltd 半導体装置の実装方法およびこれに用いる異方性導電接着剤
US6037643A (en) * 1998-02-17 2000-03-14 Hewlett-Packard Company Photocell layout for high-speed optical navigation microchips
US6965361B1 (en) * 1998-06-16 2005-11-15 Agilent Technologies, Inc. Method of manufacture of active matrix addressed polymer LED display
JP2000133809A (ja) 1998-10-27 2000-05-12 Seiko Epson Corp 剥離方法
JP4097379B2 (ja) * 1999-01-29 2008-06-11 松下電器産業株式会社 電子部品の実装方法及びその装置
JP3804349B2 (ja) 1999-08-06 2006-08-02 セイコーエプソン株式会社 薄膜デバイス装置の製造方法、アクティブマトリクス基板の製造方法、および電気光学装置
JP3911929B2 (ja) 1999-10-25 2007-05-09 セイコーエプソン株式会社 液晶表示装置の製造方法
JP4061846B2 (ja) 2001-01-23 2008-03-19 セイコーエプソン株式会社 積層体の製造方法及び半導体装置の製造方法
JP2002217391A (ja) 2001-01-23 2002-08-02 Seiko Epson Corp 積層体の製造方法及び半導体装置
JP4019305B2 (ja) 2001-07-13 2007-12-12 セイコーエプソン株式会社 薄膜装置の製造方法
JP2003142666A (ja) 2001-07-24 2003-05-16 Seiko Epson Corp 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、icカード、及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476170B2 (en) 2010-12-10 2013-07-02 Kabushiki Kaisha Toshiba Method of forming pattern, method of manufacturing semiconductor device, and method of manufacturing template

Also Published As

Publication number Publication date
US20050280041A1 (en) 2005-12-22
US7408207B2 (en) 2008-08-05
US20040195569A1 (en) 2004-10-07
US7029960B2 (en) 2006-04-18
JP2004228373A (ja) 2004-08-12

Similar Documents

Publication Publication Date Title
JP4151420B2 (ja) デバイスの製造方法
JP4151421B2 (ja) デバイスの製造方法
JP4126747B2 (ja) 3次元デバイスの製造方法
KR100494479B1 (ko) 액티브 매트릭스 기판의 제조 방법
JP4619462B2 (ja) 薄膜素子の転写方法
JP4085459B2 (ja) 3次元デバイスの製造方法
JP3809712B2 (ja) 薄膜デバイスの転写方法
JP4478268B2 (ja) 薄膜デバイスの製造方法
JP4524561B2 (ja) 転写方法
JP4619461B2 (ja) 薄膜デバイスの転写方法、及びデバイスの製造方法
JP3809733B2 (ja) 薄膜トランジスタの剥離方法
KR100481994B1 (ko) 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
JPH10202874A (ja) インクジェットプリンタヘッド及びその製造方法
JPH10206896A (ja) アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置
JP2003142666A (ja) 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、icカード、及び電子機器
JP2002217391A (ja) 積層体の製造方法及び半導体装置
JP4061846B2 (ja) 積層体の製造方法及び半導体装置の製造方法
JP3809710B2 (ja) 薄膜素子の転写方法
JP3837807B2 (ja) 転写された薄膜構造ブロック間の電気的導通をとる方法,アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶装置
JP2009076852A (ja) 薄膜素子、薄膜素子の製造方法、及び表示装置
JP4619644B2 (ja) 薄膜素子の転写方法
JP2004327836A (ja) 被転写体の転写方法、被転写体の製造方法、回路基板の製造方法、電気光学装置、及び電子機器
JP2004327728A (ja) 転写方法、転写体の製造方法、回路基板の製造方法、電気光学装置および電子機器
JP4619645B2 (ja) 薄膜素子の転写方法
JP2004140380A (ja) 薄膜デバイスの転写方法、及びデバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070820

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080425

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080610

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080623

R150 Certificate of patent or registration of utility model

Ref document number: 4151420

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 5

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees