JP4524561B2 - 転写方法 - Google Patents

転写方法 Download PDF

Info

Publication number
JP4524561B2
JP4524561B2 JP2003516104A JP2003516104A JP4524561B2 JP 4524561 B2 JP4524561 B2 JP 4524561B2 JP 2003516104 A JP2003516104 A JP 2003516104A JP 2003516104 A JP2003516104 A JP 2003516104A JP 4524561 B2 JP4524561 B2 JP 4524561B2
Authority
JP
Japan
Prior art keywords
transfer
substrate
transferred
layer
transferring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003516104A
Other languages
English (en)
Other versions
JPWO2003010825A1 (ja
Inventor
達也 下田
純夫 宇都宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of JPWO2003010825A1 publication Critical patent/JPWO2003010825A1/ja
Application granted granted Critical
Publication of JP4524561B2 publication Critical patent/JP4524561B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Description

【０００１】
【発明の属する技術分野】
本発明は、素子や回路の転写方法、及びこの転写方法を用いて製造される回路基板、電気光学装置、ＩＣカード及び電子機器に関する。
【０００２】
【従来の技術】
近年、薄膜トランジスタ（ＴＦＴ）や薄膜ダイオード（ＴＦＤ）等の薄膜素子を備えた液晶電気光学装置等の電気光学装置の製造に関し、エッチングにより捨てられている薄膜素子構成材料を削減し、電気光学装置の製造コストを大幅に低減するための技術が種々検討されている。
【０００３】
従来、シリコンウェハ上に製造したＬＳＩ回路を別な基板上に配置するための技術として、Ａｌｉｅｎ Ｔｅｃｈｎｏｌｏｇｙ社によって開発された微小構造体技術と称される方法が知られている（Ｉｎｆｏｒｍａｔｉｏｎ ＤＩＳＰＬＡＹ，Ｖｏｌ．１５，Ｎｏ．１１（Ｎｏｖｅｍｂｅｒ １９９９））。この微小構造体技術は、シリコンウェハ上に製造したＬＳＩ回路を微小チップ（＝微小構造体）に分離し、ついで該微小構造体を分散した溶媒を、予め埋め込み用の穴がパターンされている基板上に流し、基板上の所定位置に該微小構造体を配置することを特徴としている。この微小構造体技術によれば、シリコンウェハ上に多数形成しておいた微小構造体を、基板上に分散配置することができる。
【０００４】
しかしながら、この微小構造体技術においては、微小構造体を基板上に確実に配置すること、及び正確な位置合わせが困難であるという欠点がある。さらに、微小構造体が配置される方向はランダムであるため、回路を対称にする等、特別の回路を微小構造体に設ける必要があった。
【０００５】
また、液晶表示装置のカラーフィルタの製造において、転写技術を利用する方法が米国特許第６，０５７，０６７号に開示されている。
【０００６】
さらに本出願人は、基板上に形成したＴＦＴ等の薄膜素子を転写体に転写する方法として、基板上に剥離層を介して被転写層を形成し、これを総て転写体に接合してから剥離層に光を照射し剥離を生じさせ、基板を剥離層から離脱させる転写方法を開発し、既に特許出願している（特開平１０−１２５９３１号公報）。同じく本出願人は、被転写層全体を一次転写体に接合し、これをさらに二次転写体に転写するという転写方法を開発し、既に特許出願している（特開平１１−２６７３３号公報）。
【０００７】
これらの転写技術によれば、製造に高温プロセスを要求される機能性デバイスを、このような高温に耐えることのできないものも含めて所望の基板上に転写することができる。
【特許文献１】
米国特許第６，０５７，０６７号
【特許文献２】
特開平１０−１２５９３１号公報
【非特許文献１】
Ｉｎｆｏｒｍａｔｉｏｎ ＤＩＳＰＬＡＹ，Ｖｏｌ．１５，Ｎｏ．１１（Ｎｏｖｅｍｂｅｒ １９９９）
【発明が解決しようとする課題】
【０００８】
しかしながら、前述した従来の転写技術には次のような問題があった。
すなわち、従来の転写技術では、転写元基材に形成した薄膜素子層全体を転写先基材に全面転写して装置基板を形成したとしても、従来と同様に、ダイシング等によって転写先基材を所要のチップサイズ（あるいは小型基板サイズ）に切り分ける過程が必要であった。そして、最終基板に組み立てる過程では、バラバラになったチップ等を最終基板上に正確に整列させなければならなかった。これが案外に面倒であり、製造効率が低下し易いという課題があった。
【０００９】
また、従来の転写技術では、転写元基材上に形成したＴＦＴ等の薄膜素子を全て転写先基材上に転写するものなので、基板が大面積化するほど、照射するレーザ光に高い特性、すなわち高出力と均一性等が要求され、要求性能を満たすレーザ光源が入手困難となるとともに、レーザ光照射のために大型で高精度の照射設備が必要となっていた。加えて、高出力のレーザ光を照射すると薄膜素子がその耐熱限界温度以上に加熱され、薄膜素子自体の機能が損なわれてしまうおそれがあり、転写工程そのものが困難になる問題があった。
【００１０】
よって、本発明は、薄膜装置製造においてチップ等への分割工程（ダイシング）を経ることなく、基板相互間で素子や回路の一部のみを転写することを可能とする転写方法を提供することを目的とする。
【００１１】
また、本発明は、素子や回路を複数形成した基板からこれら素子や回路等の部分を回路基板等の他の被転写体に直接転写することを可能とする転写方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、被転写体を転写するための転写方法において、転写元基材に複数の被転写体を形成する工程と、転写させるべき被転写体に対応する一部領域にエネルギーを付与し、当該一部領域に対応する被転写体を転写先基材に転写する工程と、を備えている。
【００１３】
本発明に係る転写方法によれば、転写先基材に間隔をおいて配置される複数の素子や回路等の被転写体を転写元基材上に集積して製造することができるので、転写先基材に直接被転写体を形成する場合と比べ、被転写体製造のための材料使用量を相対的に削減し、面積効率を大幅に向上し、多数の素子や回路が分散されて配置される転写先基材を効率よく安価に製造することができる。
【００１４】
また、本発明の転写方法によれば、転写元基材上に集中的に製造した多数の素子や回路を転写前に選別、排除することが容易に実行可能となり、その結果製品歩留まりを向上することができる。
【００１５】
さらに本発明の転写方法によれば、同一あるいは異なる素子または回路を積層しかつ融合することができるので、異なるプロセス条件で製造される素子を融合することで、従来は製造困難であった積層構造を有する素子や回路を提供することができるとともに、３次元構造を有する素子や回路を簡単に製造することができる。
【００１６】
ここで本発明において、「被転写体」とは、ＴＦＴ、ダイオード、抵抗、インダクタ、キャパシタ、その他能動素子・受動素子を問わない単体の素子、一定の機能を奏するように素子が集積され配線された集積回路等の回路（チップ）、さらに複数の素子の組み合わせからなる回路の一部、集積回路等の回路を１以上組み合わせて一定の機能を奏するように構成された装置の全部又は一部を意味する。すなわち、「被転写体」の構成や形状、大きさには限定はない。
【００１７】
また、「転写元基材」とは、被転写体が複数集積して形成される基材をいい、必ずしも平板であることを要しない。例えば被転写体が球面に形成されるものでもよく、また可撓性を有するフィルムのように一定の剛性を有しないものでもよい。
【００１８】
さらに「転写先基材」とは、最終的に被転写体を配置すべき対象をいい、必ずしも平板であることを要しない。例えば被転写体が球面に形成されるものでもよく、また可撓性を有するフィルムのように一定の剛性を有しないものでもよい。
【００１９】
また、さらに「一部領域」とは、被転写体一つに対応する領域であっても複数の被転写体に対応する領域であってもよい。
【００２０】
また、本発明は、被転写体を転写するための転写方法において、転写元基材に複数の被転写体を形成する工程と、転写させるべき被転写体に対応する一部領域にエネルギーを付与し、当該一部領域に対応する被転写体を転写先基材に転写する工程と、を備え、転写先基材に転写する工程は、一の転写先基材に被転写体を転写した後、転写元基材上の他の被転写体に対応する他の一部領域にエネルギーを付与し、当該他の一部領域に対応する被転写体を他の転写先基材に転写する工程を繰り返す。
【００２１】
本発明によれば、転写元基材に集積して製造した被転写体を、一部領域ごとに次々転写先基材に転写していくことが可能となり、製造ラインにおいて多数の転写先基材に同様の被転写体を効率的に連続して配置していくことが可能である。このため転写先基材一枚あたりの工数を削減し、転写元基材における被転写体の集積製造と相俟って製造コストを大幅に下げることが可能である。
【００２２】
さらに本発明は、被転写体を転写するための転写方法において、転写元基材に複数の被転写体を形成する工程と、転写元基材を中間転写基材に対向させ、中間転写基材に被転写体を転写する工程と、中間転写基材を転写先基材に対向させ、転写先基材に被転写体を転写する工程と、を備え、中間転写基材に被転写体を転写する工程または転写先基材に被転写体を転写する工程の少なくとも一方において、転写すべき被転写体に対応する一部領域にエネルギーを付与し、当該一部領域に形成されていた被転写体を転写する。
【００２３】
本発明に係る転写方法によれば、転写先基材に間隔をおいて配置される複数の素子や回路等の被転写体を転写元基材上に集積して製造することができるので、転写先基材に直接被転写体を形成する場合と比べ、被転写体製造のための材料使用量を相対的に削減し、面積効率を大幅に向上し、多数の素子や回路が分散されて配置される転写先基材を効率よく安価に製造することができる。
【００２４】
また、本発明の転写方法によれば、転写元基材上に集中的に製造した多数の素子や回路を転写前に選別、排除することが容易に実行可能となり、その結果製品歩留まりを向上することができる。
【００２５】
さらに本発明の転写方法によれば、同一あるいは異なる素子または回路を積層しかつ融合することができるので、異なるプロセス条件で製造される素子を融合することで、従来は製造困難であった積層構造を有する素子や回路を提供することができるとともに、３次元構造を有する素子や回路を簡単に製造することができる。
【００２６】
特に本発明の転写方法によれば、中間転写基板に転写されることにより向きが反転した被転写体をさらに転写先基材に転写するので、転写先基材における被転写体の向きを転写元基材における被転写体の向きと同じにできるという利点がある。すなわち、本発明の転写方法によれば、通常の製造方法で製造された通常の構成を有する素子や回路等の被転写体を転写先基材で通常どおり配線したり他の層を形成したりして利用することが可能になる。
【００２７】
なお、中間転写基板への転写は一回のみならず複数回実施してもよい。中間転写基板への転写が一回増えるごとに、転写先基材に転写される被転写体の向きが反転するので、所望の向きになるように中間転写基板への転写回数を定めることができる。
【００２８】
また、本発明は、被転写体を転写するための転写方法において、転写元基材に複数の被転写体を形成する工程と、転写元基材から中間転写基材に被転写体を転写する工程と、中間転写基材から転写先基材に被転写体を転写する工程と、を備え、中間転写基材に被転写体を転写する工程または転写先基材に被転写体を転写する工程の少なくとも一方において、転写すべき被転写体に対応する一部領域にエネルギーを付与し、当該一部領域に形成されていた被転写体を転写するものであり、転写先基材に被転写体を転写する工程は、一の転写先基材に被転写体を転写した後、転写元基材上の他の被転写体に対応する他の一部領域にエネルギーを付与し、当該他の一部領域に対応する被転写体を他の転写先基材に転写する工程を繰り返す。
【００２９】
本発明によれば、転写元基材に集積して製造され中間転写基板に転写された被転写体を、一部領域ごとに次々転写先基材に転写していくことが可能となり、製造ラインにおいて多数の転写先基材に同様の被転写体を効率的に連続して配置していくことが可能である。このため転写先基材一枚あたりの工数を削減し、転写元基材における被転写体の集積製造と相俟って製造コストを大幅に下げることが可能である。
【００３０】
本発明に係る転写方法において、複数の被転写体は複数領域に分割可能に構成されており、転写する工程において、エネルギーは複数領域のうち一以上の領域に対して付与される。被転写体が分割可能に構成されているので、エネルギーをいずれか一以上の領域に付与した場合に、エネルギーが付与された領域のみを簡単に転写することが可能となっている。
【００３１】
ここで「分割可能」とは、被転写体の境界が溝で離間していたり、凹凸構造により他の部材で仕切られていたりするような場合の他に、当該境界付近で破断しても被転写体本体の機能に影響を与えないように、例えばマージンをとって被転写体が形成されているような場合も含む。
【００３２】
本発明に係る転写方法において、中間転写基材又は転写先基材に被転写体を転写する工程は、転写元基材または中間転写基材を中間転写基材または転写先基材に対向させ、被転写体または中間転写基材若しくは転写先基材の少なくとも一方に接着層を形成する工程を備える。接着層を形成することによって被転写体は中間転写基材または転写先基材に接続されるので、転写元基材または中間転写基材と被転写体との接続がエネルギーの付与により解除された場合に、当該接続が解除された被転写体を中間転写基材または転写先基材に転写することができる。
【００３３】
ここで、「接着層」とは、公知の接着剤を種々に適用可能であり、光硬化性樹脂、光可塑性樹脂、熱硬化性樹脂、または熱可塑性樹脂を製造条件に併せて適用することも可能である。
【００３４】
本発明に係る転写方法において、被転写体を形成する工程の前に、転写元基材に剥離層を形成する工程をさらに備え、被転写体を形成する工程の後に、被転写体または剥離層の少なくとも一方を複数領域に分割する工程をさらに備える。剥離層を介して被転写体が形成されているので、この剥離層の一部領域にエネルギーにより剥離を生じさせることで、この一部領域に形成されていた被転写体を簡単に剥離し、転写先基材又は中間転写基材に転写することが可能である。
【００３５】
ここで「剥離層」とは、エネルギーの付与によって基材と被転写体との結合力が弱まるような材料で形成されていればよく、例えばアモルファスシリコン、水素を含有するアモルファスシリコン、窒素を含有するアモルファスシリコン、水素含有合金、窒素含有合金、多層膜、セラミックス、金属、有機高分子材料等を利用可能である。
【００３６】
本発明に係る転写方法において、エネルギーとして光を照射する。光を利用することにより、任意の領域へのエネルギー付与が行え、併せて正確な位置合わせが可能であるため、特に被転写体が微少な大きさである場合に有利である。
【００３７】
ここで「光」には限定はないが、例えばレーザ光を用いれば、コヒーレント光であるため効率的にエネルギーを付与でき、併せて正確な位置にエネルギーを付与することが可能である。
【００３８】
本発明に係る転写方法において、いずれか１以上の工程において、材料を吐出するノズルと基材との相対位置を移動させる工程と、ノズルから材料を吐出する工程と、をさらに備える。ノズルからの吐出により材料を付与するので、所望の位置に正確に、かつ、材料を無駄にすることなく所望の層を形成することが可能である。なお、このような材料の吐出としては、いわゆるインクジェットコーティング法や熱により気泡を生じさせて材料を吐出させる方法が適用可能である。
【００３９】
本発明に係る転写方法において、被転写体を形成する工程において、転写の際に一部領域の外周に沿って被転写体が分割されるように誘導する領域分割手段を形成する。領域分割手段を形成することによって、被転写体をその領域の形に沿って他の被転写体からきれいに分離することが可能になり、分離する際に被転写体が破壊されることを防止することが可能となる。
【００４０】
本発明に係る転写方法において、被転写体を形成する工程において、被転写体の各領域を画定する凸部構造である領域分割手段を形成する。被転写体の分割を生じさせやすい凸部構造を予め形成しておくので、各被転写体の剥離が簡単に、確実に行えるようになる。
【００４１】
本発明に係る転写方法において、被転写体を形成する工程において、被転写体の各領域の境界に形成された溝である領域分割手段を形成する。被転写体の分割を生じさせやすい溝を予め形成しておくので、各被転写体の領域の境界付近の膜厚を薄くすることができる。このため各被転写体の剥離が簡単に、確実に行えるようになる。
【００４２】
本発明に係る転写方法において、被転写体を形成する工程において、複数の被転写体として、同じ構成の素子または回路が形成される。このような構成を採ることによって、被転写体を各々区別することなく逐次転写先基材に転写していくことが可能となり生産効率を上げることが可能である。
【００４３】
本発明に係る転写方法において、被転写体を形成する工程において、複数の被転写体として、異なる構成の素子または回路が形成される。必要とされる素子や回路の数によっては、異なる素子または回路を一つの転写元基材に形成してもよく、生産個数によっては複数の異なる被転写体を一つの転写元基材に形成した方が効率のよい場合もあるからである。
【００４４】
本発明は、本発明に係る転写方法によって製造される回路基板でもある。この回路基板は、単独で独立した機能を備える場合も、他の回路基板との組み合わせで独立した機能を備える場合も含む。
【００４５】
本発明の回路基板によれば、本発明の転写方法を適用することにより回路基板を低コストで製造可能であることから、従来品よりも低価格の電子回路を提供できる。このような回路基板の例として、アクティブマトリクス基板が挙げられる。このアクティブマトリクス基板によれば、転写先基材上に間隔をおいて分散配置される多数の素子や回路を転写元基材上に集中的に製造し、それらを転写先基材上の所定位置に正確に転写することができるので、基板上に直接素子を形成し製造される従来のアクティブマトリックス基板と比べ、ＴＦＴ等の素子製造における面積効率を大幅に向上でき、特に大型のアクティブマトリックス基板を安価に提供することができる。
【００４６】
また、多数の素子や回路を転写元基材上に集中的に製造してから、転写先基材に転写して製造するので、熱等の製造プロセスにおいて一旦製造した素子や回路にダメージを与えることなく最終的に転写先基材に実装させることができ、回路基板の性能向上を図ることができる。さらに素子や回路を転写前に選別、排除することが容易に実行可能となり、その結果製品歩留まりを向上することができる。
【００４７】
また、微小な素子や回路を最終的な転写先基材の所定位置に正確に配置することによって基板の曲げに対する追従性が向上し、フレキシブルな転写先基材を用いることによって、しなやかで、軽く、落下の衝撃にも強いアクティブマトリクス型表示装置を提供することができる。さらに曲面ディスプレイ等の曲面を有する回路基板を提供することもできる。
【００４８】
例えば、回路基板にメモリ回路を形成することは好ましい。すなわち、最終的な転写先基材上にメモリ部を形成した後、本発明に係る転写方法を用いて該メモリ部背面に素子や回路を転写してメモリを構成する。メモリとしては、例えばＦｅＲＡＭを挙げることができる。ＦｅＲＡＭは、成膜のために高温を要するＰＺＴやＳＢＴ等の強誘電体膜を備えており、従来はメモリ読み出し／書き込み用回路の上にメモリ素子を重ねて配置するエンベデット構造を製造することが困難であったが、本発明を適用することにより、転写先基材上にＦｅＲＡＭを製造した後に、書き込み／読み出し用の素子や回路をその裏面に配置することができる。したがって、本発明によれば、従来は製造が困難であったエンベデット構造のメモリを容易に製造できる。
【００４９】
本発明に係る回路基板は、本発明に係る転写方法によって転写先基材に転写された複数の被転写体同士が電気的に接続された回路基板でもある。本発明の回路基板によれば、本発明の転写方法を適用することにより回路基板を低コストで製造可能であることから、従来品よりも低価格の電子回路を提供でき、上記アクティブマトリクス基板と同様の利点を有する。
【００５０】
特に、電気的な接続を、インクジェットコーティング法を用いて金属微粒子を溶媒に分散してなる塗布液を塗布する工程によって実施することにより、多少の段差があったとしても、所望位置に効率よく導体を描画することができる。
【００５１】
本発明に係る回路基板は、本発明に係る転写方法によって転写先基材に複数の被転写体が位置をずらしながら転写されており、複数の当該被転写体同士が電気的に接続された回路基板でもある。本発明の回路基板によれば、上記アクティブマトリクス基板と同様の利点を有する。なお、これらの被転写体は、同一の構造を備えていても良いし、別な機能を有していても良い。
【００５２】
本発明に係る回路基板は、本発明に係る転写方法によって転写先基材に転写された第１の被転写体の上に、当該第１の被転写体より面積の小さい少なくとも一の第２の被転写体が転写されて重ねて配置されており、それぞれの被転写体が電気的に接続されている回路基板でもある。本発明の回路基板によれば、上記アクティブマトリクス基板と同様の利点を有する。これらの被転写体は、同一の構造を備えていても良いし、別な機能を有していても良い。
【００５３】
このように素子や回路等の被転写体同士を重ね合わせ、互いに電気的に接続することによって、同一あるいは異なる被転写体を積層しかつ融合することができるので、異なるプロセス条件で製造される素子や回路を融合することができる。このため、従来は製造困難であった積層構造を有する素子を提供することができるとともに、３次元構造を有する素子を簡単に製造することができる。
【００５４】
本発明は、本発明に係る転写方法によって製造される電気光学装置でもある。ここで、「電気光学装置」とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等をいう。
【００５５】
例えば、ＥＬ素子を用いた電気光学装置であれば、ＥＬ素子の製造時に、発光層及び反射防止層に熱的ダメージを与えることなくＥＬ素子を転写により実装できるとともに、従来のように基板と発光層の間に素子を形成する場合と比べ素子が表示の邪魔にならないために、表示性能が向上する。
【００５６】
本発明は、本発明に係る転写方法によって製造される電子機器でもある。本発明の電子機器によれば、転写先基材上に間隔をおいて分散配置される電子機器に用いられる多数の素子や回路を転写元基材上に集中的に製造し、それらを転写先基材上の所定位置に正確に転写することができるので、基板上に直接素子を形成し製造される従来の電子機器と比べ、ＴＦＴ等の素子製造における面積効率を大幅に向上できる。
【００５７】
また、多数の素子や回路を転写元基材上に集中的に製造してから、転写先基材に転写して製造するので、熱等の製造プロセスにおいて一旦製造した素子や回路にダメージを与えることなく最終的に転写先基材に実装させることができ、電子機器の性能向上を図ることができる。
【００５８】
さらに素子や回路を転写前に選別、排除することが容易に実行可能となり、その結果製品歩留まりを向上することができる。
【００５９】
また、微小な素子や回路を最終的な転写先基材の所定位置に正確に配置することによって基板の曲げに対する追従性が向上し、フレキシブルな転写先基材を用いることによって、しなやかで、軽く、落下の衝撃にも強い電子機器を提供することができる。さらに曲面ディスプレイ等の曲面を有する電子機器を提供することもできるので、従来品では不可能であるかまたは困難であった形状とすることができ、製品設計の自由度が広げられる。
【００６０】
ここで「電子機器」とは、複数の素子または回路の組み合わせにより一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定が無いが、例えば、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。
【００６１】
本発明は、本発明に係る転写方法によって製造されるＩＣカードでもある。本発明のＩＣカードによれば、ＩＣカード用部品である素子や回路を設ける回路基板を本発明の転写方法によって形成するので、本発明の電子機器と同様の利点を有する。
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００６２】
（発明の類型）
まず、本発明の実施の形態の説明に先立ち、本発明の類型を図１乃至図３を参照して説明する。各発明の詳しい実施の形態については後述する。
【００６３】
図１に、一回の部分転写に係る第１の発明の概念を説明する工程図を参照して説明する。
【００６４】
第１の発明は、図１に示すように、転写元基材１に複数の被転写体２ａを形成する工程（図１Ａ）、及び転写させるべき被転写体２ａ（斜線で示す）に対応する一部領域にエネルギーを付与し、当該一部領域に対応する被転写体２ａを転写先基材３に転写する工程（図１Ｂ）を備えている。
【００６５】
まず、図１Ａに示すように、被転写体２ａが形成される、光透過性があり耐熱性を備えた転写元基材１の上に、エネルギーの付与により剥離を生ずる剥離層を介して被転写体２ａを形成する。被転写体２ａは、ＴＦＴ、ダイオード、抵抗、インダクタ、キャパシタ、その他の能動素子や受動素子、又はそれらの組み合わせからなる回路であり、これら被転写体２ａが複数形成された層が被転写層２である。各被転写体２ａは、同じ機能の素子又は回路を複数形成する場合の他、異なる機能の素子又は回路を複数形成したり、異なる種類の素子又は回路をそれぞれ複数個ずつ形成したりする。
【００６６】
次に、図１Ｂに示すように、転写先基材３を所望の被転写体２ａに接合等してからエネルギーを付与して当該被転写体２ａを剥離する。例えば剥離層を用いた場合、レーザ光照射（光照射）や加熱等によって一定のエネルギーを付与すると、剥離層内の原子や分子間の結合力が低下したり、ガスが発生したりして結合力が低下し、剥離を生ずるのである。
【００６７】
転写先基材３への被転写体２ａの接合は、例えば所望の被転写体２ａ上に接着層を形成しておくことで達成できる。その被転写体２ａが形成されている剥離層の領域にエネルギーを付与することによって、図１Ｃに示すように、エネルギーを付与した被転写体２ａのみが転写先基材３へ接合され転写されるのである。
【００６８】
第１の発明に係る転写方法によれば、転写先基材に間隔をおいて配置される複数の素子や回路等の被転写体を転写元基材上に集積して製造することができるので、転写先基材に直接被転写体を形成する場合と比べ、被転写体製造のための材料使用量を相対的に削減し、面積効率を大幅に向上し、多数の素子や回路が分散されて配置される転写先基材を効率よく安価に製造することができる。
【００６９】
また、第１の発明の転写方法によれば、転写元基材上に集中的に製造した多数の素子や回路を転写前に選別、排除することが容易に実行可能となり、その結果製品歩留まりを向上することができる。
【００７０】
さらに第１の発明の転写方法によれば、同一あるいは異なる素子または回路を積層しかつ融合することができるので、異なるプロセス条件で製造される素子を融合することで、従来は製造困難であった積層構造を有する素子や回路を提供することができるとともに、３次元構造を有する素子や回路を簡単に製造することができる。
【００７１】
図２に、複数回の転写に係る第２の発明の概念を説明する工程図を示す。第２の発明は、図２に示すように、転写元基材１に複数の被転写体２ａを形成する工程（図２Ａ）、中間転写基材５に被転写体２ａを転写する工程（図２Ｂ及び図２Ｃ）、転写先基材６に被転写体２ａを転写する工程（図２Ｄ）と、を備えている。
【００７２】
図２Ｃは、被転写体２ａが転写された中間転写基材５を示している。図２Ｃに示すように、中間転写基材５には、転写元基材１に形成された総ての被転写体２ａ（被転写層２）を丸ごと転写し、被転写体２ａが総て転写された中間転写基材５に対し選択的にエネルギーを付与して、所望の１つ以上の被転写体２ａのみを転写先基材６に転写してもよい。また、中間転写基材５に所望の被転写体２ａを、選択的にエネルギーを付与して転写し、当該中間転写基材５に選択的に転写された被転写体２ａを総て転写先基材６に転写してもよい。さらに中間転写基材５に対して所望の１つ以上の被転写体２ａを、選択的にエネルギーを付与して転写し、さらに当該中間転写基材５に選択的に転写された被転写体２ａにさらに選択的にエネルギーを付与して、特定の１つ以上の被転写体２ａのみを転写先基材６に転写するように構成してもよい。
【００７３】
第２の発明に係る転写方法によれば、第１の発明に係る転写方法と同様の利点を有する他、特に偶数回転写する場合に中間転写基板に転写されることにより向きが反転した被転写体をさらに転写先基材に転写するので、転写先基材における被転写体の向きを転写元基材における被転写体の向きと同じにできるという利点がある。すなわち、本発明の転写方法によれば、通常の製造方法で製造された通常の構成を有する素子や回路等の被転写体を転写先基材で通常どおり配線したり他の層を形成したりして利用することが可能になる。
【００７４】
図３に、部分転写を異なる転写先基材について繰り返す第３の発明の概念を説明するフローチャートを示す。
【００７５】
第３の発明は、第１の発明または第２の発明のいずれかと組み合わせられるもので、図３に示すように、転写元基材に複数の被転写体を形成する工程（Ｓ１）、転写させるべき被転写体に対応する一部領域にエネルギーを付与し（Ｓ２〜Ｓ４）、当該一部領域に対応する被転写体を転写先基材に転写する工程（Ｓ５）を備える。そして一の転写先基材に被転写体を転写した後、転写元基材上の他の前記被転写体に対応する他の一部領域にエネルギーを付与し、当該他の一部領域に対応する前記被転写体を他の前記転写先基材に転写する工程（Ｓ６→Ｓ２〜Ｓ５）を繰り返す。
【００７６】
より具体的には、一回の部分転写に係る第１の発明と組み合わせる場合を説明する（図１参照）。まず、転写元基材１に複数の被転写体２ａからなる被転写層２を形成する（Ｓ１）。次いで所望の被転写体２ａに接着層を適用し（Ｓ２）、転写先基材３を対向させて位置合わせしてから接着する（Ｓ３）。そして当該所望の被転写体２ａに対応する領域に光を部分的に照射して（Ｓ４）剥離層等に剥離を生じさせる。そしてこの転写先基材３を接合された被転写体２ａと共に剥離する。剥離した転写先基材３は出力される。ここで転写元基材１に他の転写すべき被転写体２ａが残っている場合（Ｓ６：Ｙ）、再び必要な被転写体２ａに接着層を適用し（Ｓ２）、他の転写先基材３を再び供給し、位置合わせし（Ｓ３）、光を部分的に照射し（Ｓ４）、当該転写先基材３に接合し転写元基材１から剥離した被転写体２ａを剥離させ当該被転写体２ａが接合している転写先基材３を出力する（Ｓ５）。以降、新たな転写先基材の供給、位置合わせ、光照射、剥離を繰り返すのである（Ｓ２〜Ｓ６）。
【００７７】
次に、複数回の転写に係る第２の発明と組み合わせる場合を説明する（図２参照）。まず、転写元基材１に複数の被転写体２ａからなる被転写層２を形成する（Ｓ１）。この被転写層２を総て中間転写基材５に転写する。次いで所望の被転写体２ａに接着層を適用し（Ｓ２）、転写先基材６を対向させて位置合わせしてから接着する（Ｓ３）。そして当該所望の被転写体２ａに対応する領域に光を部分的に照射して（Ｓ４）剥離層等に剥離を生じさせる。そしてこの転写先基材６を接合された被転写体２ａと共に剥離する。剥離した転写先基材６は出力される。ここで中間転写基材５に他の転写すべき被転写体２ａが残っている場合（Ｓ６：Ｙ）、再び必要な被転写体２ａに接着層を適用し（Ｓ２）、他の転写先基材６を再び供給し、位置合わせし（Ｓ３）、光を部分的に照射し（Ｓ４）、当該転写先基材６に接合し中間転写基材５から剥離した被転写体２ａを剥離させ当該被転写体２ａが接合している転写先基材６を出力する（Ｓ５）。以降、新たな転写先基材の供給、位置合わせ、光照射、剥離を繰り返す（Ｓ２〜Ｓ６）。
【００７８】
第３の発明に係る転写方法によれば、転写元基材に集積して製造した被転写体を、一部領域ごとに次々転写先基材に転写していくことが可能となり、製造ラインにおいて多数の転写先基材に同様の被転写体を効率的に連続して配置していくことが可能である。このため転写先基材一枚あたりの工数を削減し、転写元基材における被転写体の集積製造と相俟って製造コストを大幅に下げることが可能である。
【００７９】
以下の実施の形態において、これら第１乃至第３の発明の詳細な実施の形態を説明する。
【００８０】
（第１の実施の形態）
図４Ａ乃至図１２Ｂは、本発明の第１の実施の形態（転写方法）を説明するための図である。本実施の形態は一回の部分転写に関する第１の発明に属する。この素子の転写方法は、以下の第１工程〜第５工程を経て実施される。
【００８１】
＜第１工程＞
第１工程は、図４Ａに示すように、第１基板（転写元基材）１０上に剥離層（光吸収層）１１を形成する。
【００８２】
第１基板１０は、光が透過し得る透光性を有するものであるのが好ましい。これにより第１基板を介して剥離層に光を照射することができ、剥離層を光照射によって迅速かつ正確に剥離させることができる。この場合、光の透過率は１０％以上であるのが好ましく、５０％以上であるのがより好ましい。この透過率が高い程光の減衰（ロス）がより少なくなり、剥離層１１を剥離するのにより小さな光量で済むからである。
【００８３】
また、第１基板１０は、信頼性の高い材料で構成されているのが好ましく、特に、耐熱性に優れた材料で構成されているのが好ましい。その理由は、例えば後述する被転写体１２や中間層１６を形成する際に、その種類や形成方法によってはプロセス温度が高くなる（例えば３５０〜１０００℃程度）ことがあるが、その場合でも、第１基板１０が耐熱性に優れていれば、第１基板１０上への被転写体１２等の形成に際し、その温度条件等の成膜条件の設定の幅が広がるからである。これにより第１基板上に多数の素子や回路を製造する際、所望の高温処理が可能となり、信頼性が高く高性能の素子や回路を製造することができる。
【００８４】
従って、第１基板１０は、被転写体１２の形成の際の最高温度をＴｍａｘとしたとき、歪点がＴｍａｘ以上の材料で構成されているものが好ましい。具体的には、第１基板１０の構成材料は、歪点が３５０℃以上のものが好ましく、５００℃以上のものがより好ましい。このようなものとしては、例えば、石英ガラス、コーニング７０５９、日本電気ガラスＯＡ−２等の耐熱性ガラスが挙げられる。
【００８５】
また、第１基板１０の厚さは、特に限定されないが、通常は、０．１〜５．０ｍｍ程度であるのが好ましく、０．５〜１．５ｍｍ程度であるのがより好ましい。第１基板１０の厚さがより厚ければより強度が上昇し、より薄ければ第１基板１０の透過率が低い場合に、光の減衰をより生じにくくなるからである。なお、第１基板１０の光の透過率が高い場合には、その厚さは、前記上限値を超えるものであってもよい。
【００８６】
なお、光を均一に照射できるように、第１基板１０の厚さは、均一であるのが好ましい。
【００８７】
このように転写元基材である第１基板には数々の条件があるが、転写元基材は最終製品となる転写先基材とは異なり、繰り返し利用することが可能であるため、比較的高価な材料を用いても繰り返し使用によって製造コストの上昇を少なくすることが可能である。
【００８８】
剥離層１１は、照射される光を吸収し、その層内および／または界面において剥離（以下、「層内剥離」、「界面剥離」と言う）を生じるような性質を有するものであり、好ましくは、光の照射により、剥離層１１を構成する物質の原子間または分子間の結合力が消失または減少すること、すなわち、アブレーションが生じて層内剥離および／または界面剥離に至るものがよい。
【００８９】
さらに、光の照射により、剥離層１１から気体が放出され、分離効果が発現される場合もある。すなわち、剥離層１１に含有されていた成分が気体となって放出される場合と、剥離層１１が光を吸収して一瞬気体になり、その蒸気が放出され、分離に寄与する場合とがある。このような剥離層１１の組成としては、例えば、次のＡ〜Ｅに記載されるものが挙げられる。
【００９０】
Ａ．アモルファスシリコン（ａ−Ｓｉ）
このアモルファスシリコン中には、水素（Ｈ）が含有されていてもよい。この場合、Ｈの含有量は、２原子％以上程度であるのが好ましく、２〜２０原子％程度であるのがより好ましい。このように、水素（Ｈ）が所定量含有されていると、光の照射によって水素が放出され、剥離層１１に内圧が発生し、それが上下の簿膜を剥離する力となる。アモルファスシリコン中の水素（Ｈ）の含有量は、成膜条件、例えばＣＶＤにおけるガス組成、ガス圧、ガス雰囲気、ガス流量、温度、基板温度、投入パワー等の条件を適宜設定することにより調整することができる。アモルファスシリコンは光吸収性がよく、また、成膜も容易であり実用性が高い。したがって、剥離層をアモルファスシリコンで構成することによって、光照射により正確に剥離を生じる剥離層を安価に形成することができる。
【００９１】
Ｂ．酸化ケイ素又はケイ酸化合物、酸化チタンまたはチタン酸化合物、酸化ジルコニウムまたはジルコン酸化合物、酸化ランタンまたはランタン酸化化合物等の各種酸化物セラミックス、透電体（強誘電体）あるいは半導体
酸化ケイ素としては、ＳｉＯ、ＳｉＯ２、Ｓｉ３Ｏ２が挙げられ、ケイ酸化合物としては、例えばＫ２ＳｉＯ３、Ｌｉ２ＳｉＯ３、ＣａＳｉＯ３、ＺｒＳｉＯ４、Ｎａ２ＳｉＯ３が挙げられる。
【００９２】
酸化チタンとしては、ＴｉＯ、Ｔｉ２Ｏ３、ＴｉＯ２が挙げられ、チタン酸化合物としては、例えば、ＢａＴｉＯ４、ＢａＴｉＯ３、Ｂａ２Ｔｉ９Ｏ２０、ＢａＴｉ５Ｏ１１、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＰｂＴｉＯ３、ＭｇＴｉＯ３、ＺｒＴｉＯ２、ＳｎＴｉＯ４、Ａｌ２ＴｉＯ５、ＦｅＴｉＯ３が挙げられる。
【００９３】
酸化ジルコニウムとしては、ＺｒＯ２が挙げられ、ジルコン酸化合物としては、例えばＢａＺｒＯ３、ＺｒＳｉＯ４、ＰｂＺｒＯ３、ＭｇＺｒＯ３、Ｋ２ＺｒＯ３が挙げられる。
【００９４】
また、窒素を含有するシリコンで構成することは好ましい。剥離層に窒素含有シリコンを用いた場合、光の照射に伴い窒素が放出され、これによって剥離層における剥離が促進されるからである。
【００９５】
Ｃ．ＰＺＴ、ＰＬＺＴ、ＰＬＬＺＴ、ＰＢＺＴ等のセラミックスあるいは誘電体（強誘電体）
【００９６】
Ｄ．窒化珪素、窒化アルミ、窒化チタン等の窒化物セラミックス
【００９７】
Ｅ．有機高分子材料有機高分子材料としては、−ＣＨ−、−ＣＯ−（ケトン）、−ＣＯＮＨ−（アミド）、−ＮＨ−（イミド）、−ＣＯＯ−（エステル）、−Ｎ＝Ｎ−（アゾ）、−ＣＨ＝Ｎ−（シフ）等の結合（光の照射によりこれらの結合が切断される）を有するもの、特に、これらの結合を多く有するものであればいかなるものでもよい。また、有機高分子材料は、構成式中に芳香族炭化水素（１または２以上のベンゼン環またはその縮合環）を有するものであってもよい。
【００９８】
このような有機高分子材料の具体例としては、ポリエチレン，ポリプロピレンのようなポリオレフィン，ポリイミド，ポリアミド，ポリエステル，ポリメチルメタクリレート（ＰＭＭＡ），ポリフェニレンサルファイド（ＰＰＳ），ポリエーテルスルホン（ＰＥＳ），エポキシ樹脂等が挙げられる。
【００９９】
Ｆ．金属
金属としては、例えば、Ａｌ，Ｌｉ，Ｔｉ，Ｍｎ，Ｉｎ，Ｓｎ，Ｙ，Ｌａ，Ｃｅ，Ｎｄ，Ｐｒ，Ｇｄ，Ｓｍまたはこれらのうちの少なくとも１種を含む合金が挙げられる。
【０１００】
その他、剥離層を水素含有合金で構成することもできる。剥離層に水素含有合金を用いた場合、光の照射に伴い水素が放出され、これによって剥離層における剥離が促進されるからである。
【０１０１】
また、剥離層を窒素含有合金で構成することもできる。剥離層に窒素含有合金を用いた場合、光の照射に伴い窒素が放出され、これによって剥離層における剥離が促進されるからである。
【０１０２】
さらに、剥離層を多層膜からなるものとすることもできる。多層膜は、例えばアモルファスシリコン膜とその上に形成された金属膜とからなるものとすることができる。多層膜の材料として、上記したセラミックス，金属，有機高分子材料の少なくとも一種から構成することもできる。このように剥離層を多層膜または異種材料の組み合わせによる膜として構成すれば、アモルファスシリコンの場合と同様に、光の照射に伴う水素ガスや窒素ガスの放出によって、分離層における剥離が促進される。
【０１０３】
剥離層１１の厚さは、剥離目的や剥離層１１の組成、層構成、形成方法等の諸条件により異なるが、通常は、１ｎｍ〜２０μｍ程度であるのが好ましく、１０ｎｍ〜２μｍ程度であるのがより好ましく、４０ｎｍ〜１μｍ程度であるのがさらに好ましい。剥離層１１の膜厚がより大きい程より成膜の均一性を保て剥離にムラを生じにくくなる一方、膜厚がより薄い程剥離層１１の良好な剥離性を確保するための光のパワー（光量）が小さくて済むとともに、後に剥離層１１を除去する際にその作業にかかる時間がより少なくなるからである。なお、剥離層１１の膜厚は、できるだけ均一であるのが好ましい。
【０１０４】
剥離層１１の形成方法は、特に限定されず、膜組成や膜厚等の諸条件に応じて適宜選択される。たとえば、ＣＶＤ（ＭＯＣＶＤ、低圧ＣＶＤ、ＥＣＲ−ＣＶＤを含む）、蒸着、分子線蒸着（ＭＢ）、スパッタリング、イオンプレーティング、ＰＶＤ等の各種気相成膜法、電気メッキ、浸漬メッキ（ディッピング）、無電解メッキ等の各種メッキ法、ラングミュア・プロジェット（ＬＢ）法、スピンコート、スプレーコート、ロールコート等の塗布法、各種印刷法、転写法、インクジェットコーティング法、粉末ジェット法等が挙げられ、これらのうちの２以上を組み合わせて形成することもできる。
【０１０５】
例えば、剥離層１１の組成がアモルファスシリコン（ａ−Ｓｉ）の場合には、ＣＶＤ、特に低圧ＣＶＤやプラズマＣＶＤにより成膜するのが好ましい。
【０１０６】
また、剥離層１１をゾル−ゲル法によるセラミックスで構成する場合や、有機高分子材料で構成する場合には、塗布法、特に、スピンコートにより成膜するのが好ましい。
【０１０７】
なお、図４Ａには示されないが、第１基板１０と剥離層１１の性状に応じて、両者の密着性の向上等を目的とした中間層を第１基板１０と剥離層１１の間に設けても良い。この中間層は、例えば製造時または使用時において被転写層を物理的または化学的に保護する保護層、絶縁層、被転写層へのまたは被転写層からの成分の移行（毎グレーション）を阻止するバリア層、反射層としての機能のうち少なくとも一つを発揮するものである。
【０１０８】
この中間層の組成は、その目的に応じて適宜選択されえる。例えば非晶質シリコンで構成された剥離層と被転写層との間に形成される中間層の場合には、ＳｉＯ２等の酸化珪素が挙げられる。また、他の中間層の組成としては、例えば、Ｐｔ、Ａｕ、Ｗ，Ｔａ，Ｍｏ，Ａｌ，Ｃｒ，Ｔｉまたはこれらを主成分とする合金のような金属が挙げられる。
【０１０９】
中間層の厚みは、その形成目的に応じて適宜決定される。通常は、１０ｎｍ〜５μｍ程度であるのが好ましく、４０ｎｍ〜１μｍ程度であるのがより好ましい。中間層の膜厚がより大きい程より成膜の均一性を保て密着性にムラを生じにくくなる一方、膜厚がより薄い程剥離層にまで透過すべき光の減衰がより少なくなるからである。
【０１１０】
中間層の形成方法としては、前記剥離層で説明した各種の方法が適用可能である。中間層は、一層で形成する他、同一または異なる組成を有する複数の材料を用いて二層以上形成することもできる。
【０１１１】
＜第２工程＞
次に、図４Ｂに示すように、剥離層１１上に複数の被転写体１２ａを形成する。複数の被転写体１２ａから構成される層を被転写層１２と称する。各被転写体１２ａは、ＴＦＴその他の能動素子や受動素子、又はそれらの組み合わせからなる回路である。すなわち被転写体１２ａは、個々の素子であったり集積回路等の独立した機能を有するチップであったり、さらに両者の中間の独立した機能は奏しないが他の素子や回路と組み合わせることにより独立して機能する回路の部分であったりする。したがってその構造やサイズに限定はない。各被転写体１２ａは、同じ機能の素子又は回路を複数形成する場合の他、異なる機能の素子又は回路を複数形成したり、異なる種類の素子又は回路をそれぞれ複数個ずつ形成したりしてもよい。
【０１１２】
特に、本発明においては、被転写体を薄膜素子または薄膜素子で構成される集積回路とすることは好ましい。薄膜素子の製造にはある程度の高温プロセスが要求され、薄膜素子を形成する基材は第１基板のように種々の条件を満たす必要がある。一方で製品化する最終基板は例えば可撓性を有するフレキシブル基板であることが考えられる。このように薄膜素子の製造では、最終基板に求められる要件と薄膜素子を製造する基板に求められる条件が相反する可能性があるが、本発明の転写方法を適用すれば、製造条件を満たす基板で薄膜素子を製造してから、この製造条件を満たさない最終基板に薄膜素子を転写することが可能である。
【０１１３】
このような薄膜素子の例として、ＴＦＴの他に、例えば、薄膜ダイオードや、シリコンのＰＩＮ接合からなる光電変換素子（光センサ、太陽電池）やシリコン抵抗素子、その他の薄膜半導体デバイス、電極（例：ＩＴＯ、メサ膜のような透明電極）、スイッチング素子、メモリ、圧電素子等のアクチュエータ、マイクロミラー（ピエゾ薄膜セラミックス）、磁気記録薄膜ヘッド、コイル、インダクター、抵抗、キャパシタ、薄膜高透磁材料およびそれらを組み合わせたマイクロ磁気デバイス、フィルター、反射膜、ダイクロイックミラー等がある。
図７Ａは、本実施の形態において用いられる被転写体１２ａの一例を示す薄膜素子の断面図である。この薄膜素子は、例えば、ＳｉＯ２膜（中間層）１６上に形成された薄膜トランジスタＴを含んで構成される。この薄膜トランジスタＴは、ポリシリコン層にｎ型不純物を導入して形成されたソース，ドレイン領域１７、チャネル領域１８、ゲート絶縁膜１９、ゲート電極２０、層間絶縁膜２１、及びアルミニウム等からなる電極２２とを具備する。ＴＦＴとしてこのような構成に限定されることなく、シリコンベースのトランジスタやＳＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）などの種々の構造を適用し得る。
【０１１４】
なお、ここでは剥離層１１に接して設けられる中間層１６として、ＳｉＯ２膜を使用しているが、Ｓｉ３Ｎ４などのその他の絶縁膜を使用することもできる。ＳｉＯ２膜（中間層）１６の厚みは、その形成目的や発揮し得る機能の程度に応じて適宜決定されるが、通常は、１０ｎｍ〜５μｍ程度であるのが好ましく、４０ｎｍ〜１μｍ程度であるのがより好ましい。中間層は、種々の目的で形成され、例えば、被転写体（薄膜素子）１２ａを物理的または化学的に保護する保護層，絶縁層，導電層，レーザ光の遮光層，マイグレーション防止用のバリア層，反射層としての機能の内の少なくとも１つの機能を発揮する。
【０１１５】
なお、場合によっては、中間層１６を形成せず、剥離層１１上に直接被転写体（薄膜素子）１２ａを形成してもよい。
【０１１６】
図７Ｂおよび図７Ｃは、本実施の形態において用いられる被転写体１２ａの一例として、本発明の転写方法で製造され、薄膜素子を集積して構成される集積回路であるスタティックＲＡＭに関する。
【０１１７】
図７Ｃに示すように、当該集積回路２００は、メモリセルアレー２０１、アドレスバッファ２０２、行デコーダ２０３、ワードドライバ２０４、アドレスバッファ２０５、列デコーダ２０６、列選択スイッチ２０７、入出力回路２０８、及び制御回路２０９の各ブロックを備えている。各ブロックには、薄膜トランジスタを中心とする回路が形成されており、互いのブロック間には金属層をパターニングすることによる配線が形成されている。
【０１１８】
図７Ｂは、図７Ｃの７Ｂ−７Ｂ断面における集積回路２００の断面図であり、ｐ型ＭＯＳトランジスタＴｐとｎ型ＭＯＳトランジスタＴｎとが形成されている付近を示している。当該断面図に示すように、剥離層１１の上に素子形成層１２が形成されている。素子形成層１２は、下地となるシリコン層１６、多数の素子や配線の層構造が形成された配線層２１０、および上面を保護するための保護層２３等が形成されている。
【０１１９】
配線層２１０には、ウェル領域２１１、不純物が導入され、ソースまたはドレインを形成する半導体領域２１２（図７Ａにおける領域１７に相当）、ゲート絶縁膜２１４、ゲート配線膜２１３、層間絶縁膜２１５、金属配線層２１６等によって回路が形成されている。保護層２１７は、配線層２１０を保護するための膜である。集積回路２００の回路構成は種々に考えられるが、このようなメモリ回路に関するものの他、例えば電気光学装置である表示装置用の画素駆動回路等にも適用が考えられる。このように、被転写体１２ａとしては、個々の素子のみならず素子の組み合わせによって一定の機能を奏するように構成された集積回路も適用可能である。
【０１２０】
図８に、被転写体１２ａの製造方法の例として、図７Ａで説明したようなＴＦＴ２５の製造方法を例示する。
【０１２１】
まず、ＳＴ１０に示すように、第１基板１０上にＳｉＯ２膜を堆積させて中間層１６を形成する。ＳｉＯ２膜の形成方法としては、公知の方法、例えば、プラズマ化学気相堆積法（ＰＥＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、スパッタリング法等の気相堆積法が挙げられる。例えば、ＰＥＣＶＤ法を利用することにより厚さ１μｍの中間層１６を形成する。次いで公知の方法、例えばＬＰＣＶＤ法を適用して半導体膜１８を形成する。このとき、半導体膜１８を後述するμ−ＣＺ法等によって単結晶の珪素膜として形成すれば、高性能の半導体膜に得ることができる。この半導体膜１８をパターニングして、ＴＦＴの半導体領域の形状に形成する。
【０１２２】
次に、ＳＴ１１に示すように、ＳｉＯ２等の絶縁膜１９を所定の製造方法、例えば電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＣＶＤ法）、平行平板ＰＥＣＶＤ法、またはＬＰＣＶＤ法にて形成する。この絶縁膜１９はＴＦＴのゲート絶縁膜として機能するものである。
【０１２３】
次に、ＳＴ１２に示すように、所定のゲート用金属、例えばタンタルまたはアルミニウムの金属薄膜をスパッタリング法により形成した後、パターニングすることによって、ゲート電極２０を形成する。そしてこのゲート電極２０をマスクとして、ドナーまたはアクセプターとなる不純物イオンを打ち込み、ソース／ドレイン領域１７とチャネル領域１８を、ゲート電極１５に対して自己整合的に作製する。例えば、ＮＭＯＳトランジスタを作製するためには、不純物元素としてリン（Ｐ）を所定の濃度、例えば１×１０１６ｃｍ−２の濃度でソース／ドレイン領域に打ち込む。その後、適当なエネルギーの印加、例えばＸｅＣｌエキシマレーザを照射エネルギー密度２００から４００ｍＪ／ｃｍ２程度で照射するか、２５０℃から４５０℃程度の温度で熱処理することにより、不純物元素の活性化を行う。
【０１２４】
次に、ＳＴ１３に示すように、絶縁膜１９およびゲート電極２０の上面に、所定の方法、例えばＰＥＣＶＤ法により約５００ｎｍのＳｉＯ２膜２１を形成する。次に、ソース／ドレイン領域１７に至るコンタクトホールをＳｉＯ２膜１９および２１に設けて、これらコンタクトホールおよびコンタクトホールの周縁部に、所定の方法、例えばスパッタリング法でアルミニウム等を堆積してソース／ドレイン電極２２を形成する。
【０１２５】
次に、被転写層１２における各被転写体１２ａの分離について説明する。各被転写体１２ａの分離方法としては、各々をエッチング等により分離する方法、特に分離させるための構造を設けない方法（第４の実施の形態参照）、剥離層のみを分離する方法（第５の実施の形態参照）及び所定の構造を転写元基材に形成することにより個々の被転写体に分離し易くする方法（第６の実施の形態参照）が考えられる。ここでは個々の被転写体１２ａを完全に分離する方法を説明する。
【０１２６】
すなわち、各被転写体１２ａを個々に分離するために、図５Ａに示すように、被転写体１２ａに相当する領域の外周にウェットエッチングまたはドライエッチング等によって凹部構造となる溝１２ｃを形成して各々の被転写体１２ａを島状に残す。この溝１２ｃは、基板の厚さ方向において、被転写層１２の全部及び剥離層１１の全部（図５Ａ）又は一部（図６）をカットしている。このカットは被転写層１２のみを対象とするより浅いものであっても良い。この溝１２ｃは、図６のように剥離層１１の一部までエッチングして形成しておく他、図５Ａに示すように、剥離層１１も完全にエッチングして、各々の被転写体１２ａとその直下の剥離層１１とを同じ形状で島状に残すようにしてもよい。同一の被転写体１２ａを形成し等しいピッチでエッチングして各被転写体を第１基板１０上に並べた配置にすることによって、剥離工程（第４，５工程）で所望の被転写体１２ａのみを転写することが容易となる。
【０１２７】
予め被転写層１２をカットしておくことによって、剥離体の一部をその領域の形に沿ってきれいに剥離することが可能となり、当該領域が剥離の際に破壊されることを防止することが可能となる。また剥離に伴う被転写層１２の破断が隣接領域に及ばないようにすることが可能となる。また、膜厚方向にカットを入れておくことによって、特定の被転写層１２ａを転写先基材に接合するための接着層の接合力が弱い場合であっても被転写体１２ａを剥がすことを可能とする。また、転写対象となる領域の外観が明確であるので基板間の転写の際の位置合わせが容易となる。
【０１２８】
なお、図５Ｂに示すように、剥離層１１の被転写体１２ａへの接着面積が被転写体の剥離層接合面の全面積よりも小さくなるようにオーバーエッチングしてもよい。このように剥離層１１をオーバーエッチングすることによって、剥離層の面積が少なくなるため剥離層１１に光を照射して剥離する際に少ない力で確実に剥離できるとともに、剥離層１１を縮小することによって剥離の際に必要な光エネルギー量を減らすことができるからである。
【０１２９】
さらに、図５Ｃに示すように、被転写層１２のみにエッチングして溝１２ｃを形成しておき剥離層１１は連続させたまま残しておいてもよい。被転写体１２ａが形成された領域に満遍なくエネルギーを付与できるのならこの領域の剥離層１１に確実に剥離を生じさせることができるため、剥離層１１自体に亀裂を設けていなくても所望の被転写体のみを剥離させることが可能である。
【０１３０】
＜第３工程＞
次に、図９Ａに示すように、第１基板１０の被転写体１２ａ形成側の面と、最終基板（転写先基材）１４の被転写体１２ａを転写する側の面とを、アライメントしながら重ね合わせ、必要に応じて押圧力を付加することによって、転写するべき被転写体１２ａのみ選択的に、接着剤層１５を介して最終基板１４側に接合させる。
【０１３１】
最終基板１４としては、特に限定されないが、基板（板材）、特に透明基板が挙げられる。なお、このような基板は平板であっても、湾曲板であってもよい。また、最終基板１４は、前記第１基板１０に比べ、耐熱性、耐食性等の特性が劣るものであってもよい。その理由は、本発明では、第１基板１０側に被転写体１２ａを形成し、その後、被転写体１２ａを最終基板１４に転写するため、最終基板１４に要求される特性、特に耐熱性は、被転写体１２ａの形成の際の温度条件等に依存しないからである。
【０１３２】
したがって、被転写体１２ａの形成の際の最高温度をＴｍａｘとしたとき、最終基板１４の構成材料として、ガラス転移点（Ｔｇ）または軟化点がＴｍａｘ以下のものを用いることができる。例えば、最終基板１４は、ガラス転移点（Ｔｇ）または軟化点が好ましくは８００℃以下、より好ましくは５００℃以下、さらに好ましくは３２０℃以下の材料で構成することができる。
【０１３３】
また、最終基板１４の機械的特性としては、ある程度の剛性（強度）を有するものが好ましいが、可撓性、弾性を有するものであってもよい。このように可撓性を有する最終基板にＴＦＴ等の素子を転写すれば、剛性の高いガラス基板では得られないような優れた特性が実現可能である。従って、本発明において、可撓性のある最終基板を用い、例えば電気光学装置を製造することによって、しなやかで、軽くかつ落下の衝撃にも強い電気光学装置を実現することができる。
【０１３４】
このような最終基板１４の構成材料としては、各種合成樹脂または各種ガラス材が挙げられ、特に、各種合成樹脂や通常の低融点の安価なガラス材が好ましい。特に、ソーダガラス基板は低価格であり、経済的に有利な基板である。ソーダガラス基板は、ＴＦＴ製造時の熱処理によりアルカリ成分が溶出するといった問題があり、従来は、アクティブマトリクス型の液晶表示装置等の電気光学装置への適用が困難であった。しかし、本発明によれば、既に完成した素子を最終基板に転写するため、前述の熱処理に伴う問題は解消される。よって本発明では、アクティブマトリクス型の電気光学装置の分野において、ソーダガラス基板等の従来使用が困難だった基板も使用可能になる。
【０１３５】
合成樹脂としては、熱可塑性樹脂、熱硬化性樹脂のいずれでもよく、例えば、ポリエチレン、ポロプロピレン、エチレン−プレピレン共重合体、エチレン−酢酸ビニル共重合体（ＥＶＡ）等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−（４−メチルベンテン−１）、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体（ＡＳ樹脂）、ブタジエン−スチレン共重合体、ポリオ共重合体（ＥＶＯＨ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリプチレンテレフタレート（ＰＢＴ）、ポリシクロヘキサンテレフタレート（ＰＣＴ）等のポリエステル、ポリエーテル、ポリエーテルケトン（ＰＥＫ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリエーテルイミド、ポリアセタール（ＰＯＭ）、ポリフェニレンオキシド、変性ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル（液晶ポリマー）、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エボキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの１種または２種以上を組み合わせて（例えば２層以上の積層体として）用いることができる。
【０１３６】
ガラス材としては、例えば、ケイ酸ガラス（石英ガラス）、ケイ酸アルカリガラス、ソーダ石灰ガラス、カリ石灰ガラス、鉛（アルカリ）ガラス、バリウムガラス、ホウケイ酸ガラス等が挙げられる。このうち、ケイ酸ガラス以外のものは、ケイ酸ガラスに比べて融点が低く、また、成形、加工も比較的容易であり、しかも安価であり、好ましい。
【０１３７】
最終基板１４として合成樹脂で構成されたものを用いる場合には、大型の最終基板を一体的に成形することができるとともに、湾曲面や凹凸を有するもの等の複雑な形状であっても容易に製造することができ、また、材料コスト、製造コストも安価であるという種々の利点が享受できる。したがって、合成樹脂の使用は、大型で安価なデバイス（例えば、液晶ディスプレイ）を製造する上で有利である。
【０１３８】
なお、最終基板１４は、例えば、液晶セルのように、それ自体独立したデバイスを構成するものや、例えばカラーフィルター、電極層、誘電体層、絶縁層、半導体素子のように、デバイスの一部を構成するものであってもよい。
【０１３９】
さらに、最終基板１４は、金属、セラミックス、石材、木材紙等の物質であってもよいし、ある品物を構成する任意の面上（時計の面上、エアコンの表面上、プリント基板の上等）、さらには壁、柱、天井、窓ガラス等の構造物の表面上であってもよい。
【０１４０】
接着層１５を構成する接着剤の好適な例としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気硬化型接着剤等の各種硬化型接着剤が挙げられる。接着剤の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等、いかなるものでもよい。また市販の接着剤を用いる場合、使用する接着剤は適当な溶剤を添加することによって、塗布するために好適な粘度に調節してもよい。
【０１４１】
本実施の形態において、接着層１５は、転写するべき被転写体１２ａ上にのみ、あるいは転写するべき被転写体１２ａに対応する最終基板１４上にのみ形成される。このような接着層１５の局部形成は、種々の印刷法や液体吐出法を適用して実施できる。液体吐出法には、圧電体の変形を利用して液体を吐出するピエゾジェット法や熱により気泡を発生させて液体を吐出する方法等がある。本実施の形態にあっては、インクジェットコーティング（液体吐出）法を用いた接着層１５の形成を例示する。
【０１４２】
図１０は、転写するべき被転写体１２ａ上、あるいは転写するべき被転写体１２ａに対応する最終基板１４上のいずれか一方の接着剤塗布部分に接着層１５を形成するために使用できるインクジェット方式の薄膜形成装置を例示する斜視図である。この薄膜形成装置３０は、基板（第１基板１０または最終基板１４）ＳＵＢ上に液状接着剤Ｌを吐出するインクジェットヘッド３１を有するインクジェット機構３２と、該インクジェットヘッド３１と基板ＳＵＢとの位置を相対的に移動させる移動機構３３と、インクジェット機構３２及び移動機構３３を制御する制御部Ｃとを備えている。
【０１４３】
前記移動機構３３は、基板ステージ３４上に載置された基板ＳＵＢの上方に、インクジェットヘッド３１を下方に向けて支持するヘッド支持部３５と、上方のインクジェットヘッド３１に対して基板ステージ３４とともに最終基板１４をＸ，Ｙ方向に移動させるステージ駆動部３６とから構成されている。前記ヘッド支持部３５は、インクジェットヘッド３１を基板ＳＵＢに対してその垂直方向（Ｚ軸）に任意の移動速度で移動可能かつ位置決め可能なリニアモータ等の機構と、垂直中心軸を中心にインクジェットヘッド３１を回転させることによって下方の基板ＳＵＢに対して任意な角度に設定可能なステッピングモータ等の機構とを備えて構成されている。
【０１４４】
前記ステージ駆動部３６は、垂直中心軸を中心に基板ステージ３４を回転させて上方のインクジェットヘッド３１に対して任意な角度に設定可能なθ軸ステージ３７と、基板ステージ３４をインクジェットヘッド３１に対して水平方向（Ｘ方向、Ｙ方向）にそれぞれ移動させかつ位置決めするステージ３９ａ，３９ｂとを備えている。なお、θ軸ステージ３７は、ステッピングモータ等の駆動源を備え、ステージ３９ａ，３９ｂは、リニアモータ等の駆動源を備えて構成されている。
【０１４５】
前記インクジェット機構３２は、インクジェットヘッド３１とこれに流路３８を介して接続されたタンクＴを備えてなるものである。タンクＴは液状接着剤Ｌを貯留するもので、流路３８を介してこの液状接着剤Ｌをインクジェットヘッド３１に供給するようになっている。このような構成によってインクジェット機構３２は、タンクＴに貯留された液状接着剤Ｌをインクジェットヘッド３１から吐出し、これを最終基板１４上に塗布するようになっている。
【０１４６】
前記インクジェットヘッド３１は、例えばピエゾ素子によって液室を圧縮してその圧力波で液体を吐出させるもので、一列又は複数列に配列された複数のノズル（ノズル孔）を有している。
【０１４７】
このインクジェットヘッド３１の構造の一例を説明すると、インクジェットヘッド３１は、図１１Ａに示すように例えばステンレス製のノズルプレート４０と振動板４１とを備え、両者を仕切部材（リザーバプレート）４２を介して接合したものである。ノズルプレート４０と振動板４１との間には、仕切部材４２によって複数の空間４３と液溜まり４４とが形成されている。各空間４３と液溜まり４４の内部は液状接着剤Ｌで満たされており、各空間４３と液溜まり４４とは供給口４５を介して連通したものとなっている。また、ノズルプレート４０には、空間４３から液状接着剤Ｌを噴射するためのノズル４６が形成されている。一方、振動板４１には、液溜まり４４に液状接着剤Ｌを供給するための孔４７が形成されている。
【０１４８】
また、振動板４１の空間４３に対向する面と反対側の面上には、図１１Ｂに示すように圧電素子（ピエゾ素子）４８が接合されている。この圧電素子４８は、一対の電極４９，４９の間に位置し、通電するとそれが外側に突出するようにして撓曲するよう構成されたものである。そして、このような構成のもとに圧電素子４８が接合されている振動板４１は、圧電素子４８と一体になって同時に外側へ撓曲するようになっており、これによって空間４３の容積が増大するようになっている。したがって、空間４３内に増大した容積分に相当する液状接着剤Ｌが、液溜まり４４から供給口４５を介して流入する。また、このような状態から圧電素子４８への通電を解除すると、圧電素子４８と振動板４１はともに元の形状に戻る。したがって、空間４３も元の容積に戻ることから、空間４３内部の液状接着剤Ｌの圧力が上昇し、ノズル４６から基板ＳＵＢに向けて液状接着剤Ｌの液滴が吐出される。
【０１４９】
なお、上述したように、液状接着剤の液体吐出方式としては、前記の圧電素子４８を用いたピエゾジェットタイプ以外に、例えば、エネルギー発生素子として電気熱変換体を用い、気泡を発生させて液体を吐出する方式を採用してもよい。
【０１５０】
前記制御部Ｃは、装置全体の制御を行うマイクロプロセッサ等のＣＰＵや、各種信号の入出力機能を有するコンピュータなどによって構成されたもので、図１０に示したようにインクジェット機構３２及び移動機構３３にそれぞれ電気的に接続されたことにより、インクジェット機構３２による吐出動作、及び移動機構３３による移動動作の少なくとも一方、好ましくは両方を制御するものとなっている。そして、このような構成により、液状接着剤Ｌの塗布条件を変え、形成する接着層１５の正確な形成位置および膜厚を制御する機能を有している。すなわち、制御部Ｃは、前記膜厚を制御する機能として、上の塗布液Ｌの吐出間隔を変える制御機能と、１ドット当たりの塗布液Ｌの吐出量を変える制御機能と、ノズル４６の配列方向と移動機構３３による移動方向との角度θを変える制御機能と、基板ＳＵＢ上の同一位置に繰り返し塗布を行う際に繰り返す塗布ごとに塗布条件を設定する制御機能と、基板ＳＵＢ上を複数の領域に分けて各領域ごとに塗布条件を設定する制御機能とを備えてよい。さらに、制御部Ｃは、前記吐出間隔を変える制御機能として、基板ＳＵＢとインクジェットヘッド３１との相対的な移動の速度を変えて吐出間隔を変える制御機能と、移動時における吐出の時間間隔を変えて吐出間隔を変える制御機能と、複数のノズルのうち同時に液状接着剤Ｌを吐出させるノズルを任意に設定して吐出間隔を変える機能とを備えていてよい。
【０１５１】
このインクジェット方式の薄膜形成装置３０によれば、基板ステージ３４上に、多数の被転写体１２ａを形成した第１基板１０または最終基板１４を載置し、所望の領域のみにインクジェットヘッド３１から液状接着剤Ｌを塗布することによって、多数の領域に効率よく接着層１５を形成することができる。
【０１５２】
次に、インクジェットコーティング法を用いて接着層を形成する際に好ましいバンクの形成について説明する。前記インクジェットコーティング法によって所望の接着剤塗布部分、すなわち転写するべき被転写体１２ａ上にのみ、あるいは転写するべき被転写体１２ａに対応する最終基板１４上にのみ正確に形成するためには、前記接着剤塗布部分に塗布された液状接着剤Ｌが他部に流出または滲出することを防ぐ手段を設けることが望ましい。このため、液状接着剤Ｌの他部への流出または滲出を防止するための好適な手段の一つとして、被転写体１２ａ上の周縁部にバンク１２ｂ（隔壁）を形成する。図１２Ａは、このバンク１２ｂ内に液状接着剤Ｌを入れた構造を例示する斜視図であり、図１２Ｂは液状接着剤Ｌが充填された領域の拡大断面図である。なお、図１２ＡおよびＢの例示では、被転写体１２ａ上にバンク１２ｂを設けた構成としたが、最終基板１４側に、被転写体１２ａの配置領域に沿って液状接着剤Ｌを入れるためのバンクを形成することもできる。このバンク１２ｂは、例えば液晶表示装置用カラーフィルターの製造等の分野で周知のバンク（隔壁）と同様の材料および製造方法を用いて形成することができる。
【０１５３】
また、液状接着剤Ｌの他部への流出または滲出を防止するための別な手段として、前記接着剤塗布部分以外の部分に撥接着剤層を設けるか、または前記接着剤塗布部分に親接着剤層を設けるとともに前記接着剤塗布部分以外の部分に撥接着剤層を設けることが挙げられる。撥接着剤層および親接着剤層の材料は、使用する液状接着剤Ｌに対して適切な撥液性または親液性を有する材料を、使用する液状接着剤Ｌの種類に応じて適宜選択して用いることができ、好ましくはヘキサフルオロポリプロピレン等のフッ素樹脂を用いたＳＡＭ（Ｓｅｌｆ Ａｓｓｅｍｂｌｅｄ Ｍｏｎｏ ｌａｙｅｒ）膜を用いられる。
【０１５４】
＜第４工程＞
次に、図９Ｂに示すように、多数の被転写体１２ａを介して接合した第１基板１０と最終基板１４との接合体の第１基板１０側から、転写するべき被転写体１２ａの剥離層１１のみに選択的に光Ｌを照射することによって、転写するべき被転写体１２ａを支持している剥離層１１のみに剥離（層内剥離および／または界面剥離）を生じさせる。
【０１５５】
剥離層１１の層内剥離および／または界面剥離が生じる原理は、剥離層１１の構成材料にアブレーションが生じること、また、剥離層１１に含まれているガスの放出、さらには照射直後に生じる溶融、蒸散等の相変化によるものである。
【０１５６】
ここで、アブレーションとは、照射光を吸収した固定材料（剥離層１１の構成材料）が光化学的または熱的に励起され、その表面や内部の原子または分子の結合が切断されて放出することをいい、主に、剥離層１１の構成材料の全部または一部が溶融、蒸散（気化）等の相変化を生じる現象として現れる。また、前記相変化によって微小な発泡状態となり、結合力が低下することもある。
【０１５７】
剥離層１１が層内剥離を生じるか、界面剥離を生じるか、またはその両方であるかは、剥離層１１の組成や、その他種々の要因に左右され、その要因の１つとして、照射される光の種類、波長、強度、到達深さ等の条件が挙げられる。
【０１５８】
照射する光Ｌとしては、剥離層１１に層内剥離および／または界面剥離を起こさせるものであればいかなるものでもよく、例えば、Ｘ線、紫外線、可視光、赤外線（熱線）、レーザ光、ミリ波、マイクロ波、電子線、放射線（α線、β線、γ線）等が挙げられる。
【０１５９】
そのなかでも、剥離層１１の剥離（アブレーション）を生じさせ易く、かつ高精度の局部照射が可能である点で、レーザー光が好ましい。レーザー光はコヒーレント光であり、第１基板１０を介して剥離層に高出力パルス光を照射して高精度で所望部分に剥離を生じさせるのに好適である。したがって、レーザー光の使用によって、容易にかつ確実に被転写体１２ａを剥離させることができる。
【０１６０】
このレーザ光を発生させるレーザ装置としては、各種気体レーザ、固体レーザ（半導体レーザ）等が挙げられるが、エキシマレーザ、Ｎｄ−ＹＡＧレーザ、Ａｒレーザ、ＣＯ２レーザ、ＣＯレーザ、Ｈｅ−Ｎｅレーザ等が好適に用いられる。
【０１６１】
このレーザー光としては、波長１００ｎｍ〜３５０ｎｍを有するレーザー光が好ましい。このように短波長レーザー光を用いることにより、光照射精度が高められるとともに、剥離層１１における剥離を効果的に行うことができる。
【０１６２】
上述の条件を満たすレーザー光としては、例えばエキシマレーザーを挙げることができる。エキシマレーザーは、短波長紫外域の高エネルギーのレーザー光出力が可能なガスレーザーであり、レーザー媒質として希ガス（Ａｒ，Ｋｒ，Ｘｅなど）とハロゲンガス（Ｆ２，ＨＣｌなど）とを組み合わせたものを用いることにより、代表的な４種類の波長のレーザー光を出力することができる（ＸｅＦ＝３５１ｎｍ，ＸｅＣｌ＝３０８ｎｍ，ＫｒＦ＝２４８ｎｍ，ＡｒＦ＝１９３ｎｍ）。エキシマレーザは、短波長域で高エネルギーを出力するため、極めて短時間で剥離層１１にアブレーションを生じさせることができ、よって隣接する最終基板１４や第１基板１０等に温度上昇をほとんど生じさせることなく、被転写体１２ａ等に劣化、損傷を生じさせることなく、剥離層１１を剥離することができる。
【０１６３】
あるいは、剥離層１１に、例えばガス放出、気化、昇華等の相変化を起こさせて分離特性を与える場合、照射されるレーザー光の波長は、３５０から１２００ｎｍ程度が好ましい。
【０１６４】
このような波長のレーザー光は、ＹＡＧ、ガスレーザーなどの一般加工分野で広く使用されるレーザー光源や照射装置を用いることができ、光照射を安価にかつ簡単に行うことができる。また、このような可視光領域の波長のレーザー光を用いることによって、第１基板１０が可視光透光性であればよく、第１基板１０の選択の自由度を広げることができる。
【０１６５】
また、照射されるレーザ光のエネルギー密度、特に、エキシマレーザの場合のエネルギー密度は、１０〜５０００ｍＪ／ｃｍ２程度とするのが好ましく、１００〜５００ｍＪ／ｃｍ２程度とするのがより好ましい。また、照射時間は、１〜１０００ｎｓｅｃ程度とするのが好ましく、１０〜１００ｎｓｅｃ程度とするのがより好ましい。エネルギー密度がより高くまたは照射時間がより長い程アブレーション等が生じ易く、一方で、エネルギー密度がより低くまたは照射時間がより短い程剥離層１１を透過した照射光により被転写体１２ａ等に悪影響を及ぼすおそれを低減できるからである。
【０１６６】
なお、剥離層１１を透過した照射光が被転写体１２ａにまで達して悪影響を及ぼす場合の対策としては、例えば、剥離層１１上にタンタル（Ｔａ）等の金属膜１１を形成する方法がある。これにより、剥離層１１を透過したレーザー光は、金属膜の界面で完全に反射され、それよりの上の被転写体１２ａに悪影響を与えない。
【０１６７】
レーザ光に代表される照射光は、その強度が均一となるように照射されるのが好ましい。照射光の照射方向は、剥離層１１に対し垂直な方向に限らず、剥離層１１に対し所定角度傾斜した方向であってもよい。
【０１６８】
また、剥離層１１の面積が照射光の１回の照射面積より大きい場合には、剥離層１１の全領域に対し、複数回に分けて照射光を照射することもできる。また、同一箇所に２回以上照射してもよい。また、異なる種類、異なる波長（波長域）の照射光（レーザ光）を同一領域または異なる領域に２回以上照射してもよい。
【０１６９】
＜第５工程＞
次に、図９Ｃに示すように、第１基板１０と最終基板１４に、双方を離間させる方向に力を加えることによって、最終基板１４から第１基板１０を取り外す。前記第４工程によって、最終基板１４に転写させるべき被転写体１２ａの剥離層１１が被転写体１２ａから剥離していることから、これらの転写するべき被転写体１２ａは第１基板１０側と切断されている。また転写するべき被転写体１２ａは、接着層１５によって最終基板１４に接合されている。なお、前記第４工程において、剥離層１１は完全に剥離を生じさせることが望ましいが、転写するべき被転写体１２ａの接着層１５の接着強度の方が、残存する剥離層１１による接合力よりも勝っており、結果として第１基板１０と最終基板１４を引き離す際に、転写するべき被転写体１２ａが確実に最終基板１４側に転写されるならば、剥離層１１の一部のみに剥離を生じさせてもよい。
【０１７０】
このように被転写体の転写は、剥離層の剥離によって弱まった剥離層の結合力と、被転写体に適用された接着層の結合力との相対的な力関係で定まる。剥離層による剥離が充分ならば接着層の結合力が弱くても被転写体の転写が可能であり、逆に剥離層による剥離が不十分でも接着層の結合力が高ければ被転写体を転写することが可能である。
【０１７１】
図９Ｃに示すように、最終基板１４から第１基板１０を引き離すことにより、最終基板１４上の複数の位置に被転写体１２ａが転写される。一方、第１基板１０には、転写しなかった被転写体１２ａが残存している。
【０１７２】
最終基板１４に転写された被転写体１２ａには、剥離層１１の剥離残分が付着している場合があり、これを完全に取り除くことが望ましい。残存している剥離層１１を除去するための方法は、例えば洗浄、エッチング、アッシング、研磨等の方法、またはこれらを組み合わせた方法の中から適宜選択して採用することができる。
【０１７３】
同様に、被転写体１２ａの転写を終えた第１基板１０の表面に剥離層１１の剥離残分が付着している場合には、前記の最終基板１４と同様に除去することができる。これによって第１基板１０を再利用（リサイクル）に供することができる。このように第１基板１０を再利用することにより、製造コストの無駄を省くことができる。これは石英ガラスのような高価な材料、希少な材料からなる第１基板１０を用いる場合に特に有効となる。
【０１７４】
なお、本実施の形態に前記第３の発明を適用し、被転写体１２ａの残っている第１基板１０は、前記第３工程〜第５工程を繰り返すことによって、前述したように本実施の形態に第３の発明を適用することにより、別の最終基板１４上に次々に多数の被転写体１２ａを転写するために使用できる。
【０１７５】
すなわち、図３において、上記第１工程、第２工程が図３Ｓ１の転写元基材（第１基板１０、被転写層１２）の製造に相当し、上記第３工程がＳ２及びＳ３の転写先基板（最終基板１４）のアライメントと接着剤１５の適用に相当し、上記第４工程が図３Ｓ４の光の部分照射に相当し、上記第５工程が図３Ｓ５の剥離工程に相当する。そして被転写体１２ａを転写する度に、転写先基材として最終基板１４を再度アライメントし接着し（Ｓ３）、光を選択的に照射してから（Ｓ４）、この最終基板１４とともに被転写体１２ａを剥離する（Ｓ５）という一連の工程（Ｓ２〜Ｓ６）を転写元基材である第１基板１０に被転写体１２ａが残存している限り、続けるのである。このように第３の発明を適用して、複数の最終基板１４に順次転写をしていくことにより、例えば電気光学装置用アクティブマトリクス基板の製造において本製造方法を適用する場合、基板上の多数の画素毎にＴＦＴ等の微小な被転写体１２ａを効率よく分散配置することができる。
【０１７６】
以上のような各工程を経て、転写するべき多数の被転写体１２ａを最終基板１４上に選択的に転写することができる。その後、転写された被転写体１２ａは、後述するがインクジェットコーティング法、フォトリソグラフィー、ＳＡＭ（Ｓｅｌｆ Ａｓｓｅｍｂｌｅｄ Ｍｏｎｏ ｌａｙｅｒ）膜による撥液処理と組み合わせたコーティング法などの種々の方法を用いた配線によって最終基板１４の配線と接続したり、所望の保護膜の形成等を行うことができる。
【０１７７】
本第１の実施の形態に係る転写方法によれば、最終基板１４上に間隔をおいて分散配置される多数の被転写体１２ａを第１基板１０上に集中的に製造することができるので、最終基板１４上に直接被転写体１２ａを形成する場合と比べ、被転写体１２ａの製造における面積効率を大幅に向上でき、多数の被転写体１２ａが分散配置された最終基板１４を効率よく安価に製造することができる。
【０１７８】
また、本実施の形態の転写方法によれば、第１基板１０上に集中的に製造した多数の被転写体１２ａを転写前に選別、排除することが容易に実行可能となり、その結果製品歩留まりを向上することができる。
【０１７９】
さらに実施の形態の転写方法によれば、同一あるいは異なる被転写体１２ａを積層しかつ融合することができるので、異なるプロセス条件で製造される素子を融合することで、従来は製造困難であった積層構造を有する素子を提供することができるとともに、３次元構造を有する素子を簡単に製造することができる。
【０１８０】
また、実施の形態に係る被転写体は、最終基板１２上に正確に位置合わせができることから、従来の微小構造体配置技術において用いられる微小構造体と異なり、余分な対称回路構造が不要となり、必要最小限の回路のみを形成した極めて微小なブロックとすることができるので、第１基板１０に極めて多数の被転写体１２ａを集中して製造することができ、１個当たりの素子のコストを大幅に低減することができる。
【０１８１】
また、微小な被転写体１２ａを最終基板１４の所定位置に正確に配置することができるので、基板の曲げに対する追従性に優れた被転写体１２ａを提供することができる。さらに、局面ディスプレイや自動車の車体などの局面上への実装が可能となる。
【０１８２】
また、本実施の形態によれば、微小な被転写体１２ａを最終基板１４の所定位置に正確に配置することができるので、従来は設置が不可能であった、あるいは高コストであった微小領域、例えば光ファイバーの先端などに素子を配置することができ、素子の応用範囲を拡大することができる。
【０１８３】
また、本実施の形態によれば、各被転写体１２ａの各領域の境界をエッチングして溝を形成するので、境界部分の膜厚が薄くなり、当該境界部分に沿って容易に被転写体ごとの分離や剥離が行え、被転写体が剥離の際に破壊されることを防止することが可能になる。
【０１８４】
（第２の実施の形態）
図１３Ａ〜図１３Ｄは本発明の第２の実施の形態（転写方法）を説明するための図である。本第２の実施の形態は、前記第１の実施の形態と同様に一回の部分転写に関する第１の発明に属するが、特に本第２の実施の形態は、第３工程において、紫外線硬化樹脂と紫外光（以下ＵＶ光という）の部分照射の組み合わせによって転写するべき被転写体１２ａのみを最終基板１４に接合する点で、第１の実施の形態と異なる。
【０１８５】
第１工程と第２工程の操作法、使用する部品、材料、形成条件等は前記第１の実施の形態と同様にして実施することができるため、それらの説明を省略する。
【０１８６】
この第２の実施の形態においては、前記第１の実施の形態の第１工程（図４Ａ及びＢ参照）および第２工程（図５Ａ乃至Ｃ参照）を経て、多数の被転写体１２ａを形成した第１基板１０と、被転写体１２ａを転写する側の面に紫外線硬化樹脂からなる接着層５２を全面に塗布した最終基板１４を用意する。
【０１８７】
そして、図１３Ａに示すように、転写するべき被転写体１２ａが最終基板１４の所定位置に合致するようにアライメントしながら、最終基板１４上に第１基板１０を重ね合わせる。
【０１８８】
この接着層５２用の紫外線硬化樹脂は、ＵＶ光照射によって硬化し、接触して配された被転写体１２ａを最終基板１４側に十分な接着強度で接合し得るものであれば特に限定されず、また各種の市販品の中から適宜選択して使用することができる。この紫外線硬化樹脂を最終基板１４に塗布するための方法も、従来周知の各種コーティング法の中から適宜選択して使用でき、好ましくはスピンコート法などを使用して簡単に所望膜厚の接着層５２を形成可能である。この接着層５２の膜厚は、被転写体１２ａの大きさ、使用する接着剤の接着強度などを勘案して適宜変更可能である。
【０１８９】
次に、図１３Ｂに示すように、最終基板１４を通して、転写するべき被転写体１２ａと接する接着層５２にのみＵＶ光を部分照射して、接着層５２を部分硬化させる。使用するＵＶ光は、紫外線硬化樹脂からなる接着層５２を照射部分のみ硬化することができればよく、波長や光強度、照射時間等の照射諸条件は、最終基板１４の性状（厚みやＵＶ光透過率など）や使用する紫外線硬化樹脂の種類に応じて適宜調整することが望ましい。転写するべき被転写体１２ａと接する接着層５２にのみＵＶ光を部分照射するには、最終基板１４の接着層５２の反対面にマスクを配する方法などによって容易かつ確実に行うことができる。
【０１９０】
図１３Ｂに示すＵＶ光の照射後、最終基板１４上の未硬化の紫外線接着剤を水などの適当な溶剤で洗浄する。これにより、第１基板１０側の多数の被転写体１２ａのうち、最終基板１４側に転写する被転写体１２ａのみが、硬化した樹脂からなる接着層５４で最終基板１４側に接合された状態になる。
【０１９１】
次に、図１３Ｃに示すように、前記第１の実施の形態での第４工程（図９Ｂ参照）と同様にして第１基板１０を通して転写するべき被転写体１２ａと接する剥離層１１にのみレーザー光Ｌを部分照射し、光照射した剥離層１１に剥離を生じさせる。詳しくは前記第１の実施の形態と同様なのでその説明を省略する。
【０１９２】
次に、図１３Ｄに示すように、前記第１の実施の形態での第５工程（図９Ｃ参照）と同様に、第１基板１０と最終基板１４に、双方を離間させる方向に力を加えることによって、最終基板１４から第１基板１０を取り外す。詳しくは前記第１の実施の形態と同様なのでその説明を省略する。
【０１９３】
本第２の実施の形態に第３の発明を適用し、第３工程〜第５工程を繰り返すことができる点については、上記第１の実施の形態と同様である。
【０１９４】
この第２の実施の形態による転写方法にあっては、前記第１の実施の形態と同等の効果が得られ、さらに、紫外線硬化樹脂を最終基板１４上に全面塗布することができるとともに、局部的な紫外線照射によって転写するべき被転写体１２ａのみを最終基板１２上に容易にかつ正確に接合することができ、製造工程が簡略化できる。
【０１９５】
（第３の実施の形態）
図１４Ａおよび図１４Ｂは、本発明の第３の実施の形態（転写方法）を説明するための図である。本第３の実施の形態は、前記第１の実施の形態と同様に一回の部分転写に関する第１の発明に属するが、特に本第３の実施の形態は、第３工程において、最終基板１４と被転写体１２ａの間に配した熱溶融接着剤からなる接着シート５６とレーザー光Ｌ１の部分照射の組み合わせによって転写するべき被転写体１２ａのみを最終基板１４に接合する点で、第１の実施の形態と異なる。
【０１９６】
第１工程と第２工程の操作法、使用する部品、材料、形成条件等は前記第１の実施の形態と同様にして実施することができるため、それらの説明を省略する。
【０１９７】
本第３の実施の形態では、上記第１の実施の形態における接着層１５の代わりに接着（熱融着）シート５６を利用する。この接着シート５６は、ポリオレフィン系樹脂（ポリエチレン、ポリプロピレン、ＥＶＡなど）、エポキシ系樹脂、フッ素系樹脂、カルボキシル基含有アクリル系樹脂などの熱溶融樹脂ポリエステル系樹脂、アクリレート系樹脂、シリコーン系樹脂等のうちの１種または２種以上を混合して用いることができる。接着シート５６の厚みは０．１〜１００μｍ、好ましくは１〜５０μｍ程度とされる。この接着シート５６の配置方法は、特に限定されることなく、最終基板１４側、あるいは第１基板１０側に接着してもよいし、最終基板１４と第１基板１０間に取り出し可能に挟み込んでおいてもよい。
【０１９８】
なお、このような接着シート５６を、例えば、図１５に示すように、テープキャリアＦによって供給することは好ましい。この接着シート５６は、可撓性のあるフィルムに剥離可能に担持され、巻回収納されており、図示しない組立装置によって連続的に供給することが可能に構成されている。接着シート５６はシート状に形成された接着剤層であり、基板の大きさに対応した適当な面積・形状に形成されている。特に、被転写体１２ａがある程度の大きさのある集積回路やＩＣチップである場合には、この接着シート５６の面積をこの被転写体１２ａに対応した転写すべき領域の面積・形状に対応させることができる。テープキャリアＦを介して転写対象となる該当領域に接着シート５６を押し当てることによって、接着シート５６は結合の弱い接着シート５６から剥がれて被転写層１２の転写対象領域に貼着（接着）される。このようなテープキャリアを利用することによって、接着シートの供給を連続的に行うことが可能となり、生産効率を上げることができる。
【０１９９】
さて、図１４Ａにおいて、多数の被転写体１２ａを形成した第１基板１０と、最終基板１４とを前記接着シート５６を介して重ね合わせた後、第１基板１０側から、転写するべき被転写体１２ａのみに向けてレーザー光Ｌ１を部分照射する。レーザー光Ｌ１を部分照射するためには、第１基板１０上にマスクを配してレーザー光Ｌ１を全面照射するか、あるいは照射面積の小さいレーザー光で第１基板をスキャンすることによって行うことができる。レーザー光Ｌ１の部分照射の結果、光吸収層として作用する剥離層１１において発生した熱によって、接着シート５６が部分溶融し、転写するべき被転写体１２ａのみが接着層５８により最終基板１４と接合した状態となる。
【０２００】
次に、図１４Ｂに示すように、図１４Ａと同様の方法によって、第１基板１０側から、転写するべき被転写体１２ａのみに向けてレーザー光Ｌ２を部分照射し、転写するべき被転写体１２ａを第１基板１０側に支持している剥離層１１のみに剥離を生じさせる。その後、第１基板１０と最終基板１４を引き離すことによって、転写するべき被転写体１２ａは、最終基板１４上の所定位置に転写される。
【０２０１】
本実施の形態において、図１４Ａに示した接着シート５６の部分溶融のための第１のレーザー光Ｌ１の照射と、剥離層１１を剥離するための第２のレーザー光Ｌ２の照射は、同一の光を用いて行ってもよいし、異なる光を用いて行ってもよい。さらに、本実施の形態においては、多数の被転写体１２ａを形成した第１基板１０と、最終基板１４とを、前記接着シート５６を介して重ね合わせた後、一度の光照射によって、転写するべき被転写体１２ａを最終基板１４に接合させ、同時に剥離層１１に剥離を生じさせることが可能であるため、上記第３工程と第４工程とを同時に行うことができる。このように第３工程と第４工程を同時に行うことによって、転写工程の簡略化が図れ、生産効率を一層向上することができる。
【０２０２】
本第３の実施の形態に第３の発明を適用し、第３工程〜第５工程を繰り返すことができる点については、上記第１の実施の形態と同様である。
【０２０３】
この第３の実施の形態による転写方法にあっては、前記第１の実施の形態と同等の効果が得られる。さらに、接着層として接着シートを利用し、この接着シートを連続的に供給することで、転写工程の簡略化が図れ、生産効率を一層向上することができる。
【０２０４】
（第４の実施の形態）
図１６Ａ〜図１６Ｅは本発明の第４の実施の形態（転写方法）を説明するための図である。各前記実施の形態では被転写体１２ａ同士を分離していたが、本第４の実施の形態では被転写体１２ａ同士の分離を特に行わずに転写を行う例を示している。
【０２０５】
各工程の操作法、使用する部品、材料、形成条件等は前記第１又は第３の実施の形態とほぼ同様にして実施することができるため、説明が重複する場合には同一の符号を用いそれらの説明を省略する。
【０２０６】
図１６Ａに示すように、被転写層１２を剥離層１１上に形成した後、本実施の形態では特にエッチング等により被転写層間を分離しない。被転写層１２における各被転写体１２ａは、転写対象領域に含まれる。分離方法を適用していないため、被転写体の剥離時に、この転写対象領域に沿って綺麗に破断しない可能性もある。このため、例えば転写対象領域の境界付近には素子や回路、配線を設けない禁止領域を設けておくことが好ましい。
【０２０７】
次いで図１６Ｂに示すように、被転写層１２のうち、選択的に転写したい被転写体１２ａに対応する領域に接着層を設ける。第１や第２の実施の形態における接着層を適用してもよいが、ここでは第３の実施の形態における接着シート５６を設けるものとする。
【０２０８】
次に、図１６Ｃに示すように、位置あわせしてから第１基板１０を最終基板１４に相対的に押圧して接着シート５６に貼り付ける。これにより、第１基板１０と最終基板１４とが部分的に接着（接合）される。
【０２０９】
次に、第１基板１の背面側からエキシマレーザ等を転写対象領域下の剥離層１１の対応領域に照射して、剥離層１１の当該領域に部分的な剥離を生じさせる。
【０２１０】
次いで、図１６Ｄに示すように、最終基板１４を第１基板１０から引き離すと、接着シート５６によって最終基板１４に貼着された被転写体１２ａの転写対象領域の外周囲が破断し、被転写体１２ａが第１基板１０から最終基板１４側に転写される。
【０２１１】
その結果、図１６Ｅに示すように、最終基板１４の所要部分に薄膜集積回路である被転写体１２ａが設けられる。
【０２１２】
本第４の実施の形態によれば、前記各実施の形態における効果と同等の効果を奏する他、転写対象領域の境界付近が破断しても被転写体の素子や回路に影響が出ないように被転写体を形成したので、エッチング等の被転写体の分離工程を省略することができる。
【０２１３】
（第５の実施の形態）
図１７Ａ〜図１７Ｅは本発明の第５の実施の形態（転写方法）を説明するための図である。前記第１乃至第３の実施の形態では被転写体１２ａおよび剥離層の一部または全部を分離していたが、本第５の実施の形態では、剥離層のみを分離する例を示している。
【０２１４】
各工程の操作法、使用する部品、材料、形成条件等は前記第１又は第３の実施の形態とほぼ同様にして実施することができるため、説明が重複する場合には同一の符号を用いそれらの説明を省略する。
【０２１５】
図１７Ａに示すように、被転写層１２を剥離層１１上に形成した後、フォトエッチング等によって、予め、升目状あるいは格子状等に切れ目１１ａを形成し、転写対象領域の被転写体１２ａがその外周からきれいに破断可能なように構成してある。被転写体１２ａは、このように切れ目１１ａが形成された剥離層１１の上に形成されている。
【０２１６】
ここでも被転写層１２自体には溝などの切れ目が入っていないので、剥離時に転写対象領域に沿って綺麗に破断しない可能性もあるため、上記第４の実施の形態と同様に、例えば転写対象領域の境界付近には素子や回路、配線を設けない禁止領域を設けておくことが好ましい。
【０２１７】
次いで図１７Ｂに示すように、被転写層１２のうち、選択的に転写したい被転写体１２ａに対応する領域に接着層を設ける。第１や第２の実施の形態における接着層を適用してもよいが、ここでは第３の実施の形態における接着シート５６を設けるものとする。
【０２１８】
次に、図１７Ｃに示すように、位置あわせしてから第１基板１０を最終基板１４に相対的に押圧して接着シート５６に貼り付ける。これにより、第１基板１０と最終基板１４とが部分的に接着（接合）される。
【０２１９】
次に、第１基板１の背面側からエキシマレーザ等を転写対象領域下の剥離層１１の対応領域に照射して、剥離層１１の当該領域に部分的な剥離を生じさせる。
【０２２０】
次いで、図１７Ｄに示すように、最終基板１４を第１基板１０から引き離すと、剥離層１１内の転写対象領域が切れ目１１ａによってきれいに分離可能であるため、その上に形成された被転写体１２ａもその領域の外周形状に合わせて破断し、接着シート５６によって最終基板１４に貼り合わせられた被転写体１２ａが第１基板１０から最終基板１４側に転写される。
【０２２１】
その結果、図１７Ｅに示すように、最終基板１４の所要部分に薄膜集積回路である被転写体１２ａが設けられる。
【０２２２】
本第５の実施の形態によれば、前記各実施の形態における効果と同様の効果を奏する他、剥離層のみに切れ目（溝）を形成したので、この切れ目に沿った転写対象領域の境界付近で被転写層を破断させることができる。しかも被転写体の素子や回路に影響が出ないように被転写体を形成してあるので、被転写体に対するエッチング等の分離工程を省略することができる。
【０２２３】
（第６の実施の形態）
図１８Ａは参考例であり、図１８Ｂは本発明の第６の実施の形態（転写方法）を説明するための図である。上記第５の実施の形態では剥離層を転写対象領域の境界付近で分離していたが、本第６の実施の形態では凸部構造を第１基板に設けることで、被転写体の分離を容易にする例を示している。
【０２２４】
各工程の操作法、使用する部品、材料、形成条件等は前記第１の実施の形態とほぼ同様にして実施することができるため、説明が重複する場合には同一の符号を用いそれらの説明を省略する。
【０２２５】
参考例では、図１８Ａに示すように、上記第１工程において、予め第１基板１０の表面に転写対象領域の外周に沿って盛り上がった突起１０ａを形成しておく。このような凸部構造を設ける。そして上記第２工程において剥離層１１を第１基板１０上に形成した後、エッチバック等により再び表面を平坦化してから被転写層１２を形成する。
【０２２６】
実施例では、図１８Ｂに示すように、剥離層１１を第１基板１０上に形成してから、エッチバック等の平坦化処理をすることなく、被転写層１２を形成してもよい。このようにすると、下層の第１基板１０の突起１０ａによる凸部構造がそのまま上層にも現れ、被転写層１２の転写対象領域の周囲に沿っても凸部構造１２ｂが出現するようになる。
【０２２７】
なお、第１基板１０上に設ける起伏を凹部構造としてもよい。起伏がある限り、剥離層及びその上の被転写層はその起伏が設けられた境界に沿って破断し易くなるからである。
【０２２８】
本第６の実施の形態によれば、前記各実施の形態における効果と同等の効果を奏する他、基板に設けた凸部構造によって剥離層が分離されて被転写体が分離し易くなり、また、被転写層１２の表面に出現した凸部構造１２ａが接着剤を充填するバンク１２ｂ（図１２Ａ及びＢ参照）そのものとして機能させることが可能となり、インクジェット方式等による接着剤のコーティングを行う場合に好適である。
【０２２９】
（第７の実施の形態）
図１９Ａ〜図１９Ｅは本発明の第７の実施の形態（転写方法）を説明するための図である。本第７の実施の形態は、上記各実施の形態とは異なり、２回の転写を行う第２の発明に係るものである。
【０２３０】
各工程の操作法、使用する部品、材料、形成条件等は前記第１の実施の形態とほぼ同様にして実施することができるため、説明が重複する場合には同一の符号を用いそれらの説明を省略する。
【０２３１】
第１工程及び第２工程については、前記第１の実施の形態と同様である（図４Ａ〜図６参照）。
【０２３２】
＜第３工程＞
本第７の実施の形態では、複数回の転写を行うため、一旦総ての被転写体を中間転写基材である第２基板１４に転写してから、転写先基材である最終基板２４に部分的に転写する。
【０２３３】
まず、図１９Ａに示すように、中間転写基材としての第２基板１４上には、保護層１５ａ、光吸収層１５ｂ及び接着層１５ｃをこの順に積層してなる多層膜１３を形成しておく。
【０２３４】
次に、図１９Ｂに示すように、この第２基板１４の接着層１５ｃに、前記第１基板１０を重ね合わせ、第１基板１０上に形成した多数の被転写体１２ａの全てを、剥離層１１に接着層１５ｃを介して接合する。
【０２３５】
第２基板１４としては、特に限定されないが、基板（板材）、特に透明基板が挙げられる。なお、このような基板は平板であっても、湾曲板であってもよい。第２基板１４の材料としては、前記第１の実施の形態における最終基板１４と同様の物を利用可能である。
【０２３６】
多層膜１３を構成する材料のうち、保護層１５ａは、多層膜への光照射に際して、光吸収層１５ｂで発生した熱から第２基板を保護するためのものであり、例えばＳｉＯＸ，Ｓｉ３Ｎ４等の無機膜、合成樹脂材料等を挙げることができる。
【０２３７】
また、光吸収層は、照射される光を熱に変換することが可能な材料から選択でき、例えば、シリコン、金属、カーボンブラック、光重合性モノマー又はオリゴマー等を挙げることができる。
【０２３８】
接着層１５ｃを構成する接着剤の好適な例としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気硬化型接着剤等の各種硬化型接着剤が挙げられる。接着剤の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等、いかなるものでもよい。
【０２３９】
＜第４工程＞
次に、転写元基材から中間転写基材への第１回目の転写を行う。すなわち、図１９Ｄに示すように、第１基板１０と第２基板１４との接合体に対して、第１基板１０側から剥離層１１の全面に光Ｌを照射し、剥離層の層内及び／または界面において剥離を生じさせる。剥離層１１の剥離によって、全ての被転写体１２ａが剥離層１１から切り離され、これらが第２基板１４側にのみ接合された状態となる。
【０２４０】
剥離層における剥離の原理、照射する光については、前記第１の実施の形態と同様である。
【０２４１】
＜第５工程＞
次に、被転写体１２ａから剥離された第１基板１０を取り除き、さらに被転写体１２ａ上に熱融着接着剤を含む接着シート２５を設けて被転写体供給基板２３を形成する。
【０２４２】
接着シート２５としては、前記第３の実施の形態で使用した接着シート５６をそのまま適用可能である。この接着シート２５を被転写体１２ａ上に設ける方法は特に限定されず、例えば第２基板１４に併せて裁断した接着シートを被転写体１２ａ上に載せ、加熱しながら押圧する方法等によって簡単に設けることができる。なお、この時点で接着シート２５を被転写体１２ａ上に接着せず、後述する最終基板２４を被転写体１２ａ上に載置する時点で該シートを挿入するようにすることもできる。さらに前記第３の実施の形態で説明したように、テープキャリアＦ（図１５参照）によって接着シートを供給するように構成してもよい。
【０２４３】
第２基板１４側に転写された被転写体１２ａには、剥離層１１の剥離残分が付着している場合があり、これを完全に取り除くことが望ましい。残存している剥離層１１を除去するための方法は、例えば洗浄、エッチング、アッシング、研磨等の方法、またはこれらを組み合わせた方法の中から適宜選択して採用することができる。
【０２４４】
さらに、被転写体１２ａの転写を終えた第１基板１０の表面に剥離層１１の剥離残分が付着している場合には、前記の被転写体１２ａと同様に除去することができる。これによって第１基板１０を再利用（リサイクル）に供することができる。このように第１基板１０を再利用することにより、製造コストの無駄を省くことができる。これは石英ガラスのような高価な材料、希少な材料からなる第１基板１０を用いる場合に特に有効となる。
【０２４５】
＜第６工程＞
次に、図１９Ｄに示すように、前記被転写体供給基板２３の接着シート２５上に、被転写体１２ａを転写するべき最終基板２４を載置し、さらに転写するべき被転写体１２ａの領域のみに選択的に光Ｌを照射し、転写するべき被転写体１２ａのみを最終基板２４上に接合する。
【０２４６】
ここで使用する光Ｌは、多層膜１３の光吸収層１５が光照射を受けて発熱し、その熱によって接着シート２５による融着を生じさせることができればよく、例えば、Ｘ線、紫外線、可視光、赤外線（熱線）、レーザ光、ミリ波、マイクロ波、電子線、放射線（α線、β線、γ線）等が挙げられる。そのなかでも、剥離層１１の剥離（アブレーション）を生じさせ易く、かつ高精度の局部照射が可能である点で、レーザ光が好ましい。レーザ光としては、前記第４の工程で用いたと同種のレーザ光を用いてもよいし、異なる種類のレーザ光を用いてもよい。
【０２４７】
このような被転写体供給基板を用いることによって、被転写体１２ａの転写が望まれる最終基板２４を、前記接着シート２５と接するように被転写体供給基板２３と重ね合わせ、転写するべき被転写体１２ａの領域のみに光Ｌを照射することによって、光が照射された光吸収層１５ｃで発生した熱が接着シート２５に伝えられ、転写するべき被転写体１２ａのみが熱融着接着層（一旦溶融し固化した接着シート２５）を介して最終基板２４に接着される。したがって、被転写体供給基板２３と最終基板２４を重ね合わせ、転写させるべき部分のみに光照射することによって、被転写体供給基板２３側の多数の被転写体１２ａの一部または全部を最終基板２４上の所定位置に正確に転写させることができる。
【０２４８】
なお、最終基板２４については、前記第１の実施の形態における最終基板１４と同様に考えられるため、その説明を省略する。
【０２４９】
＜第７工程＞
次に、図１９Ｅに示すように、被転写体供給基板２３と最終基板２４に、双方を離間させる方向に力を加えることによって、最終基板２４から被転写体供給基板２３を取り外す。最終基板２４から被転写体供給基板２３を引き離すことにより、図１９Ｅに示すように、最終基板２４上の複数の位置に被転写体１２ａが転写される。
【０２５０】
一方、被転写体供給基板２３には、転写しなかった被転写体１２ａが残存している。この被転写体１２ａの残っている被転写体供給基板２３は、第１基板１０と同様に、前記第５工程〜第７工程を繰り返すことによって、本実施の形態に第３の発明を適用することにより、別の最終基板２４上に次々に多数の被転写体１２ａを転写するために使用できる。
【０２５１】
すなわち、図３において、転写元基材を被転写体供給基板に読み替える。つまり、図３のＳ１が上記第１工程乃至第４工程に相当し、図３のＳ２及びＳ３が上記第５工程に相当し、図３のＳ４が上記第６工程に相当し、図３のＳ５が上記第７工程に相当する。被転写体１２ａを転写する度に、転写先基材として最終基板２４を供給して、被転写体供給基板１４に対してアライメントして接着し（Ｓ３）、光を選択的に照射してから（Ｓ４）、この最終基板２４とともに被転写体１２ａを剥離する（Ｓ５）という一連の工程（Ｓ２〜Ｓ６）を、中間転写基材である被転写体供給基板１４に被転写体１２ａが残存している限り、続けるのである。このように第３の発明を適用して、複数の最終基板２４に順次転写をしていくことにより、例えば電気光学装置用アクティブマトリクス基板の製造において本製造方法を適用する場合、基板上の多数の画素毎にＴＦＴ等の微小な被転写体１２ａを効率よく分散配置することができる。
【０２５２】
以上のような各工程を経て、転写するべき多数の被転写体１２ａを最終基板２４上に選択的に転写することができる。その後、転写された被転写体１２ａは、後述するがインクジェットコーティング法、フォトリソグラフィー、ＳＡＭ（Ｓｅｌｆ Ａｓｓｅｍｂｌｅｄ Ｍｏｎｏ ｌａｙｅｒ）膜による撥液処理と組み合わせたコーティング法等の種々の方法を用いた配線によって最終基板２４の配線と接続したり、所望の保護膜の形成等を行うことができる。
【０２５３】
なお、本実施の形態においては、被転写体供給基板２３の最外層に接着シートを用い、光照射によって発生する熱によって熱融着を生じさせ、被転写体１２ａを最終基板２４上に転写する構成としたが、この接着シートに代えて前記第１又は第２の実施の形態における硬化型接着剤や光硬化樹脂を用い、転写するべき被転写体１２ａのみを最終基板２４上に転写させることもできる。その場合には光吸収層１５ｂや保護層１５ａを設けなくともよい。
【０２５４】
本第７の実施の形態によれば、前記第１の実施の形態における効果と同様の効果を奏する他、第１基板１０上に形成した被転写体１２ａの積層構造の上下関係を保ったまま、最終基板２４上に転写できるので、上下関係が反転した場合に対処するために外部接続端子の位置を変更する等の余分な改良を必要とせず、既存の素子の製造プロセスを用いて素子を製造することができる。
【０２５５】
（第８の実施の形態）
図２０Ａ〜図２０Ｄは本発明の第８の実施の形態（転写方法）を説明するための図である。本第８の実施の形態は上記第７の実施の形態と同様に複数回の転写に関する第２の発明に係るものであるが、合計で３回の転写を行うものである。
【０２５６】
各工程の操作法、使用する部品、材料、形成条件等は前記第１又は第７の実施の形態とほぼ同様にして実施することができるため、説明が重複する場合には同一の符号を用いそれらの説明を省略する。
【０２５７】
本実施の形態は、（ａ）工程乃至（ｉ）工程の各工程により実施される。
【０２５８】
＜（ａ）工程＞
（ａ）工程は、第１基板１０上に剥離層１１を形成する工程である。第１基板１０の好ましい材料、剥離層１１の好ましい材料、及び剥離層１１の形成方法等は、上記第１の実施の形態の第１工程と同様に行うことができる（図４Ａ参照）。
【０２５９】
＜（ｂ）工程＞
次に、剥離層１１上に多数の被転写体１２ａを形成する。この（ｂ）工程は、前述した第１の実施の形態の第２工程と同様に行うことができる（図４Ｂ参照）。
【０２６０】
＜（ｃ）工程＞
次に、転写元基材である第１基板１０の被転写体１２ａと中間転写基材である第２基板２６とを、溶剤可溶性接着剤からなる仮接着層２６ａを介して接合する。
【０２６１】
仮接着層２６ａを構成する溶剤可溶性接着剤としては、水、アルコール、アセトン、酢酸エチル、トルエン等のいずれかの溶剤で比較的容易に溶解され、接着物を剥離できるような接着剤から適宜選択して使用することができ、例えばポリビニルアルコール系、水性ビニルウレタン系、アクリル系、ポリビニルピロリドン、アルファオレフィン、マレイン酸系、光硬化型接着剤等の水溶性接着剤、アクリル系接着剤、エポキシ系接着剤、シリコーン系接着剤等の多くの有機溶媒可溶性接着剤を挙げることができる。
【０２６２】
この仮接着層２６ａは、第２基板２６に全面塗布してもよいし、被転写体１２ａ上にのみ塗布してもよいし、双方に塗布してもよい。仮接着層２６ａの厚みは、被転写体１２ａを確実に接着することができればよく、使用する接着剤の接着強度等に応じて適宜選択し得る。この仮接着層２６ａを形成する方法は、スピンコート法、後述するインクジェット方式の薄膜形成装置を用いたインクジェットコーティング法、印刷法等の方法を用いて行うことができる。
【０２６３】
第２基板２６の材質や厚みは特に限定されず、例えば前記第１の実施の形態において使用する第２基板１４と同等の材料や厚みの基板を用いることができる。
【０２６４】
＜（ｄ）工程＞
次に、図２０Ａに示すように、第２基板２６，仮接着層２６ａ、被転写体１２ａ、剥離層１１及び第１基板１０が積層された状態の仮接合体に対し、第１基板１０側から光、好ましくはレーザ光を照射して、剥離層１１の層内及び／または界面において剥離を生じさせ、全ての被転写体１２ａを第２基板側に転写する。
【０２６５】
この剥離層１１の剥離のために照射する光は、前記第１の実施の形態の第４工程で用いる光、特にレーザ光と同様の光、照射条件を用いて実行される。
【０２６６】
剥離後、図２０Ｂに示すように、被転写体１２ａから第１基板１０を取り外す。第２基板２６側に転写された被転写体１２ａには、剥離層１１の剥離残分が付着している場合があり、これを完全に取り除くことが望ましい。残存している剥離層１１を除去するための方法は、例えば洗浄、エッチング、アッシング、研磨等の方法、またはこれらを組み合わせた方法の中から適宜選択して採用することができる。さらに、被転写体１２ａの転写を終えた第１基板１０の表面に付着した剥離層１１も、これと同様の方法によって除去することができ、これによって第１基板１０を再利用（リサイクル）に供することができる。このように第１基板１０を再利用することにより、製造コストの無駄を省くことができる。これは石英ガラスのような高価な材料、希少な材料からなる第１基板１０を用いる場合に特に有効となる。
【０２６７】
＜（ｅ）工程＞
次に、図２０Ｃに示すように、全ての被転写体１２ａが転写された第２基板２６と、予め基板上に保護層２８ａ、光吸収層２８ｂ、接着層２８ｃを順に積層した多層膜２８を形成した、中間転写基材である第３基板２７とを重ね合わせ、全ての被転写体１２ａを、接着層２８ｃを介して第３基板２７に接合する。
【０２６８】
多層膜２８の構成は、前記第１の実施の形態で用いている多層膜１３と同様のものが用いられる。第３基板２７の材質や厚みは特に限定されず、例えば前記第１の実施の形態において使用する第２基板１４と同等の材料や厚みの基板を用いることができる。
【０２６９】
＜（ｆ）工程＞
次に、仮接着層２６ａを溶解可能な溶媒によって仮接着層２６ａを溶かし去り、被転写体１２ａから第２基板２６を取り外す。
【０２７０】
仮接着層２６ａを溶解するためには、水または有機溶媒等の適当な溶媒中に図２０Ｃに示す仮接合体の一部（第２基板側）または全部を浸漬するか、溶剤を吹き付ける等の方法によって行うことができる。第２基板２６の取り外し後、残存する溶剤は熱風乾燥等によって完全に留去することが望ましい。
【０２７１】
＜（ｇ）工程＞
次に、図２０Ｄに示すように、第２基板２６を取り外した後、被転写体１２ａに熱融着接着剤を含む接着シート２９ａを取り付け、第３基板２７上に前記多層膜２８、被転写体１２ａ、接着シート２９ａを順に積層した構造の被転写体供給基板２９を形成する。
【０２７２】
この接着シート２９ａは、前記第３の実施の形態において用いた接着シート５６と同様のものを用いることができる。また接着シート２９ａの配置方法も、前記第３の実施の形態において用いた接着シート５６と同様に行うことができる。
【０２７３】
この被転写体供給基板２９は、後述の（ｈ）工程と（ｉ）工程を実行することによって、前記第７の実施の形態において用いる被転写体供給基板２３と同じく、最終基板上に選択的に被転写体１２ａを転写するために使用できるが、前記第７の実施の形態において用いる被転写体供給基板２３と比べ、最終基板上に転写される被転写体１２ａの積層構造の上下関係が逆になっている。
【０２７４】
＜（ｈ）工程＞
次に、この被転写体供給基板２９の接着シート２９ａ側に図示しない最終基板（転写先基材）を重ね合わせ、前記第７の実施の形態の第６工程と同様に光を照射することによって、転写するべき被転写体１２ａのみを最終基板上に転写させる（図１９Ｄ、図１９Ｅ参照）。
【０２７５】
使用する最終基板、光照射条件等は、前記第７の実施の形態の第６工程と同様に行うことができる。
【０２７６】
＜（ｉ）工程＞
次に、最終基板と被転写体供給基板２９を引き離し、所望位置に被転写体１２ａが転写された最終基板を得る（図１９Ｅ参照）。
【０２７７】
（第９の実施の形態）
図２１は、本発明の第９の実施の形態（回路基板）を示す図である。
【０２７８】
本実施の形態は、前記各実施の形態中に記載した転写方法を用い、アクティブマトリクス基板等の最終基板上に、ＴＦＴ等の素子６０を転写した後、導体からなる配線６３，６４によって、予め最終基板上に形成された配線６１，６２と素子６０とを電気的に接続し、回路基板を製造することを特徴としている。
【０２７９】
本実施の形態にあっては最終基板として、アクティブマトリクス基板等の電子光学装置用の各種基板、あるいはプリント配線基板、フレキシブルプリント配線基板等の一般電子装置用の各種基板等の、基板上に導体からなる配線、回路パターンが形成されたものが用いられる。なお、素子６０は、ＴＦＴの他、シフトレジスタ、ＤＡコンバータ、ＳＲＡＭ、ＤＲＡＭ、電流補償回路、ＩＣ、ＬＳＩ等の各種の回路単位を用いることができる。
【０２８０】
予め最終基板上に形成された配線６１，６２と素子６０とを電気的に接続するため、素子６０の転写後に形成される導体からなる配線６３，６４は、例えば金線等の金属線のボンディング；レジスト膜やマスクとスパッタリング法、真空蒸着法、ＣＶＤ法、無電解メッキ法等の薄膜形成法と組み合わせた金属薄膜やＩＴＯ薄膜等の導電材料のコーティング技術；塗布後に基板を熱処理することによって金属導体が形成される導電性塗布液を所定位置に塗布する印刷法；または前記導電性塗布液を用いるインクジェットコーティング法、等の方法を用いて形成することができ、特に導電性塗布液をインクジェットコーティング法によって所定位置に塗布した後、基板に熱処理を施して金属導体からなる回路を形成する方法が好ましい。
【０２８１】
インクジェットコーティング法を用いて、最終基板上に導電性塗布液を塗布するには、前記第１の実施の形態で説明したようなインクジェット方式の薄膜形成装置３０（図１０参照）を用いることによって容易に行うことができる。すなわち、インクジェット方式の薄膜形成装置３０は、種々の接着層の形成のために使用することもできる他、当該実施の形態のように配線の形成のために使用できる。配線を形成する場合、液状接着剤の塗布液Ｌに変えて導体形成用の塗布液を用いる。この導体形成用の塗布液Ｌは、インクジェットヘッドのノズルから吐出することができる液状であり、基体上に形成された塗膜を乾燥、加熱焼成することによって電気配線として充分使用できる導電性を有する回路導体が得られるものであればよく、好ましくは金、銀等の金属微粒子を有機溶剤中に均一且つ安定に分散させた金属微粉末分散液が使用される。本発明において好適な塗布液の市販品としては、例えば真空冶金株式会社製のパーフェクトゴールド（商品名）とパーフェクトシルバー（商品名）を挙げることができるが、これらに制限されない。
【０２８２】
前記薄膜形成装置３０を用い、最終基板上に金属微粒子を含む導体形成用の塗布液Ｌを塗布し、薄膜ラインを形成した後、この基板を乾燥し、さらに塗布液中に含まれる金属微粒子が基板上に焼結される温度以上の温度で焼成することによって、金属微粒子が基板上に、及び粒子同士が互いに接合され、十分な導電性を有する導体からなる配線６３，６４が形成される。この乾燥温度は、塗布液Ｌ中の金属微粒子を分散するために用いられる溶剤を完全に留去可能な温度とされ、通常は５０〜１５０℃程度、好ましくは９０〜１２０℃程度とされ、また乾燥時間は、１〜６０分程度、好ましくは２〜５分間程度とすることができる。また前記焼成温度は、塗布液Ｌに含まれる金属微粒子によって適宜変更され、金属微粒子として平均粒径が０．１μｍ以下の超微粒子を含む塗布液を用いる場合、その焼成温度は金属自体の融点より格段に低い温度で焼成することができる。例えば、金または銀の超微粒子（平均粒径０．０１μｍ程度）を配合した塗布液Ｌにあっては、２００〜４００℃程度、好ましくは２５０〜３００℃程度の低温で焼成することができる。この焼成によって、素子６０と最終基板上の配線６１，６２とを電気的に接続するための配線６３，６４が形成される。
【０２８３】
（第１０の実施の形態）
図２２は、本発明の第１０の実施の形態（回路基板）を示す図である。
【０２８４】
本実施の形態は、前記各実施の形態中に記載した転写方法を用い、種々の最終基板上にそれぞれ離間させて転写した複数の素子６０を、導体からなる配線６５によって電気的に接続し、回路基板を製造することを特徴としている。これらの複数の素子６０は、同一の機能及び大きさを持つ単位回路でもよいし、異なる機能や大きさを持つ多種の素子を組み合わせることもできる。
【０２８５】
この配線６５は、前記第９の実施の形態での配線６３，６４と同じく、種々の薄膜形成手段、あるいは導電性塗布液を用いる印刷法やインクジェットコーテイィング法を用いて形成することができる。このように、最終基板上に複数の素子６０を転写し、導体からなる配線６５によって電気的に接続して回路基板を製造することにより、回路基板の製造が容易となる。さらに基板上に予め配線を形成しておく必要がないので、種々の電子表示装置や電気回路のような配線を有さない、それ以外の種々の物品表面に素子を転写することができ、従来にない新たな装置を構成することができる。
【０２８６】
（第１１の実施の形態）
図２３及び図２４は、本発明の第１１の実施の形態（回路基板）を示す図である。
【０２８７】
本実施の形態は、前記各実施の形態中に記載した転写方法を用い、種々の最終基板上に転写した第１の素子６０上に、第２、第３の素子６０をずらして重ね合わせ、各々の素子同士を導体からなる配線６６によって電気的に接続し、回路基板を製造することを特徴としている。これらの複数の素子６０は、同一の機能及び大きさを持つ単位回路でもよいし、異なる機能や大きさを持つ多種の素子を組み合わせることもできる。
【０２８８】
この配線６６は、前記第９の実施の形態での配線６３，６４と同じく、種々の薄膜形成手段、あるいは導電性塗布液を用いる印刷法やインクジェットコーテイィング法を用いて形成することができる。このように、最終基板上に複数の素子６０をずらして重ね合わせ、各々の素子６０同士を電気的に接続させることによって、素子６０の集密度を高めることができる。また種々の機能を有する三次元半導体素子を構築することが可能となる。
【０２８９】
（第１２の実施の形態）
図２５は本発明の第１２の実施の形態（回路基板）を示す図である。
本実施の形態は、前記各実施の形態中に記載した転写方法を用い、種々の最終基板上に転写した第１の素子６０上に、それよりも小さい素子６７を搭載し、各々の素子６０，６７同士を導体からなる配線６６によって電気的に接続し、回路基板を製造することを特徴としている。これらの素子６０，６７の組み合わせは特に限定されないが、例えばＬＳＩ＋ＩＣ、ＬＳＩ＋ＴＦＴのような複合回路を容易に構築できる。
【０２９０】
この配線６６は、前記第９の実施の形態での配線６３，６４と同じく、種々の薄膜形成手段、あるいは導電性塗布液を用いる印刷法やインクジェットコーテイィング法を用いて形成することができる。このように、異なる機能を有する素子６０，６７を組み合わせ、複合回路を構築することによって、異なるプロセス条件で製造される素子を融合することで、従来は製造困難であった積層構造を有する素子を提供することができるとともに、３次元構造を有する素子を簡単に製造することができる。
【０２９１】
（第１３の実施の形態）
図２６及び図２７は、本発明の第１３の実施形態（回路基板、電気光学装置）を説明するためのものであり、本実施の形態は、電気光学装置としてアクティブマトリクス型の液晶電気光学装置において本発明を適用した場合を例示するものである。
【０２９２】
図２６は本発明に係る回路基板（アクティブマトリクス基板）を用いた液晶電気光学装置の概略構成を示す図であり、この液晶電気光学装置７０は、アクティブマトリクス基板８０とカラーフィルタ７３とそれらの間の空間７４に設けられた液晶材料を主な構成要素として備えている。アクティブマトリクス基板８０は、ガラス基板の外側に偏光板７５、内側に駆動回路８０Ａ、その上に配向膜（図示略）が設けられている。カラーフィルタ７３は、ガラス基板７２の外側に偏光板７１、内側に詳細な図示は略すがブラックマトリクス、ＲＧＢカラーフィルタ層、オーバーコート層、透明電極、配向膜の順に積層された構造となっている。下方の偏光板７５の外側にはバックライト７６が設けられている。
【０２９３】
アクティブマトリクス基板８０は、図２６と図２７に図示されるように、ガラス基板上に、各画素８６に対応する領域毎に形成された画素電極８２，縦横に延びるデータ線８３とゲート線８４、前記第１、第２の実施の形態のいずれかに記載した転写方法を用いて転写した素子８１、及び前記第３の実施の形態において記載した通り形成された素子８１とデータ線８３またはゲート線８４を電気的に結ぶ配線８５を含む駆動回路８０Ａを形成して構成されている。前記画素電極８２は、ＩＴＯからなる透明導電材料によって形成されている。素子８１は、シフトレジスタ、ＤＡコンバータ、ＳＲＡＭ、ＤＲＡＭ、電流補償回路等の回路単位の１種以上を用いることができる。
【０２９４】
本発明に係るアクティブマトリクス基板は、最終基板上に間隔をおいて分散配置される多数の素子を第１基板上に集中的に製造し、それらを最終基板上の所定位置に正確に転写することができるので、基板上に直接素子を形成し製造されるアクティブマトリックス基板と比べ、素子の製造における面積効率を大幅に向上でき、特に大型のアクティブマトリックス基板を安価に提供することができる。
【０２９５】
また、多数の素子を第１基板上に集中的に製造してから、最終基板に転写して製造するので、高性能な素子を実装させることができ、アクティブマトリクス基板の性能向上を図ることができる。さらに素子を転写前に選別、排除することが容易に実行可能となり、その結果製品歩留まりを向上することができる。
【０２９６】
また、本実施形態に係る電気光学装置は、前述した本発明に係る回路基板を用いて製造されたものなので、従来品のアクティブマトリクス基板を用いて製造した電気光学装置と比べコスト低減及び品質向上を図ることができる。なお、本実施の形態では、電気光学装置として液晶電気光学装置を例示したが、有機エレクトロルミネッセンス装置、電気泳動ディスプレイ装置等の他の電気光学装置に適用することも勿論可能である。また、本発明によれば、微小な素子を最終基板の所定位置に正確に配置することによって基板の曲げに対する追従性が向上し、フレキシブルな基板を用いることによって、しなやかで、軽く、落下の衝撃にも強いアクティブマトリクス基板を提供することができる。さらに、局面ディスプレイ等の局面を有するアクティブマトリクス基板を提供することもできる。
【０２９７】
（第１４の実施の形態）
図２８及び図２９は、本発明の第１４の実施形態（回路基板、電気光学装置）を説明するためのものである。前記第１３の実施の形態においてはＲＧＢの各画素８６毎に素子８１を設けて駆動回路８０Ａを形成したが、素子８１としてＲＧＢユニット（図２８）または複数のＲＧＢユニット（図２９）の駆動を制御し得る素子８１を用いることにより、図２８及び図２９に示すように、表示面中の素子８１の配置面積の割合を低下させた駆動回路８０Ｂ，８０Ｃを構成することができ、ディスプレイの表示性能を向上させることができる。
【０２９８】
（第１５の実施の形態）
図３０及び図３１は、本発明の第１５の実施の形態（電気光学装置（有機エレクトロルミネッセンス装置））を説明するためのものである。
【０２９９】
本実施の形態では、最終基板９０上にＥＬ（エレクトロルミネッセンス）画素を形成した後、該画素部背面に、前記第１、第２の実施の形態において記載したいずれかの転写方法を用いて、素子９４を転写し、さらに各ＥＬ画素と素子９４とを前記第３の実施の形態において記載した通り配線９５で電気的に接続して有機エレクトロルミネッセンス装置を製造する。
【０３００】
本実施の形態において、ＥＬ画素は、ガラス基板からなる最終基板上に、ＩＴＯからなる透明電極９１を形成し、該各画素を仕切るバンクを形成した後、各バンク内に所望の発光物質からなる発光層９２を形成し、さらに各発光層９２上にアルミニウム等の金属からなる反射電極を形成することによって構成され、発光層９２として有機蛍光材料を用いた有機ＥＬ素子になっている。発光層９１は、有機ＥＬ材料からなる単層構造としてもよいし、発光層を電子輸送層、正孔輸送層で挟んだ多層構造としてもよい。
【０３０１】
有機ＥＬ素子は、無機ＥＬ素子に比べ、低電圧駆動が可能であり、高い輝度が得られることに加え、多数の色の発光が得られるという特徴を有している。発光層９２に用いられる有機蛍光材料としては、シアノポリフェニレンビニレン、ポリフェニレンビニレン、ポリアルキルフェニレン、２，３，６，７−テトラヒドロ−１１−オキソ１Ｈ，５Ｈ，１１Ｈ（１）ベンゾピラノ［６，７，８−ｉｊ］−キノリジン−１０−カルボン酸、１，１−ビス−（４−Ｎ，Ｎ−ジトリルアミノフェニル）シクロヘキサン、２−１３’，４’−ジヒドロキシフェニル）−３，５，７−トリヒドロキシ−１−ベンゾピリリウムパークロレート、トリス（８−ヒドロキシキノリノール）アルミニウム、２，３，６，７−テトラヒドロ−９−メチル−１１−オキソ−１Ｈ，５Ｈ，１１Ｈ（１）ベンゾピラノ［６，７，８−ｉｊ］−キノリジン、アロマティックジアミン誘導体（ＴＤＰ）、オキシジアゾールダイマー（ＯＸＤ）、オキシジアゾール誘導体（ＰＢＤ）、ジスチルアリーレン誘導体（ＤＳＡ）、キノリノール型金属錯体、ベリリウム−ベンゾキノリノール錯体（Ｂｅｂｑ）、トリフェニルアミン誘導体（ＭＴＤＡＴＡ）、ジスチリル誘導体、ピラゾリンダイマー、ルブレン、キナクリドン、トリアゾール誘導体、ポリフェニレン、ポリアルキルフルオレン、ポリアルキルチオフェン、アゾメチン亜鉛錯体、ポリフィリン亜鉛錯体、ベンゾオキサゾール亜鉛錯体、フェナントロリンユウロピウム錯体等が挙げられる。
【０３０２】
従来、この種の有機エレクトロルミネッセンス装置を製造するには、ガラス基板上に素子を備えた駆動回路を形成し、該素子と重ならない位置にＥＬ画素を形成していた。しかしながら、この構成では素子が邪魔になってＥＬ画素部分が狭くなってしまう問題がある。この問題を解消するため、透明電極と反射電極を入れ替え、基板上に反射電極、発光層及び透明電極を順次形成し、この透明電極側から光を放出させる構造が提案されている。しかしながら、ＩＴＯ等の透明導電材料は高温の熱処理が必要なスパッタリング法で成膜せねばならないため、発光層の上に透明電極を形成する際の熱処理によって発光層の有機蛍光材料が劣化する問題がある。本発明によれば、ガラス基板上にＥＬ画素部分を形成した後、反射電極上に素子を容易にかつ正確な位置に転写することができ、さらに素子とＥＬ画素とを、前記実施の形態において記載したインクジェットコーティング法等を用いて容易に接続することができることから、ＥＬ画素部分、特に発光層を劣化させることなく、ＥＬ画素の発光面の邪魔にならないＥＬ画素背面側に素子を設けることができる。したがって、素子がＥＬ画素の邪魔にならず、ＥＬ画素部分を広げることができ、表示性能が向上する。
【０３０３】
（第１６の実施の形態）
本実施の形態では、ＦｅＲＡＭ（ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）等のメモリの製造において本発明の転写方法を適用した場合を説明する。本発明に係るメモリの製造方法は、前記第１５の実施の形態と同様の手法を用い、最終基板上にＰＺＴ，ＳＢＴ等の強誘電体層を含むメモリ部を形成した後、裏面側に、前記各の実施の形態において記載したいずれかの転写方法を用いて、書き込み／呼び出し回路等を含む素子を転写し、さらに各メモリ部と素子とを前記第３の実施の形態において記載した通り配線で電気的に接続してメモリを製造する。
【０３０４】
ＦｅＲＡＭは、成膜のために高温を要するＰＺＴやＳＢＴ等の強誘電体膜を備えており、これらの成膜には高い熱処理温度が必要なスパッタリング法を用いて成膜せねばならず、したがって基板上にＴＦＴ等の素子を形成した後に、ＰＺＴやＳＢＴ等の強誘電体膜を成膜しようとすると、素子が熱によって劣化してしまうおそれがあった。したがって従来はメモリ読み出し／書き込み用回路の上にメモリ素子を重ねて配置するエンベデット構造のＦｅＲＡＭは製造が困難であった。本発明によれば、基板上にＦｅＲＡＭを製造した後に、書き込み／呼び出し用の素子を裏面に配置することができるので、従来は製造が困難であったエンベデット構造のメモリを容易に製造できる。なお、メモリとしては前記ＦｅＲＡＭに限定されることなく、例えばＳＲＡＭ、ＤＲＡＭ、ＮＯＲ型ＲＯＭ、ＮＡＮＤ型ＲＯＭ、浮遊ゲート型不揮発性メモリ、マグネチックＲＡＭ（ＭＲＡＭ）等の各種のメモリにおいて適用が可能である。
【０３０５】
（第１７の実施の形態）
図３２は、本発明において使用し得る被転写体の一例として半導体膜を利用した素子を製造するために使用可能な薄膜単結晶シリコンの微小ブロックを模式的に示す拡大図であり、図３２中、符号１００は薄膜単結晶シリコン微小ブロック（以下、単結晶シリコンブロックという）、１０１は単結晶シリコンブロックを分割する結晶粒界である。これらの単結晶シリコンブロック１００は、一片が０．１〜１０μｍ、好ましくは３μｍ程度のほぼ正方形状に形成されている。
【０３０６】
この単結晶シリコンブロック１００は、μ−ＣＺ（μ−Ｃｚｏｃｈｒａｌｓｋｉ）法と称される方法（Ｒ．Ｉｓｈｉｈａｒａら，Ｐｒｅｃｅｅｄｉｎｇｓ ｏｆ ＳＰＩＥ，ｖｏｌ．４９２５（２００１），ｐ．１４参照）を用いて製造できる。この方法は、石英ガラス等からなり、適当な間隔で凹形状の穴１０２を形成した基板上に、まずアモルファスシリコン（ａ−シリコン）の薄膜をＣＶＤ法等を用いて成膜する。次に、アモルファスシリコン層にエキシマレーザ光を照射し、一度アモルファスシリコンを溶融し、放冷することによって、基板上にポリシリコン（多結晶シリコン）からなる薄膜を形成する。次に、ポリシリコン層に再びレーザ光を照射し、ほとんどのポリシリコンを溶融する。この溶融の際、レーザ光の強度や照射時間を適宜制御し、基板に形成した穴１０２の最深部のポリシリコン結晶粒のみが残るように光照射すると、光照射後、溶融したシリコンが再結晶化する際、穴最深部に残った結晶粒を種結晶として、その結晶方位に沿った単結晶が成長する。この単結晶成長の際の時間や温度等の条件を最適化することによって、基板上に数μｍ角の単結晶ブロックの集合したシリコン薄膜を形成することができる。次いで、当該分野で周知の選択的シリコンエッチング技術を用い、形成された単結晶シリコンブロック１００の結晶粒界を選択的にエッチングすることによって、図３２に示す如く、選択エッチングされた結晶粒界１０１によって各々分離された、ほぼ正方形状をなす多数の単結晶シリコンブロック１００が得られる。
【０３０７】
このように製造される単結晶シリコンブロック１００は、各ブロックで結晶方位が均一であり、結晶粒界の存在に起因する電気特性が劣化がなく、半導体として優れた電気特性を有している。したがって、この単結晶シリコンブロック１００を１つまたは複数個からなるブロックを用いて素子を形成することによって、従来にない高性能なＴＦＴ等の素子を製造することができる。さらに本発明によれば、微小な単結晶シリコンブロックを用いて製造した微小素子を正確にかつ効率よく最終基板上の所望位置に転写することができる。
【０３０８】
例えば、前記第１の実施の形態で説明したＴＦＴ（図７Ａ及び図８）の半導体膜１８の製造に上記μ−ＣＡ法によって製造することによって、単結晶の半導体膜にすることができ、高性能なＴＦＴ素子を提供することができる。
【０３０９】
（第１８の実施の形態）
本第１８の実施の形態は、前記各実施の形態に係る転写方法によって製造される電子機器に関する。
【０３１０】
図３３Ａ〜図３３Ｆに、本実施の形態における電子機器の例を挙げる。
【０３１１】
図３３Ａは本発明の転写方法によって製造される携帯電話の例であり、当該携帯電話１１０は、電気光学装置（表示パネル）１１１、音声出力部１１２、音声入力部１１３、操作部１１４、およびアンテナ部１１５を備えている。本発明の転写方法は、例えば表示パネル１１１や内蔵される回路基板に適用される。
【０３１２】
図３３Ｂは本発明の転写方法によって製造されるビデオカメラの例であり、当該ビデオカメラ１２０は、電気光学装置（表示パネル）１２１、操作部１２２、音声入力部１２３、および受像部１２４を備えている。本発明の転写方法は、例えば表示パネル１２１や内蔵される回路基板に適用される。
【０３１３】
図３３Ｃは本発明の転写方法によって製造される携帯型パーソナルコンピュータの例であり、当該コンピュータ５０は、電気光学装置（表示パネル）１３１、操作部１３２、およびカメラ部１３３を備えている。本発明の転写方法は、例えば表示パネル１３１や内蔵される回路基板に適用される。
【０３１４】
図３３Ｄはヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ１４０は、電気光学装置（表示パネル）１４１、光学系収納部１４２およびバンド部１４３を備えている。本発明の転写方法は、例えば表示パネル１４１や内蔵される回路基板に適用される。
【０３１５】
図３３Ｅは本発明の転写方法によって製造されるリア型プロジェクターの例であり、当該プロジェクター１５０は、電気光学装置（光変調器）１５１、光源１５２、合成光学系１５３、ミラー１５４・１５５ミラー及びスクリーン１５７を筐体１５６内に備えている。本発明の転写方法は、例えば光変調器１５１や内蔵される回路基板に適用される。
【０３１６】
図３３Ｆは本発明の転写方法によって製造されるフロント型プロジェクターの例であり、当該プロジェクター１６０は、電気光学装置（画像表示源）１６１及び光学系１６２を筐体１６３内に備え、画像をスクリーン１６４に表示可能になっている。本発明の転写方法は、例えば画像表示源１６１や内蔵される回路基板に適用される。
【０３１７】
上記例に限らず本発明に係る転写方法は、素子や回路を利用するあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【０３１８】
本発明に係る転写方法よれば、種々の素子を、種々の最終基板上に転写することができる。特に微小な素子を用いることによって、最終基板の曲げに対して追従性に優れた電子機器を構成することができる。その特性を利用し、本発明の電子機器は、前述した電気光学装置やメモリ以外の種々の物品に適用することができる。
【０３１９】
（第１９の実施の形態）
本第１９の実施の形態は、前記第１８の実施の形態における電子機器の好適な一例としてのＩＣカードに関する。
【０３２０】
図３４に、本実施の形態におけるＩＣカードの概略斜視図を示す。図３４に示すように、本ＩＣカード１７０は、本体１７２に内蔵された回路基板上に、表示パネル１７１、指紋検出器１７３、外部端子１７４、マイクロプロセッサ１７５、メモリ１７６、通信回路１７７、及びアンテナ部１７８を備えている。
内蔵の回路基板は本発明の転写方法によって製造される。すなわち、表示パネル１７１、指紋検出ユニット１７３、外部端子１７４、マイクロプロセッサ１７５、メモリ１７６、通信回路１７７等は、それぞれがチップ化されており、それらの総て又は一部が転写元基材に集積して形成される。それぞれのチップが形成された転写元基材から本発明の転写方法によって回路基板上の対応する位置に各チップが転写される。
【０３２１】
したがって、本実施の形態におけるＩＣカードは、それぞれが異なる基材上で効率よく製造されたチップを一つの回路基板上にそれぞれ転写していくことで製造される。
【０３２２】
なお、本発明の転写方法は、上記のようなＩＣカードに限定されず、種々のチップの転写に利用することが可能である。
【０３２３】
例えば、紙幣、クレジットカード、プリペイドカード等の材料に、偽造防止用セキュリティＩＣを実装することに適用できる。
【０３２４】
また、リボン状シート上にＩＣを転写しこのリボン状シートをスタンプ状の小型実装装置に供給しどんな場所でもハンコのようにＩＣの貼り付けを可能とすることができる。
【０３２５】
さらに微細なＩＣチップを種々の物品、例えば光ファイバーの先端に転写してセンサとして機能可能に構成すれば、医療・バイオ分野において新たな電子機器を提供できる。
【０３２６】
また、本発明によれば、曲面を持つ基板上に曲げ追従性に優れた素子を転写するようにすれば、曲面ディスプレイ、自動車や航空機のボディ等に実装することができる。
【０３２７】
さらに、マイクロ波を用いた非接触型のデータ交信システムにおいて、微小ＩＣを安価なタグに転写するようにすれば、低い製造コストで非接触型タグを製造することができる。
【０３２８】
さらにまた、繊維に微小ＩＣ等を転写することによって、身に着けることが可能な機能性ウェアを構成することもできる。
【０３２９】
（産業上の利用可能性）
本発明に係る転写方法によれば、最終基板上に間隔をおいて分散配置される多数の被転写体を転写元基材上に集中的に製造することができるので、転写先基材上に直接素子を形成する場合と比べ、被転写体の製造における面積効率を大幅に向上でき、多数の被転写体が分散配置された転写先基材を効率よく安価に製造することができる。
【０３３０】
また、本発明の転写方法によれば、転写元基材上に集中的に製造した多数の被転写体を転写前に選別、排除することが容易に実行可能となり、その結果製品歩留まりを向上することができる。
【０３３１】
さらに本発明の転写方法によれば、同一あるいは異なる被転写体を積層しかつ融合することができるので、異なるプロセス条件で製造される被転写体を融合することで、従来は製造困難であった積層構造を有する被転写体を提供することができるとともに、３次元構造を有する素子を簡単に製造することができる。
【図面の簡単な説明】
【０３３２】
【図１】図１Ａ乃至図１Ｃは、第１の発明における転写元基材に形成された被転写体の一部を転写先基材に転写する部分転写の例を説明する工程斜視図である。
【図２】図２Ａ乃至図２Ｅは、第２の発明における転写元基材に形成された被転写体の全部を一旦中間転写基材に転写した後、その一部を転写先基材に転写する部分転写の例を説明する工程斜視図である。
【図３】図３は、第３の発明における一部の被転写体を一つの転写先基材に転写した後、他の一部の被転写体を他の転写先基材に転写する工程の繰り返しをする部分転写の例を説明する工程フローチャートである。
【図４】図４は本発明に係る第１の実施の形態を説明する図であって、図４Ａは第１基板上に剥離層を形成する第１工程を示す断面図、図４Ｂは剥離層上に被転写体を形成する第２工程を示す断面図である。
【図５】図５Ａは被転写層及び剥離層を完全にエッチングする被転写体の分離方法を説明する断面図であり、図５Ｂはオーバーエッチングした被転写体の分離方法を説明する断面図であり、図５Ｃは、被転写体のみエッチングし、剥離層を分離しない場合の分離方法を説明する断面図である。
【図６】図６は、被転写体の境界に溝を形成し、剥離層を一部カットした場合の分離方法を説明する斜視図である。
【図７】図７Ａは、被転写体としてＴＦＴ素子を形成した例の断面図であり、図７Ｂは、被転写体として集積回路を形成した例の断面図（図７Ｃにおける７Ｂ−７Ｂ断面）であり、図７Ｃは、集積回路例の平面図である。
【図８】図８は、被転写体としてＴＦＴを形成する例の第２工程の製造工程断面図である。
【図９】図９Ａは第１基板（転写元基材）と最終基板（転写先基材）とを接合する第３工程の断面図であり、図９Ｂは第１基板（転写元基材）側から部分的に光照射することによって、所望の領域に剥離を生じさせる第４工程の断面図であり、図９Ｃは剥離後の第１基板（転写元基材）と最終基板（転写先基材）とを引き離す第５工程の断面図である。
【図１０】図１０は、本発明の層形成に使用されるインクジェットコーティング法を実施するための薄膜形成（液体噴射）装置を例示する斜視図である。
【図１１】図１１Ａは薄膜形成（液体噴射）装置におけるヘッドの概略構成を説明する要部斜視図であり、図１１Ｂはその要部側面断面図である。
【図１２】図１２Ａは材料の流出を防止するために各被転写体上にバンクを形成した状態を示す斜視図であり、図１２Ｂはその要部拡大断面図である。
【図１３】図１３は本発明に係る第２の実施の形態を説明する図であって、図１３Ａは第１基板（転写元基材）と最終基板（転写先基材）とを紫外線硬化樹脂を介して重ね合わせた状態を示す断面図であり、図１３ＢはＵＶ光を部分照射する工程を説明する断面図であり、図１３Ｃは第１基板側から部分的に光照射することによって所望の領域に剥離を生じさせる第４工程を示す断面図であり、図１３Ｄは剥離後の第１基板と最終基板とを引き離す第５工程を示す断面図である。
【図１４】図１４は本発明に係る第３の実施の形態を説明する図であって、図１４Ａは第１基板（転写元基材）側からの第１のレーザ光照射によって所望の被転写体を最終基板（転写先基材）に接合する工程を示す断面図であり、図１４Ｂは第１基板側からの第２のレーザ光照射によって剥離層に剥離を生じさせる工程を示す断面図である。
【図１５】図１５は、接着シートを連続的に供給する例を説明する説明図である。
【図１６】図１６Ａ乃至図１６Ｅは本発明に係る第４の実施の形態の、被転写体を事前に分離せずに転写する転写方法を説明する製造工程断面図である。
【図１７】図１７Ａ乃至図１７Ｅは本発明に係る第５の実施の形態の、剥離層のみを分離して被転写体を転写する転写方法を説明する製造工程断面図である。
【図１８】図１８Ａは第１基板（転写元基材）上に凸部構造を形成して剥離層を単位転写領域に分離する例を説明する参考例の断面図であり、図１８Ｂは第１基板上に凸部構造を形成して剥離層及び被転写体を単位転写領域に分離する例を説明する断面図である。
【図１９】図１９は本発明に係る第６の実施の形態を説明する図であって、図１９Ａは第２基板（中間転写基材）上に多層膜を形成した状態を示す断面図であり、図１９Ｂは第１基板（転写元基材）と第２基板とを接合する第３工程及び第１基板側から部分的に光照射することによって剥離層に剥離を生じさせる第４工程を示す断面図であり、図１９Ｃは被転写体供給基板（中間転写基材）を製造する第５工程を示す断面図であり、図１９Ｄは被転写体供給基板に最終基板（転写先基材）を重ね合わせ、選択的に光照射することによって最終基板上に転写すべき素子のみを転写する第６工程を示す断面図であり、図１９Ｅは転写終了後に最終基板を第２基板から取り外す第７工程を示す断面図である。
【図２０】図２０は本発明に係る転写方法の第７の実施の形態を説明する図であって、図２０Ａは被転写体を第２基板（中間転写基材）側に転写するために第１基板の剥離層に光照射する（ｄ）工程を示す断面図であり、図２０Ｂは第２基板側に転写した被転写体子から第１基板を取り外した状態を示す断面図であり、図２０Ｃは第２基板側に転写した被転写体上に、予め多層膜を形成した第３基板（転写先基材）を接合する（ｅ）工程を示す断面図であり、図２０Ｄは被転写体供給基板を形成する（ｆ）工程を示す断面図である。
【図２１】図２１は本発明に係る回路基板の第１の例を説明するための概略斜視図である。
【図２２】図２２は本発明に係る回路基板の第２の例を説明するための概略斜視図である。
【図２３】図２３は本発明に係る回路基板の第３の例を説明するための概略斜視図である。
【図２４】図２４は本発明に係る回路基板の第４の例を説明するための概略斜視図である。
【図２５】図２５は本発明に係る回路基板の第５の例を説明するための概略斜視図である。
【図２６】図２６は本発明に係る回路基板の一例であるアクティブマトリクス基板及び電気光学装置を説明するための液晶電気光学装置の概略斜視図である。
【図２７】図２７はアクティブマトリクス基板の第１の例を示す平面図である。
【図２８】図２８はアクティブマトリクス基板の第２の例を示す平面図である。
【図２９】図２９はアクティブマトリクス基板の第３の例を示す平面図である。
【図３０】図３０は本発明に係る電気光学装置の一例である有機エレクトロルミネッセンス装置の構造を説明するための図であって、最終基板上に形成したＥＬ画素の背面側に素子を転写する状態を示す断面図である。
【図３１】図３１はＥＬ画素の背面側に転写した素子とＥＬ画素とを結ぶ配線を形成した状態を示す断面図である。
【図３２】図３２は本発明において使用する素子を製造するために使用可能な単結晶シリコンブロックを示す拡大平面図である。
【図３３】図３３は本発明に係る電子機器の例であり、図３３Ａは携帯電話、図３３Ｂはビデオカメラ、図３３Ｃは携帯型パーソナルコンピュータ、図３３Ｄはヘッドマウントディスプレイ、図３３Ｅはリア型プロジェクター、図３３Ｆはフロント型プロジェクターへの適用例である。
【図３４】図３４は本発明に係るＩＣカードの構造を説明する概略斜視図である。

Claims (10)

  1. 被転写体を転写するための転写方法において、
    転写元基材に複数の被転写体を形成する工程と、
    転写させるべき前記被転写体に対応する一部領域にエネルギーを付与し、当該一部領域に対応する前記被転写体を転写先基材に転写する工程と、を備え、
    前記被転写体を形成する工程において、前記被転写体の各領域を画定する凸部構造が前記被転写体上の周縁部を一周するように形成される、ことを特徴とする転写方法。
  2. 被転写体を転写するための転写方法において、
    転写元基材に複数の被転写体を形成する工程と、
    転写させるべき前記被転写体に対応する一部領域にエネルギーを付与し、当該一部領域に対応する前記被転写体を転写先基材に転写する工程と、を備え、
    前記被転写体を形成する工程において、前記被転写体の各領域を画定する凸部構造が前記被転写体上の周縁部を一周するように形成され、
    前記転写先基材に転写する工程は、一の前記転写先基材に前記被転写体を転写した後、前記転写元基材上の他の前記被転写体に対応する他の一部領域にエネルギーを付与し、当該他の一部領域に対応する前記被転写体を他の前記転写先基材に転写する工程を繰り返す、ことを特徴とする転写方法。
  3. 請求項１項又は２に記載の転写方法において、
    前記複数の被転写体はそれぞれ前記凸部構造によって分割可能に構成されており、
    前記転写する工程において、前記エネルギーは前記複数の被転写体の領域のうち一以上の領域に対して付与される転写方法。
  4. 請求項１乃至３のいずれかに記載の転写方法において、
    前記転写先基材に前記被転写体を転写する工程は、
    前記被転写体上の前記凸部構造で囲まれた領域内に接着層を形成する工程を備える転写方法。
  5. 請求項１乃至４のいずれかに記載の転写方法において、
    前記被転写体を形成する工程の前に、前記転写元基材に剥離層を形成する工程をさらに備える転写方法。
  6. 請求項１乃至５のいずれかに記載の転写方法において、
    前記転写先基材に転写する工程において、前記エネルギーとして光を照射する転写方法。
  7. 被転写体を転写するための転写方法において、
    転写元基材に複数の被転写体を形成する工程と、
    前記転写元基材から中間転写基材に前記被転写体を転写する工程と、
    前記中間転写基材から転写先基材に前記被転写体を転写する工程と、を備え、
    前記被転写体を形成する工程において、前記被転写体の各領域を画定する凸部構造が前記被転写体上の周縁部を一周するように形成される、ことを特徴とする転写方法。
  8. 請求項７に記載の転写方法において、
    前記中間転写基材に前記被転写体を転写する工程は、
    前記被転写体上の前記凸部構造で囲まれた領域内に接着層を形成する工程を含む転写方法。
  9. 請求項７又は８に記載の転写方法において、
    前記被転写体を形成する工程の前に、前記転写元基材に剥離層を形成する工程をさらに備える転写方法。
  10. 請求項７乃至９のいずれかに記載の転写方法において、
    前記中間転写基材に前記被転写体を転写する工程または前記転写先基材に前記被転写体を転写する工程の少なくとも一方において、前記エネルギーとして光を照射する転写方法。
JP2003516104A 2001-07-24 2002-07-24 転写方法 Expired - Fee Related JP4524561B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2001223433 2001-07-24
JP2001223433 2001-07-24
JP2001282423 2001-09-17
JP2001282424 2001-09-17
JP2001282423 2001-09-17
JP2001282424 2001-09-17
PCT/JP2002/007500 WO2003010825A1 (en) 2001-07-24 2002-07-24 Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen

Publications (2)

Publication Number Publication Date
JPWO2003010825A1 JPWO2003010825A1 (ja) 2004-11-18
JP4524561B2 true JP4524561B2 (ja) 2010-08-18

Family

ID=27347218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003516104A Expired - Fee Related JP4524561B2 (ja) 2001-07-24 2002-07-24 転写方法

Country Status (5)

Country Link
US (2) US6887650B2 (ja)
EP (2) EP1455394B1 (ja)
JP (1) JP4524561B2 (ja)
TW (1) TW586231B (ja)
WO (1) WO2003010825A1 (ja)

Families Citing this family (180)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002084631A1 (fr) * 2001-04-11 2002-10-24 Sony Corporation Procede de transfert d'element, procede de disposition d'element mettant en oeuvre ce procede et procede de production d'un appareil d'affichage d'image
JP3695407B2 (ja) * 2002-02-25 2005-09-14 ソニーケミカル株式会社 硬化性接着剤組成物の硬化物の硬化レベルの非破壊検査方法及び電子装置の製造方法
JP3823870B2 (ja) * 2002-04-22 2006-09-20 セイコーエプソン株式会社 配線板の製造方法、および電子機器の製造方法
US7242441B2 (en) * 2002-06-10 2007-07-10 Seiko Epson Corporation Method for manufacturing electro-optical device, and electro-optical device and electronic device manufactured with this manufacturing method
US7652359B2 (en) * 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
WO2004064018A1 (ja) 2003-01-15 2004-07-29 Semiconductor Energy Laboratory Co., Ltd. 剥離方法及びその剥離方法を用いた表示装置の作製方法
JP4823705B2 (ja) * 2003-02-24 2011-11-24 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法及びｉｃラベルの作製方法
JP4566578B2 (ja) * 2003-02-24 2010-10-20 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
US7973313B2 (en) * 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
US6759277B1 (en) * 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
TWI328837B (en) * 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3794411B2 (ja) * 2003-03-14 2006-07-05 セイコーエプソン株式会社 表示装置および電子機器
JP4588341B2 (ja) * 2003-03-24 2010-12-01 株式会社半導体エネルギー研究所 Ｉｃカード
JP2004312666A (ja) * 2003-03-25 2004-11-04 Fuji Photo Film Co Ltd 固体撮像装置及び固体撮像装置の製造方法
JP2004319538A (ja) 2003-04-10 2004-11-11 Seiko Epson Corp 半導体装置の製造方法、集積回路、電子光学装置及び電子機器
JP2004319651A (ja) * 2003-04-14 2004-11-11 Seiko Epson Corp メモリの素子及びその製造方法
JP2004349540A (ja) * 2003-05-23 2004-12-09 Seiko Epson Corp 薄膜装置の製造方法、電気光学装置、及び電子機器
JP4934942B2 (ja) * 2003-07-23 2012-05-23 ソニー株式会社 剥離方法
TWI221010B (en) * 2003-08-07 2004-09-11 Ind Tech Res Inst A method for transferably pasting an element
US7423286B2 (en) * 2003-09-05 2008-09-09 Si2 Technologies, Inc. Laser transfer article and method of making
JP2005081299A (ja) * 2003-09-10 2005-03-31 Seiko Epson Corp 成膜方法、配線パターンの形成方法、半導体装置の製造方法、電気光学装置、及び電子機器
DE10349963A1 (de) * 2003-10-24 2005-06-02 Leonhard Kurz Gmbh & Co. Kg Verfahren zur Herstellung einer Folie
US7130234B2 (en) * 2003-12-12 2006-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101137797B1 (ko) * 2003-12-15 2012-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로장치의 제조방법, 비접촉형 박막집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로장치를 가지는 아이디 태그 및 동전
US7271076B2 (en) 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
KR101205191B1 (ko) 2003-12-19 2012-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 집적 회로
JP4912586B2 (ja) * 2003-12-19 2012-04-11 株式会社半導体エネルギー研究所 薄膜集積回路装置の作製方法
US7566010B2 (en) * 2003-12-26 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
JP5121119B2 (ja) * 2003-12-26 2013-01-16 株式会社半導体エネルギー研究所 チップ搭載物
US8305213B2 (en) * 2004-01-23 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Film-like article and method for manufacturing the same
JP4836465B2 (ja) * 2004-02-06 2011-12-14 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法及び薄膜集積回路用素子基板
JP4989854B2 (ja) * 2004-02-06 2012-08-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7994617B2 (en) 2004-02-06 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7632721B2 (en) 2004-02-06 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
JP4711163B2 (ja) * 2004-02-10 2011-06-29 セイコーエプソン株式会社 薄膜デバイスの製造方法
EP1719165A1 (en) * 2004-02-25 2006-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
FR2866983B1 (fr) * 2004-03-01 2006-05-26 Soitec Silicon On Insulator Realisation d'une entite en materiau semiconducteur sur substrat
EP1571705A3 (fr) * 2004-03-01 2006-01-04 S.O.I.Tec Silicon on Insulator Technologies Réalisation d'une entité en matériau semiconducteur sur substrat
JP2006049800A (ja) 2004-03-10 2006-02-16 Seiko Epson Corp 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器
JP5030388B2 (ja) * 2004-03-22 2012-09-19 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
KR101219748B1 (ko) 2004-03-22 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로 제작방법
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
DE102004023420A1 (de) * 2004-05-12 2005-12-08 Lisa Dräxlmaier GmbH Verfahren zum Herstellen einer kombinierten Piezo-/Leuchtfolie und Betätigungselement mit einer derartigen Piezo-/Leuchtfolie
CN1707795A (zh) * 2004-06-01 2005-12-14 精工爱普生株式会社 存储单元及其制造方法
WO2005119781A1 (en) 2004-06-02 2005-12-15 Semiconductor Energy Laboratory Co., Ltd. Laminating system
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
KR101429098B1 (ko) * 2004-06-04 2014-09-22 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
KR101139713B1 (ko) * 2004-06-24 2012-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적 회로를 제조하는 방법
JP4912627B2 (ja) * 2004-06-24 2012-04-11 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
US7534702B2 (en) * 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US7452786B2 (en) * 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
JP5041681B2 (ja) * 2004-06-29 2012-10-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006024768A (ja) * 2004-07-08 2006-01-26 Seiko Epson Corp 配線基板、配線基板の製造方法および電子機器
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
JP5041686B2 (ja) * 2004-07-30 2012-10-03 株式会社半導体エネルギー研究所 薄膜集積回路の剥離方法および半導体装置の作製方法
WO2006011664A1 (en) * 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20150287660A1 (en) * 2007-01-05 2015-10-08 Semiconductor Energy Laboratory Co., Ltd. Laminating system, ic sheet, scroll of ic sheet, and method for manufacturing ic chip
US8288773B2 (en) 2004-08-23 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method thereof
JP4912641B2 (ja) * 2004-08-23 2012-04-11 株式会社半導体エネルギー研究所 無線チップの作製方法
JP4752369B2 (ja) * 2004-08-24 2011-08-17 ソニー株式会社 半導体装置および基板
JP4725705B2 (ja) * 2004-08-25 2011-07-13 富士ゼロックス株式会社 微小構造体の製造方法
TWI372413B (en) 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
US8058146B2 (en) * 2004-09-24 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Peeling method
US7422935B2 (en) 2004-09-24 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device and electronic device
JP3841096B2 (ja) * 2004-09-28 2006-11-01 セイコーエプソン株式会社 配線パターンの形成方法、多層配線基板の製造方法、電子機器
JP4411598B2 (ja) * 2004-09-30 2010-02-10 セイコーエプソン株式会社 転写元基板及び半導体装置の製造方法
JP2006120726A (ja) * 2004-10-19 2006-05-11 Seiko Epson Corp 薄膜装置の製造方法、電気光学装置、及び電子機器
US7055756B2 (en) * 2004-10-25 2006-06-06 Lexmark International, Inc. Deposition fabrication using inkjet technology
GB0424294D0 (en) * 2004-11-03 2004-12-01 Elam T Ltd Buffer layer
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
US7482248B2 (en) * 2004-12-03 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
US7566633B2 (en) 2005-02-25 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5025141B2 (ja) * 2005-02-28 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP4882244B2 (ja) * 2005-03-01 2012-02-22 セイコーエプソン株式会社 転写方法、転写物の製造方法及び回路基板の製造方法
US9040420B2 (en) 2005-03-01 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling layers from substrates by etching
JP2006245296A (ja) * 2005-03-03 2006-09-14 Seiko Epson Corp 転写方法、転写物の製造方法、回路基板の製造方法、電気光学装置及び電子機器
US7820526B2 (en) * 2005-05-20 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7605056B2 (en) * 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
US7465674B2 (en) * 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7485511B2 (en) * 2005-06-01 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit device and method for manufacturing integrated circuit device
JP5164833B2 (ja) * 2005-06-02 2013-03-21 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 印刷可能な半導体構造の製造方法
US20070012665A1 (en) * 2005-07-12 2007-01-18 Hewlett-Packard Development Company Lp Laser ablation
US7521705B2 (en) 2005-08-15 2009-04-21 Micron Technology, Inc. Reproducible resistance variable insulating memory devices having a shaped bottom electrode
US20070054130A1 (en) * 2005-08-31 2007-03-08 Illinois Tool Works, Inc. Security laser printing film
KR100700831B1 (ko) * 2005-11-16 2007-03-28 삼성에스디아이 주식회사 레이저 열 전사법 및 이를 이용한 유기 발광소자의제조방법
JP5004562B2 (ja) * 2005-12-02 2012-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7875530B2 (en) * 2005-12-02 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5004563B2 (ja) * 2005-12-02 2012-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7504317B2 (en) * 2005-12-02 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2007173145A (ja) * 2005-12-26 2007-07-05 Sony Corp 転写用基板、転写方法、および有機電界発光素子の製造方法
US7834274B2 (en) * 2005-12-30 2010-11-16 Industrial Technology Research Institute Multi-layer printed circuit board and method for fabricating the same
US8222116B2 (en) 2006-03-03 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2007288148A (ja) * 2006-03-22 2007-11-01 Nippon Denki Kagaku Co Ltd 薄膜素子の転写方法、転写体、転写生成物、回路基板及び表示装置
JP2007286600A (ja) * 2006-03-22 2007-11-01 Nippon Denki Kagaku Co Ltd 薄膜素子の転写方法、転写体、転写生成物、回路基板及び表示装置
JP4977391B2 (ja) * 2006-03-27 2012-07-18 日本電気株式会社 レーザ切断方法、表示装置の製造方法、および表示装置
JP2008047776A (ja) * 2006-08-18 2008-02-28 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TWI379409B (en) 2006-09-29 2012-12-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP4396864B2 (ja) 2007-03-14 2010-01-13 ソニー株式会社 表示装置およびその製造方法
JP2008243831A (ja) * 2007-03-23 2008-10-09 Nippon Denki Kagaku Co Ltd 薄膜素子の転写方法及び転写体
JP2008243840A (ja) * 2007-03-23 2008-10-09 Nippon Denki Kagaku Co Ltd 薄膜素子の転写方法
US7662663B2 (en) * 2007-03-28 2010-02-16 Eastman Kodak Company OLED patterning method
US20080261478A1 (en) * 2007-04-17 2008-10-23 Cok Ronald S Patterning method for light-emitting devices
US7790340B2 (en) * 2007-04-20 2010-09-07 Photronics, Inc. Photomask with detector for optimizing an integrated circuit production process and method of manufacturing an integrated circuit using the same
US7943273B2 (en) * 2007-04-20 2011-05-17 Photronics, Inc. Photomask with detector for optimizing an integrated circuit production process and method of manufacturing an integrated circuit using the same
US7851110B2 (en) * 2007-04-20 2010-12-14 Photronics, Inc. Secure photomask with blocking aperture
DE102007022748B4 (de) * 2007-05-15 2009-03-05 Qimonda Ag Verfahren zur Strukturierung eines Materials und strukturiertes Material
TWI335046B (en) * 2007-05-25 2010-12-21 Univ Nat Taiwan Flexible electronic device and process for the same
KR101563237B1 (ko) * 2007-06-01 2015-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 제조장치 및 발광장치 제작방법
KR101484296B1 (ko) * 2007-06-26 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제작방법
JP4470970B2 (ja) * 2007-07-31 2010-06-02 東京エレクトロン株式会社 プラズマ処理装置
KR20090017014A (ko) * 2007-08-13 2009-02-18 삼성전자주식회사 가요성 표시 장치의 제조 방법
US7674712B2 (en) * 2007-10-22 2010-03-09 Cok Ronald S Patterning method for light-emitting devices
US8056222B2 (en) * 2008-02-20 2011-11-15 The United States Of America, As Represented By The Secretary Of The Navy Laser-based technique for the transfer and embedding of electronic components and devices
KR101458901B1 (ko) * 2008-04-29 2014-11-10 삼성디스플레이 주식회사 가요성 표시 장치의 제조 방법
US8182633B2 (en) * 2008-04-29 2012-05-22 Samsung Electronics Co., Ltd. Method of fabricating a flexible display device
GB0819450D0 (en) * 2008-10-23 2008-12-03 Cambridge Display Tech Ltd Oled driver chiplet integration
GB0819449D0 (en) * 2008-10-23 2008-12-03 Cambridge Display Tech Ltd Display drivers
JP5586920B2 (ja) 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
JP4640498B2 (ja) * 2008-12-11 2011-03-02 ソニー株式会社 素子の転写方法、素子配置基板、並びにデバイス及びその製造方法
FR2940521B1 (fr) * 2008-12-19 2011-11-11 3D Plus Procede de fabrication collective de modules electroniques pour montage en surface
TWI419091B (zh) * 2009-02-10 2013-12-11 Ind Tech Res Inst 可轉移的可撓式電子裝置結構及可撓式電子裝置的製造方法
JP2010232163A (ja) * 2009-03-03 2010-10-14 Fujifilm Corp 発光表示装置の製造方法、発光表示装置、及び発光ディスプレイ
JP5444798B2 (ja) * 2009-04-10 2014-03-19 ソニー株式会社 素子の移載方法
US8507152B2 (en) * 2009-05-14 2013-08-13 GM Global Technology Operations LLC Fabrication of electrodes with multiple nanostructured thin catalytic layers
US8512908B2 (en) * 2009-05-14 2013-08-20 GM Global Technology Operations LLC Fabrication of catalyst coated diffusion media layers containing nanostructured thin catalytic layers
US8802329B2 (en) * 2009-05-14 2014-08-12 GM Global Technology Operations LLC Electrode containing nanostructured thin catalytic layers and method of making
US8481231B2 (en) 2009-05-14 2013-07-09 GM Global Technology Operations LLC Preparation of nanostructured thin catalytic layer-based electrode ink
US8802477B2 (en) 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
US8703521B2 (en) 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
JP5547212B2 (ja) * 2009-12-11 2014-07-09 シャープ株式会社 半導体装置の製造方法
JP5267955B2 (ja) * 2010-01-27 2013-08-21 大日本印刷株式会社 電気泳動表示装置の製造方法
EP2355144A1 (en) * 2010-02-09 2011-08-10 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Component placement on flexible and/or stretchable substrates
US8445164B2 (en) 2010-05-27 2013-05-21 GM Global Technology Operations LLC Electrode containing nanostructured thin catalytic layers and method of making
TWI477438B (zh) * 2010-06-23 2015-03-21 Hon Hai Prec Ind Co Ltd 奈米線薄膜及其製造方法
EP2461658A1 (en) 2010-12-03 2012-06-06 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Method and apparatus for assembling electric components on a flexible substrate as well as assembly of an electric component with a flexible substrate
CN103597589B (zh) * 2011-04-11 2017-02-15 北达科他州立大学研究基金会 分立元件的选择性激光辅助的转移
JP5845620B2 (ja) * 2011-05-02 2016-01-20 セイコーエプソン株式会社 液体吐出装置
JP2013021263A (ja) * 2011-07-14 2013-01-31 Dainippon Screen Mfg Co Ltd 膜剥離装置および膜剥離方法
JP5845775B2 (ja) * 2011-09-26 2016-01-20 住友電気工業株式会社 薄膜個片の接合方法
JP2013152986A (ja) * 2012-01-24 2013-08-08 Disco Abrasive Syst Ltd ウエーハの加工方法
US9956396B2 (en) * 2012-02-08 2018-05-01 Medtronic Bakken Research Center B.V. Thin film for a lead for brain applications
US8969177B2 (en) * 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
WO2014031772A1 (en) * 2012-08-21 2014-02-27 Regents Of The University Of Minnesota Embedded mask patterning process for fabricating magnetic media and other structures
JP5875963B2 (ja) * 2012-09-28 2016-03-02 株式会社東芝 マスクデータの作成方法及び集積回路装置の製造方法
TWI485452B (zh) * 2012-10-31 2015-05-21 Compal Electronics Inc 複合導光板的製造方法
US9636902B2 (en) * 2013-04-30 2017-05-02 Hewlett-Packard Development Company, L.P. Film stack including adhesive layer
CN109273622B (zh) 2013-08-06 2021-03-12 株式会社半导体能源研究所 剥离方法
TW201943069A (zh) 2013-09-06 2019-11-01 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
US9937698B2 (en) 2013-11-06 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Peeling method and light-emitting device
CN103700662B (zh) * 2013-12-09 2017-02-15 京东方科技集团股份有限公司 一种承载基板和柔性显示器件制作方法
JPWO2015145886A1 (ja) * 2014-03-25 2017-04-13 パナソニックＩｐマネジメント株式会社 電極パターンの形成方法及び太陽電池の製造方法
CN104085215B (zh) * 2014-06-27 2016-08-17 苏州达方电子有限公司 热转印膜及其制造方法与硬质表面结构及其形成方法
TWI695525B (zh) 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
US10507321B2 (en) 2014-11-25 2019-12-17 Medtronic Bakken Research Center B.V. Multilayer structure and method of manufacturing a multilayer structure
CN104408441A (zh) * 2014-12-10 2015-03-11 杨鹏飞 基于tft薄膜晶体管的指纹识别传感器及其测量方法
KR102482399B1 (ko) 2015-04-28 2022-12-28 네덜란제 오르가니자티에 포오르 토에게파스트-나투우르베텐샤펠리즈크 온데르조에크 테엔오 플래쉬 램프를 이용하여 칩들을 무접촉 방식으로 전달하고 솔더링하기 위한 장치 및 방법
US10347467B2 (en) 2015-08-21 2019-07-09 Regents Of The University Of Minnesota Embedded mask patterning process for fabricating magnetic media and other structures
TWI764875B (zh) 2015-11-03 2022-05-21 德商利昂哈德 庫爾茲公司 用於將薄膜上的轉印層施覆在底材上的方法及其施覆裝置
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
DE102016004592B4 (de) * 2016-04-14 2017-11-02 Mühlbauer Gmbh & Co. Kg System und Verfahren zum Ausrichten elektronischer Bauteile
DE102017101536B4 (de) * 2017-01-26 2022-06-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Selektieren von Halbleiterchips
TW201917811A (zh) * 2017-06-26 2019-05-01 美商特索羅科學有限公司 發光二極體質量傳遞設備及製造方法
CN107946462A (zh) * 2017-11-24 2018-04-20 深圳市华星光电技术有限公司 柔性衬底及其制备方法、显示器
CN109994413A (zh) * 2017-12-29 2019-07-09 南昌欧菲显示科技有限公司 微型元件巨量转移方法
US10586725B1 (en) * 2018-01-10 2020-03-10 Facebook Technologies, Llc Method for polymer-assisted chip transfer
US10559486B1 (en) * 2018-01-10 2020-02-11 Facebook Technologies, Llc Method for polymer-assisted chip transfer
CN111903199A (zh) * 2018-03-26 2020-11-06 应用材料公司 用于生产柔性装置、柔性电子装置及多个电子装置的柔性布置的方法
CN108717832B (zh) * 2018-06-04 2020-04-24 京东方科技集团股份有限公司 显示基板母板及其制备方法和切割方法、显示基板及显示装置
CN108807265B (zh) * 2018-07-09 2020-01-31 厦门乾照光电股份有限公司 Micro-LED巨量转移方法、显示装置及制作方法
US10573544B1 (en) * 2018-10-17 2020-02-25 X-Celeprint Limited Micro-transfer printing with selective component removal
US10796938B2 (en) 2018-10-17 2020-10-06 X Display Company Technology Limited Micro-transfer printing with selective component removal
CN109326712B (zh) * 2018-10-23 2023-03-21 京东方科技集团股份有限公司 一种柔性基板的制备方法、柔性基板和显示面板
US11002063B2 (en) * 2018-10-26 2021-05-11 Graffiti Shield, Inc. Anti-graffiti laminate with visual indicia
KR102603669B1 (ko) * 2019-03-25 2023-11-17 그라낫 리서치, 리미티드 재료 전사 방법
TWI714148B (zh) * 2019-06-28 2020-12-21 友達光電股份有限公司 軟硬板結合結構及其製作方法
US11587474B2 (en) 2019-07-24 2023-02-21 Au Optronics Corporation Flexible device array substrate and manufacturing method of flexible device array substrate
JP7382236B2 (ja) 2020-01-15 2023-11-16 日本特殊陶業株式会社 シート体の製造方法
IL295949A (en) * 2021-09-08 2023-04-01 Wuhan Dr Laser Tech Corp Ltd Dynamic transfer printing, and transfer sheets with separate sets of grooves

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126734A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法，薄膜デバイス，薄膜集積回路装置，アクティブマトリクス基板および液晶表示装置
JPH11142878A (ja) * 1997-11-12 1999-05-28 Sharp Corp 表示用トランジスタアレイパネルの形成方法
JPH11243209A (ja) * 1998-02-25 1999-09-07 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
JP2001007340A (ja) * 1999-06-25 2001-01-12 Toshiba Corp アクティブマトリクス基板及びその製造方法、素子形成基板、中間転写基板

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3657613A (en) * 1970-05-04 1972-04-18 Westinghouse Electric Corp Thin film electronic components on flexible metal substrates
US4752455A (en) * 1986-05-27 1988-06-21 Kms Fusion, Inc. Pulsed laser microfabrication
JP2734025B2 (ja) * 1988-11-16 1998-03-30 富士通株式会社 大規模集積回路の製造方法
US5528397A (en) * 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
US5631753A (en) * 1991-06-28 1997-05-20 Dai Nippon Printing Co., Ltd. Black matrix base board and manufacturing method therefor, and liquid crystal display panel and manufacturing method therefor
AU689493B2 (en) * 1993-08-13 1998-04-02 Polaroid Graphics Imaging Llc Ablation transfer onto intermediate receptors
US6057067A (en) 1994-07-11 2000-05-02 3M Innovative Properties Company Method for preparing integral black matrix/color filter elements
US5600183A (en) * 1994-11-15 1997-02-04 Hughes Electronics Multi-layer film adhesive for electrically isolating and grounding an integrated circuit chip to a printed circuit substrate
US5681757A (en) * 1996-04-29 1997-10-28 Microfab Technologies, Inc. Process for dispensing semiconductor die-bond adhesive using a printhead having a microjet array and the product produced by the process
JPH1012530A (ja) 1996-06-26 1998-01-16 Nikon Corp アライメント装置
JPH1012531A (ja) 1996-06-26 1998-01-16 Nikon Corp 露光装置
JPH1012529A (ja) 1996-06-26 1998-01-16 Advanced Display:Kk レジスト現像方法およびレジスト現像装置
KR100481994B1 (ko) 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
JP4619461B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
JP3809712B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 薄膜デバイスの転写方法
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
DE69733880T2 (de) 1996-10-30 2006-05-24 Seiko Epson Corp. Herstellungsverfahren für farbfilter
JP3738799B2 (ja) 1996-11-22 2006-01-25 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶表示装置
JP3837807B2 (ja) 1996-12-16 2006-10-25 セイコーエプソン株式会社 転写された薄膜構造ブロック間の電気的導通をとる方法，アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶装置
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JP4042182B2 (ja) * 1997-07-03 2008-02-06 セイコーエプソン株式会社 Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法
JP3738798B2 (ja) 1997-07-03 2006-01-25 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法及び液晶パネルの製造方法
JPH1197556A (ja) 1997-09-18 1999-04-09 Seiko Epson Corp 薄膜半導体装置及びｉｃカード、これらの製造方法及び書込み読出し方法並びに電子機器
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP4126747B2 (ja) 1998-02-27 2008-07-30 セイコーエプソン株式会社 ３次元デバイスの製造方法
JP4085459B2 (ja) 1998-03-02 2008-05-14 セイコーエプソン株式会社 ３次元デバイスの製造方法
FR2781925B1 (fr) * 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
JP3525061B2 (ja) * 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
JP2000133809A (ja) 1998-10-27 2000-05-12 Seiko Epson Corp 剥離方法
US6177151B1 (en) * 1999-01-27 2001-01-23 The United States Of America As Represented By The Secretary Of The Navy Matrix assisted pulsed laser evaporation direct write
JP3809739B2 (ja) 1999-02-17 2006-08-16 セイコーエプソン株式会社 フィルタ付き表示装置の製造方法
JP3765952B2 (ja) * 1999-10-19 2006-04-12 富士通株式会社 半導体装置
US6214733B1 (en) * 1999-11-17 2001-04-10 Elo Technologies, Inc. Process for lift off and handling of thin film materials
JP2001166301A (ja) 1999-12-06 2001-06-22 Seiko Epson Corp バックライト内蔵型液晶表示装置及びその製造方法
JP4478268B2 (ja) 1999-12-28 2010-06-09 セイコーエプソン株式会社 薄膜デバイスの製造方法
JP3737333B2 (ja) * 2000-03-17 2006-01-18 沖電気工業株式会社 半導体装置
AU2001250958A1 (en) * 2000-03-24 2001-10-08 Cymbet Corporation Continuous processing of thin-film batteries and like devices
JP2002040095A (ja) * 2000-07-26 2002-02-06 Nec Corp 半導体装置及びその実装方法
JP2002076250A (ja) * 2000-08-29 2002-03-15 Nec Corp 半導体装置
JP4570809B2 (ja) * 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
JP3581086B2 (ja) * 2000-09-07 2004-10-27 松下電器産業株式会社 半導体装置
JP4501279B2 (ja) * 2000-12-27 2010-07-14 ソニー株式会社 集積型電子部品及びその集積方法
JP2002202737A (ja) * 2000-12-28 2002-07-19 Nec Corp 発光素子の製造方法、発光素子
JP2002329836A (ja) * 2001-05-02 2002-11-15 Mitsubishi Electric Corp 半導体装置および配線フィルム
WO2002103793A1 (fr) * 2001-06-07 2002-12-27 Renesas Technology Corp. Dispositif a semi-conducteurs et procede de fabrication associe
US7223672B2 (en) * 2002-04-24 2007-05-29 E Ink Corporation Processes for forming backplanes for electro-optic displays
US6683781B2 (en) * 2002-05-23 2004-01-27 Industrial Technology Research Institute Packaging structure with low switching noises
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
EP1434281A3 (en) * 2002-12-26 2007-10-24 Konica Minolta Holdings, Inc. Manufacturing method of thin-film transistor, thin-film transistor sheet, and electric circuit
US7244326B2 (en) * 2003-05-16 2007-07-17 Alien Technology Corporation Transfer assembly for manufacturing electronic devices
JP2007066922A (ja) * 2003-11-28 2007-03-15 Renesas Technology Corp 半導体集積回路装置
WO2005078787A1 (ja) * 2004-02-16 2005-08-25 Sharp Kabushiki Kaisha 薄膜トランジスタとその製造方法、表示装置、酸化膜の改質方法、酸化膜の形成方法、半導体装置、半導体装置の製造方法、および半導体装置の製造装置
US7215031B2 (en) * 2004-11-10 2007-05-08 Oki Electric Industry Co., Ltd. Multi chip package
JP4916680B2 (ja) * 2005-06-30 2012-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法
TWI288493B (en) * 2005-09-13 2007-10-11 Ind Tech Res Inst Method for fabricating a device with flexible substrate and method for stripping flexible-substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126734A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法，薄膜デバイス，薄膜集積回路装置，アクティブマトリクス基板および液晶表示装置
JPH11142878A (ja) * 1997-11-12 1999-05-28 Sharp Corp 表示用トランジスタアレイパネルの形成方法
JPH11243209A (ja) * 1998-02-25 1999-09-07 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
JP2001007340A (ja) * 1999-06-25 2001-01-12 Toshiba Corp アクティブマトリクス基板及びその製造方法、素子形成基板、中間転写基板

Also Published As

Publication number Publication date
WO2003010825A1 (en) 2003-02-06
JPWO2003010825A1 (ja) 2004-11-18
EP1455394B1 (en) 2018-04-11
EP2565924A2 (en) 2013-03-06
EP2565924B1 (en) 2018-01-10
EP2565924A3 (en) 2014-02-26
US20050106839A1 (en) 2005-05-19
EP1455394A4 (en) 2007-02-14
EP1455394A1 (en) 2004-09-08
TW586231B (en) 2004-05-01
US6887650B2 (en) 2005-05-03
US20030022403A1 (en) 2003-01-30

Similar Documents

Publication Publication Date Title
JP4524561B2 (ja) 転写方法
US6814832B2 (en) Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
KR100500520B1 (ko) 전사 방법 및 액티브 매트릭스 기판 제조 방법
KR100529842B1 (ko) 3차원 디바이스 및 그 제조 방법
JP4126747B2 (ja) ３次元デバイスの製造方法
KR100494479B1 (ko) 액티브 매트릭스 기판의 제조 방법
JP5022552B2 (ja) 電気光学装置の製造方法及び電気光学装置
KR101207441B1 (ko) 반도체장치의 제작 방법
JP4151420B2 (ja) デバイスの製造方法
JP2003142666A (ja) 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、ｉｃカード、及び電子機器
WO1999044242A1 (en) Method of detaching thin-film device, method of transferring thin-film device, thin-film device, active matrix substrate, and liquid crystal display
JP4378672B2 (ja) 回路基板の製造方法
JP2004327836A (ja) 被転写体の転写方法、被転写体の製造方法、回路基板の製造方法、電気光学装置、及び電子機器
JP4619644B2 (ja) 薄膜素子の転写方法
JPH10177187A (ja) 転写された薄膜構造ブロック間の電気的導通をとる方法，アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶装置
JP4882244B2 (ja) 転写方法、転写物の製造方法及び回路基板の製造方法
JP2004327728A (ja) 転写方法、転写体の製造方法、回路基板の製造方法、電気光学装置および電子機器
JP4619645B2 (ja) 薄膜素子の転写方法
JP2006245207A (ja) 転写方法、転写物の製造方法、回路基板の製造方法、電気光学装置及び電子機器
JP3809833B2 (ja) 薄膜素子の転写方法
JP2006245296A (ja) 転写方法、転写物の製造方法、回路基板の製造方法、電気光学装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100506

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100519

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4524561

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees