JP5875963B2 - マスクデータの作成方法及び集積回路装置の製造方法 - Google Patents

Description

本発明の実施形態は、マスクデータの作成方法及び集積回路装置の製造方法に関する。

近年、半導体装置の高集積化が進み、光リソグラフィの限界を超えた微細なパタンを形成する必要が生じている。このため、光リソグラフィに替わって微細なパタンを形成できる技術がいくつか提案されている。このような技術の一つとして、高分子重合体のミクロ相分離を利用してパタンを形成する所謂ＤＳＡ（Directed Self Assembly：誘導自己組織化）技術が注目されている。しかしながら、ＤＳＡ技術においては、回路の配線のような複雑な２次元パタンの形成が困難であった。

特表２０１０−５１２０３２号公報

本発明の目的は、ＤＳＡ技術を用いて集積回路を作製するためのマスクデータの作成方法及び集積回路装置の製造方法を提供することである。

実施形態に係るマスクデータの作成方法は、誘導型自己組織化材料を用いて基板上に回路パタンを形成するためのマスクデータの作成方法である。前記マスクデータの作成方法は、第１方向に延びる複数本の配線パタンを含む初期パタンに存在し、前記回路パタンに存在しない第１領域を抽出する工程と、前記第１方向に対して交差する第２方向において前記第１領域を跨ぐように、前記第１領域を前記第２方向に延伸させた第２領域を設定する工程と、１つ以上の前記第２領域を含む第３領域を、前記第３領域内に前記誘導型自己組織化材料を配置し、第１相からなる第１ブロックと第２相からなる第２ブロックとに相分離させたと仮定したときに、前記第２領域に前記第２ブロックが配置されるように設定する工程と、を備える。前記第２相は前記第１相に対して選択的に除去することが可能である。

実施形態に係る集積回路装置の製造方法は、前記マスクデータの作成方法によって作成されたマスクデータに基づいて作製されたマスクを用いてガイドマスク膜を加工することにより、前記ガイドマスク膜における前記第３領域に相当する領域に開口部を形成する工程と、前記開口部内に前記誘導型自己組織化材料を配置する工程と、前記誘導型自己組織化材料を前記第１相からなる第１ブロックと前記第２相からなる第２ブロックとに相分離させて、前記第２領域に相当する領域に前記第２ブロックを配置する工程と、前記第２ブロックを除去する工程と、前記ガイドマスク膜及び前記第１ブロックをマスクとして処理を行う工程と、を備える。

実施形態に係るマスクデータの作成方法は、誘導型自己組織化材料を用いて基板上に回路パタンを形成するためのマスクデータの作成方法である。前記マスクデータの作成方法は、前記回路パタンに存在し、第１方向に延びる複数本の配線パタンを含む初期パタンに存在しない第１領域を抽出する工程と、前記配線パタンの一部をなす領域であって、前記第１領域から見て前記第１方向に対して交差する第２方向に位置し、前記第１領域に接する第２領域を抽出する工程と、前記第１領域を、前記第１領域に接する全ての前記第２領域を含むように延伸させた第３領域を設定する工程と、１つ以上の前記第３領域を含む第４領域を、前記４領域内に前記誘導型自己組織化材料を配置し、第１相からなる第１ブロックと第２相からなる第２ブロックとに相分離させたと仮定したときに、前記第３領域に前記第２ブロックが配置されるように設定する工程と、を備える。前記第２相は前記第１相に対して選択的に除去することが可能である。

実施形態に係る集積回路装置の製造方法は、前記マスクデータの作成方法によって作成されたマスクデータに基づいて作製されたマスクを用いてガイドマスク膜を加工することにより、前記ガイドマスク膜における前記第４領域に相当する領域に開口部を形成する工程と、前記開口部内に前記誘導型自己組織化材料を配置する工程と、前記誘導型自己組織化材料を前記第１相からなる第１ブロックと前記第２相からなる第２ブロックとに相分離させて、前記第３領域に相当する領域に前記第２ブロックを配置する工程と、前記第２ブロックを除去する工程と、前記ガイドマスク膜及び前記第１ブロックをマスクとして処理を行う工程と、を備える。

（ａ）〜（ｅ）は、第１の実施形態に係る集積回路装置の製造方法を例示する図である。 （ａ）〜（ｆ）は、第１の実施形態におけるカットプロセスのためのマスクデータの作成方法を例示する図である。 （ａ）〜（ｅ）は、第１の実施形態におけるカットプロセスのための配線形成方法を例示する工程平面図である。 （ａ）〜（ｇ）は、第１の実施形態における結線プロセスのためのマスクデータの作成方法を例示する図である。 （ａ）〜（ｄ）は、第１の実施形態における結線プロセスのための配線形成方法を例示する工程平面図である。 （ａ）〜（ｆ）は、第２の実施形態における領域Ｖ２の設定方法を例示する図である。 （ａ）〜（ｅ）は、第３の実施形態における領域Ｖ２の設定方法を例示する図である。 （ａ）〜（ｅ）は、第４の実施形態における領域Ｖ３の設定方法を例示する図である。 （ａ）〜（ｄ）は、第５の実施形態における領域Ｖ３の設定方法を例示する図である。 （ａ）〜（ｆ）は、第６の実施形態におけるカットプロセスのための配線形成方法を例示する工程平面図である。 （ａ）は、第７の実施形態において用いる初期構造体を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図である。 （ａ）〜（ｄ）は、第７の実施形態に係るカットプロセスのための配線形成方法を例示する工程断面図である。 （ａ）〜（ｄ）は、第７の実施形態に係るカットプロセスのための配線形成方法を例示する工程断面図である。 （ａ）〜（ｄ）は、第７の実施形態に係るカットプロセスのための配線形成方法を例示する工程断面図である。 （ａ）〜（ｄ）は、第７の実施形態に係るカットプロセスのための配線形成方法を例示する工程断面図である。 （ａ）は、第８の実施形態において用いる初期構造体を例示する平面図であり、（ｂ）は（ａ）に示すＢ−Ｂ’線による断面図である。 （ａ）〜（ｄ）は、第８の実施形態に係るカットプロセスのための配線形成方法を例示する工程断面図である。 （ａ）〜（ｄ）は、第８の実施形態に係るカットプロセスのための配線形成方法を例示する工程断面図である。 （ａ）〜（ｄ）は、第８の実施形態に係るカットプロセスのための配線形成方法を例示する工程断面図である。 （ａ）〜（ｃ）は、第８の実施形態に係るカットプロセスのための配線形成方法を例示する工程断面図である。 （ａ）〜（ｆ）は、第９の実施形態における領域Ｖ２の設定方法を例示する図である。 （ａ）は、第１０の実施形態において用いる初期構造体を例示する平面図であり、（ｂ）は（ａ）に示すＣ−Ｃ’線による断面図である。 （ａ）〜（ｄ）は、第１０の実施形態に係る結線プロセスのための配線形成方法を例示する工程断面図である。 （ａ）〜（ｄ）は、第１０の実施形態に係る結線プロセスのための配線形成方法を例示する工程断面図である。 （ａ）〜（ｄ）は、第１０の実施形態に係る結線プロセスのための配線形成方法を例示する工程断面図である。 （ａ）〜（ｄ）は、第１０の実施形態に係る結線プロセスのための配線形成方法を例示する工程断面図である。 （ａ）は、第１１の実施形態において用いる初期構造体を例示する平面図であり、（ｂ）は（ａ）に示すＤ−Ｄ’線による断面図である。 （ａ）〜（ｄ）は、第１１の実施形態に係る結線プロセスのための配線形成方法を例示する工程断面図である。 （ａ）〜（ｄ）は、第１１の実施形態に係る結線プロセスのための配線形成方法を例示する工程断面図である。 （ａ）〜（ｄ）は、第１１の実施形態に係る結線プロセスのための配線形成方法を例示する工程断面図である。 （ａ）〜（ｃ）は、第１１の実施形態に係る結線プロセスのための配線形成方法を例示する工程断面図である。 （ａ）〜（ｅ）は、第１２の実施形態に係る集積回路装置の製造方法を例示する図である。 （ａ）〜（ｅ）は、第１２の実施形態に係る集積回路装置の製造方法を例示する図である。 （ａ）〜（ｄ）は、第１２の実施形態に係る集積回路装置の製造方法を例示する図である。 （ａ）〜（ｃ）は、第１３の実施形態におけるカットプロセスを例示する図である。 （ａ）及び（ｂ）は、第１３の実施形態におけるカットプロセスを例示する図である。 （ａ）〜（ｃ）は、第１３の実施形態における結線プロセスを例示する図である。 （ａ）〜（ｃ）は、第１３の実施形態における結線プロセスを例示する図である。 第１４の実施形態に係る集積回路装置の製造方法を例示する図である。 第１４の実施形態に係る集積回路装置の製造方法を例示する図である。 第１４の実施形態に係る集積回路装置の製造方法を例示する図である。 第１４の実施形態に係る集積回路装置の製造方法を例示する図である。 第１４の実施形態に係る集積回路装置の製造方法を例示する図である。 第１４の実施形態に係る集積回路装置の製造方法を例示する図である。 第１４の実施形態に係る集積回路装置の製造方法を例示する図である。 第１４の実施形態に係る集積回路装置の製造方法を例示する図である。 第１４の実施形態に係る集積回路装置の製造方法を例示する図である。 第１４の実施形態に係る集積回路装置の製造方法を例示する図である。 第１４の実施形態に係る集積回路装置の製造方法を例示する図である。 第１５の実施形態に係る集積回路装置の製造方法を例示する図である。 第１５の実施形態に係る集積回路装置の製造方法を例示する図である。 第１５の実施形態に係る集積回路装置の製造方法を例示する図である。 第１５の実施形態に係る集積回路装置の製造方法を例示する図である。 第１５の実施形態に係る集積回路装置の製造方法を例示する図である。 第１５の実施形態に係る集積回路装置の製造方法を例示する図である。 第１５の実施形態に係る集積回路装置の製造方法を例示する図である。

以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、第１の実施形態について説明する。
初めに、本実施形態に係る集積回路装置の製造方法の全体のフローについて説明する。
図１（ａ）〜（ｅ）は、本実施形態に係る集積回路装置の製造方法を例示する工程平面図である。
なお、図１（ａ）〜（ｅ）は、全体の流れを示す概略的な図であり、実際の工程とは厳密には対応していない。各工程の詳細な内容については後述する。また、図を見やすくするために、配線２１はハッチングを付して示しているが、これは断面を表すハッチングではない。後述する他の平面図についても同様である。

先ず、図１（ａ）に示すように、製造したい集積回路装置４０の回路パタンを設定する。この回路パタンは、隣り合う２本の配線２１が導電部材３９を介してクランク状に結線され、他の配線２１からは絶縁された回路パタンとする。

一方、図１（ｂ）に示すように、基板上に初期回路が形成された初期構造体２０を用意する。初期回路は、同じ方向に延びる複数本の配線２１が周期的に配列されたものである。以下、本明細書においては、配線２１が延びる方向を「Ｘ方向」とし、配線２１の配列方向を「Ｙ方向」とする。配線２１の幅は例えば１０ｎｍ程度である。また、初期回路は、例えば、ＤＳＡプロセスによって形成してもよく、側壁プロセスによって形成してもよく、ＥＵＶ（extreme ultraviolet：極端紫外線）を用いたリソグラフィによって形成してもよく、電子線を用いたリソグラフィによって形成してもよい。本実施形態においては、初期構造体２０からスタートして、集積回路装置４０を製造する。

先ず、図１（ｃ）に示すように、初期回路の配線２１におけるカットしたい部分を覆うように、領域Ｒ２を設定する。
次に、図１（ｄ）に示すように、ＤＳＡ技術を用いて、配線２１における領域Ｒ２内に配置された部分を除去する。これにより、配線２１が分断される。
次に、図１（ｅ）に示すように、配線２１同士を結線したい部分に、ＤＳＡ技術を用いて導電部材３９を形成する。これにより、図１（ａ）に示す回路パタンと同じパタンの集積回路を作製することができる。

次に、上述の集積回路装置の製造方法における各工程を詳細に説明する。
上述の如く、本実施形態に係る集積回路装置の製造プロセスは、配線をカットするカットプロセス（図１（ｃ）及び（ｄ）参照）と、配線同士を結線する結線プロセス（図１（ｅ）参照）とに大別される。カットプロセスと結線プロセスの順序は任意である。また、複数回のカットプロセスと複数回の結線プロセスとを、任意の順番で実施してもよい。

また、カットプロセス及び結線プロセスは、それぞれ、ＤＳＡ技術を用いてカットプロセスを実行するためのマスクデータを作成するマスクデータ作成手順と、このマスクデータに基づいて作製されたマスクを用いて、ＤＳＡ技術により実際の配線を形成する配線形成手順と、に大別される。マスクデータ作成手順は、コンピュータによって行われる仮想的な処理である。一方、配線形成手順は、実際のデバイスに対して施される実体的な処理である。なお、本明細書において、「配線の形成」には、配線全体を一括して生成する場合の他に、既に存在する配線に対して、その一部を除去又は追加する等の加工を施す場合も含まれる。

従って、本実施形態に係る集積回路装置の製造方法は、下記＜１＞〜＜４＞の要素手順に分けることができ、これらの要素手順を組み合わせることによって実行することができる。
＜１＞カットプロセスのためのマスクデータ作成手順
＜２＞カットプロセスのための配線形成手順
＜３＞結線プロセスのためのマスクデータ作成手順
＜４＞結線プロセスのための配線形成手順
以下、上記＜１＞〜＜４＞の各手順について説明する。

＜１＞カットプロセスのためのマスクデータ作成手順
図２（ａ）〜（ｆ）は、本実施形態におけるカットプロセスのためのマスクデータの作成方法を例示する図である。

図２（ａ）に示すように、最終的に作製したい回路パタン１を設定する。回路パタン１は、例えば、Ｘ方向に延びる複数本の配線パタン１１が相互に平行に且つ周期的に配列されており、そのうち２本の隣り合う配線パタン１１が結線部１２を介して結線されており、他の配線パタン１１からは離隔しているようなパタンとする。なお、回路パタン１のデザインは、これには限定されない。

一方、図２（ｂ）に示すように、初期パタン２を設定する。初期パタン２は、Ｘ方向に延び周期的に配列された複数本の配線パタン１１からなる。初期パタン２における配線パタン１１の幅及び配列周期は、回路パタン１における配線パタン１１の幅及び配列周期と同じである。

そして、図２（ｃ）に示すように、初期パタン２に存在し、回路パタン１に存在しない領域Ｖ１を抽出する。領域Ｖ１は、配線パタン１１に相当する実際の配線２１において、除去される予定の部分に相当する。領域Ｖ１は、例えば、ブーリアン処理において、｛（初期パタン２）ＮＯＴ（回路パタン１）｝の演算を行うことにより、得ることができる。

次に、図２（ｄ）に示すように、領域Ｖ１を初期パタン２に重ねる。
次に、図２（ｅ）に示すように、各領域Ｖ１をＹ方向両側に延伸させて、領域Ｖ２を設定する。領域Ｖ２は、Ｙ方向において領域Ｖ１を跨ぎ、且つ、隣の配線パタン１１には達しないように設定する。

次に、図２（ｆ）に示すように、１つ以上の領域Ｖ２を含むように、領域Ｖ３を設定する。領域Ｖ３は、その内部に誘導自己組織化材料（ＤＳＡ材料）を配置して相分離させたときに、全ての領域Ｖ２に同じ相のブロックが配置されるように設定する。従って、領域Ｖ３の形状及びサイズは、領域Ｖ３に含まれる領域Ｖ２の数及び配列間隔、各領域Ｖ２のサイズ及び形状、ＤＳＡ材料の種類、相分離の条件等に依存する。図２（ｆ）に示す例では、領域Ｖ３は２つの領域Ｖ２を含み、その外縁が領域Ｖ２の外縁の外側に位置するように設定する。これにより、領域Ｖ３が設定されたマスクデータＤ１が作成される。なお、マスクデータＤ１には、配線パタン１１、領域Ｖ１、領域Ｖ２は含まれない。

＜２＞カットプロセスのための配線形成手順
図３（ａ）〜（ｅ）は、本実施形態におけるカットプロセスのための配線形成方法を例示する工程平面図である。

先ず、図３（ａ）に示すように、基板（図示せず）上に複数本の配線２１が設けられ、配線２１間には配線間絶縁膜２２が設けられ、配線２１及び配線間絶縁膜２２の上方にガイドマスク膜２３が設けられた初期構造体２０を用意する。配線２１のパタンは、初期パタン２（図２（ｂ）参照）に相当する。

そして、図３（ｂ）に示すように、図２（ｆ）に示すマスクデータＤ１に基づいて作製されたマスク（図示せず）を用いてリソグラフィを行い、ガイドマスク２３を加工する。これにより、ガイドマスク２３における領域Ｖ３に相当する領域Ｒ３に開口部２４が形成される。そして、ＤＳＡ材料２５を塗布し、開口部２４内に充填する。ＤＳＡ材料２５には、例えば、ジブロックポリマー又はブレンドポリマー等を用いることができる。

次に、図３（ｃ）に示すように、例えば熱処理を施すことにより、ＤＳＡ材料２５を相分離させて固化させる。これにより、ＤＳＡ材料２５が第１相からなるブロックＡと第２相からなるブロックＢとに分離し、開口部２４内において規則的に配置される。このとき、ブロックＢは領域Ｖ２に相当する領域Ｒ２に配置される。

次に、図３（ｄ）に示すように、ブロックＡを残留させたまま、ブロックＢを除去する。これにより、ガイドマスク膜２３及びブロックＡからなり、領域Ｒ２が開口されたマスクパタン２６が形成される。

次に、図３（ｅ）に示すように、マスクパタン２６をマスクとしてエッチングを施す。これにより、配線２１における領域Ｒ２に配置された部分が除去されて、配線２１がカットされる。その後、マスクパタン２６を除去する。これにより、領域Ｒ２において配線２１がカットされた中間構造体３０が作製される。

＜３＞結線プロセスのためのマスクデータ作成手順
図４（ａ）〜（ｇ）は、本実施形態における結線プロセスのためのマスクデータの作成方法を例示する図である。

先ず、図４（ａ）に示す作成しようとする回路パタン１に存在し、図４（ｂ）に示す初期パタン２に存在しない領域Ｖ４（図４（ｃ）参照）を抽出する。
図４（ｃ）に示すように、領域Ｖ４は、配線パタン１１に相当する実際の配線２１（図１（ａ）参照）の相互間において、結線される予定の部分に相当する。領域Ｖ４は、例えば、ブーリアン処理において、｛（回路パタン１）ＮＯＴ（初期パタン２）｝の演算を行うことにより、得ることができる。そして、領域Ｖ４を回路パタン１に重ねる。

次に、図４（ｄ）に示すように，配線パタン１１のうち、領域Ｖ４に接する領域Ｖ５を抽出する。領域Ｖ５は、Ｘ方向における長さが領域Ｖ４と等しく、Ｙ方向における長さが配線パタン１１の幅に等しい領域とする。このとき、１つの領域Ｖ４に対して、Ｙ方向両側に位置する２つの領域Ｖ５が抽出される。
次に、図４（ｅ）に示すように、領域Ｖ４を、この領域Ｖ４に接する全ての領域Ｖ５を含むように延伸させた領域Ｖ６を設定する。すなわち、領域Ｖ４を、Ｙ方向両側にそれぞれ配線パタン１１の幅だけ延伸させて、領域Ｖ６とする。

次に、図４（ｆ）に示すように、１つ以上の領域Ｖ６を含む領域Ｖ７を設定する。領域Ｖ７は、その内部にＤＳＡ材料を配置して相分離させたときに、全ての領域Ｖ６に同じ相のブロックが配置されるように設定する。従って、領域Ｖ７の形状及びサイズは、領域Ｖ７に含まれる領域Ｖ６の個数及び配列間隔、領域Ｖ６のサイズ及び形状、ＤＳＡ材料の種類、相分離の条件等に依存する。図４（ｆ）に示す例では、領域Ｖ７は１つの領域Ｖ６を含み、その外縁が領域Ｖ６の外縁の外側に位置するように設定する。これにより、領域Ｖ７が設定されたマスクデータＤ２が作成される。なお、マスクデータＤ２には、配線パタン１１、領域Ｖ４〜Ｖ６は含まれない。

＜４＞結線プロセスのための配線形成手順
図５（ａ）〜（ｄ）は、本実施形態における結線プロセスのための配線形成方法を例示する工程平面図である。

先ず、図５（ａ）に示すように、図３（ｅ）に示す中間構造体３０上にガイドマスク膜３３を形成する。そして、図４（ｇ）に示すマスクデータＤ２に基づいて作製されたマスク（図示せず）を用いてリソグラフィを行い、ガイドマスク膜３３を加工する。これにより、ガイドマスク膜３３における領域Ｖ７（図４（ｆ）参照）に相当する領域Ｒ７に開口部３４が形成される。
次に、図５（ｂ）に示すように、ＤＳＡ材料３５を塗布し、開口部３４内に充填する。

次に、図５（ｃ）に示すように、例えば熱処理を施すことにより、ＤＳＡ材料３５を相分離させて固化する。これにより、第１相からなるブロックＡと第２相からなるブロックＢとが形成され、開口部３４内において規則的に配置される。このとき、ブロックＢは領域Ｖ６に相当する領域Ｒ６に配置される。

次に、図５（ｄ）に示すように、ブロックＡを残留させたまま、ブロックＢを除去する。これにより、ガイドマスク膜３３及びブロックＡからなり、領域Ｒ６が開口されたマスクパタン３８が形成される。

次に、図５（ｅ）に示すように、マスクパタン３８をマスクとして導電材料を堆積させる。これにより、領域Ｒ６に導電部材３９が形成されて、配線２１同士が結線される。次に、マスクパタン３８を除去する。これにより、配線２１が領域Ｒ２においてカットされ、領域Ｒ４において結線された集積回路装置４０が製造される。集積回路装置４０の回路パタンは、回路パタン１に相当する。

次に、本実施形態の効果について説明する。
本実施形態によれば、ＤＳＡ技術を用いて微細な配線をカット及び結線することができる。そして、配線のカット及び結線を繰り返すことにより、任意の回路パタンの集積回路を作製することができる。この結果、集積度が高い集積回路装置を製造することができる。

次に、第２の実施形態について説明する。
本実施形態は、上述の＜１＞カットプロセスのためのマスクデータ作成手順において、領域Ｖ１（図２（ｃ）参照）を延伸させて領域Ｖ２（図２（ｄ）参照）を設定する工程の変形例である。本実施形態においては、加工の際の合わせズレ及び加工変換差を考慮して、領域Ｖ２のサイズを設定する。
図６（ａ）〜（ｆ）は、本実施形態における領域Ｖ２の設定方法を例示する図である。

図６（ａ）に示すように、Ｙ方向における領域Ｖ１の長さは、配線パタン１１の幅ｗに等しい。
しかし、図６（ｂ）に示すように、この領域Ｖ１をそのまま、実際の配線２１を除去する領域として設定すると、加工の際の合わせズレや加工変換差量が発生した場合に、配線２１をカットすべき領域において配線２１の一部が残留し、うまくカットできない可能性がある。
そこで、図６（ｃ）に示すように、Ｙ方向における領域Ｖ２の長さは、少なくとも、元の領域Ｖ１の長さに、想定される合わせズレの最大値ｕを加算した値以上とすることが好ましい。

また、図６（ｄ）に示すように、Ｙ方向における領域Ｖ２の長さは、隣の配線パタン１１に接触しないような長さとする必要がある。図６（ｃ）に示すＹ方向の長さが（ｗ＋ｕ）の領域を隣の配線パタン１１と接触しない限度で更に延伸できる長さをｖとする。
更に、図６（ｅ）及び（ｆ）に示すように、回路パタン１を初期構造体２０に転写するときのＸ方向における加工変換差量をＺｘとし、Ｙ方向における加工変換差量をＺｙとすると、Ｙ方向における領域Ｖ２の長さは、元の領域Ｖ１の長さに、加工変換差量Ｚｙの２倍の値を加えることが好ましい。なお、加工変換差量Ｚｘ及びＺｙは、正の値及び負の値のいずれもとり得る。

以上をまとめると、領域Ｖ１をＹ方向に延伸させて領域Ｖ２を設定するときの延伸量、すなわち、Ｙ方向における領域Ｖ２の長さと領域Ｖ１の長さとの差は、（ｕ＋２Ｚｙ）以上とすることが好ましく、（ｕ＋２Ｚｙ＋ｖ）以下とすることが好ましい。また、Ｘ方向における延伸量は、（２Ｚｘ）とすることが好ましい。このように、本実施形態によれば、Ｙ方向における領域Ｖ２の長さを、Ｙ方向における領域Ｖ１の長さ、ガイドマスク膜の加工変換差量、及び想定される合わせズレに基づいて決定することにより、配線２１を確実にカットできると共に、隣接する配線２１に影響を与えることを回避できる。本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。

次に、第３の実施形態について説明する。
本実施形態は、上述の＜１＞カットプロセスのためのマスクデータ作成手順において、領域Ｖ１（図２（ｃ）参照）に基づいて領域Ｖ２（図２（ｄ）参照）を設定する工程の変形例である。本実施形態においては、複数の領域Ｖ１をつなげることで、領域Ｖ２を設定する。
図７（ａ）〜（ｅ）は、本実施形態における領域Ｖ２の設定方法を例示する図である。

図７（ａ）に示すパタンは、図２（ｄ）に示すパタンと同様である。すなわち、初期パタン２に領域Ｖ１を重ねている。
この状態から、図７（ｂ）及び（ｃ）に示すように、複数、例えば２つの領域Ｖ１をつなぐ（マージする）ように領域Ｖ２を設定する。
なお、このとき、図７（ｄ）に示すように、合わせズレ及び加工変換差量を考慮して、領域Ｖ２のサイズを設定してもよい。

そして、領域Ｖ２に基づいて領域Ｖ３（図２（ｆ）参照）を設定してマスクデータＤ１（図２（ｆ）参照）を作成する。次に、上述の＜２＞のカットプロセスのための配線形成手順（図３（ａ）〜（ｅ）参照）を実施することにより、図７（ｅ）に示すように、配線２１をカットすることができる。

本実施形態によっても、ＤＳＡ技術を用いて配線をカットすることができる。本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。

次に、第４の実施形態について説明する。
本実施形態は、上述の＜１＞カットプロセスのためのマスクデータ作成手順において、領域Ｖ２（図２（ｅ）参照）に基づいて領域Ｖ３（図２（ｆ）参照）を設定する工程の変形例である。本実施形態においては、領域Ｖ３のデータを収納したデータベースを検索することによって、最適な領域Ｖ３を設定する。
図８（ａ）〜（ｅ）は、本実施形態における領域Ｖ３の設定方法を例示する図である。

図８（ａ）に示すように、領域Ｖ２を設定する。この段階は、図２（ｅ）に示す段階と同様である。
次に、図８（ｂ）に示すように、図８（ａ）に示すデータから領域Ｖ２を抽出する。

一方、図８（ｃ）に示すように、データベースＤＢを用意する。先ず、サイズと形状が相互に異なる複数のガイドパタンデータを格納したライブラリを用意する。ガイドパタンは、実空間上ではガイドマスク膜２３の領域Ｒ３に形成された開口部２４に対応し、マスクデータ上では領域Ｖ３に相当する。次に、ライブラリに格納された各ガイドパタンデータにおいて、このガイドパタン内にＤＳＡ材料を配置して相分離させた後のブロックＡ及びＢの形状を、ブロックパタンデータとして取得する。次に、このブロックパタンデータを、ガイドパタンデータを紐づけしてライブラリに格納する。そして、このライブラリに格納されているブロックパタンデータから、領域Ｖ２と同一の形状又は領域Ｖ２を含む形状のブロックパタンデータを見つけ、これに紐づけされているガイドパタンデータを抽出する。

これにより、図８（ｄ）に示すように、データベースＤＢに領域Ｖ２の変数を入力することにより、最適な領域Ｖ３が選択される。そして、図８（ｅ）に示すように、この領域Ｖ３を初期パタン２に重ね、マスクデータＤ１を作成する。

本実施形態によれば、領域Ｖ３を迅速に設定することができる。本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。

次に、第５の実施形態について説明する。
本実施形態は、上述の＜１＞カットプロセスのためのマスクデータ作成手順において、領域Ｖ２（図２（ｅ）参照）に基づいて領域Ｖ３（図２（ｆ）参照）を設定する工程の変形例である。本実施形態においては、領域Ｖ３を設定する工程を複数回実施する。
図９（ａ）〜（ｄ）は、本実施形態における領域Ｖ３の設定方法を例示する図である。

本実施形態においては、領域Ｖ３を設定する際に、下記（１）、（２）の２つの制約条件を設ける。
（１）領域Ｖ３同士を近接して配置しない。
（２）１つのマスクに反映させる領域Ｖ３は、全て同じ形状で同じサイズとする。

上記（１）の制約条件を設ける理由は、領域Ｖ３同士が近接していると、解像が困難になり、所望の形状に転写されにくいためである。上記（２）の制約条件を設ける理由は、塗布されるＤＳＡ材料は１種類であり、ＤＳＡ材料は、ある特定のガイドに対して最適化されたものであるから、１つのマスクに反映される領域Ｖ３の形状及びサイズが複数の種類になると、ガイドマスク膜２３に形成される複数の開口部２４（図３（ｂ）参照）の形状及びサイズも複数の種類となり、一部の種類の開口部２４内において欠陥が生じてしまうからである。このため、上記（１）、（２）の制約条件を満たさない場合は、マスクを分けることが好ましい。

以下、具体的な適用例について説明する。
図９（ａ）に示すような回路パタン１を作成するために、図９（ｂ）に示すような複数の領域Ｖ２を設定する。このとき、上述の制約条件（１）及び（２）を遵守するために、複数の領域Ｖ２を２つのグループに分ける。そして、図９（ｃ）に示すように、第１のグループの領域Ｖ２について領域Ｖ３を設定し、マスクデータＤ１１を作成する。一方、図９（ｄ）に示すように、第２のグループの領域Ｖ２について領域Ｖ３を設定し、マスクデータＤ１２を作成する。

本実施形態によれば、配線２１を任意の位置でカットするためのマスクデータを作成することができる。なお、必要に応じて、領域Ｖ３は３つ以上のグループに分けてもよい。この場合は、３つ以上のマスクデータを作成する。本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。

次に、第６の実施形態について説明する。
本実施形態は、前述の第５の実施形態のように、＜１＞カットプロセスのためのマスクデータ作成手順にて領域Ｖ３を複数回に分けて設定した場合において、＜２＞カットプロセスのための配線形成手順を実施する例である。本実施形態においては、ＤＳＡ処理を複数回実施する。

図１０（ａ）〜（ｆ）は、本実施形態におけるカットプロセスのための配線形成方法を例示する工程平面図である。
本実施形態においては、前述の第５の実施形態において説明した方法により、２つのマスクデータＤ１１及びＤ１２が作成されている。

先ず、図１０（ａ）に示すように、マスクデータＤ１１に基づいて作製したマスク（図示せず）を用いてリソグラフィを行い、初期構造体２０のガイドマスク膜２３に開口部２４ａを形成する。
次に、図１０（ｂ）に示すように、開口部２４ａ内にＤＳＡ材料２５を配置し、ブロックＡとブロックＢとに相分離させる。
次に、図１０（ｃ）示すように、前述の第１の実施形態と同様な方法により、ブロックＢを除去し、ガイドマスク膜２３及びブロックＡをマスクとして、配線２１を選択的に除去する。

次に、図１０（ｄ）に示すように、マスクデータＤ１２に基づいて作製したマスク（図示せず）を用いてリソグラフィを行い、初期構造体２０のガイドマスク膜２３に開口部２４ｂを形成する。
次に、図１０（ｅ）に示すように、開口部２４ｂ内にＤＳＡ材料２５を配置し、ブロックＡとブロックＢとに相分離させる。
次に、図１０（ｆ）示すように、前述の第１の実施形態と同様な方法により、ブロックＢを除去し、ガイドマスク膜２３及びブロックＡをマスクとして、配線２１を選択的に除去する。これにより、中間構造体３０が作製される。

本実施形態によれば、配線２１を任意の位置でカットすることができる。なお、３つ以上のマスクデータが作成されている場合は、ＤＳＡ処理を３回以上行う。本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。

次に、第７の実施形態について説明する。
本実施形態は、＜２＞カットプロセスのための配線形成手順を、ダマシン法によって実現する例である。また、本実施形態においては、ＤＳＡ材料を相分離させる前に、下地に一方の相に対して親和性が高い材料を配置しておく。

図１１（ａ）は、本実施形態において用いる初期構造体を例示する平面図であり、（ｂ）は（ａ）に示すＡ−Ａ’線による断面図であり、
図１２（ａ）〜（ｄ）、図１３（ａ）〜（ｄ）、図１４（ａ）〜（ｄ）、図１５（ａ）〜（ｄ）は、本実施形態に係るカットプロセスのための配線形成方法を例示する工程断面図である。
なお、図１２（ａ）〜（ｄ）、図１３（ａ）〜（ｄ）、図１４（ａ）〜（ｄ）、図１５（ａ）〜（ｄ）に示す断面は、図１１（ａ）に示すＡ−Ａ’線による断面に相当する。

図１１（ａ）及び（ｂ）に示すように、シリコン基板４１上にシリコン酸化膜４２が形成され、その上にアモルファスシリコン（ａＳｉ）膜４３が形成された初期構造体を作製する。ａＳｉ膜４３における配線２１（図１（ａ）参照）が形成される予定の領域には、溝４４を形成する。

そして、図１２（ａ）に示すように、溝４４内にＤＳＡ材料４５ａを埋め込んで固化させる。ＤＳＡ材料４５ａは、ＤＳＡ材料４５が相分離したときに形成される一方の相の材料である。換言すれば、ＤＳＡ材料４５はＤＳＡ材料４５ａとＤＳＡ材料４５ｂとに相分離する。

次に、図１２（ｂ）に示すように、ａＳｉ膜４３及びＤＳＡ材料４５ａの上方にハードマスク膜４６を形成する。
次に、図１２（ｃ）に示すように、ハードマスク膜４６上にレジスト膜４７を形成する。
次に、図１２（ｄ）に示すように、レジスト膜４７を露光及び現像し、レジスト膜４７における領域Ｒ３に位置する部分を除去する。

次に、図１３（ａ）に示すように、レジスト膜４７をマスクとしてエッチングを施し、ハードマスク膜４６を選択的に除去する。これにより、ハードマスク膜４６における領域Ｒ３に配置された部分に、開口部４６ａが形成される。開口部４６ａの底面には、ａＳｉ膜４３及びＤＳＡ材料４５ａが露出する。

次に、図１３（ｂ）に示すように、レジスト膜４７を除去する。
次に、図１３（ｃ）に示すように、開口部４６ａ内にＤＳＡ材料４５を充填する。ＤＳＺ材料４５は、上述のＤＳＡ材料４５ａ及び４５ｂを含んでいる。

次に、図１３（ｄ）に示すように、ＤＳＡ材料４５をＤＳＡ材料４５ａとＤＳＡ材料４５ｂとに相分離させて固化させる。これにより、開口部４６ａ内において、ＤＳＡ材料４５ａとＤＳＡ材料４５ｂとが規則的に配列する。このとき、ＤＳＡ材料４５から相分離したＤＳＡ材料４５ａは、溝４４内に埋め込まれたＤＳＡ材料４５ａに対する親和性が高いため、溝４４内のＤＳＡ材料４５ａに接する位置に配置される。ＤＳＡ材料４５から相分離したＤＳＡ材料４５ａは、少なくとも、溝４４内のＤＳＡ材料４５ａの直上域には配置される必要がある。

次に、図１４（ａ）に示すように、開口部４６ａ内に配置されたＤＳＡ材料４５ａを除去する。これにより、開口部４６ｂが形成される。
続いて、図１４（ｂ）に示すように、溝４４内に配置されたＤＳＡ材料４５ａのうち、開口部４６ｂの直下域に配置された部分を除去し、開口部４３ａを形成する。
次に、図１４（ｃ）に示すように、開口部４３ａ内にアモルファスシリコンを埋め戻す。このアモルファスシリコンは、ａＳｉ膜４３の一部となる。これにより、溝４４における配線２１がカットされる予定の領域Ｒ２においては、ａＳｉ膜４３が再形成され、溝４４が消失する。
次に、図１４（ｄ）に示すように、ハードマスク膜４６及びＤＳＡ材料４５ｂを除去する。

次に、図１５（ａ）に示すように、溝４４内に埋め込まれたＤＳＡ材料４５ａ（図１４（ｄ）参照）を除去する。
次に、図１５（ｂ）に示すように、ａＳｉ膜４３をマスクとしてエッチングを施し、シリコン酸化膜４２における溝４４の直下域に相当する部分を除去する。これにより、シリコン酸化膜４２に溝４２ａが形成される。
次に、図１５（ｃ）に示すように、ａＳｉ膜４３を除去する。
次に、図１５（ｄ）に示すように、溝４２ａ内に導電材料を埋め込み、上面をＣＭＰ（Chemical Mechanical Polishing：化学的機械研磨）等により平坦化する。これにより、溝４２ａ内に配線２１が形成される。この結果、図３（ｅ）に示すように、配線２１が領域Ｒ２においてカットされた中間構造体３０が作製される。

本実施形態によれば、図１２（ａ）に示す工程において、溝４４内にＤＳＡ材料４５ａを埋め込んでいるため、図１３（ｄ）に示す工程において、開口部４６内でＤＳＡ材料４５を相分離させたときに、ＤＳＡ材料４５ａ同士の親和性を利用して、相分離したＤＳＡ材料４５ａを溝４４の直上域に容易に配置することができる。これにより、図１４（ｃ）に示す工程において、ａＳｉ膜４３の開口部４３ａ内を確実に埋め戻し、図１５（ｄ）に示す工程において、領域Ｒ２において確実に分断された配線２１を形成することができる。本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。

次に、第８の実施形態について説明する。
本実施形態は、＜２＞カットプロセスのための配線形成手順を、ＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）法によって実現する例である。また、本実施形態においても、前述の第７の実施形態と同様に、ＤＳＡ材料を相分離させる前に、下地に一方の相に対して親和性が高い材料を配置しておく。

図１６（ａ）は、本実施形態において用いる初期構造体を例示する平面図であり、（ｂ）は（ａ）に示すＢ−Ｂ’線による断面図であり、
図１７（ａ）〜（ｄ）、図１８（ａ）〜（ｄ）、図１９（ａ）〜（ｄ）、図２０（ａ）〜（ｃ）は、本実施形態に係るカットプロセスのための配線形成方法を例示する工程断面図である。
なお、図１７（ａ）〜（ｄ）、図１８（ａ）〜（ｄ）、図１９（ａ）〜（ｄ）、図２０（ａ）〜（ｃ）に示す断面は、図１６（ａ）に示すＢ−Ｂ’線による断面に相当する。

図１６（ａ）及び（ｂ）に示すように、シリコン基板４１上に配線材料膜４８が形成され、その上にアモルファスシリコン（ａＳｉ）膜４３が形成された初期構造体を作製する。但し、前述の第７の実施形態とは異なり、ａＳｉ膜４３は配線２１（図１（ａ）参照）が形成される予定の領域に形成する。ａＳｉ膜４３間の領域は溝４４となる。すなわち、本実施形態で用いる初期構造体は、前述の第７の実施形態で用いた初期構造体（図１１（ａ）及び（ｂ）参照）と比較して、凹凸が逆になっている。

そして、図１７（ａ）に示すように、溝４４内にＤＳＡ材料４５ｂを埋め込んで固化させる。
次に、図１７（ｂ）に示すように、ａＳｉ膜４３及びＤＳＡ材料４５ｂの上方にハードマスク膜４６を形成する。
次に、図１７（ｃ）に示すように、ハードマスク膜４６上にレジスト膜４７を形成する。
次に、図１７（ｄ）に示すように、レジスト膜４７を露光及び現像し、レジスト膜４７における領域Ｒ３に位置する部分を除去する。

次に、図１８（ａ）に示すように、レジスト膜４７をマスクとしてエッチングを施し、ハードマスク膜４６を選択的に除去する。これにより、ハードマスク膜４６における領域Ｒ３に配置された部分に、開口部４６ａが形成される。開口部４６ａの底面には、ａＳｉ膜４３及びＤＳＡ材料４５ｂが露出する。
次に、図１８（ｂ）に示すように、レジスト膜４７を除去する。

次に、図１８（ｃ）に示すように、開口部４６ａ内にＤＳＡ材料４５を充填する。
次に、図１８（ｄ）に示すように、ＤＳＡ材料４５をＤＳＡ材料４５ａとＤＳＡ材料４５ｂとに相分離させて固化させる。これにより、開口部４６ａ内において、ＤＳＡ材料４５ａとＤＳＡ材料４５ｂとが規則的に配列する。このとき、ＤＳＡ材料４５から相分離したＤＳＡ材料４５ｂは、溝４４内に埋め込まれたＤＳＡ材料４５ｂに対する親和性が高いため、溝４４内のＤＳＡ材料４５ｂに接する位置に配置される。

次に、図１９（ａ）に示すように、開口部４６ａ内に配置されたＤＳＡ材料４５ａを除去する。これにより、開口部４６ｂが形成される。
次に、図１９（ｂ）に示すように、ハードマスク膜４６及びＤＳＡ材料４５ｂをマスクとしてエッチングを施し、ａＳｉ膜４３及びＤＳＡ材料４５ｂのうち、開口部４６ｂの直下域に配置された部分を除去し、開口部４３ａを形成する。これにより、配線２１がカットされる予定の領域においてａＳｉ膜４３が消失し、配線２１が形成される予定の領域のみにａＳｉ膜４３が残留する。また、このエッチングの過程で、マスクとして用いたＤＳＡ材料４５ｂも除去される。
次に、図１９（ｃ）に示すように、ハードマスク膜４６を除去する。
次に、図１９（ｄ）に示すように、ＤＳＡ材料４５ｂを除去する。

次に、図２０（ａ）に示すように、ａＳｉ膜４３をマスクとして配線材料膜４２をエッチングする。これにより、ａＳｉ膜４３の直下域のみに配線材料膜４２が残留し、配線２１となる。
次に、図２０（ｂ）に示すように、ａＳｉ膜４３を除去する。この結果、図３（ｅ）に示すように、配線２１が領域Ｒ２においてカットされた中間構造体３０が作製される。

なお、図２０（ｃ）に示すように、図１８（ｄ）に示すＤＳＡ材料４５を相分離させる工程において、ＤＳＡ材料４５から相分離したＤＳＡ材料４５ａは、少なくとも、溝４４内のａＳｉ膜４３の直上域には配置される必要がある。

本実施形態によれば、図１７（ａ）に示す工程において、溝４４内にＤＳＡ材料４５ｂを埋め込んでいるため、図１８（ｄ）に示す工程において、開口部４６内でＤＳＡ材料４５を相分離させたときに、ＤＳＡ材料４５ｂ同士の親和性を利用して、相分離したＤＳＡ材料４５ｂを溝４４の直上域に容易に配置することができる。これにより、図１９（ｂ）に示す工程において、開口部４６ｂの直下域に配置されたＳｉ膜４３を確実に除去し、図２０（ｂ）に示す工程において、領域Ｒ２において確実に分断された配線２１を形成することができる。本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。

次に、第９の実施形態について説明する。
本実施形態は、上述の＜３＞結線プロセスのためのマスクデータ作成手順において、領域Ｖ４（図４（ｄ）参照）をＹ方向両側の領域Ｖ５（図４（ｄ）参照）を包含するように延伸させて領域Ｖ６（図４（ｅ）参照）を設定する工程の変形例である。本実施形態においては、加工の際の合わせズレ及び加工変換差を考慮して、領域Ｖ６のサイズを設定する。
図２１（ａ）〜（ｆ）は、本実施形態における領域Ｖ２の設定方法を例示する図である。

本実施形態においても、前述の第２の実施形態と同様な考え方により、領域Ｖ４をＹ方向に延伸させて領域Ｖ６を設定するときの延伸量を求めることができる。この結果、領域Ｖ４の片側当たりの延伸量は、（ｕ＋２Ｚｙ）以上とすることが好ましく、（ｕ＋２Ｚｙ＋ｖ）以下とすることが好ましい。また、Ｘ方向における延伸量は、（２Ｚｘ）とすることが好ましい。このように、本実施形態によれば、領域Ｖ６の延伸量を、ガイドマスク膜の加工変換差量及び想定される合わせズレ量に基づいて決定することにより、配線２１を確実に結線できると共に、隣接する配線２１に影響を与えることを回避できる。本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。

次に、第１０の実施形態について説明する。
本実施形態は、＜４＞結線プロセスのための配線形成手順を、ダマシン法によって実現する例である。また、本実施形態においては、ＤＳＡ材料を相分離させる前に、下地に一方の相に対して親和性が高い材料を配置しておく。

図２２（ａ）は、本実施形態において用いる初期構造体を例示する平面図であり、（ｂ）は（ａ）に示すＣ−Ｃ’線による断面図であり、
図２３（ａ）〜（ｄ）、図２４（ａ）〜（ｄ）、図２５（ａ）〜（ｄ）、図２６（ａ）〜（ｄ）は、本実施形態に係る結線プロセスのための配線形成方法を例示する工程断面図である。
なお、図２３（ａ）〜（ｄ）、図２４（ａ）〜（ｄ）、図２５（ａ）〜（ｄ）、図２６（ａ）〜（ｄ）に示す断面は、図２２（ａ）に示すＣ−Ｃ’線による断面に相当する。

図２２（ａ）及び（ｂ）に示すように、シリコン基板４１上にシリコン酸化膜４２が形成され、その上にアモルファスシリコン（ａＳｉ）膜４３が形成された中間構造体を作製する。ａＳｉ膜４３における配線２１（図１（ａ）参照）が形成される予定の領域には、溝４４を形成する。

次に、図２３（ａ）に示すように、溝４４内にＤＳＡ材料４５ａを埋め込んで固化させる。
次に、図２３（ｂ）に示すように、ａＳｉ膜４３及びＤＳＡ材料４５ａの上方にハードマスク膜４６を形成する。
次に、図２３（ｃ）に示すように、ハードマスク膜４６上にレジスト膜４７を形成する。
次に、図２３（ｄ）に示すように、レジスト膜４７を露光及び現像し、レジスト膜４７における領域Ｒ７に位置する部分を除去する。

次に、図２４（ａ）に示すように、レジスト膜４７をマスクとしてエッチングを施し、ハードマスク膜４６を選択的に除去する。これにより、ハードマスク膜４６における領域Ｒ７に配置された部分に、開口部４６ａが形成される。開口部４６ａの底面には、ａＳｉ膜４３及びＤＳＡ材料４５ａが露出する。
次に、図２４（ｂ）に示すように、レジスト膜４７を除去する。
次に、図２４（ｃ）に示すように、開口部４６ａ内にＤＳＡ材料４５を充填する。ＤＳＺ材料４５は、上述のＤＳＡ材料４５ａ及び４５ｂを含んでいる。

次に、図２４（ｄ）に示すように、ＤＳＡ材料４５をＤＳＡ材料４５ａとＤＳＡ材料４５ｂとに相分離させて固化させる。これにより、開口部４６ａ内において、ＤＳＡ材料４５ａとＤＳＡ材料４５ｂとが規則的に配列する。このとき、ＤＳＡ材料４５から相分離したＤＳＡ材料４５ａは、溝４４内に埋め込まれたＤＳＡ材料４５ａに対する親和性が高いため、溝４４内のＤＳＡ材料４５ａに接する位置に配置される。ＤＳＡ材料４５から相分離したＤＳＡ材料４５ａは、領域Ｒ６に配置される。ＤＳＡ材料４５から相分離したＤＳＡ材料４５ａは、少なくとも、結線する予定の領域Ｒ４を挟む２本の溝４４内に充填されたＤＳＡ材料４５ａに接するように配置される必要がある。

次に、図２５（ａ）に示すように、開口部４６ａ内に配置されたＤＳＡ材料４５ａを除去する。これにより、開口部４６ｂが形成される。
続いて、図２５（ｂ）に示すように、溝４４内に配置されたＤＳＡ材料４５ａのうち、開口部４６ｂの直下域に配置された部分を除去する。
次に、図２５（ｃ）に示すように、ハードマスク膜４６及びＤＳＡ材料４５ｂをマスクとしてエッチングを行い、開口部４６ｂの直下域に位置するａＳｉ膜４３を除去する。これにより、配線２１同士が結線される予定の領域Ｒ４において、ａＳｉ膜４３が除去される。
次に、図２５（ｄ）に示すように、ハードマスク膜４６及びＤＳＡ材料４５ｂを除去する。

次に、図２６（ａ）に示すように、ＤＳＡ材料４５ａを除去する。
次に、図２６（ｂ）に示すように、ａＳｉ膜４３をマスクとしてエッチングを施し、シリコン酸化膜４２をパターニングする。これにより、シリコン酸化膜４２に溝４２ａが形成される。
次に、図２６（ｃ）に示すように、ａＳｉ膜４３を除去する。
次に、図２６（ｄ）に示すように、溝４２ａ内に導電材料を埋め込み、上面をＣＭＰ等により平坦化する。これにより、溝４２ａ内に配線２１及び導電部材３９が形成される。導電部材３９は、領域Ｒ６に配置される。この結果、図５（ｅ）に示すように、配線２１同士が導電部材３９によって結線された集積回路装置４０が製造される。

本実施形態によれば、図２３（ａ）に示す工程において、溝４４内にＤＳＡ材料４５ａを埋め込むことにより、図２４（ｄ）に示す工程において、開口部４６ａ内でＤＳＡ材料４５を相分離させたときに、ＤＳＡ材料４５ａ同士の親和性を利用して、相分離したＤＳＡ材料４５ａを溝４４内に埋め込まれたＤＳＡ材料４５ａに確実に接触させることができる。これにより、図２６（ｄ）に示す工程において、導電部材３９を形成したときに、配線２１同士を確実に結線することができる。本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。

次に、第１１の実施形態について説明する。
本実施形態は、＜４＞カットプロセスのための配線形成手順を、ＲＩＥ法によって実現する例である。また、本実施形態においても、前述の第１０の実施形態と同様に、ＤＳＡ材料を相分離させる前に、下地に一方の相に対して親和性が高い材料を配置しておく。

図２７（ａ）は、本実施形態において用いる初期構造体を例示する平面図であり、（ｂ）は（ａ）に示すＤ−Ｄ’線による断面図であり、
図２８（ａ）〜（ｄ）、図２９（ａ）〜（ｄ）、図３０（ａ）〜（ｄ）、図３１（ａ）〜（ｃ）は、本実施形態に係るカットプロセスのための配線形成方法を例示する工程断面図である。
なお、図２８（ａ）〜（ｄ）、図２９（ａ）〜（ｄ）、図３０（ａ）〜（ｄ）、図３１（ａ）〜（ｃ）に示す断面は、図２７（ａ）に示すＤ−Ｄ’線による断面に相当する。

図２７（ａ）及び（ｂ）に示すように、シリコン基板４１上に配線材料膜４８が形成され、その上にアモルファスシリコン（ａＳｉ）膜４３が形成された中間構造体を作製する。但し、前述の第１０の実施形態とは異なり、ａＳｉ膜４３は配線２１（図１（ａ）参照）が形成される予定の領域に形成する。ａＳｉ膜４３間の領域は溝４４となる。すなわち、本実施形態で用いる中間構造体は、前述の第１０の実施形態で用いた中間構造体（図２２（ａ）及び（ｂ）参照）と比較して、凹凸が逆になっている。

先ず、図２８（ａ）に示すように、溝４４内にＤＳＡ材料４５ｂを埋め込んで固化させる。
次に、図２８（ｂ）に示すように、ａＳｉ膜４３及びＤＳＡ材料４５ｂの上方にハードマスク膜４６を形成する。
次に、図２８（ｃ）に示すように、ハードマスク膜４６上にレジスト膜４７を形成する。
次に、図２８（ｄ）に示すように、レジスト膜４７を露光及び現像し、レジスト膜４７における領域Ｒ７に位置する部分を除去する。

次に、図２９（ａ）に示すように、レジスト膜４７をマスクとしてエッチングを施し、ハードマスク膜４６を選択的に除去する。これにより、ハードマスク膜４６における領域Ｒ７に配置された部分に、開口部４６ａが形成される。開口部４６ａの底面には、ａＳｉ膜４３及びＤＳＡ材料４５ｂが露出する。
次に、図２９（ｂ）に示すように、レジスト膜４７を除去する。

次に、図２９（ｃ）に示すように、開口部４６ａ内にＤＳＡ材料４５を充填する。
次に、図２９（ｄ）に示すように、ＤＳＡ材料４５をＤＳＡ材料４５ａとＤＳＡ材料４５ｂとに相分離させて固化させる。これにより、開口部４６ａ内において、ＤＳＡ材料４５ａとＤＳＡ材料４５ｂとが規則的に配列する。このとき、ＤＳＡ材料４５から相分離したＤＳＡ材料４５ｂは、溝４４内に埋め込まれたＤＳＡ材料４５ｂに対する親和性が高いため、溝４４内のＤＳＡ材料４５ｂに接する位置に配置され、領域Ｒ６に配置される。

次に、図３０（ａ）に示すように、開口部４６ａ内に配置されたＤＳＡ材料４５ａを除去する。これにより、開口部４６ｂが形成される。
次に、図３０（ｂ）に示すように、溝４４内に配置され、開口部４６ｂの直下域に位置するＤＳＡ材料４５ｂを除去する。これにより、開口部４３ａが形成される。
次に、図３０（ｃ）に示すように、ハードマスク膜４６及び開口部４６ａ内に配置されたＤＳＡ材料４５ｂを除去する。
次に、図３０（ｄ）に示すように、開口部４３ａ内にアモルファスシリコンを埋め戻す。このアモルファスシリコンは、ａＳｉ膜４３の一部となる。これにより、配線２１（図５（ｅ）参照）を形成する予定の領域の他に、導電部材３９（図５（ｅ）参照）を形成する予定の領域にもａＳｉ膜４３が配置される。

次に、図２１（ａ）に示すように、ＤＳＡ材料４５ｂを除去する。
次に、図２１（ｂ）に示すように、ａＳｉ膜４３をマスクとして配線材料膜４２をエッチングする。これにより、ａＳｉ膜４３の直下域のみに配線材料膜４２が残留し、配線２１及び導電部材３９となる。
次に、図２１（ｃ）に示すように、ａＳｉ膜４３を除去する。この結果、図５（ｅ）に示すように、配線２１が導電部材３９によって結線された集積回路装置４０が製造される。

本実施形態によれば、図２８（ａ）に示す工程において、溝４４内にＤＳＡ材料４５ａを埋め込むことにより、図２９（ｄ）に示す工程において、開口部４６ａ内でＤＳＡ材料４５を相分離させたときに、ＤＳＡ材料４５ｂ同士の親和性を利用して、相分離したＤＳＡ材料４５ａを所望の位置に配置することができる。これにより、図３１（ｂ）に示す工程において、導電部材３９を形成したときに、配線２１同士を確実に結線することができる。本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。

次に、第１２の実施形態について説明する。
図３２（ａ）〜（ｅ）、図３３（ａ）〜（ｅ）、図３４（ａ）〜（ｄ）は、本実施形態に係る集積回路装置の製造方法を例示する図である。
本実施形態によれば、前述のＤＳＡ技術を用いたカットプロセス及び結線プロセスと、リソグラフィによる加工プロセスを組み合わせて、より複雑な形状の回路パタンを作製することができる。
本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。

次に、第１３の実施形態について説明する。
図３５（ａ）〜（ｃ）、図３６（ａ）及び（ｂ）は、本実施形態におけるカットプロセスを例示する図であり、
図３７（ａ）〜（ｃ）、図３８（ａ）〜（ｃ）は、本実施形態における結線プロセスを例示する図である。

本実施形態においては、図３５（ａ）に示す回路パタン１を、図３５（ｂ）に示す初期パタン２から作製する。
先ず、図３５（ｃ）に示すように、初期パタン２に存在し、回路パタン１に存在しない領域Ｖ１を抽出する。領域Ｖ１は、配線パタン１１に相当する実際の配線２１において、除去される予定の部分に相当する。領域Ｖ１は、例えば、ブーリアン処理において、｛（初期パタン２）ＮＯＴ（回路パタン１）｝の演算を行うことにより、得ることができる。
次に、図３６（ａ）及び（ｂ）に示すように、配線２１を局所的に除去することにより、配線２１のカットを行う。

また、図３７（ｃ）に示すように、回路パタン１に存在し、初期パタン２に存在しない領域Ｖ４を抽出する。領域Ｖ４は、配線パタン１１に相当する実際の配線２１（図１（ａ）参照）の相互間において、結線される予定の部分に相当する。領域Ｖ４は、例えば、ブーリアン処理において、｛（回路パタン１）ＮＯＴ（初期パタン２）｝の演算を行うことにより、得ることができる。
次に、図３８（ａ）〜（ｃ）に示す処理を行うことにより、配線２１同士を結線することができる。
本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。

次に、第１４の実施形態について説明する。
図３９〜図４９は、本実施形態に係る集積回路装置の製造方法を例示する図である。
本実施形態によれば、前述のＤＳＡ技術を用いたカットプロセス及び結線プロセスと、リソグラフィによる加工プロセスを組み合わせて、パッドを備えた回路パタンを作製することができる。
本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。

次に、第１５の実施形態について説明する。
図５０〜図５６は、本実施形態に係る集積回路装置の製造方法を例示する図である。
本実施形態によれば、前述のＤＳＡ技術を用いたカットプロセス及び結線プロセスと、リソグラフィによる加工プロセスを組み合わせて、より複雑な形状の回路パタンを作製することができる。
本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。

以上説明した実施形態によれば、ＤＳＡ技術を用いて集積回路を作製するためのマスクデータの作成方法及び集積回路装置の製造方法を実現することができる。

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。

１：回路パタン、２：初期パタン、１１：配線パタン、１２：結線部、２０：初期構造体、２１：配線、２２：配線間絶縁膜、２３：ガイドマスク膜、２４：開口部、２５：ＤＳＡ材料、２６：マスクパタン、３０：中間構造体、３３：ガイドマスク膜、３４：開口部、３５：ＤＳＡ材料、３８：マスクパタン、３９：導電部材、４０：集積回路装置、４１：シリコン基板、４２：シリコン酸化膜、４２ａ：溝、４３：アモルファスシリコン膜、４４：溝、４５、４５ａ、４５ｂ：ＤＳＡ材料、４６：ハードマスク膜、４６ａ、４６ｂ：開口部、４７：レジスト膜、４８：配線材料膜、Ａ、Ｂ：ブロック、Ｄ１、Ｄ２：マスクデータ、ＤＢ：データベース、Ｒ１〜Ｒ７：領域、Ｖ１〜Ｖ７：領域

Claims (10)

1. 第１方向に延びる複数本の配線パタンを含む初期パタンに存在し、回路パタンに存在しない第１領域を抽出し、前記第１方向に対して直交する第２方向において前記第１領域を跨ぐように、前記第１領域を前記第２方向に延伸させた第２領域を設定し、１つ以上の前記第２領域を含む第３領域を、前記第３領域内に第１の誘導型自己組織化材料を配置し、第１相からなる第１ブロックと第２相からなる第２ブロックとに相分離させたと仮定したときに、前記第２領域に前記第２ブロックが配置されるように設定することによって作成されたマスクデータに基づいて作製された第１マスクを用いて第１ガイドマスク膜を加工することにより、前記第１ガイドマスク膜における前記第３領域に相当する領域に第１開口部を形成する工程と、
   前記第１開口部内に前記第１の誘導型自己組織化材料を配置する工程と、
   前記第１の誘導型自己組織化材料を前記第１相からなる第１ブロックと前記第２相からなる第２ブロックとに相分離させて、前記第２領域に相当する領域に前記第２ブロックを配置する工程と、
   前記第２ブロックを除去する工程と、
   前記第１ガイドマスク膜及び前記第１ブロックをマスクとして処理を行うことにより、前記第１領域に相当する部分がカットされた配線を形成する工程と、
   前記回路パタンに存在し前記初期パタンに存在しない第４領域を抽出し、前記配線パタンの一部をなす領域であって、前記第４領域から見て前記第１方向に対して交差する第２方向に位置し、前記第４領域に接する第５領域を抽出し、前記第４領域を、前記第４領域に接する全ての前記第５領域を含むように延伸させた第６領域を設定し、１つ以上の前記第６領域を含む第７領域を、前記第７領域内に第２の誘導型自己組織化材料を配置し、第３相からなる第３ブロックと第４相からなる第４ブロックとに相分離させたと仮定したときに、前記第６領域に前記第４ブロックが配置されるように設定することによって作成されたマスクデータに基づいて作製された第２マスクを用いて第２ガイドマスク膜を加工することにより、前記第２ガイドマスク膜における前記第７領域に相当する領域に第２開口部を形成する工程と、
   前記第２開口部内に前記第２の誘導型自己組織化材料を配置する工程と、
   前記第２の誘導型自己組織化材料を前記第３相からなる第３ブロックと前記第４相からなる第４ブロックとに相分離させて、前記第６領域に相当する領域に前記第４ブロックを配置する工程と、
   前記第４ブロックを除去する工程と、
   前記第２ガイドマスク膜及び前記第３ブロックをマスクとして処理を行うことにより、前記第４領域において結線された配線を形成する工程と、
   を備えた集積回路装置の製造方法。
2. 誘導型自己組織化材料を用いて基板上に回路パタンを形成するためのマスクデータの作成方法であって、
   第１方向に延びる複数本の配線パタンを含む初期パタンに存在し、前記回路パタンに存在しない第１領域を抽出する工程と、
   前記第１方向に対して交差する第２方向において前記第１領域を跨ぐように、前記第１領域を前記第２方向に延伸させた第２領域を設定する工程と、
   １つ以上の前記第２領域を含む第３領域を、前記第３領域内に前記誘導型自己組織化材料を配置し、第１相からなる第１ブロックと第２相からなる第２ブロックとに相分離させたと仮定したときに、前記第２領域に前記第２ブロックが配置されるように設定する工程と、
   を備え、
   前記第２相は前記第１相に対して選択的に除去することが可能であるマスクデータの作成方法。
3. 前記第２方向における前記第２領域の長さを、前記第２方向における前記第１領域の長さ、ガイドマスク膜の加工変換差量及び想定される合わせズレ量に基づいて決定する請求項２記載のマスクデータの作成方法。
4. 前記第２領域を、２つの前記第１領域及び前記２つの第１領域の間の領域を含む領域とする請求項２記載のマスクデータの作成方法。
5. 請求項２〜４のいずれか１つに記載の方法によって作成されたマスクデータに基づいて作製されたマスクを用いてガイドマスク膜を加工することにより、前記ガイドマスク膜における前記第３領域に相当する領域に開口部を形成する工程と、
   前記開口部内に前記誘導型自己組織化材料を配置する工程と、
   前記誘導型自己組織化材料を前記第１相からなる第１ブロックと前記第２相からなる第２ブロックとに相分離させて、前記第２領域に相当する領域に前記第２ブロックを配置する工程と、
   前記第２ブロックを除去する工程と、
   前記ガイドマスク膜及び前記第１ブロックをマスクとして処理を行う工程と、
   を備えた集積回路装置の製造方法。
6. 前記ガイドマスク膜の下に、前記第１相又は前記第２相に対して親和性を持つ部材を選択的に配置する工程をさらに備えた請求項５記載の集積回路装置の製造方法。
7. 誘導型自己組織化材料を用いて基板上に回路パタンを形成するためのマスクデータの作成方法であって、
   前記回路パタンに存在し、第１方向に延びる複数本の配線パタンを含む初期パタンに存在しない第１領域を抽出する工程と、
   前記配線パタンの一部をなす領域であって、前記第１領域から見て前記第１方向に対して交差する第２方向に位置し、前記第１領域に接する第２領域を抽出する工程と、
   前記第１領域を、前記第１領域に接する全ての前記第２領域を含むように延伸させた第３領域を設定する工程と、
   １つ以上の前記第３領域を含む第４領域を、前記４領域内に前記誘導型自己組織化材料を配置し、第１相からなる第１ブロックと第２相からなる第２ブロックとに相分離させたと仮定したときに、前記第３領域に前記第２ブロックが配置されるように設定する工程と、
   を備え、
   前記第２相は前記第１相に対して選択的に除去することが可能であるマスクデータの作成方法。
8. 前記第３領域を設定する工程において、前記延伸の量を、ガイドマスク膜の加工変換差量及び想定される合わせズレ量に基づいて決定する請求項７記載のマスクデータの作成方法。
9. 請求項７または８に記載の方法によって作成されたマスクデータに基づいて作製されたマスクを用いてガイドマスク膜を加工することにより、前記ガイドマスク膜における前記第４領域に相当する領域に開口部を形成する工程と、
   前記開口部内に前記誘導型自己組織化材料を配置する工程と、
   前記誘導型自己組織化材料を前記第１相からなる第１ブロックと前記第２相からなる第２ブロックとに相分離させて、前記第３領域に相当する領域に前記第２ブロックを配置する工程と、
   前記第２ブロックを除去する工程と、
   前記ガイドマスク膜及び前記第１ブロックをマスクとして処理を行う工程と、
   を備えた集積回路装置の製造方法。
10. 前記ガイドマスク膜の下に、前記第１相又は前記第２相に対して親和性を持つ部材を選択的に配置する工程をさらに備えた請求項９記載の集積回路装置の製造方法。

Images