JP2010045302A - 半導体装置の製造方法、及び半導体装置 - Google Patents

半導体装置の製造方法、及び半導体装置 Download PDF

Info

Publication number
JP2010045302A
JP2010045302A JP2008209849A JP2008209849A JP2010045302A JP 2010045302 A JP2010045302 A JP 2010045302A JP 2008209849 A JP2008209849 A JP 2008209849A JP 2008209849 A JP2008209849 A JP 2008209849A JP 2010045302 A JP2010045302 A JP 2010045302A
Authority
JP
Japan
Prior art keywords
pattern
wiring
patterns
wiring pattern
closed loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008209849A
Other languages
English (en)
Other versions
JP4789158B2 (ja
Inventor
Ryota Yuda
良太 油田
Hiromitsu Mashita
浩充 間下
Toshiya Kotani
敏也 小谷
Chikaaki Kodama
親亮 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008209849A priority Critical patent/JP4789158B2/ja
Priority to US12/542,540 priority patent/US8183148B2/en
Publication of JP2010045302A publication Critical patent/JP2010045302A/ja
Application granted granted Critical
Publication of JP4789158B2 publication Critical patent/JP4789158B2/ja
Priority to US14/284,709 priority patent/USRE46100E1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】リソグラフィの解像限界を超えた寸法を有するパターンを形成する方法において、パターンの配列ピッチが小さくても、閉ループ形状のパターンの一部を切断することができる半導体装置の製造方法、及び半導体製造装置を提供する。
【解決手段】下地層上に、線幅が一定の線状部を有する第１のパターン１４ａと、第１のパターンの線状部に近接した部分と線状部から離れた部分を有し、第１のパターンとは独立して、又は第１のパターンに接続されて閉ループ形状を構成する第２のパターン１４ｂとを形成する。第２のパターンの第１のパターンの線状部から離れた部分１４１ａで閉ループカットを行う。
【選択図】図２

Description

本発明は、半導体装置の製造方法、及び半導体装置に関する。
近年、半導体装置の微細化に伴い、リソグラフィの解像限界を超えた寸法を有するパターンを形成する方法が求められている。
その一つの方法として、芯材の側面に側壁パターンを形成し、芯材を除去した後、側壁パターンをマスクにして下地の被加工膜をエッチングする方法が知られている（例えば、特許文献１参照）。
側壁パターンおよび側壁パターンをマスクにして形成された配線パターンは、閉ループ形状となるため、その一部を切断する閉ループカットの工程が必要となる。閉ループカットを行う箇所の近くに他のパターンが存在する場合は、一般に、リソグラフィの位置合わせのズレ等に対するマージン（裕度）を考慮して他のパターンとの間にスペースを設けている。
特開平８−５５９０８号公報
本発明の目的は、パターンの配列ピッチが小さくても、閉ループ形状のパターンの一部を切断することができる半導体装置の製造方法、及び半導体製造装置を提供することにある。
本発明の一態様は、上記目的を達成するため、下地層上に、線幅が一定の線状部を有する第１のパターンと、前記第１のパターンの前記線状部に近接した部分と前記線状部から離れた部分を有し、前記第１のパターンとは独立して、又は前記第１のパターンに接続されて閉ループ形状を構成する第２のパターンとを形成する第１の工程と、前記第２のパターンの前記第１のパターンの前記線状部から離れた部分で閉ループカットを行う第２の工程とを含む半導体装置の製造方法を提供する。
本発明の一態様は、上記目的を達成するため、下地層上に、線幅が一定の線状部を有する第１のパターンと、前記第１のパターンの前記線状部との間に第１の間隔を有する、前記第１のパターンに平行な部分を備え、前記第１のパターンとは独立して、又は前記第１のパターンに接続されて閉ループ形状を構成する第２のパターンとを形成する第１の工程と、前記第１のパターンの前記線状部との間に前記第１の間隔よりも大きい第２の間隔を有してレジストを前記第２のパターンの一部に形成し、前記レジストが形成された前記第２のパターンの部分で閉ループカットを行う第２の工程とを含む半導体装置の製造方法を提供する。
本発明の一態様は、上記目的を達成するため、下地層上に、芯材パターンを形成し、前記芯材パターンの側面に側壁パターンを形成した後、前記芯材パターンを除去することにより、線幅が一定の線状部を有する閉ループ形状の第１のパターンと、前記第１のパターンの前記線状部に近接した部分と前記線状部から離れた部分とを有し、前記第１のパターンとは独立して、又は前記第１のパターンに接続されて閉ループ形状を構成する第２のパターンとを形成する第１の工程と、前記第２のパターンの前記第１のパターンの前記線状部から離れた部分で閉ループカットを行う第２の工程とを含む半導体装置の製造方法を提供する。
本発明の一態様は、上記目的を達成するため、下地層上に、所定の周期で配列された複数の第１のパターンからなる第１のパターン群と、前記所定の周期で配列された複数の第２のパターンからなり、前記複数の第２のパターンのうち、少なくとも前記第１の配線パターン群に最も近接する第２のパターンは、前記第１のパターン群に平行な平行部と、前記第２のパターン群から離れた部分とを有し、前記第１のパターン群とは独立して、又は前記第１のパターン群に接続されて閉ループ形状を構成する第２のパターン群とを形成する第１の工程と、前記第２のパターンの前記第１のパターン群から離れた部分で閉ループカットを行う第２の工程とを含む半導体装置の製造方法を提供する。
本発明の一態様は、上記目的を達成するため、所定の周期で配列された複数の第１の配線パターンからなる第１の配線パターン群と、前記所定の周期で配列された複数の第２の配線パターンからなる第２の配線パターン群とを備え、前記複数の第２の配線パターンのうち、少なくとも前記第１の配線パターン群に最も近接する第２の配線パターンは、前記第１の配線パターン群に平行な平行部と、前記平行部に接続して前記第１の配線パターン群から遠ざかるように設けられ、かつ前記第１の配線パターン群に平行でない非平行部とを有する半導体装置を提供する。
本発明によれば、パターンの配列ピッチが小さくても、閉ループ形状のパターンの一部を切断することができる。
本発明の実施の形態に係る半導体装置の製造方法は、下地層上に、線幅が一定の線状部を有する第１のパターンと、前記第１のパターンの前記線状部に近接した部分と前記線状部から離れた部分を有し、前記第１のパターンとは独立して、又は前記第１のパターンに接続されて閉ループ形状を構成する第２のパターンとを形成する第１の工程と、前記第２のパターンの前記第１のパターンの前記線状部から離れた部分で閉ループカットを行う第２の工程とを含む。
下地層は、シリコン基板等の基板でもよく、第１及び第２のパターンをマスクとして用いて加工される被加工膜でもよい。また、下地層と第１及び第２のパターンとの間に被加工膜が形成されていてもよい。
第１及び第２のパターンは、メモリデバイスを構成するビット線及びワード線や、ライン・アンド・スペースによる配線でもよいし、マスクとして用いられるものでもよい。
第１のパターンは、例えば、閉ループ形状を有するものでもよく、ラインパターンでもよい。また、第１のパターンは、線幅が一定の線状部よりも線幅が広い部分を有していてもよい。
第２のパターンの第１のパターンの線状部に近接した部分は、例えば、第１のパターンの線状部に近接し、かつ線状部に平行な平行部である。第２のパターンの平行部は、第１のパターンの線状部と平行であれば、直線状でも曲線状でもよい。
［第１の実施の形態］
図１（ａ）〜（ｈ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図、図２（ａ）〜（ｃ）は、図１（ｄ）に示す工程と図１（ｅ）に示す工程との間に行われる閉ループカット工程を示す平面図である。
図１（ａ）に示すように、シリコン基板等の半導体基板上に、下地層１０を介して配線層を形成するための配線材料（被加工膜）１１を形成し、配線材料１１上にマスク材料１２を形成し、レジストを用いたリソグラフィ及びエッチングによりマスク材料１２上に芯材パターン１３ａ，１３ｂを形成する。芯材パターン１３ａ，１３ｂは、例えば、リソグラフィの解像限界Ｗに近い線幅（例えば４０ｎｍ）を有する。
配線材料１１として、例えば、Ｃｕ、Ｗ、Ａｌ等を用いることができる。マスク材料１２として、例えば、酸化シリコン膜等を用いることができる。芯材パターン１３ａ，１３ｂとして、例えば、アモルファスシリコン膜等を用いることができる。
次に、図１（ｂ）に示すように、異方性エッチング等により芯材パターン１３ａ，１３ｂの幅を１／２に細くするスリミング処理を行う。これにより、解像限界Ｗの約１／２の線幅（例えば２０ｎｍ）の芯材パターン１３ａ，１３ｂが得られる。
次に、図１（ｃ）に示すように、スリミング処理後の芯材パターン１３ａ，１３ｂの側面を含めた全面に側壁パターンの材料となる薄膜を堆積させ、この薄膜のうち芯材パターン１３ａ，１３ｂの上面、及びマスク材料１２の表面に堆積した薄膜を異方性エッチング等を用いてエッチング除去することにより、芯材パターン１３ａ，１３ｂの側面に側壁パターン１４ａ，１４ｂを形成する。側壁パターン１４ａ，１４ｂは、例えば、解像限界Ｗの約１／２の線幅と間隔を有する。
側壁パターン１４ａ，１４ｂは、芯材パターン１３ａ，１３ｂに対する選択比が高い材料により形成され、例えば、芯材パターン１３ａ，１３ｂがアモルファスシリコン膜から形成された場合、窒化シリコン膜等を材料に用いることができる。
次に、図１（ｄ）に示すように、芯材パターン１３ａ，１３ｂを、例えば、ＣＤＥ（Chemical Dry Etching)、ＲＩＥ(Reactive Ion Etching)等のドライエッチングによりエッチング除去して芯材パターン１３ａ，１３ｂに対して選択比が高い側壁パターン１４ａ，１４ｂを残存させる。このとき、側壁パターン１４ａ，１４ｂの両方の端部は、閉ループ形状となっている。
図２（ａ）において、側壁パターン１４ｂは、閉ループカットの対象である対象パターン（第２のパターン）を示し、側壁パターン１４ａは、側壁パターン１４ｂに隣接する隣接パターン（第１のパターン）を示す。本実施の形態の場合、側壁パターン１４ａ，１４ｂは、線幅が一定の線状部から構成されている。なお、隣接パターンは、閉ループカットの対象であってもよい。側壁パターン１４ｂを閉ループカットするためには、リソグラフィの位置合わせズレ等に対するマージンを考慮して、レジスト１５が側壁パターン１４ａにかからないように側壁パターン１４ｂの閉ループカットする領域を側壁パターン１４ａから離す必要がある。そのために、側壁パターン１４ｂの形状を以下のようにしている。
すなわち、側壁パターン１４ｂは、側壁パターン１４ａとの間に間隔ｄ（第１の間隔）を有して側壁パターン１４ａに近接し、かつ側壁パターン１４ａに平行な平行部１４０と、平行部１４０に接続し、側壁パターン１４ａに平行でない非平行部１４１とを有し、非平行部１４１に閉ループカットされるカット領域１４１ａを設けている。非平行部１４１は、平行部１４０と非平行部１４１との接合点から側壁パターン１４ａから遠ざかるように斜め方向に曲げているが、直角方向に曲げてもよい。
図２（ｂ）に示すように、側壁パターン１４ｂの端部のカット領域１４１ａ上に側壁パターン１４ａとの間にスペースＳ（第２の間隔）を設けてレジスト１５を形成し、図２（ｃ）に示すように、リソグラフィによって側壁パターン１４ｂのカット領域１４１ａをカットする。スペースＳは、側壁パターン１４ａと側壁パターン１４ｂとの間の間隔ｄ（第１の間隔）よりも大きく設定されている。
次に、図１（ｅ）に示すように、側壁パターン１４ａ，１４ｂをマスクとして用いてマスク材料１２をＣＦ４、ＣＨＦ３等のガスを用いたドライエッチング等によりエッチング除去してマスクパターン１２ａ，１２ｂを形成し、図１（ｆ）に示すように、側壁パターン１４ａ，１４ｂをウェットエッチング等により除去する。
次に、図１（ｇ）に示すように、マスクパターン１２ａ，１２ｂを用いて配線材料１１をエッチングして配線パターン１１ａ，１１ｂを形成し、図１（ｈ）に示すように、ウェットエッチング等によりマスクパターン１２ａ，１２ｂを除去する。
第１の実施の形態によれば、側壁パターンの配列ピッチがリソグラフィの解像限界Ｗよりも小さくても、側壁パターンの閉ループカットを行うことができる。
［第２の実施の形態］
図３（ａ）〜（ｈ）は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図、図４（ａ）〜（ｃ）は、図３（ｈ）の工程の後に行われる閉ループカット工程を示す平面図である。第１の実施の形態では、予め配線材料を形成しておき、側壁パターンの端部を閉ループカットした後に配線材料から配線パターンを形成したが、本実施の形態は、閉ループ形状の配線パターンを形成した後に配線パターンの端部を閉ループカットするものである。
図３（ａ）に示すように、シリコン基板等の半導体基板上に、下地層１０を介してマスク材料１２を形成し、レジストを用いたリソグラフィ及びエッチングによりマスク材料１２上に芯材パターン１３ａ，１３ｂを形成する。芯材パターン１３ａ，１３ｂは、例えば、リソグラフィの解像限界Ｗに近い線幅（例えば４０ｎｍ）を有する。
マスク材料１２として、例えば、酸化シリコン膜等を用いることができる。芯材パターン１３ａ，１３ｂとして、例えば、アモルファスシリコン膜等を用いることができる。
次に、図３（ｂ）に示すように、芯材パターン１３ａ，１３ｂの幅を異方性エッチング等により１／２に細くするスリミング処理を行う。これにより、解像限界Ｗの約１／２の線幅（例えば２０ｎｍ）の芯材パターン１３ａ，１３ｂが得られる。
次に、図３（ｃ）に示すように、スリミング処理後の芯材パターン１３ａ，１３ｂの側面を含めた全面に側壁パターンの材料となる薄膜を堆積させ、この薄膜のうち芯材パターン１３ａ，１３ｂの上面、及びマスク材料１２の表面に堆積した薄膜を異方性エッチング等を用いてエッチング除去することにより、芯材パターン１３ａ，１３ｂの側面に側壁パターン１４ａ，１４ｂを形成する。側壁パターン１４ａ，１４ｂは、例えば、解像限界Ｗの約１／２の線幅と間隔を有する。
次に、図３（ｄ）に示すように、芯材パターン１３ａ，１３ｂを、例えば、ＣＤＥ、ＲＩＥ等のドライエッチングによりエッチング除去して芯材パターン１３ａ，１３ｂに対して選択比が高い側壁パターン１４ａ，１４ｂを残存させる。側壁パターン１４ａ，１４ｂの両方の端部は、第１の実施の形態と同様に、閉ループ形状となっている。
次に、図３（ｅ）に示すように、側壁パターン１４ａ，１４ｂをマスクとして用いてマスク材料１２をＣＦ４、ＣＨＦ３等のガスを用いたドライエッチング等によりエッチング除去してマスクパターン１２ａ，１２ｂを形成し、図３（ｆ）に示すように、側壁パターン１４ａ，１４ｂをウェットエッチング等により除去する。
次に、図３（ｇ）に示すように、マスクパターン１２ａ，１２ｂ間の溝を含むマスクパターン１２ａ，１２ｂ表面全面に配線材料１１をスパッタリング、メッキ法等により形成した後、溝の外側の配線材料１１をＣＭＰ(Chemical Mechanical Polishing)により除去することにより、配線材料１１をマスクパターン１２ａ，１２ｂ間の溝に充填する。配線材料１１として、例えば、Ｃｕ、Ｗ、Ａｌ等を用いることができる。
次に、図３（ｈ）に示すように、マスクパターン１２ａ，１２ｂをエッチング除去して配線パターン１１ａ，１１ｂ、及び配線パターン１１ａ,１１ｂよりも幅の広い幅広パターン１１ｅを形成する。配線パターン１１ａ，１１ｂの両方の端部は、閉ループ形状となっている。
図４（ａ）において、配線パターン１１ｂは、閉ループカットの対象である対象パターン（第２のパターン）を示し、配線パターン１１ａは、対象パターンに隣接する隣接パターン（第１のパターン）を示す。本実施の形態の場合、配線パターン１１ａ，１１ｂは、線幅が一定の線状部から構成されている。なお、隣接パターンは、閉ループカットの対象であってもよい。配線パターン１１ｂを閉ループカットするためには、リソグラフィの位置合わせズレ等に対するマージンを考慮して、レジスト１５が配線パターン１１ａにかからないように配線パターン１１ｂの閉ループカットする領域を配線パターン１１ａから離す必要がある。そのために、配線パターン１１ｂの形状を以下のようにしている。
すなわち、配線パターン１１ｂは、配線パターン１１ａに平行な平行部１１０と、平行部１１０に接続し、配線パターン１１ａに平行でない非平行部１１１とを有し、非平行部１１１に閉ループカットされるカット領域１１１ａを設けている。非平行部１１１は、平行部１１０と非平行部１１１との接合点から配線パターン１１ａから遠ざかるように斜め方向に曲げているが、直角方向に曲げてもよい。
図４（ｂ）に示すように、配線パターン１１ｂの端部のカット領域１１１ａ上に配線パターン１１ａとの間にスペースＳ（第２の間隔）を設けてレジスト１５を形成し、図４（ｃ）に示すように、リソグラフィによって配線パターン１１ｂのカット領域１１１ａをカットする。スペースＳは、配線パターン１１ａと配線パターン１１ｂとの間の間隔ｄ（第１の間隔）よりも大きく設定されている。
第２の実施の形態によれば、配線パターンの配列ピッチがリソグラフィの解像限界Ｗよりも小さくても、配線パターンの閉ループカットを行うことができる。
図５は、本発明の第３の実施の形態に係る側壁パターンの一例を示し、（ａ）は平面図、（ｂ）は、（ａ）のＡ部詳細図である。第１の実施の形態では、第１のパターンとしての側壁パターン１４ａが直線状であり、第２のパターンとしての側壁パターン１４ｂが非直線状の折れ曲がった形状を有していたが、本実施の形態は、第１のパターンとしての側壁パターン１４ａが折れ曲がった形状を有し、第２のパターンとしての側壁パターン１４ｂが直線状であり、端部に閉ループカットされるカット領域１４１ａを設けている。第２のパターンとしての側壁パターン１４ｂは、側壁パターン１４ａとの間に間隔ｄ（第１の間隔）を有して側壁パターン１４ａに近接し、かつ側壁パターン１４ａに平行な平行部１４０と、平行部１４０に接続し、側壁パターン１４ａに平行でない非平行部１４１とを有し、非平行部１４１に閉ループカットされるカット領域１４１ａを設けている。
第３の実施の形態によれば、第１の実施の形態と同様に、側壁パターンの配列ピッチがリソグラフィの解像限界Ｗよりも小さくても、側壁パターンの閉ループカットを行うことができる。
次に、第１の実施の形態の半導体装置を相変化メモリに適用した実施例１〜５について説明する。実施例１〜５は、各配線パターン群２０Ａ，２０Ｂを構成する配線パターン１１ａ，１１ｂが、それぞれ線幅２０ｎｍの３６本からなる場合を示す。
図６（ａ）は、本発明の実施例１に係る相変化メモリの配線層の配線パターンの概略の構成を示す平面図、（ｂ）は（ａ）のＢ部詳細図である。
この相変化メモリ１は、図６（ａ）に示すように、メモリセル領域２を有し、このメモリセル領域２の左右に、ワード線（ＷＬ）が引き出されるＷＬ引き出し領域３を設け、メモリセル領域２の上下に、ビット線（ＢＬ）が引き出されるＢＬ引き出し領域４を設け、メモリセル領域２の下層に周辺回路を配置している。
相変化メモリ１は、ｘ方向に伸びる配線パターン１１ａ，１１ｂからなる複数のビット線と、ｙ方向に伸びる配線パターン２１ａ，２１ｂからなる複数のワード線と、これらのビット線とワード線との各交差部に配置された複数のメモリセルとを有する。メモリセルは、カルコゲナイド等から形成された可変抵抗素子と、ショットキーダイオード等のダイオードとの直列回路から構成されている。この相変化メモリ１は、セル選択のための信号線を省略することができ、セルの高集積化が可能になる。
複数のワード線を形成した下部配線層と、下部配線層上に複数のメモリセルからなるメモリ層と、メモリ層上に複数のビット線を形成した上部配線層とからセルアレイを構成し、複数のセルアレイを積層状態でシリコン基板上に配置することにより、三次元メモリ構造を構成することができる。
上側配線層を構成するビット線は、図６（ａ）に示すように、全体的に右側にシフトした位置に形成された所定の本数の配線パターン（第１のパターン）１１ａからなる第１の配線パターン群２０Ａと、全体的に左側にシフトした位置に形成された所定の本数の配線パターン（第２のパターン）１１ｂからなる第２の配線パターン群２０Ｂとから構成されている。
下側配線層を構成するワード線は、図６（ａ）に示すように、全体的に上側にシフトした位置に形成された所定の本数の配線パターン（第１のパターン）２１ａからなる第１の配線パターン群２０Ｃと、全体的に下側にシフトした位置に形成された所定の本数の配線パターン（第２のパターン）２１ｂからなる第２の配線パターン群２０Ｄとから構成されている。
配線パターン１１ａ，１１ｂは、一方の端部に閉ループカットされた終端１１ｃを有し、他方の端部に芯材を残す処理を行った後に閉ループカットされて形成されたコンタクトフリンジ１１ｄを有する。終端１１ｃ及びコンタクトフリンジ１１ｄは、ＷＬ引き出し領域３に設けられている。配線パターン２１ａ，２１ｂは、一方の端部に閉ループカットされた終端２１ｃを有し、他方の端部に芯材を残す処理を行った後に閉ループカットされて形成されたコンタクトフリンジ２１ｄを有する。終端２１ｃ及びコンタクトフリンジ２１ｄは、ＢＬ引き出し領域４に設けられている。
上側配線層上の第２の配線パターン群２０Ｂを構成する配線パターン１１ｂは、図６（ｂ）に示すように、第１の配線パターン群２０Ａ寄りの複数本の配線パターン１１ｂが平行部１１０と、非平行部１１１とを有し、中央の複数本の配線パターン１１ｂは、非平行部１１１を有していない。このような構成は、第１の配線パターン群２０Ａも同様であり、下側配線層上の第１及び第２の配線パターン群２０Ｃ，２０Ｄも同様である。
図７（ａ）〜（ｆ）は、本発明の実施例１の製造工程の一例を示し、上側配線層の要部平面図である。図７（ａ）〜（ｄ）は、それぞれ図１（ａ）〜（ｄ）に対応し、図７（ｅ）は、図２（ｂ）に対応し、図７（ｆ）は、図１（ｈ）に対応する。
第１の実施の形態と同様に、下地層上に、配線材料及びマスク材料を形成した後、マスク材料上に、図７（ａ）に示すように、芯材パターン１３ａ，１３ｂを形成する。第２の配線パターン群２０Ｂのうち、第１の配線パターン群２０Ａ寄りの複数本の芯材パターン１３ｂは、先端側が第１の配線パターン群２０Ａから遠ざかるように斜め方向に曲げられている。
次に、図７（ｂ）に示すように、芯材パターン１３ａ，１３ｂのスリミング処理を行い、図７（ｃ）に示すように、スリミング処理後の芯材パターン１３ａ，１３ｂの側面に側壁パターン１４ａ，１４ｂを形成し、図７（ｄ）に示すように、芯材パターン１３ａ，１３ｂをエッチング除去して側壁パターン１４ａ，１４ｂを残存させる。
次に、図７（ｅ）に示すように、側壁パターン１４ｂの端部のカット領域上に第１の配線パターン群２０Ａとの間にスペースＳを設けて６角形のレジスト１５を形成し、リソグラフィによって側壁パターン１４ｂのカット領域をカットする。第１の配線パターン群２０Ａとレジスト１５との間のスペースＳは、リソグラフィの位置合せズレ等に対するマージンを考慮して、例えば、１４０ｎｍとする。
次に、側壁パターン１４ａ，１４ｂをマスクとして用いてマスク材料をエッチング除去してマスクパターンを形成し、側壁パターン１４ａ，１４ｂを除去する。次に、マスクパターンを用いて配線材料をエッチングして配線パターン１１ａ，１１ｂを形成し、マスクパターンを除去する。図７（ｆ）に示すように、線幅及び間隔が２０ｎｍの配線パターン１１ａ，１１ｂが得られる。
実施例１によれば、側壁パターンの配列ピッチがリソグラフィの解像限界Ｗよりも小さくても、側壁パターンの閉ループカットを行うことができる。また、第１及び第２の配線パターン群を左右と上下に交互にシフトさせることにより、引き出し領域３、４の面積を小さくすることができ、相変化メモリのセルの高集積化が可能になる。
図８（ａ）〜（ｃ）は、本発明の実施例２の製造工程の一例を示し、上側配線層の要部平面図である。図８（ａ）は、図１（ｄ）に対応し、図８（ｂ）は、図２（ｂ）に対応し、図８（ｃ）は、図１（ｈ）に対応する。なお、図１（ａ）〜図１（ｃ）に対応する図は省略する。
実施例２の第２の配線パターン群２０Ｂを構成する側壁パターン１４ｂは、図８（ａ）に示すように、第１の配線パターン群２０Ａに最も近い側壁パターン１４ｂ同士が接続されて閉ループ形状となり、他の３４本の側壁パターン１４ｂは、隣同士で閉ループ形状となっている。
その後は、図８（ｂ）に示すように、側壁パターン１４ｂの端部のカット領域上に第１の配線パターン群２０Ａとの間にスペースＳを設けて６角形のレジスト１５を形成し、リソグラフィによって側壁パターン１４ｂのカット領域をカットし、図８（ｃ）に示すように、実施例１と同様の配線パターン１１ａ，１１ｂを形成する。
図９（ａ）〜（ｃ）は、本発明の実施例３の製造工程の一例を示し、上側配線層の要部平面図である。図９（ａ）は、図１（ｄ）に対応し、図９（ｂ）は、図２（ｂ）に対応し、図９（ｃ）は、図１（ｈ）に対応する。なお、図１（ａ）〜図１（ｃ）に対応する図は省略する。
実施例３の第２の配線パターン群２０Ｂを構成する側壁パターン１４ｂは、図９（ａ）に示すように、第１の配線パターン群２０Ａに最も近い側壁パターン１４ｂ同士が他の側壁パターン１４ｂの端部位置に沿って接続された閉ループ形状となり、他の３４本の側壁パターン１４ｂは、隣同士で閉ループ形状となっている。
その後は、図９（ｂ）に示すように、側壁パターン１４ｂの端部のカット領域上に第１の配線パターン群２０Ａとの間にスペースＳを設けて６角形のレジスト１５を形成し、リソグラフィによって側壁パターン１４ｂのカット領域をカットし、図９（ｃ）に示すように、実施例１と同様の配線パターン１１ａ，１１ｂを形成する。
図１０（ａ）〜（ｃ）は、本発明の実施例４の製造工程の一例を示し、上側配線層の要部平面図である。図１０（ａ）は、図１（ｄ）に対応し、図１０（ｂ）は、図２（ｂ）に対応し、図１０（ｃ）は、図１（ｈ）に対応する。なお、図１（ａ）〜図１（ｃ）に対応する図は省略する。
実施例４の第２の配線パターン群２０Ｂを構成する側壁パターン１４ｂは、図１０（ａ）に示すように、第１の配線パターン群２０Ａに近い側の２６本の側壁パターン１４ｂは、第１の配線パターン群２０Ａに最も近いものから順に互いに接続された閉ループ形状となっている。また、それらの内側の１０本の側壁パターン１４ｂは、隣同士で閉ループ形状となっている。
その後は、図１０（ｂ）に示すように、側壁パターン１４ｂの端部のカット領域上に第１の配線パターン群２０Ａとの間にスペースＳを設けて６角形のレジスト１５を形成し、リソグラフィによって側壁パターン１４ｂのカット領域をカットし、図１０（ｃ）に示すように、実施例１と同様の配線パターン１１ａ，１１ｂを形成する。
図１１（ａ）〜（ｃ）は、本発明の実施例５の製造工程の一例を示し、上側配線層の要部平面図である。図１１（ａ）は、図１（ｄ）に対応し、図１１（ｂ）は、図２（ｂ）に対応し、図１１（ｃ）は、図１（ｈ）に対応する。なお、図１（ａ）〜図１（ｃ）に対応する図は省略する。
実施例５の第２の配線パターン群２０Ｂを構成する側壁パターン１４ｂは、図１１（ａ）に示すように、第１の配線パターン群２０Ａに最も近いものから順に互いに接続された閉ループ形状となっている。
その後は、図１１（ｂ）に示すように、側壁パターン１４ｂの端部のカット領域上に第１の配線パターン群２０Ａとの間にスペースＳを設けて６角形のレジスト１５を形成し、リソグラフィによって側壁パターン１４ｂのカット領域をカットし、図１０（ｃ）に示すように、配線パターン１１ａ，１１ｂを形成する。
上記の実施例１〜５によれば、ラインアンドスペースで構成された側壁パターンの配列ピッチがリソグラフィの解像限界Ｗよりも小さくても、側壁パターンの閉ループカットを行うことができる。
次に、第１の実施の形態をライン・アンド・スペースによる配線に適用した実施例６〜１０について説明する。実施例６〜１０は、配線パターン群２０Ａ，２０Ｂを構成する配線パターン１１ａ，１１ｂが、それぞれ線幅２０ｎｍの３６本からなる場合を示す。
図１２（ａ）〜（ｃ）は、本発明の実施例６の製造工程の一例を示す要部平面図である。図１２（ａ）は、図１（ｄ）に対応し、図１２（ｂ）は、図２（ｂ）に対応し、図１２（ｃ）は、図１（ｈ）に対応する。なお、図１（ａ）〜図１（ｃ）に対応する図は省略する。また、本実施例は、左右に第２の配線パターン群２０Ｂが存在している場合を示す。
実施例６の第２の配線パターン群２０Ｂを構成する側壁パターン１４ｂは、図１２（ａ）に示すように、第１の配線パターン群２０Ａに最も近いものから順に互いに接続された閉ループ形状を構成し、これらが左右対称となっている。
その後は、図１２（ｂ）に示すように、側壁パターン１４ｂの端部のカット領域上に第１の配線パターン群２０Ａとの間にスペースＳを設けて８角形のレジスト１５を形成し、リソグラフィによって側壁パターン１４ｂのカット領域をカットし、図１２（ｃ）に示すように、配線パターン１１ａ，１１ｂを形成する。
図１３（ａ）〜（ｃ）は、本発明の実施例７の製造工程の一例を示す要部平面図である。図１３（ａ）は、図１（ｄ）に対応し、図１３（ｂ）は、図２（ｂ）に対応し、図１３（ｃ）は、図１（ｈ）に対応する。なお、図１（ａ）〜図１（ｃ）に対応する図は省略する。また、本実施例は、左右に第２の配線パターン群２０Ｂが存在している場合を示す。
実施例７の第２の配線パターン群２０Ｂを構成する側壁パターン１４ｂは、図１３（ａ）に示すように、第１の配線パターン群２０Ａに近い側の１６本の側壁パターン１４ｂ同士が左右の端部（図示せず）で接続された閉ループ形状を構成している。また、それらの内側の１０本の側壁パターン１４ｂは、第１の配線パターン群２０Ａに最も近いものから順に互いに接続されて閉ループ形状を構成し、これらが左右対称となっている。さらに内側の１０本の側壁パターン１４ｂは、隣同士でループ形状を構成し、これらが左右対称となっている。
その後は、図１３（ｂ）に示すように、側壁パターン１４ｂの端部のカット領域上に第１の配線パターン群２０Ａとの間にスペースＳを設けて８角形のレジスト１５を形成し、リソグラフィによって側壁パターン１４ｂのカット領域をカットし、図１２（ｃ）に示すように、配線パターン１１ａ，１１ｂを形成する。
図１４（ａ）〜（ｃ）は、本発明の実施例８の製造工程の一例を示す要部平面図である。図１４（ａ）は、図１（ｄ）に対応し、図１４（ｂ）は、図２（ｂ）に対応し、図１４（ｃ）は、図１（ｈ）に対応する。なお、図１（ａ）〜図１（ｃ）に対応する図は省略する。また、本実施例は、左右に第２の配線パターン群２０Ｂが存在している場合を示す。
実施例８の第２の配線パターン群２０Ｂを構成する側壁パターン１４ｂは、図１４（ａ）に示すように、第１の配線パターン群２０Ａに最も近い２本の側壁パターン１４ｂ同士が左右の端部（図示せず）で接続された１つのループ形状を構成し、内側のその他の側壁パターン１４ｂは、隣同士でループ形状を構成し、これらが左右対称となっている。
その後は、図１４（ｂ）に示すように、側壁パターン１４ｂの端部のカット領域上に第１の配線パターン群２０Ａとの間にスペースＳを設けて８角形のレジスト１５を形成し、リソグラフィによって側壁パターン１４ｂのカット領域をカットし、図１４（ｃ）に示すように、配線パターン１１ａ，１１ｂを形成する。
図１５（ａ）〜（ｃ）は、本発明の実施例９の製造工程の一例を示す要部平面図である。図１５（ａ）は、図１（ｄ）に対応し、図１５（ｂ）は、図２（ｂ）に対応し、図１５（ｃ）は、図１（ｈ）に対応する。なお、図１（ａ）〜図１（ｃ）に対応する図は省略する。また、本実施例は、左右に第２の配線パターン群２０Ｂが存在している場合を示す。
実施例９の第２の配線パターン群２０Ｂを構成する側壁パターン１４ｂは、図１５（ａ）に示すように、図１４（ａ）に示す実施例８において、中央に６角形の側壁パターン１４ｂを追加したものであり、他は実施例８と同様である。
その後は、図１５（ｂ）に示すように、側壁パターン１４ｂの端部のカット領域上に第１の配線パターン群２０Ａとの間にスペースＳを設けて８角形のレジスト１５を形成し、リソグラフィによって側壁パターン１４ｂのカット領域をカットし、図１５（ｃ）に示すように、実施例８と同様の配線パターン１１ａ，１１ｂを形成する。
図１６（ａ）〜（ｃ）は、本発明の実施例１０の製造工程の一例を示す要部平面図である。図１６（ａ）は、図１（ｄ）に対応し、図１６（ｂ）は、図２（ｂ）に対応し、図１６（ｃ）は、図１（ｈ）に対応する。なお、図１（ａ）〜図１（ｃ）に対応する図は省略する。また、本実施例は、左右に第２の配線パターン群２０Ｂが存在している場合を示す。
実施例１０の第２の配線パターン群２０Ｂを構成する側壁パターン１４ｂは、図１６（ａ）に示すように、第１の配線パターン群２０Ａに最も近い２本の側壁パターン１４ｂ同士が左右の端部で接続された１つのループ形状を構成している。また、それらの内側の２４本の側壁パターン１４ｂ同士が外側同士から内側に向かってループ形状を構成し、これらが左右対称となっている。さらに内側の１０本の側壁パターン１４ｂは、隣同士でループ形状を構成し、これらが左右対称となっている。
その後は、図１６（ｂ）に示すように、側壁パターン１４ｂの端部のカット領域上に第１の配線パターン群２０Ａとの間にスペースＳを設けて８角形のレジスト１５を形成し、リソグラフィによって側壁パターン１４ｂのカット領域をカットし、図１６（ｃ）に示すように、実施例７と同一の配線パターン１１ａ，１１ｂを形成する。
次に、第２の実施の形態の半導体装置を相変化メモリに適用した実施例１１〜１４について説明する。実施例１１〜１４は、各配線パターン群２０Ａ，２０Ｂを構成する配線パターン１１ａ，１１ｂが、それぞれ線幅２０ｎｍの３３本からなる場合を示す。
図１７（ａ）〜（ｈ）は、本発明の実施例１１の製造工程の一例を示し、上側配線層の要部平面図である。図１７（ａ）〜（ｄ）は、それぞれ図３（ａ）〜（ｄ）に対応し、図１７（ｅ）は、図３（ｇ）に対応し、図１７（ｆ）は、図３（ｈ）に対応する。図１７（ｇ）は、図４（ｂ）に対応し、図１７（ｈ）は、図４（ｃ）に対応する。
第２の実施の形態と同様に、下地層上に、マスク材料を形成した後、マスク材料上に、図１７（ａ）に示すように、芯材パターン１３ａ，１３ｂを形成する。第２の配線パターン群２０Ｂを構成する芯材パターン１３ｂは、第１の配線パターン群２０Ａに最も近いものから順に互いに接続された閉ループ形状となっている。
次に、図１７（ｂ）に示すように、芯材パターン１３ａ，１３ｂのスリミング処理を行い、図１７（ｃ）に示すように、スリミング処理後の芯材パターン１３ａ，１３ｂの側面に側壁パターン１４ａ，１４ｂを形成し、図１７（ｄ）に示すように、芯材パターン１３ａ，１３ｂをエッチング除去して側壁パターン１４ａ，１４ｂを残存させる。
次に、図１７（ｅ）に示すように、側壁パターン１４ａ，１４ｂをマスクとして用いてマスク材料をエッチング除去してマスクパターンを形成し、側壁パターン１４ａ，１４ｂを除去する。
次に、図１７（ｅ）に示すように、マスクパターン１２ａ，１２ｂの周囲に配線材料１１を充填する。
次に、図１７（ｆ）に示すように、マスクパターン１２ａ，１２ｂを除去して配線パターン１１ａ，１１ｂを形成する。配線パターン１１ａ，１１ｂは、閉ループ形状になっている。第１の配線パターン群２０Ａ間に幅広パターン１１ｅが形成される。
次に、図１７（ｇ）に示すように、配線パターン１１ｂの端部のカット領域上に第１の配線パターン群２０Ａとの間にスペースＳを設けて６角形のレジスト１５を形成し、リソグラフィによって配線パターン１１ｂのカット領域をカットし、図１７（ｈ）に示すように、配線パターン１１ａ，１１ｂを形成する。
図１８（ａ）〜（ｃ）は、本発明の実施例１２の製造工程の一例を示す要部平面図である。図１８（ａ）は、図３（ｈ）に対応する。図１８（ｂ）は、図４（ｂ）に対応し、図１８（ｃ）は、図４（ｃ）に対応する。なお、図３（ａ）〜（ｇ）に対応する図は省略する。
実施例１２の第２の配線パターン群２０Ｂを構成する配線パターン１１ｂは、図１８（ａ）に示すように、１本置きに互いに接続されて閉ループ形状となっており、さらに第１の配線パターン群２０Ａの第２の配線パターン群２０Ｂに最も近い配線パターン１１ａも接続されて閉ループ形状を構成している。
その後は、図１８（ｂ）に示すように、配線パターン１１ｂの端部のカット領域上に第１の配線パターン群２０Ａとの間にスペースＳを設けてほ６角形のレジスト１５を形成し、リソグラフィによって配線パターン１１ｂのカット領域をカットし、図１８（ｃ）に示すように、配線パターン１１ａ，１１ｂを形成する。
図１９（ａ）〜（ｃ）は、本発明の実施例１３の製造工程の一例を示す要部平面図である。図１９（ａ）は、図３（ｈ）に対応する。図１９（ｂ）は、図４（ｂ）に対応し、図１９（ｃ）は、図４（ｃ）に対応する。なお、図３（ａ）〜（ｇ）に対応する図は省略する。
実施例１３の第２の配線パターン群２０Ｂを構成する配線パターン１１ｂは、図１９（ａ）に示すように、１本置きに互いに接続されて閉ループ形状となっており、さらに第１の配線パターン群２０Ａの第２の配線パターン群２０Ｂに最も近い配線パターン１１ａも接続されて閉ループ形状を構成している。
その後は、図１９（ｂ）に示すように、配線パターン１１ｂの端部のカット領域上に第１の配線パターン群２０Ａとの間にスペースＳを設けて６角形のレジスト１５を形成し、リソグラフィによって配線パターン１１ｂのカット領域をカットし、図１９（ｃ）に示すように、実施例１２と同様の配線パターン１１ａ，１１ｂを形成する。
図２０（ａ）〜（ｃ）は、本発明の実施例１４の製造工程の一例を示す要部平面図である。図２０（ａ）は、図３（ｈ）に対応する。図２０（ｂ）は、図４（ｂ）に対応し、図２０（ｃ）は、図４（ｃ）に対応する。なお、図３（ａ）〜（ｇ）に対応する図は省略する。
実施例１４の第２の配線パターン群２０Ｂを構成する配線パターン１１ｂは、図２０（ａ）に示すように、第１の配線パターン群２０Ａに近い側の２４本の配線パターン１１ｂは、第１の配線パターン群２０Ａに最も近いものから順に互いに接続された閉ループ形状となっている。また、それらの内側の９本の配線パターン１１ｂは、最も内側の閉ループ形状の配線パターン１１ｂに交互に接続されている。また、第１の配線パターン群２０Ａの第２の配線パターン群２０Ｂに最も近い配線パターン１１ａ同士が接続されて閉ループ形状となっている。
その後は、図２０（ｂ）に示すように、配線パターン１１ｂの端部のカット領域上に第１の配線パターン群２０Ａとの間にスペースＳを設けて６角形のレジスト１５を形成し、リソグラフィによって配線パターン１１ｂのカット領域をカットし、図２０（ｃ）に示すように、配線パターン１１ａ，１１ｂを形成する。
次に、第２の実施の形態をライン・アンド・スペースによる配線に適用した実施例１５〜１９について説明する。実施例１５〜１９は、配線パターン群２０Ａ，２０Ｂを構成する配線パターン１１ａ，１１ｂが、それぞれ線幅２０ｎｍの３６本からなる場合について説明する。
図２１（ａ）〜（ｃ）は、本発明の実施例１５の製造工程の一例を示す要部平面図である。図２１（ａ）は、図４（ａ）に対応し、図２１（ｂ）は、図４（ｂ）に対応し、図２１（ｃ）は、図４（ｃ）に対応する。なお、図３（ａ）〜（ｇ）に対応する図は省略する。また、本実施例は、左右に第２の配線パターン群２０Ｂが存在している場合を示す。
実施例６の第２の配線パターン群２０Ｂを構成する配線パターン１１ｂは、図２１（ａ）に示すように、中央を除く３２本が第１の配線パターン群２０Ａに最も近いものから順に互いに接続された閉ループ形状を構成し、これらが左右対称となっている。
その後は、図２１（ｂ）に示すように、配線パターン１１ｂの端部のカット領域上に第１の配線パターン群２０Ａとの間にスペースＳを設けて８角形のレジスト１５を形成し、リソグラフィによって配線パターン１１ｂのカット領域をカットし、図２１（ｃ）に示すように、配線パターン１１ａ，１１ｂを形成する。
図２２（ａ）〜（ｃ）は、本発明の実施例１６の製造工程の一例を示す要部平面図である。図２２（ａ）は、図４（ａ）に対応し、図２２（ｂ）は、図４（ｂ）に対応し、図２２（ｃ）は、図４（ｃ）に対応する。なお、図３（ａ）〜（ｇ）に対応する図は省略する。また、本実施例は、左右に第２の配線パターン群２０Ｂが存在している場合を示す。
実施例１６の第２の配線パターン群２０Ｂを構成する配線パターン１１ｂは、図２２（ａ）に示すように、中央に形成された幅広パターン１１ｅに交互に接続されてそれぞれ閉ループ形状を構成し、これらが左右対称となっている。また、第１の配線パターン群２０Ａの第２の配線パターン群２０Ｂに最も近い配線パターン１１ａは、閉ループカットされるカット領域の近傍に線幅が太い部分（三角形）が形成されている。
その後は、図２２（ｂ）に示すように、配線パターン１１ｂの端部のカット領域上に第１の配線パターン群２０Ａとの間にスペースＳを設けてほぼ６角形のレジスト１５を形成し、リソグラフィによって配線パターン１１ｂのカット領域をカットし、図２２（ｃ）に示すように、配線パターン１１ａ，１１ｂを形成する。
図２３（ａ）〜（ｃ）は、本発明の実施例１７の製造工程の一例を示す要部平面図である。図２３（ａ）は、図４（ａ）に対応し、図２３（ｂ）は、図４（ｂ）に対応し、図２３（ｃ）は、図４（ｃ）に対応する。なお、図３（ａ）〜（ｇ）に対応する図は省略する。また、本実施例は、左右に第２の配線パターン群２０Ｂが存在している場合を示す。
実施例１７の第２の配線パターン群２０Ｂを構成する配線パターン１１ｂは、図２３（ａ）に示すように、中央の幅広パターン１１ｅの周囲に形成された環状のパターンに交互に接続されてそれぞれ閉ループ形状を構成し、これらが左右対称となっている。また、第１の配線パターン群２０Ａの第２の配線パターン群２０Ｂに最も近い配線パターン１１ａは、閉ループカットされるカット領域の近傍に線幅が太い部分（三角形）が形成されている。
その後は、図２３（ｂ）に示すように、配線パターン１１ｂの端部のカット領域上に第１の配線パターン群２０Ａとの間にスペースＳを設けてほぼ６角形のレジスト１５を形成し、リソグラフィによって配線パターン１１ｂのカット領域をカットし、図２３（ｃ）に示すように、配線パターン１１ａ，１１ｂを形成する。
図２４（ａ）〜（ｃ）は、本発明の実施例１８の製造工程の一例を示す要部平面図である。図２４（ａ）は、図４（ａ）に対応し、図２４（ｂ）は、図４（ｂ）に対応し、図２４（ｃ）は、図４（ｃ）に対応する。なお、図３（ａ）〜（ｇ）に対応する図は省略する。また、本実施例は、左右に第２の配線パターン群２０Ｂが存在している場合を示す。
実施例１８の第２の配線パターン群２０Ｂを構成する配線パターン１１ｂは、図２４（ａ）に示すように、第１の配線パターン群２０Ａに近い側の２６本の側壁パターン１１ｂは、第１の配線パターン群２０Ａに最も近いものから順に互いに接続された閉ループ形状を構成して、これらが左右対称となっている。さらに内側の１０本の配線パターン１１ｂは、内側の閉ループ形状の配線パターン１１ｂに交互に接続し、これらが左右対称となっている。また、第１の配線パターン群２０Ａの第２の配線パターン群２０Ｂに最も近い配線パターン１１ａは、閉ループカットされるカット領域の近傍に線幅が太い部分（三角形）が形成されている。
その後は、図２４（ｂ）に示すように、配線パターン１１ｂの端部のカット領域上に第１の配線パターン群２０Ａとの間にスペースＳを設けて８角形のレジスト１５を形成し、リソグラフィによって配線パターン１１ｂのカット領域をカットし、図２４（ｃ）に示すように、配線パターン１１ａ，１１ｂを形成する。
図２５は、本発明の実施例１９の製造工程の一例を示す要部平面図である。図２５（ａ）は、図４（ａ）に対応し、図２５（ｂ）は、図４（ｂ）に対応し、図２５（ｃ）は、図４（ｃ）に対応する。なお、図３（ａ）〜（ｇ）に対応する図は省略する。また、本実施例は、左右に第２の配線パターン群２０Ｂが存在している場合を示す。
実施例１９の第２の配線パターン群２０Ｂを構成する配線パターン１１ｂは、図２５（ａ）に示すように、第１の配線パターン群２０Ａに近い側の２２本の配線パターン１１ｂ同士が左右の端部で閉ループ形状となっている。また、それらの内側の４本は、第１の配線パターン群２０Ａに最も違いものから順に互いに接続された閉ループ形状を構成し、これらが左右対称となっている。さらに内側の９本は、内側の閉ループ形状に交互に接続されて左右対称となっている。また、第１の配線パターン群２０Ａの第２の配線パターン群２０Ｂに最も近い配線パターン１１ａは、閉ループカットされるカット領域の近傍に線幅が太い部分（三角形）が形成されている。
その後は、図２５（ｂ）に示すように、配線パターン１１ｂの端部のカット領域上に第１の配線パターン群２０Ａとの間にスペースＳを設けて８角形のレジスト１５を形成し、リソグラフィによって配線パターン１１ｂのカット領域をカットし、図２５（ｃ）に示すように、配線パターン１１ａ，１１ｂを形成する。
なお、本発明は、上記実施の形態、上記実施例に限定されず、その発明の要旨を逸脱しない範囲内で種々変形実施が可能である。
図１（ａ）〜（ｈ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図である。 図２（ａ）〜（ｃ）は、図１（ｄ）に示す工程と図１（ｅ）に示す工程との間に行われる閉ループカット工程を示す平面図である。 図３（ａ）〜（ｈ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図である。 図４（ａ）〜（ｃ）は、図３（ｈ）の工程の後に行われる閉ループカット工程を示す平面図である。 図５は、本発明の第３の実施の形態に係る側壁パターンの一例を示し、（ａ）は平面図、（ｂ）は、（ａ）のＡ部詳細図である。 図６（ａ）は、本発明の実施例１に係る相変化メモリの配線層の配線パターンの概略の構成を示す平面図、（ｂ）は（ａ）のＢ部詳細図である。 図７Ａ（ａ）〜（ｃ）は、本発明の実施例１の製造工程の一例を示し、上側配線層の要部平面図である。 図７Ｂ（ｄ）〜（ｆ）は、本発明の実施例１の製造工程の一例を示し、上側配線層の要部平面図である。 図８（ａ）〜（ｃ）は、本発明の実施例２の製造工程の一例を示し、上側配線層の要部平面図である。 図９（ａ）〜（ｃ）は、本発明の実施例３の製造工程の一例を示し、上側配線層の要部平面図である。 図１０（ａ）〜（ｃ）は、本発明の実施例４の製造工程の一例を示し、上側配線層の要部平面図である。 図１１（ａ）〜（ｃ）は、本発明の実施例５の製造工程の一例を示し、上側配線層の要部平面図である。 図１２（ａ）〜（ｃ）は、本発明の実施例６の製造工程の一例を示す要部平面図である。 図１３（ａ）〜（ｃ）は、本発明の実施例７の製造工程の一例を示す要部平面図である。 図１４（ａ）〜（ｃ）は、本発明の実施例８の製造工程の一例を示す要部平面図である。 図１５（ａ）〜（ｃ）は、本発明の実施例９の製造工程の一例を示す要部平面図である。 図１６（ａ）〜（ｃ）は、本発明の実施例１０の製造工程の一例を示す要部平面図である。 図１７（ａ）〜（ｃ）は、本発明の実施例１１の製造工程の一例を示し、上側配線層の要部平面図である。 図１７（ｄ）〜（ｆ）は、本発明の実施例１１の製造工程の一例を示し、上側配線層の要部平面図である。 図１７（ｇ）〜（ｈ）は、本発明の実施例１１の製造工程の一例を示し、上側配線層の要部平面図である。 図１８（ａ）〜（ｃ）は、本発明の実施例１２の製造工程の一例を示す要部平面図である。 図１９（ａ）〜（ｃ）は、本発明の実施例１３の製造工程の一例を示す要部平面図である。 図２０（ａ）〜（ｃ）は、本発明の実施例１４の製造工程の一例を示す要部平面図である。 図２１（ａ）〜（ｃ）は、本発明の実施例１５の製造工程の一例を示す要部平面図である。 図２２（ａ）〜（ｃ）は、本発明の実施例１６の製造工程の一例を示す要部平面図である。 図２３（ａ）〜（ｃ）は、本発明の実施例１７の製造工程の一例を示す要部平面図である。 図２４（ａ）〜（ｃ）は、本発明の実施例１８の製造工程の一例を示す要部平面図である。 図２５（ａ）〜（ｃ）は、本発明の実施例１９の製造工程の一例を示す要部平面図である。
符号の説明
１…相変化メモリ、２…メモリセル領域、３…ＷＬ引き出し領域、４…ＢＬ引き出し領域、１０…下地層、１１…配線材料、１１ａ，１１ｂ…配線パターン、１１ｃ…終端、１１ｄ…コンタクトフリンジ、１１ｅ…幅広パターン、１２ａ，１２ｂ…マスクパターン、１２…マスク材料、１３ａ，１３ｂ…芯材パターン、１４ａ，１４ｂ…側壁パターン、１５…レジスト、２０Ａ，２０Ｃ…第１の配線パターン群、２０Ｂ，２０Ｄ…第２の配線パターン群、２１ａ，２１ｂ…配線パターン、２１ｃ…終端、２１ｄ…コンタクトフリンジ、１１０…平行部、１１１…非平行部、１１１ａ…カット領域、１４０…平行部、１４１…非平行部、１４１ａ…カット領域、Ｓ…スペース

Claims (5)

  1. 下地層上に、線幅が一定の線状部を有する第１のパターンと、前記第１のパターンの前記線状部に近接した部分と前記線状部から離れた部分を有し、前記第１のパターンとは独立して、又は前記第１のパターンに接続されて閉ループ形状を構成する第２のパターンとを形成する第１の工程と、
    前記第２のパターンの前記第１のパターンの前記線状部から離れた部分で閉ループカットを行う第２の工程とを含む半導体装置の製造方法。
  2. 下地層上に、線幅が一定の線状部を有する第１のパターンと、前記第１のパターンの前記線状部との間に第１の間隔を有する、前記第１のパターンに平行な部分を備え、前記第１のパターンとは独立して、又は前記第１のパターンに接続されて閉ループ形状を構成する第２のパターンとを形成する第１の工程と、
    前記第１のパターンの前記線状部との間に前記第１の間隔よりも大きい第２の間隔を有してレジストを前記第２のパターンの一部に形成し、前記レジストが形成された前記第２のパターンの部分で閉ループカットを行う第２の工程とを含む半導体装置の製造方法。
  3. 下地層上に、芯材パターンを形成し、前記芯材パターンの側面に側壁パターンを形成した後、前記芯材パターンを除去することにより、線幅が一定の線状部を有する閉ループ形状の第１のパターンと、前記第１のパターンの前記線状部に近接した部分と前記線状部から離れた部分とを有し、前記第１のパターンとは独立して、又は前記第１のパターンに接続されて閉ループ形状を構成する第２のパターンとを形成する第１の工程と、
    前記第２のパターンの前記第１のパターンの前記線状部から離れた部分で閉ループカットを行う第２の工程とを含む半導体装置の製造方法。
  4. 下地層上に、所定の周期で配列された複数の第１のパターンからなる第１のパターン群と、前記所定の周期で配列された複数の第２のパターンからなり、前記複数の第２のパターンのうち、少なくとも前記第１の配線パターン群に最も近接する第２のパターンは、前記第１のパターン群に平行な平行部と、前記第２のパターン群から離れた部分とを有し、前記第１のパターン群とは独立して、又は前記第１のパターン群に接続されて閉ループ形状を構成する第２のパターン群とを形成する第１の工程と、
    前記第２のパターンの前記第１のパターン群から離れた部分で閉ループカットを行う第２の工程とを含む半導体装置の製造方法。
  5. 所定の周期で配列された複数の第１の配線パターンからなる第１の配線パターン群と、
    前記所定の周期で配列された複数の第２の配線パターンからなる第２の配線パターン群とを備え、
    前記複数の第２の配線パターンのうち、少なくとも前記第１の配線パターン群に最も近接する第２の配線パターンは、前記第１の配線パターン群に平行な平行部と、前記平行部に接続して前記第１の配線パターン群から遠ざかるように設けられ、かつ前記第１の配線パターン群に平行でない非平行部とを有する半導体装置。
JP2008209849A 2008-08-18 2008-08-18 半導体装置の製造方法、及び半導体装置 Active JP4789158B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008209849A JP4789158B2 (ja) 2008-08-18 2008-08-18 半導体装置の製造方法、及び半導体装置
US12/542,540 US8183148B2 (en) 2008-08-18 2009-08-17 Method of fabricating semiconductor device and semiconductor device
US14/284,709 USRE46100E1 (en) 2008-08-18 2014-05-22 Method of fabricating semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008209849A JP4789158B2 (ja) 2008-08-18 2008-08-18 半導体装置の製造方法、及び半導体装置

Publications (2)

Publication Number Publication Date
JP2010045302A true JP2010045302A (ja) 2010-02-25
JP4789158B2 JP4789158B2 (ja) 2011-10-12

Family

ID=41680751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008209849A Active JP4789158B2 (ja) 2008-08-18 2008-08-18 半導体装置の製造方法、及び半導体装置

Country Status (2)

Country Link
US (2) US8183148B2 (ja)
JP (1) JP4789158B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120017547A (ko) * 2010-08-19 2012-02-29 삼성전자주식회사 라인 패턴 구조물의 형성 방법
KR20130094169A (ko) * 2012-02-15 2013-08-23 삼성전자주식회사 도전 라인의 전기적 접촉 신뢰성을 증가시키기 위해서 수정 직사각형 마스크 패턴을 이용하는 집적회로 장치 제조 방법
US9653314B2 (en) 2014-09-09 2017-05-16 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
KR101876941B1 (ko) * 2011-12-22 2018-07-12 에스케이하이닉스 주식회사 반도체 소자의 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5395837B2 (ja) 2011-03-24 2014-01-22 株式会社東芝 半導体装置の製造方法
JP2013197266A (ja) 2012-03-19 2013-09-30 Toshiba Corp 半導体装置およびその製造方法
US8637982B2 (en) 2012-04-18 2014-01-28 Sandisk Technologies Inc. Split loop cut pattern for spacer process
KR102059183B1 (ko) 2013-03-07 2019-12-24 삼성전자주식회사 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치
US9911693B2 (en) 2015-08-28 2018-03-06 Micron Technology, Inc. Semiconductor devices including conductive lines and methods of forming the semiconductor devices
US10483202B2 (en) * 2016-02-22 2019-11-19 Toshiba Memory Corporation Semiconductor device having a wiring line with an end portion having rounded side surfaces and manufacturing method thereof
US9847339B2 (en) * 2016-04-12 2017-12-19 Macronix International Co., Ltd. Self-aligned multiple patterning semiconductor device fabrication
CN108550522B (zh) * 2018-04-27 2020-09-04 上海集成电路研发中心有限公司 一种多次图形化的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081403A (ja) * 2005-09-14 2007-03-29 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
JP2008027991A (ja) * 2006-07-18 2008-02-07 Toshiba Corp 半導体装置
WO2008027239A2 (en) * 2006-08-30 2008-03-06 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate ic structures
JP2008535247A (ja) * 2005-03-28 2008-08-28 マイクロン テクノロジー， インク． 集積回路製造
JP2009076902A (ja) * 2007-09-18 2009-04-09 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
JP2009260309A (ja) * 2008-04-17 2009-11-05 Samsung Electronics Co Ltd 半導体素子の微細パターン形成方法
JP2010045359A (ja) * 2008-08-11 2010-02-25 Samsung Electronics Co Ltd 半導体素子及び半導体素子のパターン形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328810A (en) * 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
JPH0855908A (ja) 1994-08-17 1996-02-27 Toshiba Corp 半導体装置
JP3406302B2 (ja) * 2001-01-16 2003-05-12 株式会社半導体先端テクノロジーズ 微細パターンの形成方法、半導体装置の製造方法および半導体装置
US6955961B1 (en) * 2004-05-27 2005-10-18 Macronix International Co., Ltd. Method for defining a minimum pitch in an integrated circuit beyond photolithographic resolution
JP4936659B2 (ja) 2004-12-27 2012-05-23 株式会社東芝 半導体装置の製造方法
US7346887B2 (en) 2005-11-09 2008-03-18 International Business Machines Corporation Method for fabricating integrated circuit features
JP4171032B2 (ja) 2006-06-16 2008-10-22 株式会社東芝 半導体装置及びその製造方法
JP4909735B2 (ja) 2006-06-27 2012-04-04 株式会社東芝 不揮発性半導体メモリ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008535247A (ja) * 2005-03-28 2008-08-28 マイクロン テクノロジー， インク． 集積回路製造
JP2007081403A (ja) * 2005-09-14 2007-03-29 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
JP2008027991A (ja) * 2006-07-18 2008-02-07 Toshiba Corp 半導体装置
WO2008027239A2 (en) * 2006-08-30 2008-03-06 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate ic structures
JP2009076902A (ja) * 2007-09-18 2009-04-09 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
JP2009260309A (ja) * 2008-04-17 2009-11-05 Samsung Electronics Co Ltd 半導体素子の微細パターン形成方法
JP2010045359A (ja) * 2008-08-11 2010-02-25 Samsung Electronics Co Ltd 半導体素子及び半導体素子のパターン形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120017547A (ko) * 2010-08-19 2012-02-29 삼성전자주식회사 라인 패턴 구조물의 형성 방법
KR101692407B1 (ko) 2010-08-19 2017-01-04 삼성전자주식회사 라인 패턴 구조물의 형성 방법
KR101876941B1 (ko) * 2011-12-22 2018-07-12 에스케이하이닉스 주식회사 반도체 소자의 제조 방법
KR20130094169A (ko) * 2012-02-15 2013-08-23 삼성전자주식회사 도전 라인의 전기적 접촉 신뢰성을 증가시키기 위해서 수정 직사각형 마스크 패턴을 이용하는 집적회로 장치 제조 방법
KR101994245B1 (ko) 2012-02-15 2019-06-28 삼성전자 주식회사 도전 라인의 전기적 접촉 신뢰성을 증가시키기 위해서 수정 직사각형 마스크 패턴을 이용하는 집적회로 장치 제조 방법
US9653314B2 (en) 2014-09-09 2017-05-16 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP4789158B2 (ja) 2011-10-12
USRE46100E1 (en) 2016-08-09
US8183148B2 (en) 2012-05-22
US20100038795A1 (en) 2010-02-18

Similar Documents

Publication Publication Date Title
JP4789158B2 (ja) 半導体装置の製造方法、及び半導体装置
KR101618749B1 (ko) 반도체 소자의 패턴 형성 방법
US9564368B2 (en) Semiconductor device and method of fabricating the same
US8541316B2 (en) Method of manufacturing semiconductor device including sequentially forming first and second mask material layers and forming a dotted photoresist pattern on the second mask material layer
KR101314437B1 (ko) 집적 회로 장치 및 그 제조 방법
US10461145B2 (en) Method for fabricating magnetic core
US8765610B2 (en) Method for manufacturing semiconductor device
KR20200055803A (ko) 전도성 라인들을 포함하는 반도체 디바이스들 및 반도체 디바이스들을 형성하는 방법
US8546196B2 (en) Non-volatile memory device and manufacturing method thereof
US9034765B2 (en) Methods of forming a semiconductor device
US20090227110A1 (en) Method of Forming Mask Pattern
JP2008140793A (ja) 電子装置の製造方法および半導体装置の製造方法
US8114778B2 (en) Method of forming minute patterns in semiconductor device using double patterning
TWI572016B (zh) 半導體結構及其製造方法
CN108281413A (zh) 制作电容器的方法
TWI447809B (zh) 凸出結構與形成凸出結構的方法
US8420453B2 (en) Method of forming active region structure
KR101130014B1 (ko) 비휘발성 저장 장치의 제조 방법
JP2013239520A (ja) 半導体装置及びその製造方法
JP2013012620A (ja) 半導体装置の製造方法
TWI506754B (zh) 積體電路圖案及方法
US10950443B2 (en) Method for forming patterns
US20130157384A1 (en) Method for fabricating semiconductor device
TW201232741A (en) Multiple patterning method
TWI584443B (zh) 接觸墊結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100728

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110627

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110628

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110629

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4789158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350