JP4909735B2 - 不揮発性半導体メモリ - Google Patents

不揮発性半導体メモリ Download PDF

Info

Publication number
JP4909735B2
JP4909735B2 JP2006354851A JP2006354851A JP4909735B2 JP 4909735 B2 JP4909735 B2 JP 4909735B2 JP 2006354851 A JP2006354851 A JP 2006354851A JP 2006354851 A JP2006354851 A JP 2006354851A JP 4909735 B2 JP4909735 B2 JP 4909735B2
Authority
JP
Japan
Prior art keywords
select gate
gate line
line
block
word lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006354851A
Other languages
English (en)
Other versions
JP2008034789A (ja
Inventor
岳司 上垣内
威史 村田
至 川端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006354851A priority Critical patent/JP4909735B2/ja
Priority to KR1020070043499A priority patent/KR100915468B1/ko
Priority to US11/764,416 priority patent/US7671475B2/en
Publication of JP2008034789A publication Critical patent/JP2008034789A/ja
Priority to US12/683,499 priority patent/US20100103736A1/en
Priority to US13/427,061 priority patent/US8497582B2/en
Application granted granted Critical
Publication of JP4909735B2 publication Critical patent/JP4909735B2/ja
Priority to US13/935,637 priority patent/US8786096B2/en
Priority to US14/301,102 priority patent/US8994180B2/en
Priority to US14/626,566 priority patent/US9202816B2/en
Priority to US14/938,888 priority patent/US20160064393A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Description

本発明は、不揮発性半導体メモリ、特に、ＮＡＮＤセル型フラッシュメモリのワード線のレイアウトに関する。
不揮発性半導体メモリ、特に、ＮＡＮＤセル型フラッシュメモリは、大容量かつ不揮発という特長を生かし、最近では、携帯オーディオ機器をはじめ、様々な電子機器のメインメモリとして使用されはじめている。
このような状況の下、ＮＡＮＤセル型フラッシュメモリは、その機能の向上に加えて、さらなる大容量化が今後の大きな課題となっている。
ＮＡＮＤセル型フラッシュメモリの大容量化を実現するには、メモリセルの微細化を推し進めていくのが最も単純な方法であるが、メモリセルの微細化には露光装置におけるレジストの最小加工寸法の壁が存在する。
例えば、ＮＡＮＤストリングに平行な方向のメモリセルのサイズＦ(future size)は、ワード線のピッチの半分（ハーフピッチ）により決定されるが、このハーフピッチは、通常は最小加工寸法よりも小さくできない。
そこで、プロセスの観点から最小加工寸法よりも小さいサイズを実現する微細加工技術が提案されている（特許文献１，２を参照）。
この微細加工技術は、側壁（サイドウォール）をマスクとして下地を加工する点に特長を有する。
しかし、特許文献１では、ライン＆スペースのパターンを形成する点のみ開示し、これを実際に不揮発性半導体メモリに適用した場合について何ら検討されていない。即ち、側壁を利用した微細加工技術では、ライン＆スペースのパターンを形成できても、コンタクトホールを形成することはできない。
従って、ライン＆スペースの微細パターンを形成したとしても、各々のパターンに対してコンタクトをとることができないため、例えば、不揮発性半導体メモリのワード線として成立させることはできない。
これに対し、特許文献２では、ワード線に対する適用を前提とした微細加工技術を提案する。この技術によれば、側壁をマスクにしてワード線を加工すると共に、ワード線の両端に交互にフリンジ(fringe)を形成してワード線に対するコンタクトエリアを確保する。
しかし、このようなレイアウトでは、ワード線の両端に直接フリンジが接続されるため、フリンジを十分な大きさで形成することが難しい。また、ワード線の両端に交互にフリンジを接続し、さらには、ワード線の一端のフリンジをジグザク状にレイアウトしたとしても、フリンジの大きさがワード線のピッチに影響を受けることに変わりはない。
従って、ワード線のピッチが狭くなればなるほど、十分な大きさのフリンジが形成できなくなり、フリンジとコンタクトホールとの合せずれが生じたときのコンタクト抵抗の増大や、最悪の場合には、隣接するワード線同士の短絡などの問題が発生する。
特開平５−８８３７５号公報 特開平８−５５９２０号公報
本発明の例では、狭ピッチのワード線に対するコンタクトを、低いコンタクト抵抗で、かつ、ワード線同士の短絡なしに、とるためのワード線レイアウトを提案する。
本発明の例に係わる不揮発性半導体メモリは、第１方向に直列接続される複数の第１メモリセル、前記複数の第１メモリセルの一端に接続される第１セレクトゲートトランジスタ及び前記複数の第１メモリセルの他端に接続される第２セレクトゲートトランジスタを有する第１セルユニットと、前記第１方向に交差する第２方向に延び、前記第１セレクトゲートトランジスタに接続される第１セレクトゲート線と、前記第２方向に延び、前記第２セレクトゲートトランジスタに接続される第２セレクトゲート線と、前記第２方向に延び、各々が前記複数の第１メモリセルの１つに接続される複数の第１ワード線と、各々が前記複数の第１ワード線の１つに接続される複数の第１フリンジとを備え、前記第２方向の一端に設けられるコンタクトエリア内において、前記複数の第１ワード線のうち前記第１セレクトゲート線側にある第１セレクトゲート線側ワード線の端部は、第１ポイントで前記第１セレクトゲート線側に折り曲げられ、前記第１セレクトゲート線側ワード線の先端及び前記第１ポイント間にコンタクトプラグが接続され、前記コンタクトエリア内において、前記複数の第１ワード線のうち前記第２セレクトゲート線側にある第２セレクトゲート線側ワード線の端部は、第２ポイントで前記第２セレクトゲート線側に折り曲げられ、前記第２セレクトゲート線側ワード線の先端及び前記第２ポイント間にコンタクトプラグが接続され、前記第１セレクトゲート線側ワード線のうち前記第１セレクトゲート線からｉ（ｉは奇数）番目のワード線に接続されるフリンジと、前記第１セレクトゲート線側ワード線のうち前記第１セレクトゲート線から（ｉ＋１）番目のワード線に接続されるフリンジとは、前記第２方向において互いに反対方向に延び、前記第２セレクトゲート線側ワード線のうち前記第２セレクトゲート線からｉ番目のワード線に接続されるフリンジと、前記第２セレクトゲート線側ワード線のうち前記第２セレクトゲート線から（ｉ＋１）番目のワード線に接続されるフリンジとは、前記第２方向において互いに反対方向に延びる。
本発明の例によれば、狭ピッチのワード線に対するコンタクトを、低いコンタクト抵抗で、かつ、ワード線同士の短絡なしに、とることが可能になる。
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
１． 概要
本発明の例では、リソグラフィの解像度の限界よりも微細なパターンを形成する微細加工技術を不揮発性半導体メモリのワード線の加工に適用した場合に、コンタクト抵抗の増大や、隣接するワード線同士の短絡などの問題なく、例えば、ワード線に対するコンタクトをとるためのワード線レイアウトを提案する。
そのレイアウトとは、例えば、図１乃至図４に示すように、ワード線の一端がセレクトゲート線側に折り曲げられ、その折り曲げられた箇所からその先端までの間にコンタクトプラグ（コンタクトホール）が接続される、というものである。
このようなレイアウトによれば、コンタクトプラグは、メモリセルアレイの一端側のコンタクトエリア内において、二次元（ｘ方向及びｙ方向）で、その位置、サイズ、さらには、互いのピッチを自由に調整できるため、コンタクト抵抗の低減とワード線同士の短絡の防止とを実現できる。
また、ワード線のピッチに影響されることなく、ワード線にフリンジを接続できる。即ち、フリンジの位置、サイズ、さらには、互いのピッチについても、コンタクトプラグと同様に、自由に調整できる。
特に、特許文献２に開示されるレイアウト、即ち、フリンジの位置をワード線が延びる方向（ｘ方向）の一次元でのみ調整するレイアウトでは、フリンジの位置及びサイズがワード線のピッチに影響されるため、この点からも、本発明の例による効果が絶大であることが明白である。
具体的には、本発明の例では、図１、図３及び図４に示すように、メモリセルアレイの両端にそれぞれコンタクトエリアを設けるレイアウトと、図２に示すように、メモリセルアレイの一端側にコンタクトエリアを設けるレイアウトとを提案する。
図１のレイアウトは、ワード線ＷＬが、全体として、セレクトゲート線ＳＧの四方を多重に取り囲むループ形状を有する。このような形状を、閉ループ形状と称することにする。
閉ループ形状によれば、メモリセルアレイのｘ方向の一端側のコンタクトエリア内において、ブロックＢＬＯＣＫｉ内の複数のワード線ＷＬの端部は、セレクトゲート線ＳＧ側（ｙ方向、下向き）に折り曲げられる。そして、その折り曲げられた箇所からその先端までの間にフリンジＦが設けられ、そのフリンジＦにコンタクトプラグＣＰが接続される。
また、メモリセルアレイのｘ方向の他端側のコンタクトエリア内において、ブロックＢＬＯＣＫ（ｉ＋１）内の複数のワード線ＷＬの端部は、セレクトゲート線ＳＧ側（ｙ方向、上向き）に折り曲げられる。そして、その折り曲げられた箇所からその先端までの間にフリンジＦが設けられ、そのフリンジＦにコンタクトプラグＣＰが接続される。
ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）内のワード線ＷＬは、メモリセルアレイ以外のエリアにおいて互いに分断され、それぞれの独立性が確保される。点線部分が切断する箇所を示している。
セレクトゲート線ＳＧから１番目のワード線ＷＬのフリンジＦと２番目のワード線ＷＬのフリンジＦとは、縦方向（ｙ方向）のスリットにより互いに分断される。
図２のレイアウトは、ワード線ＷＬが、全体として、セレクトゲート線ＳＧの三方を多重に取り囲むループ形状を有する。このような形状を、片ループ形状と称することにする。
片ループ形状によれば、メモリセルアレイのｘ方向の一端側のコンタクトエリア内において、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）内の複数のワード線ＷＬの端部は、共に、セレクトゲート線ＳＧ側（ｙ方向、下／上向き）に折り曲げられる。そして、その折り曲げられた箇所からその先端までの間にフリンジＦが設けられ、そのフリンジＦにコンタクトプラグＣＰが接続される。
ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）内のワード線ＷＬは、メモリセルアレイ以外のエリアにおいて互いに分断され、それぞれの独立性が確保される。点線部分が切断する箇所を示している。
メモリセルアレイのｘ方向の他端側は、コンタクトエリアが配置されず、フリーになっている。この場合、メモリセルアレイのｘ方向の他端側のレイアウトをすっきりさせることができる。また、ワード線ＷＬの独立性を確保するため、セレクトゲート線ＳＧから１番目のワード線ＷＬのフリンジＦと２番目のワード線ＷＬのフリンジＦとは、十字（ｘ方向及びｙ方向）のスリットにより互いに分断される。
図３のレイアウトは、図１のレイアウトの変形例であるが、閉ループ形状となっていない。このレイアウトの特徴は、図１のレイアウトよりも、フリンジＦのｙ方向のサイズを大きくできる点、及び、コンタクトプラグＣＰの位置の自由度を向上できる点にある。
このレイアウトによれば、メモリセルアレイのｘ方向の一端側のコンタクトエリア内において、ブロックＢＬＯＣＫｉ内の複数のワード線ＷＬの端部は、セレクトゲート線ＳＧ１側（ｙ方向、下向き）に折り曲げられる。そして、その折り曲げられた箇所からその先端までの間にフリンジＦが設けられ、そのフリンジＦにコンタクトプラグＣＰが接続される。
ブロックＢＬＯＣＫｉ内の複数のワード線ＷＬの先端は、最大で、セレクトゲート線ＳＧ１が配置される側とは反対側（セレクトゲート線ＳＧ２が配置される側）のブロックＢＬＯＣＫ（ｉ＋１）の端部まで延ばすことができる。
ブロックＢＬＯＣＫｉ内の複数のワード線ＷＬの先端の位置は、上記範囲内で自由に設定できる。即ち、その先端の位置は、ブロックＢＬＯＣＫ（ｉ＋１）の端部まで延びていなくてもよいし、全てのワード線ＷＬの先端の位置が同じでなくてもよい。
また、メモリセルアレイのｘ方向の他端側のコンタクトエリア内において、ブロックＢＬＯＣＫ（ｉ＋１）内の複数のワード線ＷＬの端部は、セレクトゲート線ＳＧ１側（ｙ方向、上向き）に折り曲げられる。そして、その折り曲げられた箇所からその先端までの間にフリンジＦが設けられ、そのフリンジＦにコンタクトプラグＣＰが接続される。
ブロックＢＬＯＣＫ（ｉ＋１）内の複数のワード線ＷＬの先端は、最大で、セレクトゲート線ＳＧ１が配置される側とは反対側（セレクトゲート線ＳＧ２が配置される側）のブロックＢＬＯＣＫｉの端部まで延ばすことができる。
ブロックＢＬＯＣＫ（ｉ＋１）内の複数のワード線ＷＬの先端の位置は、上記範囲内で自由に設定できる。即ち、その先端の位置は、ブロックＢＬＯＣＫｉの端部まで延びていなくてもよいし、全てのワード線ＷＬの先端の位置が同じでなくてもよい。
ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）内のワード線ＷＬは、メモリセルアレイ以外のエリアにおいて互いに分断され、それぞれの独立性が確保される。点線部分が切断する箇所を示している。
セレクトゲート線ＳＧ１から１番目のワード線ＷＬのフリンジＦと２番目のワード線ＷＬのフリンジＦとは、縦方向（ｙ方向）のスリットにより互いに分断される。
図４のレイアウトも、図１のレイアウトの変形例であるが、閉ループ形状となっていない。このレイアウトの特徴は、１つのブロックＢＬＯＣＫｉ内の複数のワード線を２つのグループに分け、これら２つのグループでワード線を折り曲げる方向を異ならせた点にある。
この場合、図１のレイアウトよりも、フリンジＦのｙ方向のサイズを大きくでき、かつ、コンタクトプラグＣＰの位置の自由度を向上できる。また、図３のレイアウトよりも、コンタクトエリアのｘ方向のサイズを小さくできる。
このレイアウトによれば、メモリセルアレイのｘ方向の一端側のコンタクトエリア内において、ブロックＢＬＯＣＫｉ内の複数のワード線ＷＬのうちのセレクトゲート線ＳＧ１側の少なくとも１つのワード線（例えば、セレクトゲート線ＳＧ１側の半分のワード線）の端部は、セレクトゲート線ＳＧ１側（ｙ方向、下向き）に折り曲げられ、ブロックＢＬＯＣＫｉ内の複数のワード線ＷＬのうちのセレクトゲート線ＳＧ２側の少なくとも１つのワード線（例えば、セレクトゲート線ＳＧ２側の半分のワード線）の端部は、セレクトゲート線ＳＧ２側（ｙ方向、上向き）に折り曲げられる。
そして、その折り曲げられた箇所からその先端までの間にフリンジＦが設けられ、そのフリンジＦにコンタクトプラグＣＰが接続される。
ブロックＢＬＯＣＫｉ内の複数のワード線ＷＬのうちのセレクトゲート線ＳＧ１側の少なくとも１つのワード線の先端は、最大で、ブロックＢＬＯＣＫ（ｉ＋１）のｙ方向の中央部まで延ばすことができる。
セレクトゲート線ＳＧ１側の少なくとも１つのワード線の先端の位置は、上記範囲内で自由に設定できる。即ち、その先端の位置は、ブロックＢＬＯＣＫ（ｉ＋１）のｙ方向の中央部まで延びていなくてもよいし、全てのワード線ＷＬの先端の位置が同じでなくてもよい。
また、メモリセルアレイのｘ方向の他端側のコンタクトエリア内において、ブロックＢＬＯＣＫ（ｉ＋１）内の複数のワード線ＷＬのうちのセレクトゲート線ＳＧ１側の少なくとも１つのワード線（例えば、セレクトゲート線ＳＧ１側の半分のワード線）の端部は、セレクトゲート線ＳＧ１側（ｙ方向、上向き）に折り曲げられ、ブロックＢＬＯＣＫ（ｉ＋１）内の複数のワード線ＷＬのうちのセレクトゲート線ＳＧ２側の少なくとも１つのワード線（例えば、セレクトゲート線ＳＧ２側の半分のワード線）の端部は、セレクトゲート線ＳＧ２側（ｙ方向、下向き）に折り曲げられる。
そして、その折り曲げられた箇所からその先端までの間にフリンジＦが設けられ、そのフリンジＦにコンタクトプラグＣＰが接続される。
ブロックＢＬＯＣＫ（ｉ＋１）内の複数のワード線ＷＬのうちのセレクトゲート線ＳＧ１側の少なくとも１つのワード線の先端は、最大で、ブロックＢＬＯＣＫｉのｙ方向の中央部まで延ばすことができる。
セレクトゲート線ＳＧ１側の少なくとも１つのワード線の先端の位置は、上記範囲内で自由に設定できる。即ち、その先端の位置は、ブロックＢＬＯＣＫｉのｙ方向の中央部まで延びていなくてもよいし、全てのワード線ＷＬの先端の位置が同じでなくてもよい。
ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）内のワード線ＷＬは、メモリセルアレイ以外のエリアにおいて互いに分断され、それぞれの独立性が確保される。点線部分が切断する箇所を示している。
セレクトゲート線ＳＧ１又はセレクトゲート線ＳＧ２から１番目のワード線ＷＬのフリンジＦと２番目のワード線ＷＬのフリンジＦとは、縦方向（ｙ方向）のスリットにより互いに分断される。
２． 実施の形態
最良と思われるいくつかの実施の形態について説明する。
以下では、メモリセルの微細化が顕著であるＮＡＮＤセル型フラッシュメモリを例に説明する。
(1) 全体図
図５は、ＮＡＮＤセル型フラッシュメモリの主要部を示している。
メモリセルアレイ１は、直列接続される複数のメモリセルとその両端に１つずつ接続される２つのセレクトゲートトランジスタとから構成されるセルユニットを有する。
ワード線・セレクトゲート線ドライバ２は、メモリセルアレイ１内のワード線及びセレクトゲート線に接続される。ウェル・ソース線電位制御回路３は、メモリセルアレイ１内のウェル領域の電位及びソース線の電位を制御する。
データ回路４は、データを一時的に記憶する機能を有する。例えば、プログラム時には、１ページ分のプログラムデータがデータ回路４内のラッチ回路に記憶され、読み出し時には、１ページ分のリードデータがデータ回路４内のラッチ回路に記憶される。
カラムデコーダ５は、カラムアドレス信号に基づいて、メモリセルアレイ１のカラムを選択する。
センスアンプ６は、リードデータをセンスする。データ入出力バッファ７は、データ入出力のインターフェイスとなり、アドレスバッファ８は、ロウ／カラムアドレス信号の入力バッファとなる。
電位生成回路９は、プログラム時に、書き込み電位及び転送電位を生成する。書き込み電位及び転送電位は、書き込み制御回路１０に入力される。書き込み制御回路１０は、セルユニット内の書き込み対象となる選択セルに対する書き込み条件を制御する。
ロウアドレス信号は、アドレスバッファ８を経由してワード線・セレクトゲート線ドライバ２に入力される。カラムアドレス信号は、アドレスバッファ８を経由してカラムデコーダ５に入力される。
一括検知回路 (batch detection circuit)１１は、プログラム時に、データ回路２から出力される検知信号ＰＣＤに基づいて、選択されたメモリセルに正確にデータが書き込まれたか否かを検証する。
コマンドインターフェイス回路１２は、メモリチップ１４とは別のチップ（例えば、ホストマイコン）により生成される制御信号に基づいて、データ入出力バッファ７に入力されるデータがコマンドデータであるか否かを判断する。
データ入出力バッファ７に入力されるデータがコマンドデータである場合、コマンドインターフェイス回路１２は、コマンドデータをステートマシーン１３に転送する。
ステートマシーン１３は、コマンドデータに基づいて、フラッシュメモリの動作モードを決定し、かつ、その動作モードに応じて、フラッシュメモリの全体の動作を制御する。
(2) メモリセルアレイ
図６及び図７は、メモリセルアレイ、ワード線・セレクトゲート線ドライバ及びコンタクトエリアの位置関係を示している。
図６の例では、メモリセルアレイ１の両端にそれぞれワード線・セレクトゲート線ドライバ２が配置される。図７の例では、メモリセルアレイ１の一端にワード線・セレクトゲート線ドライバ２が配置される。メモリセルアレイ１とワード線・セレクトゲート線ドライバ２との間には、両者を互いに接続するためのコンタクトエリア１４が配置される。
メモリセルアレイ１は、複数（本例では、ｎ個）のブロックＢＬＯＣＫ１〜ＢＬＯＣＫｎから構成される。ブロックＢＬＯＣＫ１〜ＢＬＯＣＫｎは、ｙ方向に並んで配置される。ブロックとは、消去の最小単位、即ち、一度に消去できる最小のメモリセル数を意味する。
図８は、１つのブロックを示している。
ブロックＢＬＯＣＫｉは、ｘ方向に並んだ複数（本例では、ｍ個）のセルユニットＣＵから構成される。セルユニットＣＵは、直列接続される８個のメモリセルＭ１，Ｍ２，・・・Ｍ８からなるＮＡＮＤストリングと、ＮＡＮＤストリングの一端に接続されるセレクトゲートトランジスタＳＴ１と、ＮＡＮＤストリングの他端に接続されるセレクトゲートトランジスタＳＴ２とから構成される。
本例では、ＮＡＮＤストリングは、８個のメモリセルＭ１，Ｍ２，・・・Ｍ８から構成されるが、２つ以上のメモリセルから構成されていればよく、特に、８個に限定されるというものではない。
セレクトゲートトランジスタＳＴ１は、ビット線ＢＬｑ（ｑ＝０，１，・・・ｍ−２，ｍ−１）に接続され、セレクトゲートトランジスタＳＴ２は、ソース線ＳＬに接続される。
ワード線（コントロールゲート線）ＷＬ１，ＷＬ２，・・・ＷＬ８は、ｘ方向に延び、ｘ方向の複数のメモリセルに共通に接続される。セレクトゲート線ＳＧＤは、ｘ方向に延び、ｘ方向の複数のセレクトゲートトランジスタＳＴ１に共通に接続される。セレクトゲート線ＳＧＳも、ｘ方向に延び、ｘ方向の複数のセレクトゲートトランジスタＳＴ２に共通に接続される。
図９は、メモリセルアレイのｙ方向の断面構造を示している。
ｐ型シリコン基板２１−１内には、ｎ型ウェル領域２１−２及びｐ型ウェル領域２１−３から構成されるダブルウェル領域が形成される。
直列接続される複数個のメモリセルＭ１，Ｍ２，・・・Ｍ８は、ｐ型ウェル領域２１−３内に配置される。ここで、本例でも、ＮＡＮＤストリングは、８個のメモリセルＭ１，Ｍ２，・・・Ｍ８から構成されるが、２つ以上のメモリセルから構成されていればよく、特に、８個に限定されるというものではない。
８個のメモリセルＭ１，Ｍ２，・・・Ｍ８は、それぞれ、ＮチャネルＭＯＳトランジスタから構成され、かつ、フローティングゲート電極ＦＧとコントロールゲート電極（ワード線）ＷＬ１，ＷＬ２，・・・ＷＬ８とからなるスタックゲート構造を有する。
直列接続されるメモリセルＭ１，Ｍ２，・・・Ｍ８からなるＮＡＮＤストリングの一端には、セレクトゲートトランジスタＳＴ１が接続され、その他端には、セレクトゲートトランジスタＳＴ２が接続される。
セレクトゲートトランジスタＳＴ１，ＳＴ２は、ＮチャネルＭＯＳトランジスタから構成され、メモリセルＭ１，Ｍ２，・・・Ｍ８に近似する構造、即ち、スタックゲート構造のセレクトゲート線ＳＧＳ，ＳＧＤを有する。
セルユニットの一端、即ち、セレクトゲートトランジスタＳＴ１の拡散層（ドレイン拡散層）２２は、コンタクトプラグＣＢ１を経由して、第１のメタル層ＭＥ０に接続される。また、第１のメタル層ＭＥ０は、ビアプラグＶ１を経由して、ビット線ＢＬとしての第２のメタル層ＭＥ１に接続される。ビット線ＢＬは、ビット線電位制御回路に接続される。
セルユニットの他端、即ち、セレクトゲートトランジスタＳＴ２の拡散層（ソース拡散層）２３は、コンタクトプラグＣＢ２を経由して、ソース線ＳＬとしての第１のメタル層ＭＥ０に接続される。ソース線ＳＬは、ソース線電位制御回路に接続される。
ｎ型ウェル領域２１−２は、ｎ型拡散層２４を経由して、電位設定線２６に接続され、ｐ型ウェル領域２１−３は、ｐ型拡散層２５を経由して、電位設定線２６に接続される。つまり、ｎ型ウェル領域２１−２とｐ型ウェル領域２１−３は、同電位に設定される。電位設定線２６は、ウェル電位制御回路に接続される。
フローティングゲート電極ＦＧは、例えば、不純物を含む導電性ポリシリコンから構成され、コントロールゲート電極ＷＬ１，ＷＬ２，・・・ＷＬ８及びセレクトゲート線ＳＧＳ，ＳＧＤは、例えば、不純物を含む導電性ポリシリコン、これとシリサイドとの積層などから構成される。
第１及び第２のメタル層ＭＥ０，ＭＥ１は、例えば、アルミニウム、銅、これらの合金などから構成される。
ここには、図示していないが、コントロールゲート電極（ワード線）ＷＬ１，ＷＬ２，・・・ＷＬ８とワード線ドライバとを接続するメタル層は、第１又は第２のメタル層ＭＥ０，ＭＥ１により構成される。
(3) レイアウトの第１例
図１０は、ワード線のレイアウトの第１例を示している。
ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）は、互いに隣接するメモリセルアレイのブロックを表している。
ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）内には、それぞれ、複数のワード線ＷＬと、これらを挟み込む２つのセレクトゲート線ＳＧ１，ＳＧ２とが配置される。
２つのセレクトゲート線ＳＧ１，ＳＧ２のうちの一つは、ソース線側セレクトゲートトランジスタのセレクトゲート線ＳＧＳであり、他の一つは、ビット線（ドレイン）側セレクトゲートトランジスタのセレクトゲート線ＳＧＤである（図８及び図９を参照）。
メモリセルアレイ、即ち、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）の両端には、ワード線・セレクトゲート線ドライバ２が配置される。
ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）とワード線・セレクトゲート線ドライバ２との間には、コンタクトエリア１４が配置される。コンタクトエリア１４は、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）とワード線・セレクトゲート線ドライバ２とを接続するためのエリアである。
ワード線ＷＬは、全体として、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）の境界側に存在する２つのセレクトゲート線ＳＧ１，ＳＧ２の四方を多重に取り囲むいわゆる閉ループ形状を有する。
即ち、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）の一端側のコンタクトエリア１４内において、ブロックＢＬＯＣＫｉ内の複数のワード線ＷＬの端部は、セレクトゲート線ＳＧ１側（ｙ方向、下向き）に折り曲げられる。
また、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）の他端側のコンタクトエリア１４内において、ブロックＢＬＯＣＫ（ｉ＋１）内の複数のワード線ＷＬの端部は、セレクトゲート線ＳＧ１側（ｙ方向、上向き）に折り曲げられる。
ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）内のワード線ＷＬは、メモリセルアレイ以外のエリアで互いに分断され、それぞれの独立性が確保される。
図１１は、図１０のコンタクトエリア１４内のワード線のレイアウトの詳細を示している。
コンタクトエリア１４内では、フリンジＦ及びコンタクトプラグ（コンタクトホール）ＣＰの位置、サイズ、さらには、互いのピッチが重要となる。
本発明の例によれば、フリンジＦ及びコンタクトプラグＣＰは、コンタクトエリア１４内において、二次元（ｘ方向及びｙ方向）で、その位置、サイズ、さらには、互いのピッチを自由に調整できる。
即ち、フリンジＦ及びコンタクトプラグＣＰのｘ方向の位置、サイズ及びピッチは、ワード線ＷＬの折り曲げ箇所の位置で調節でき、フリンジＦ及びコンタクトプラグＣＰのｙ方向の位置、サイズ及びピッチは、ワード線ＷＬの折り曲げ箇所からその先端までの範囲内で調節できる。
ここで、本例では、ワード線ＷＬに接続されるフリンジＦ及びコンタクトプラグＣＰは、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）の境界側に存在する２つのセレクトゲート線ＳＧ１の先端部に集中して配置される。
また、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）内のワード線ＷＬのうち、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）の境界側に存在するセレクトゲート線ＳＧ１からｉ（ｉは奇数）番目のワード線ＷＬ及びｉ＋１番目のワード線ＷＬに接続されるフリンジＦは、それぞれ、i番目のワード線ＷＬとｉ＋１番目のワード線ＷＬとの間に配置される。
さらに、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）の境界側に存在するセレクトゲート線ＳＧ１からｉ番目のワード線ＷＬのフリンジＦとｉ＋１番目のワード線ＷＬのフリンジＦは、縦方向（ｙ方向）のスリットにより互いに分断される。
このようなレイアウトによれば、ワード線ＷＬに対するコンタクト抵抗の増大や、隣接するワード線ＷＬ同士の短絡などの問題を発生させることなく、リソグラフィの解像度の限界よりも微細なパターンを形成する微細加工技術を不揮発性半導体メモリのワード線の加工に適用することができる。
図１２及び図１３は、図１１のレイアウトの変形例を示している。
図１２の例では、ワード線ＷＬの位置がブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）の境界側に存在するセレクトゲート線ＳＧ１から遠ざかるにつれて、そのワード線ＷＬに接続されるフリンジＦのサイズ（ｙ方向）を大きくしている。
この場合、例えば、同図に示すように、フリンジＦに接続されるコンタクトプラグ（コンタクトホール）ＣＰのレイアウトを、ワード線ＷＬが変わる度に、一定ピッチだけｙ方向にずらしてＶ型にすることができるため、ワード線ＷＬとワード線ドライバを接続するためのメタル層のレイアウトが簡単になる。
図１３の例では、ワード線ＷＬの端部にフリンジを設けない。フリンジを設けなければ、その分だけ、コンタクトエリア１４のｘ方向のサイズを小さくできるため、チップ面積の縮小に貢献できる。
それでも、コンタクトプラグ（コンタクトホール）ＣＰの位置、サイズ、さらには、互いのピッチについては、コンタクトエリア１４内で自由に調整できるため、コンタクト抵抗の増大や、ワード線同士の短絡などの問題が発生することはなく、高信頼性及び高性能の不揮発性半導体メモリを実現できる。
図１２及び図１３の例では、それぞれ、コンタクトプラグＣＰを、ワード線ＷＬが変わる度に、一定ピッチだけｙ方向にずらして、斜めにレイアウトしているが、特に、これに限定されることはない。例えば、コンタクトプラグＣＰについては、ジグザク状にレイアウトしてもよい。
(4) ワード線レイアウトの第２例
図１４は、ワード線のレイアウトの第２例を示している。
ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）は、互いに隣接するメモリセルアレイのブロックを表している。
ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）内には、それぞれ、複数のワード線ＷＬと、これらを挟み込む２つのセレクトゲート線ＳＧ１，ＳＧ２とが配置される。
２つのセレクトゲート線ＳＧ１，ＳＧ２のうちの一つは、ソース線側セレクトゲートトランジスタのセレクトゲート線ＳＧＳであり、他の一つは、ビット線（ドレイン）側セレクトゲートトランジスタのセレクトゲート線ＳＧＤである（図８及び図９を参照）。
第２例では、第１例とは異なり、メモリセルアレイ、即ち、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）の一端のみにワード線・セレクトゲート線ドライバ２が配置される。
ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）とワード線・セレクトゲート線ドライバ２との間には、コンタクトエリア１４が配置される。コンタクトエリア１４は、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）とワード線・セレクトゲート線ドライバ２とを接続するためのエリアである。
ワード線ＷＬは、全体として、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）の境界側に存在する２つのセレクトゲート線ＳＧ１，ＳＧ２の三方を多重に取り囲むいわゆる片ループ形状を有する。
即ち、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）の一端側のコンタクトエリア１４内において、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）内の複数のワード線ＷＬの端部は、それぞれ、セレクトゲート線ＳＧ１側（ｙ方向、下／上向き）に折り曲げられる。
ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）内のワード線ＷＬは、メモリセルアレイ以外のエリアで互いに分断され、それぞれの独立性が確保される。
図１５は、図１４のコンタクトエリア１４内のワード線のレイアウトの詳細を示している。
コンタクトエリア１４内では、第１例と同様に、フリンジＦ及びコンタクトプラグ（コンタクトホール）ＣＰの位置、サイズ、さらには、互いのピッチは、二次元（ｘ方向及びｙ方向）で調整可能である。
即ち、フリンジＦ及びコンタクトプラグＣＰのｘ方向の位置、サイズ及びピッチは、ワード線ＷＬの折り曲げ箇所の位置で調節でき、フリンジＦ及びコンタクトプラグＣＰのｙ方向の位置、サイズ及びピッチは、ワード線ＷＬの折り曲げ箇所からその先端までの範囲内で調節できる。
ここで、本例では、第１例と同様に、ワード線ＷＬに接続されるフリンジＦ及びコンタクトプラグＣＰは、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）の境界側に存在する２つのセレクトゲート線ＳＧ１の先端部に集中して配置される。
また、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）内のワード線ＷＬのうち、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）の境界側に存在するセレクトゲート線ＳＧ１からｉ（ｉは奇数）番目のワード線ＷＬ及びｉ＋１番目のワード線ＷＬに接続されるフリンジＦは、それぞれ、i番目のワード線ＷＬとｉ＋１番目のワード線ＷＬとの間に配置される。
さらに、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）の境界側に存在するセレクトゲート線ＳＧ１からｉ番目のワード線ＷＬのフリンジＦとｉ＋１番目のワード線ＷＬのフリンジＦは、横方向（ｘ方向）及び縦方向（ｙ方向）の十字スリットにより互いに分断される。
このようなレイアウトによれば、ワード線ＷＬに対するコンタクト抵抗の増大や、隣接するワード線ＷＬ同士の短絡などの問題を発生させることなく、リソグラフィの解像度の限界よりも微細なパターンを形成する微細加工技術を不揮発性半導体メモリのワード線の加工に適用することができる。
図１６及び図１７は、図１４のレイアウトの変形例を示している。
図１６の例では、ワード線ＷＬの位置がブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）の境界側に存在するセレクトゲート線ＳＧ１から遠ざかるにつれて、そのワード線ＷＬに接続されるフリンジＦのサイズ（ｙ方向）を大きくしている。
この場合、例えば、同図に示すように、フリンジＦに接続されるコンタクトプラグ（コンタクトホール）ＣＰのレイアウトを、ワード線ＷＬが変わる度に、一定ピッチだけｙ方向にずらしてＶ型にすることができるため、ワード線ＷＬとワード線ドライバを接続するためのメタル層のレイアウトが簡単になる。
図１７の例では、ワード線ＷＬの端部にフリンジを設けない。フリンジを設けなければ、その分だけ、コンタクトエリア１４のｘ方向のサイズを小さくできるため、チップ面積の縮小に貢献できる。
それでも、コンタクトプラグ（コンタクトホール）ＣＰの位置、サイズ、さらには、互いのピッチについては、コンタクトエリア１４内で自由に調整できるため、コンタクト抵抗の増大や、ワード線同士の短絡などの問題が発生することはなく、高信頼性及び高性能の不揮発性半導体メモリを実現できる。
図１６及び図１７の例では、それぞれ、コンタクトプラグＣＰを、ワード線ＷＬが変わる度に、一定ピッチだけｙ方向にずらして、斜めにレイアウトしているが、特に、これに限定されることはない。例えば、コンタクトプラグＣＰについては、ジグザク状にレイアウトしてもよい。
(5) 製造方法の第１例
本発明の例に係るワード線レイアウトを有する不揮発性半導体メモリの製造方法の第１例について説明する。
まず、図１８乃至図２２に示すように、半導体基板３０内にＳＴＩ(shallow trench isolation)構造の素子分離絶縁層３１を形成する。また、素子分離絶縁層３１により囲まれた素子領域上にゲート絶縁層３２を形成する。ゲート絶縁層３２は、例えば、酸化シリコン又はこれを含む積層構造とする。
続けて、ゲート絶縁層３２上に、フローティングゲート電極材３３、ゲート間絶縁膜（例えば、ＩＰＤ(inter-poly dielectric)）３４及びワード線（フローティングゲート電極）材３５を順次形成する。
フローティングゲート電極材３３は、導電材料であれば何でもよいが、主に、導電性ポリシリコンが使用される。ゲート間絶縁膜３４は、例えば、ＯＮＯ(oxide/ nitride/ oxide)の三層構造とする。ワード線材３５も、導電材料であれば何でもよいが、主に、導電性ポリシリコンとシリサイドとの積層構造が使用される。
メモリセルが形成されるメモリセルエリアＭＡでは、フローティングゲート電極材３３とワード線材３５との間の全体にゲート間絶縁膜３４が配置されるが、セレクトゲートトランジスタが形成されるセレクトゲートトランジスタエリアＳＡでは、フローティングゲート電極材３３とワード線材３５との間のゲート間絶縁膜３４の一部が除去される。
この後、ワード線材３５上に、マスク材３６，３７を順次形成する。マスク材３６，３７は、異なる材料から構成される。
そして、マスク材３７上にフォトレジスト３８を形成する。
フォトレジスト３８は、フォトリソグラフィプロセスにより所定のパターンに加工される。例えば、セレクトゲートトランジスタエリアＳＡでは、ライン＆スペースのレジストパターンが形成され、メモリセルエリアＭＡでは、セレクトゲートトランジスタエリアＳＡのレジストパターンを取り囲む閉ループ形状のレジストパターンが形成される。
ここで、閉ループ形状のフォトレジスト３８は、例えば、メモリセルアレイ１内で、ライン＆スペースのパターンで形成されると共に、コンタクトエリア１４内で、フリンジ又はコンタクトホールのレイアウトを考慮したサイズ（ｘ方向の幅）及びピッチで形成される。
フォトレジスト３８のライン＆スペースのピッチは、例えば、１２０ｎｍ（ライン＝６０ｎｍ、スペース＝６０ｎｍ）に設定される。
また、フォトレジスト３８の幅は、スリミング技術により、フォトリソグラフィの解像度の限界よりも小さくすることができる。図１８乃至図２０において、点線は、スリミング前のフォトレジスト３８のパターンを表し、実線は、スリミング後のフォトレジスト３８のパターンを表している。
例えば、スリミング技術により、フォトレジスト３８の幅（ライン）を３０ｎｍにし、スペースを９０ｎｍにする。
そして、フォトレジスト３８をマスクにして、ＲＩＥによりマスク材３７をエッチングした後、フォトレジスト３８を除去する。
その結果、図２３乃至図２７に示すように、図１８乃至図２２のフォトレジスト３８のパターンがマスク材３７に転写される。
次に、図２８乃至図３２に示すように、再び、マスク材３６，３７上にフォトレジスト３９を形成する。
フォトレジスト３９は、フォトリソグラフィプロセスにより、セレクトゲートトランジスタエリアＳＡ上からコンタクトエリア１４上にかけて、ｘ方向に延びるスリット（開口）を有し、メモリセルエリアＭＡ上を完全に覆うパターンとなるように形成される。
そして、フォトレジスト３９に覆われていない部分のマスク材３７のみを選択的に固化し、同一エッチング条件において、固化されたマスク材３７のエッチング選択比がフォトレジスト３９に覆われている部分の固化されていないマスク材３７のそれよりも十分に小さくなるようにする。
ここでは、固化された部分を灰色で示している。
この後、フォトレジスト３９を除去する。
次に、図３３乃至図３７に示すように、マスク材（固化された部分も含む）３７をマスクにして、ＲＩＥによりマスク材３６をエッチングし、マスク材３６にマスク材３７のパターンを転写する。
また、マスク材３６，３７上に、さらに、これらを完全に覆うマスク材４０を形成する。マスク材４０は、同一のエッチング条件において、固化されたマスク材３７のエッチング選択比と同じ又はそれと同程度のエッチング選択比を有するものとする。
そして、マスク材４０をＲＩＥによりエッチングし、マスク材４０をマスク材３６，３７の側壁（サイドウォール）のみに残存させる。マスク材３６，３７の側壁におけるマスク材４０の横方向の幅は、例えば、３０ｎｍに設定される。
この後、マスク材３６，３７を選択的にエッチングすると、図３８及び図３９に示すように、マスク材４０による微細マスクパターン（例えば、ライン＝３０ｎｍ、スペース＝３０ｎｍ）が形成される。
ここで、マスク材３６，３７をエッチングする際に、固化されたマスク材３７は、マスク材４０と共にエッチングされずに残るため、セレクトゲートトランジスタエリアＳＡのマスク材３６，３７，４０の幅は、メモリセルエリアＭＡのマスク材４０の幅よりも広くなる。
例えば、セレクトゲートトランジスタエリアＳＡのマスク材３６，３７，４０の幅は、９０ｎｍになる。
また、コンタクトエリア１４内のフリンジを形成する部分にも、マスク材３６，３７，４０が残存する。
次に、マスク材３６，３７，４０をマスクにして、ＲＩＥによりワード線材３５、ゲート間絶縁膜３４、フローティングゲート電極材３３、及び、ゲート絶縁層３２を、順次、エッチングする。
その結果、図４０乃至図４４に示すように、メモリセルエリアＭＡでは、フォトリソグラフィの解像度の限界（最小加工寸法）よりも微細なパターン（例えば、ライン＝３０ｎｍ、スペース＝３０ｎｍ）のワード線ＷＬが形成されると共に、セレクトゲートトランジスタエリアＳＡでは、広い幅（チャネル長）、例えば、幅が９０ｎｍのセレクトゲート線（セレクトゲート電極）ＳＧが形成される。
また、コンタクトエリア１４では、フリンジを形成するためのワード線材３５のパターンが、セレクトゲート線ＳＧの先端部に形成される。
最後に、図４５乃至図４９に示すように、フォトリソグラフィ及びＲＩＥを利用して、ブロックＢＬＯＣＫｉ、ＢＬＯＣＫ（ｉ＋１）内のワード線ＷＬ同士を分離し、ワード線ＷＬの独立性を確保する。
分離方法としては、図４５に示すように、縦方向（ｙ方向）のスリットを用いて、ワード線ＷＬの一部及びフリンジＦの一部を除去する。
この後、半導体基板３０上に、メモリセルＭＣ及びセレクトゲートトランジスタＳＴを覆う層間絶縁層４１を形成する。また、層間絶縁層４１にフリンジＦに到達するコンタクトホールを形成する。
そして、コンタクトホール内にコンタクトプラグＣＰを満たすと共に、層間絶縁層４１上にメタル層４２を形成する。メタル層４２は、ワード線ＷＬをワード線ドライバに接続する。
尚、コンタクトプラグＣＰは、メタル層４２と別々に形成してもよいし、また、同時に形成してもよい。これらは、メタルのスパッタとＲＩＥにより形成してもよいし、また、ダマシン法又はデュアルダマシン法により形成してもよい。
以上のプロセスでは、結果として、図１１のワード線レイアウトを有する不揮発性半導体メモリが形成されるが、フォトレジスト３８，３９のパターン又はワード線ＷＬを分離するときのレジストパターンを変更することで、その他のレイアウトも実現できる。
また、本例では、レジストの固化プロセスを利用したが、固化プロセスを利用しなくても、本発明の例に係るレイアウトを実現できる。
例えば、固化プロセスに代えて、ＰＥＰ(photo engraving process)を１回追加することにより、例えば、フリンジの位置や、サイズなどを調整できる。この場合、エッチングされたくない部分をフォトレジストで覆い、この状態で、図３３乃至図３７のマスク材３６，３７をエッチングすればよい。
以上の製造方法により、本発明の例に係るレイアウトを有する不揮発性半導体メモリを実現できる。
(6) レイアウトの第３例
第３例は、第１例の変形例である。
第３例が第１例と大きく異なる点は、複数のワード線が閉ループ形状を構成していない点にある。このため、複数のワード線、特に、セレクトゲート線ＳＧ１に最も近いワード線について、その折り曲げられた箇所から先端までの長さは、図１のレイアウトに比べて長くなっている。
図５０は、ワード線のレイアウトの第３例を示している。
ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１），ＢＬＯＣＫ（ｉ＋２），ＢＬＯＣＫ（ｉ＋３）は、互いに隣接するメモリセルアレイのブロックを表している。
ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１），ＢＬＯＣＫ（ｉ＋２），ＢＬＯＣＫ（ｉ＋３）内には、それぞれ、複数のワード線ＷＬと、これらを挟み込む２つのセレクトゲート線ＳＧ１，ＳＧ２とが配置される。
２つのセレクトゲート線ＳＧ１，ＳＧ２のうちの一つは、ソース線側セレクトゲートトランジスタのセレクトゲート線ＳＧＳであり、他の一つは、ビット線（ドレイン）側セレクトゲートトランジスタのセレクトゲート線ＳＧＤである（図８及び図９を参照）。
メモリセルアレイ、即ち、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１），ＢＬＯＣＫ（ｉ＋２），ＢＬＯＣＫ（ｉ＋３）の両端には、ワード線・セレクトゲート線ドライバ２が配置される。
ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１），ＢＬＯＣＫ（ｉ＋２），ＢＬＯＣＫ（ｉ＋３）とワード線・セレクトゲート線ドライバ２との間には、コンタクトエリア１４が配置される。
コンタクトエリア１４は、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）とワード線・セレクトゲート線ドライバ２とを接続するためのエリアである。
ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）の一端側のコンタクトエリア１４内において、ブロックＢＬＯＣＫｉ内の複数のワード線ＷＬの端部は、セレクトゲート線ＳＧ１側（ｙ方向、下向き）に折り曲げられる。
また、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）の他端側のコンタクトエリア１４内において、ブロックＢＬＯＣＫ（ｉ＋１）内の複数のワード線ＷＬの端部は、セレクトゲート線ＳＧ１側（ｙ方向、上向き）に折り曲げられる。
ブロックＢＬＯＣＫｉ内の複数のワード線ＷＬの先端は、最大で、セレクトゲート線ＳＧ１が配置される側とは反対側（セレクトゲート線ＳＧ２が配置される側）のブロックＢＬＯＣＫ（ｉ＋１）の端部まで延ばすことができる。
また、ブロックＢＬＯＣＫ（ｉ＋１）内の複数のワード線ＷＬの先端は、最大で、セレクトゲート線ＳＧ１が配置される側とは反対側（セレクトゲート線ＳＧ２が配置される側）のブロックＢＬＯＣＫｉの端部まで延ばすことができる。
同様に、ブロックＢＬＯＣＫ（ｉ＋２），ＢＬＯＣＫ（ｉ＋３）の一端側のコンタクトエリア１４内において、ブロックＢＬＯＣＫ（ｉ＋３）内の複数のワード線ＷＬの端部は、セレクトゲート線ＳＧ１側（ｙ方向、上向き）に折り曲げられる。
また、ブロックＢＬＯＣＫ（ｉ＋２），ＢＬＯＣＫ（ｉ＋３）の他端側のコンタクトエリア１４内において、ブロックＢＬＯＣＫ（ｉ＋２）内の複数のワード線ＷＬの端部は、セレクトゲート線ＳＧ１側（ｙ方向、下向き）に折り曲げられる。
ブロックＢＬＯＣＫ（ｉ＋２）内の複数のワード線ＷＬの先端は、最大で、セレクトゲート線ＳＧ１が配置される側とは反対側（セレクトゲート線ＳＧ２が配置される側）のブロックＢＬＯＣＫ（ｉ＋３）の端部まで延ばすことができる。
また、ブロックＢＬＯＣＫ（ｉ＋３）内の複数のワード線ＷＬの先端は、最大で、セレクトゲート線ＳＧ１が配置される側とは反対側（セレクトゲート線ＳＧ２が配置される側）のブロックＢＬＯＣＫ（ｉ＋２）の端部まで延ばすことができる。
ここで、図１０（第１例）と図５０（第３例）とを比較すれば明らかなように、ＢＬＯＣＫｉ，ブロックＢＬＯＣＫ（ｉ＋１），ＢＬＯＣＫ（ｉ＋３），ＢＬＯＣＫ（ｉ＋４）内の複数のワード線ＷＬのうち、セレクトゲート線ＳＧ１に最も近いワード線の折り曲げられた箇所から先端までの長さは、第３例のほうが第１例よりも長いことが分かる。
このため、第３例では、フリンジのｙ方向のサイズを大きくでき、コンタクトプラグの位置の自由度を向上できる。
但し、複数のワード線ＷＬの先端の位置は、自由に設定できる。即ち、その先端の位置は、他のブロックの端部まで延びていなくてもよいし、全てのワード線ＷＬの先端の位置が同じでなくてもよい。
ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１），ＢＬＯＣＫ（ｉ＋２），ＢＬＯＣＫ（ｉ＋３）内のワード線ＷＬは、メモリセルアレイ以外のエリアで互いに分断され、それぞれの独立性が確保される。
図５１は、図５０のコンタクトエリア１４内のワード線のレイアウトの詳細を示している。
コンタクトエリア１４内では、フリンジＦ及びコンタクトプラグ（コンタクトホール）ＣＰの位置、サイズ、さらには、互いのピッチが重要となる。
第３例によれば、フリンジＦ及びコンタクトプラグＣＰは、コンタクトエリア１４内において、二次元（ｘ方向及びｙ方向）で、その位置、サイズ、さらには、互いのピッチを自由に調整できる。
即ち、フリンジＦ及びコンタクトプラグＣＰのｘ方向の位置、サイズ及びピッチは、ワード線ＷＬの折り曲げ箇所の位置で調節でき、フリンジＦ及びコンタクトプラグＣＰのｙ方向の位置、サイズ及びピッチは、ワード線ＷＬの折り曲げ箇所からその先端までの範囲内で調節できる。
ここで、本例では、複数のワード線ＷＬの先端の全てが、セレクトゲート線ＳＧ２側のブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）の端部まで延びている。
また、コンタクトプラグＣＰは、セレクトゲート線ＳＧ２側のブロックＢＬＯＣＫｉの端部からセレクトゲート線ＳＧ２側のブロックＢＬＯＣＫ（ｉ＋１）の端部までの範囲内で、斜めにレイアウトされている。
この場合、コンタクトプラグＣＰの位置を、２つのブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）の端から端までの範囲で自由に設定できる。
また、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）内のワード線ＷＬのうち、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）の境界側に存在するセレクトゲート線ＳＧ１からｉ（ｉは奇数）番目のワード線ＷＬ及びｉ＋１番目のワード線ＷＬに接続されるフリンジＦは、それぞれ、i番目のワード線ＷＬとｉ＋１番目のワード線ＷＬとの間に配置される。
さらに、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）の境界側に存在するセレクトゲート線ＳＧ１からｉ番目のワード線ＷＬのフリンジＦとｉ＋１番目のワード線ＷＬのフリンジＦは、縦方向（ｙ方向）のスリットにより互いに分断される。
このようなレイアウトによれば、ワード線ＷＬに対するコンタクト抵抗の増大や、隣接するワード線ＷＬ同士の短絡などの問題を発生させることなく、リソグラフィの解像度の限界よりも微細なパターンを形成する微細加工技術を不揮発性半導体メモリのワード線の加工に適用することができる。
図５２乃至図５５は、図５１のレイアウトの変形例を示している。
図５２の例では、図５１のレイアウトにおいて、複数のワード線ＷＬの折り曲げられた箇所に近いフリンジＦの角部を切り落とし、フリンジＦの一部をテーパ形状にしている。この場合、フリンジＦを形成するためのマスクプロセスにおいて、マスクの形状を単純な形状にすることができる。
図５３の例では、複数のワード線ＷＬの先端の位置を、２本のワード線ＷＬごとに異ならせている。このレイアウトは、フリンジＦの形状を、コンタクトプラグＣＰのレイアウトに合わせたものである。
尚、コンタクトエリア１４内の空いたスペース（フリンジＦが形成されていないスペース）には、ダミーパターンを配置してもよい。
図５４の例では、図５３のレイアウトにおいて、複数のワード線ＷＬの折り曲げられた箇所に近いフリンジＦの角部を切り落とし、フリンジＦの一部をテーパ形状にしている。この場合、フリンジＦを形成するためのマスクプロセスにおいて、マスクの形状を単純な形状にすることができる。
図５５の例では、複数のワード線ＷＬの端部にフリンジを設けない。フリンジを設けなければ、その分だけ、コンタクトエリア１４のｘ方向のサイズを小さくできるため、チップ面積の縮小に貢献できる。
それでも、コンタクトプラグ（コンタクトホール）ＣＰの位置、サイズ、さらには、互いのピッチについては、コンタクトエリア１４内で自由に調整できるため、コンタクト抵抗の増大や、ワード線同士の短絡などの問題が発生することはなく、高信頼性及び高性能の不揮発性半導体メモリを実現できる。
図５１乃至図５５の例では、それぞれ、コンタクトプラグＣＰを、ワード線ＷＬが変わる度に、一定ピッチだけｙ方向にずらして、斜めにレイアウトしているが、特に、これに限定されることはない。例えば、コンタクトプラグＣＰについては、ジグザク状にレイアウトしてもよい。
(7) ワード線レイアウトの第４例
第４例は、第１例の変形例である。
第４例が第１例と大きく異なる点は、第３例と同様に、複数のワード線が閉ループ形状を構成していない点にある。また、第４例では、第３例とは異なり、１つのブロック内の複数のワード線を２つのグループに分け、これら２つのグループでワード線を折り曲げる方向を異ならせている。
このため、複数のワード線、特に、セレクトゲート線ＳＧ１に最も近いワード線について、その折り曲げられた箇所から先端までの長さは、図１０のレイアウトに比べて長くなると共に、コンタクトエリアのｘ方向のサイズは、図５０のレイアウトに比べて小さくなる。
図５６は、ワード線のレイアウトの第４例を示している。
ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１），ＢＬＯＣＫ（ｉ＋２），ＢＬＯＣＫ（ｉ＋３）は、互いに隣接するメモリセルアレイのブロックを表している。
ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１），ＢＬＯＣＫ（ｉ＋２），ＢＬＯＣＫ（ｉ＋３）内には、それぞれ、複数のワード線ＷＬと、これらを挟み込む２つのセレクトゲート線ＳＧ１，ＳＧ２とが配置される。
２つのセレクトゲート線ＳＧ１，ＳＧ２のうちの一つは、ソース線側セレクトゲートトランジスタのセレクトゲート線ＳＧＳであり、他の一つは、ビット線（ドレイン）側セレクトゲートトランジスタのセレクトゲート線ＳＧＤである（図８及び図９を参照）。
メモリセルアレイ、即ち、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１），ＢＬＯＣＫ（ｉ＋２），ＢＬＯＣＫ（ｉ＋３）の両端には、ワード線・セレクトゲート線ドライバ２が配置される。
ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１），ＢＬＯＣＫ（ｉ＋２），ＢＬＯＣＫ（ｉ＋３）とワード線・セレクトゲート線ドライバ２との間には、コンタクトエリア１４が配置される。
ブロックＢＬＯＣＫｉの一端側のコンタクトエリア１４内において、ブロックＢＬＯＣＫｉ内の複数のワード線ＷＬのうちのセレクトゲート線ＳＧ１側の少なくとも１つのワード線（例えば、セレクトゲート線ＳＧ１側の半分のワード線）の端部は、セレクトゲート線ＳＧ１側（ｙ方向、下向き）に折り曲げられ、ブロックＢＬＯＣＫｉ内の複数のワード線ＷＬのうちのセレクトゲート線ＳＧ２側の少なくとも１つのワード線（例えば、セレクトゲート線ＳＧ２側の半分のワード線）の端部は、セレクトゲート線ＳＧ２側（ｙ方向、上向き）に折り曲げられる。
そして、その折り曲げられた箇所からその先端までの間にフリンジが設けられ、そのフリンジにコンタクトプラグが接続される。
ブロックＢＬＯＣＫｉ内の複数のワード線ＷＬのうちのセレクトゲート線ＳＧ１側の少なくとも１つのワード線の先端は、最大で、ブロックＢＬＯＣＫ（ｉ＋１）のｙ方向の中央部まで延ばすことができる。
また、ブロックＢＬＯＣＫ（ｉ＋１）の他端側のコンタクトエリア１４内において、ブロックＢＬＯＣＫ（ｉ＋１）内の複数のワード線ＷＬのうちのセレクトゲート線ＳＧ１側の少なくとも１つのワード線（例えば、セレクトゲート線ＳＧ１側の半分のワード線）の端部は、セレクトゲート線ＳＧ１側（ｙ方向、上向き）に折り曲げられ、ブロックＢＬＯＣＫ（ｉ＋１）内の複数のワード線ＷＬのうちのセレクトゲート線ＳＧ２側の少なくとも１つのワード線（例えば、セレクトゲート線ＳＧ２側の半分のワード線）の端部は、セレクトゲート線ＳＧ２側（ｙ方向、下向き）に折り曲げられる。
そして、その折り曲げられた箇所からその先端までの間にフリンジが設けられ、そのフリンジにコンタクトプラグが接続される。
ブロックＢＬＯＣＫ（ｉ＋１）内の複数のワード線ＷＬのうちのセレクトゲート線ＳＧ１側の少なくとも１つのワード線の先端は、最大で、ブロックＢＬＯＣＫｉのｙ方向の中央部まで延ばすことができる。また、ブロックＢＬＯＣＫ（ｉ＋１）内の複数のワード線ＷＬのうちのセレクトゲート線ＳＧ２側の少なくとも１つのワード線の先端は、最大で、ブロックＢＬＯＣＫ（ｉ＋２）のｙ方向の中央部まで延ばすことができる。
同様に、ブロックＢＬＯＣＫ（ｉ＋２）の一端側のコンタクトエリア１４内において、ブロックＢＬＯＣＫ（ｉ＋２）内の複数のワード線ＷＬのうちのセレクトゲート線ＳＧ１側の少なくとも１つのワード線（例えば、セレクトゲート線ＳＧ１側の半分のワード線）の端部は、セレクトゲート線ＳＧ１側（ｙ方向、下向き）に折り曲げられ、ブロックＢＬＯＣＫ（ｉ＋２）内の複数のワード線ＷＬのうちのセレクトゲート線ＳＧ２側の少なくとも１つのワード線（例えば、セレクトゲート線ＳＧ２側の半分のワード線）の端部は、セレクトゲート線ＳＧ２側（ｙ方向、上向き）に折り曲げられる。
そして、その折り曲げられた箇所からその先端までの間にフリンジが設けられ、そのフリンジにコンタクトプラグが接続される。
ブロックＢＬＯＣＫ（ｉ＋２）内の複数のワード線ＷＬのうちのセレクトゲート線ＳＧ１側の少なくとも１つのワード線の先端は、最大で、ブロックＢＬＯＣＫ（ｉ＋３）のｙ方向の中央部まで延ばすことができる。また、ブロックＢＬＯＣＫ（ｉ＋２）内の複数のワード線ＷＬのうちのセレクトゲート線ＳＧ２側の少なくとも１つのワード線の先端は、最大で、ブロックＢＬＯＣＫ（ｉ＋１）のｙ方向の中央部まで延ばすことができる。
また、ブロックＢＬＯＣＫ（ｉ＋３）の他端側のコンタクトエリア１４内において、ブロックＢＬＯＣＫ（ｉ＋３）内の複数のワード線ＷＬのうちのセレクトゲート線ＳＧ１側の少なくとも１つのワード線（例えば、セレクトゲート線ＳＧ１側の半分のワード線）の端部は、セレクトゲート線ＳＧ１側（ｙ方向、上向き）に折り曲げられ、ブロックＢＬＯＣＫ（ｉ＋３）内の複数のワード線ＷＬのうちのセレクトゲート線ＳＧ２側の少なくとも１つのワード線（例えば、セレクトゲート線ＳＧ２側の半分のワード線）の端部は、セレクトゲート線ＳＧ２側（ｙ方向、下向き）に折り曲げられる。
そして、その折り曲げられた箇所からその先端までの間にフリンジが設けられ、そのフリンジにコンタクトプラグが接続される。
ブロックＢＬＯＣＫ（ｉ＋３）内の複数のワード線ＷＬのうちのセレクトゲート線ＳＧ１側の少なくとも１つのワード線の先端は、最大で、ブロックＢＬＯＣＫ（ｉ＋２）のｙ方向の中央部まで延ばすことができる。
ここで、図１０（第１例）と図５６（第４例）とを比較すれば明らかなように、ＢＬＯＣＫｉ，ブロックＢＬＯＣＫ（ｉ＋１），ＢＬＯＣＫ（ｉ＋３），ＢＬＯＣＫ（ｉ＋４）内の複数のワード線ＷＬのうち、セレクトゲート線ＳＧ１，ＳＧ２に最も近いワード線の折り曲げられた箇所から先端までの長さは、第４例のほうが第１例よりも長いことが分かる。
このため、第４例では、第３例と同様に、フリンジのｙ方向のサイズを大きくでき、コンタクトプラグの位置の自由度を向上できる。
但し、複数のワード線ＷＬの先端の位置は、自由に設定できる。即ち、その先端の位置は、他のブロックの中央部まで延びていなくてもよいし、全てのワード線ＷＬの先端の位置が同じでなくてもよい。
また、１つのブロック内の複数のワード線を２つのグループに分ける方法についても限定されることはない。即ち、２つのグループ内のワード線の本数が異なっていてもよい。
ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１），ＢＬＯＣＫ（ｉ＋２），ＢＬＯＣＫ（ｉ＋３）内のワード線ＷＬは、メモリセルアレイ以外のエリアで互いに分断され、それぞれの独立性が確保される。
図５７は、図５６のコンタクトエリア１４内のワード線のレイアウトの詳細を示している。
第４例によれば、第３例と同様に、フリンジＦ及びコンタクトプラグＣＰは、コンタクトエリア１４内において、二次元（ｘ方向及びｙ方向）で、その位置、サイズ、さらには、互いのピッチを自由に調整できる。
即ち、フリンジＦ及びコンタクトプラグＣＰのｘ方向の位置、サイズ及びピッチは、ワード線ＷＬの折り曲げ箇所の位置で調節でき、フリンジＦ及びコンタクトプラグＣＰのｙ方向の位置、サイズ及びピッチは、ワード線ＷＬの折り曲げ箇所からその先端までの範囲内で調節できる。
ここで、本例では、例えば、ブロックＢＬＯＣＫ（ｉ＋１）の複数のワード線ＷＬのうちのセレクトゲート線ＳＧ１側の半分の先端の全ては、ブロックＢＬＯＣＫｉのｙ方向の中央部まで延びている。ブロックＢＬＯＣＫ（ｉ＋１）の複数のワード線ＷＬのうちのセレクトゲート線ＳＧ２側の半分の先端の全ては、ブロックＢＬＯＣＫ（ｉ＋２）のｙ方向の中央部まで延びている。
また、複数のワード線ＷＬのうちのセレクトゲート線ＳＧ１側の半分に対するコンタクトプラグＣＰは、ブロックＢＬＯＣＫｉの中央部からブロックＢＬＯＣＫ（ｉ＋１）の中央部までの範囲内で、斜めにレイアウトされている。複数のワード線ＷＬのうちのセレクトゲート線ＳＧ２側の半分に対するコンタクトプラグＣＰは、ブロックＢＬＯＣＫ（ｉ＋１）の中央部からブロックＢＬＯＣＫ（ｉ＋２）の中央部までの範囲内で、斜めにレイアウトされている。
また、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）内のワード線ＷＬのうち、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）の境界側に存在するセレクトゲート線ＳＧ１からｉ（ｉは奇数）番目のワード線ＷＬ及びｉ＋１番目のワード線ＷＬに接続されるフリンジＦは、それぞれ、i番目のワード線ＷＬとｉ＋１番目のワード線ＷＬとの間に配置される。
さらに、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）の境界側に存在するセレクトゲート線ＳＧ１からｉ番目のワード線ＷＬのフリンジＦとｉ＋１番目のワード線ＷＬのフリンジＦは、縦方向（ｙ方向）のスリットにより互いに分断される。
同様に、ブロックＢＬＯＣＫ（ｉ＋１），ＢＬＯＣＫ（ｉ＋２）内のワード線ＷＬのうち、ブロックＢＬＯＣＫ（ｉ＋１），ＢＬＯＣＫ（ｉ＋２）の境界側に存在するセレクトゲート線ＳＧ２からｉ（ｉは奇数）番目のワード線ＷＬ及びｉ＋１番目のワード線ＷＬに接続されるフリンジＦは、それぞれ、i番目のワード線ＷＬとｉ＋１番目のワード線ＷＬとの間に配置される。
さらに、ブロックＢＬＯＣＫｉ，ＢＬＯＣＫ（ｉ＋１）の境界側に存在するセレクトゲート線ＳＧ２からｉ番目のワード線ＷＬのフリンジＦとｉ＋１番目のワード線ＷＬのフリンジＦは、縦方向（ｙ方向）のスリットにより互いに分断される。
このようなレイアウトによれば、ワード線ＷＬに対するコンタクト抵抗の増大や、隣接するワード線ＷＬ同士の短絡などの問題を発生させることなく、リソグラフィの解像度の限界よりも微細なパターンを形成する微細加工技術を不揮発性半導体メモリのワード線の加工に適用することができる。
図５８乃至図６１は、図５７のレイアウトの変形例を示している。
図５８の例では、図５７のレイアウトにおいて、複数のワード線ＷＬの折り曲げられた箇所に近いフリンジＦの角部を切り落とし、フリンジＦの一部をテーパ形状にしている。この場合、フリンジＦを形成するためのマスクプロセスにおいて、マスクの形状を単純な形状にすることができる。
図５９の例では、複数のワード線ＷＬの先端の位置を、２本のワード線ＷＬごとに異ならせている。このレイアウトは、フリンジＦの形状を、コンタクトプラグＣＰのレイアウトに合わせたものである。
尚、コンタクトエリア１４内の空いたスペース（フリンジＦが形成されていないスペース）には、ダミーパターンを配置してもよい。
図６０の例では、図５９のレイアウトにおいて、複数のワード線ＷＬの折り曲げられた箇所に近いフリンジＦの角部を切り落とし、フリンジＦの一部をテーパ形状にしている。この場合、フリンジＦを形成するためのマスクプロセスにおいて、マスクの形状を単純な形状にすることができる。
図６１の例では、複数のワード線ＷＬの端部にフリンジを設けない。フリンジを設けなければ、その分だけ、コンタクトエリア１４のｘ方向のサイズを小さくできるため、チップ面積の縮小に貢献できる。
それでも、コンタクトプラグ（コンタクトホール）ＣＰの位置、サイズ、さらには、互いのピッチについては、コンタクトエリア１４内で自由に調整できるため、コンタクト抵抗の増大や、ワード線同士の短絡などの問題が発生することはなく、高信頼性及び高性能の不揮発性半導体メモリを実現できる。
図５７乃至図６１の例では、それぞれ、コンタクトプラグＣＰを、ワード線ＷＬが変わる度に、一定ピッチだけｙ方向にずらして、斜めにレイアウトしているが、特に、これに限定されることはない。例えば、コンタクトプラグＣＰについては、ジグザク状にレイアウトしてもよい。
(8) 製造方法の第２例
本発明の例に係るワード線レイアウトを有する不揮発性半導体メモリの製造方法の第２例について説明する。
まず、図６２乃至図６６に示すように、半導体基板３０内にＳＴＩ(shallow trench isolation)構造の素子分離絶縁層３１を形成する。また、素子分離絶縁層３１により囲まれた素子領域上にゲート絶縁層３２を形成する。ゲート絶縁層３２は、例えば、酸化シリコン又はこれを含む積層構造とする。
続けて、ゲート絶縁層３２上に、フローティングゲート電極材３３、ゲート間絶縁膜３４及びワード線（フローティングゲート電極）材３５を順次形成する。
フローティングゲート電極材３３は、導電材料であれば何でもよいが、主に、導電性ポリシリコンが使用される。ゲート間絶縁膜３４は、例えば、ＯＮＯの三層構造とする。ワード線材３５も、導電材料であれば何でもよいが、主に、導電性ポリシリコンとシリサイドとの積層構造が使用される。
メモリセルが形成されるメモリセルエリアＭＡでは、フローティングゲート電極材３３とワード線材３５との間の全体にゲート間絶縁膜３４が配置されるが、セレクトゲートトランジスタが形成されるセレクトゲートトランジスタエリアＳＡでは、フローティングゲート電極材３３とワード線材３５との間のゲート間絶縁膜３４の一部が除去される。
この後、ワード線材３５上に、マスク材３６，３７を順次形成する。マスク材３６，３７は、異なる材料から構成される。
そして、マスク材３７上にフォトレジスト３８を形成する。
フォトレジスト３８は、フォトリソグラフィプロセスにより所定のパターンに加工される。例えば、セレクトゲートトランジスタエリアＳＡでは、ライン＆スペースのレジストパターンが形成され、メモリセルエリアＭＡでは、セレクトゲートトランジスタエリアＳＡのレジストパターンを取り囲むＬ（エル）形状のレジストパターンが形成される。
ここで、Ｌ形状のフォトレジスト３８は、例えば、メモリセルアレイ１内で、ライン＆スペースのパターンで形成されると共に、コンタクトエリア１４内で、フリンジ又はコンタクトホールのレイアウトを考慮したサイズ（ｘ方向の幅）及びピッチで形成される。
フォトレジスト３８のライン＆スペースのピッチは、例えば、１２０ｎｍ（ライン＝６０ｎｍ、スペース＝６０ｎｍ）に設定される。
また、フォトレジスト３８の幅は、スリミング技術により、フォトリソグラフィの解像度の限界よりも小さくすることができる。図６２乃至図６４において、点線は、スリミング前のフォトレジスト３８のパターンを表し、実線は、スリミング後のフォトレジスト３８のパターンを表している。
例えば、スリミング技術により、フォトレジスト３８の幅（ライン）を３０ｎｍにし、スペースを９０ｎｍにする。
そして、フォトレジスト３８をマスクにして、ＲＩＥによりマスク材３７をエッチングした後、フォトレジスト３８を除去する。
その結果、図６７乃至図７１に示すように、図６２乃至図６６のフォトレジスト３８のパターンがマスク材３７に転写される。
次に、図７２乃至図７６に示すように、再び、マスク材３６，３７上にフォトレジスト３９を形成する。
フォトレジスト３９は、フォトリソグラフィプロセスにより、セレクトゲートトランジスタエリアＳＡ上からコンタクトエリア１４上にかけて、ｘ方向に延びるスリット（開口）を有し、メモリセルエリアＭＡ上を完全に覆うパターンとなるように形成される。
そして、フォトレジスト３９に覆われていない部分のマスク材３７のみを選択的に固化し、同一エッチング条件において、固化されたマスク材３７のエッチング選択比がフォトレジスト３９に覆われている部分の固化されていないマスク材３７のそれよりも十分に小さくなるようにする。
ここでは、固化された部分を灰色で示している。
この後、フォトレジスト３９を除去する。
次に、図７７乃至図８１に示すように、マスク材（固化された部分も含む）３７をマスクにして、ＲＩＥによりマスク材３６をエッチングし、マスク材３６にマスク材３７のパターンを転写する。
また、マスク材３６，３７上に、さらに、これらを完全に覆うマスク材４０を形成する。マスク材４０は、同一のエッチング条件において、固化されたマスク材３７のエッチング選択比と同じ又はそれと同程度のエッチング選択比を有するものとする。
そして、マスク材４０をＲＩＥによりエッチングし、マスク材４０をマスク材３６，３７の側壁（サイドウォール）のみに残存させる。マスク材３６，３７の側壁におけるマスク材４０の横方向の幅は、例えば、３０ｎｍに設定される。
この後、マスク材３６，３７を選択的にエッチングすると、図８２及び図８３に示すように、マスク材４０による微細マスクパターン（例えば、ライン＝３０ｎｍ、スペース＝３０ｎｍ）が形成される。
ここで、マスク材３６，３７をエッチングする際に、固化されたマスク材３７は、マスク材４０と共にエッチングされずに残るため、セレクトゲートトランジスタエリアＳＡのマスク材３６，３７，４０の幅は、メモリセルエリアＭＡのマスク材４０の幅よりも広くなる。
例えば、セレクトゲートトランジスタエリアＳＡのマスク材３６，３７，４０の幅は、９０ｎｍになる。
また、コンタクトエリア１４内のフリンジを形成する部分にも、マスク材３６，３７，４０が残存する。
ところで、マスク材３６，３７のエッチングについては、ドライエッチング（異方性エッチング）及びウェットエッチング（等方性エッチング）のうちの１つを使用する。
ドライエッチングは、加工精度の向上に有利であるが、微細パターンであるマスク材（サイドウォール）４０にダメージを与える可能性がある。
これに対し、ウェットエッチングは、マスク材（サイドウォール）４０にダメージを与えることがない。
ウェットエッチングによる加工精度が問題となるのは、コンタクトエリア１４内のフリンジを形成する部分である。
例えば、図７７に示すように、マスク材３６，３７をウェットエッチングによりエッチングする場合には、コンタクトエリア１４のフリンジを形成する部分（固化されたマスク材３７の直下のマスク材３６）が、剥き出しになった側面からエッチングされるため、フリンジを形成する部分が小さくなる（矢印）、という可能性がある。
しかし、本発明のワード線レイアウトの第３例及び第４例によれば、フリンジを形成する部分を予め十分に広く確保している。
従って、ウェットエッチングを採用しても、その加工精度に起因して問題が発生することがない。
次に、マスク材３６，３７，４０をマスクにして、ＲＩＥによりワード線材３５、ゲート間絶縁膜３４、フローティングゲート電極材３３、及び、ゲート絶縁層３２を、順次、エッチングする。
その結果、図８４乃至図８８に示すように、メモリセルエリアＭＡでは、フォトリソグラフィの解像度の限界（最小加工寸法）よりも微細なパターン（例えば、ライン＝３０ｎｍ、スペース＝３０ｎｍ）のワード線ＷＬが形成されると共に、セレクトゲートトランジスタエリアＳＡでは、広い幅（チャネル長）、例えば、幅が９０ｎｍのセレクトゲート線（セレクトゲート電極）ＳＧが形成される。
また、コンタクトエリア１４では、フリンジを形成するためのワード線材３５のパターンが、セレクトゲート線ＳＧの先端部に形成される。
最後に、図８９乃至図９３に示すように、フォトリソグラフィ及びＲＩＥを利用して、ブロックＢＬＯＣＫｉ、ＢＬＯＣＫ（ｉ＋１）内のワード線ＷＬ同士を分離し、ワード線ＷＬの独立性を確保する。
分離方法としては、図８９に示すように、縦方向（ｙ方向）のスリットを用いて、ワード線ＷＬの一部及びフリンジＦの一部を除去する。
この後、半導体基板３０上に、メモリセルＭＣ及びセレクトゲートトランジスタＳＴを覆う層間絶縁層４１を形成する。また、層間絶縁層４１にフリンジＦに到達するコンタクトホールを形成する。
そして、コンタクトホール内にコンタクトプラグＣＰを満たすと共に、層間絶縁層４１上にメタル層４２を形成する。メタル層４２は、ワード線ＷＬをワード線ドライバに接続する。
尚、コンタクトプラグＣＰは、メタル層４２と別々に形成してもよいし、また、同時に形成してもよい。これらは、メタルのスパッタとＲＩＥにより形成してもよいし、また、ダマシン法又はデュアルダマシン法により形成してもよい。
以上のプロセスでは、結果として、図５３のワード線レイアウトを有する不揮発性半導体メモリが形成されるが、フォトレジスト３８，３９のパターン又はワード線ＷＬを分離するときのレジストパターンを変更することで、その他のレイアウトも実現できる。
また、本例では、レジストの固化プロセスを利用したが、固化プロセスを利用しなくても、本発明の例に係るレイアウトを実現できる。
例えば、固化プロセスに代えて、ＰＥＰを１回追加することにより、例えば、フリンジの位置や、サイズなどを調整できる。この場合、エッチングされたくない部分をフォトレジストで覆い、この状態で、図７７乃至図８１のマスク材３６，３７をエッチングすればよい。
以上の製造方法により、本発明の例に係るレイアウトを有する不揮発性半導体メモリを実現できる。
(9) その他
本発明の例は、微細加工技術の開発によるワード線ピッチの縮小に鑑みてなされたものであるが、その微細加工技術としては、側壁をマスクとして用いる側壁加工技術に限定されるものではない。
本発明の例は、ＮＡＮＤセル型フラッシュメモリに有効であるが、それ以外にも、セレクトゲートトランジスタとメモリセルとからなるセルユニットを有する不揮発性半導体メモリ全般に適用可能である。
３． まとめ
本発明の例によれば、狭ピッチのワード線に対応し、かつ、その端部に十分な大きさのフリンジを形成するためのコンタクトエリアを確保したワード線レイアウトを実現できる。
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
本発明の例に係るワード線レイアウトの概要を示す図。 本発明の例に係るワード線レイアウトの概要を示す図。 本発明の例に係るワード線レイアウトの概要を示す図。 本発明の例に係るワード線レイアウトの概要を示す図。 ＮＡＮＤセル型フラッシュメモリを示す図。 メモリセルアレイ近傍のレイアウトを示す図。 メモリセルアレイ近傍のレイアウトを示す図。 １ブロック内のセルユニットを示す図。 メモリセルアレイの断面構造を示す図。 ワード線レイアウトの第１例を示す図。 コンタクトエリアの詳細を示す図。 コンタクトエリアの詳細を示す図。 コンタクトエリアの詳細を示す図。 ワード線レイアウトの第２例を示す図。 コンタクトエリアの詳細を示す図。 コンタクトエリアの詳細を示す図。 コンタクトエリアの詳細を示す図。 不揮発性半導体メモリの製造方法の一工程を示す平面図。 図１８のＸＩＸ−ＸＩＸ線に沿う断面図。 図１８のＸＸ−ＸＸ線に沿う断面図。 図１８のＸＸＩ−ＸＸＩ線に沿う断面図。 図１８のＸＸＩＩ−ＸＸＩＩ線に沿う断面図。 不揮発性半導体メモリの製造方法の一工程を示す平面図。 図２３のＸＸＩＶ−ＸＸＩＶ線に沿う断面図。 図２３のＸＸＶ−ＸＸＶ線に沿う断面図。 図２３のＸＸＶＩ−ＸＸＶＩ線に沿う断面図。 図２３のＸＸＶＩＩ−ＸＸＶＩＩ線に沿う断面図。 不揮発性半導体メモリの製造方法の一工程を示す平面図。 図２８のＸＸＩＸ−ＸＸＩＸ線に沿う断面図。 図２８のＸＸＸ−ＸＸＸ線に沿う断面図。 図２８のＸＸＸＩ−ＸＸＸＩ線に沿う断面図。 図２８のＸＸＸＩＩ−ＸＸＸＩＩ線に沿う断面図。 不揮発性半導体メモリの製造方法の一工程を示す平面図。 図３３のＸＸＸＩＶ−ＸＸＸＩＶ線に沿う断面図。 図３３のＸＸＸＶ−ＸＸＸＶ線に沿う断面図。 図３３のＸＸＸＶＩ−ＸＸＸＶＩ線に沿う断面図。 図３３のＸＸＸＶＩＩ−ＸＸＸＶＩＩ線に沿う断面図。 図３３のＸＸＸＩＶ−ＸＸＸＩＶ線に沿う断面図。 図３３のＸＸＸＶ−ＸＸＸＶ線に沿う断面図。 不揮発性半導体メモリの製造方法の一工程を示す平面図。 図４０のＸＬＩ−ＸＬＩ線に沿う断面図。 図４０のＸＬＩＩ−ＸＬＩＩ線に沿う断面図。 図４０のＸＬＩＩＩ−ＸＬＩＩＩ線に沿う断面図。 図４０のＸＬＩＶ−ＸＬＩＶ線に沿う断面図。 不揮発性半導体メモリの製造方法の一工程を示す平面図。 図４５のＸＬＶＩ−ＸＬＶＩ線に沿う断面図。 図４５のＸＬＶＩＩ−ＸＬＶＩＩ線に沿う断面図。 図４５のＸＬＶＩＩＩ−ＸＬＶＩＩＩ線に沿う断面図。 図４５のＸＬＩＸ−ＸＬＩＸ線に沿う断面図。 ワード線レイアウトの第３例を示す図。 コンタクトエリアの詳細を示す図。 コンタクトエリアの詳細を示す図。 コンタクトエリアの詳細を示す図。 コンタクトエリアの詳細を示す図。 コンタクトエリアの詳細を示す図。 ワード線レイアウトの第４例を示す図。 コンタクトエリアの詳細を示す図。 コンタクトエリアの詳細を示す図。 コンタクトエリアの詳細を示す図。 コンタクトエリアの詳細を示す図。 コンタクトエリアの詳細を示す図。 不揮発性半導体メモリの製造方法の一工程を示す平面図。 図６２のＬＸＩＩＩ−ＬＸＩＩＩ線に沿う断面図。 図６２のＬＸＩＶ−ＬＸＩＶ線に沿う断面図。 図６２のＬＸＶ−ＬＸＶ線に沿う断面図。 図６２のＬＸＶＩ−ＬＸＶＩ線に沿う断面図。 不揮発性半導体メモリの製造方法の一工程を示す平面図。 図６７のＬＸＶＩＩＩ−ＬＸＶＩＩＩ線に沿う断面図。 図６７のＬＸＩＸ−ＬＸＩＸ線に沿う断面図。 図６７のＬＸＸ−ＬＸＸ線に沿う断面図。 図６７のＬＸＸＩ−ＬＸＸＩ線に沿う断面図。 不揮発性半導体メモリの製造方法の一工程を示す平面図。 図７２のＬＸＸＩＩＩ−ＬＸＸＩＩＩ線に沿う断面図。 図７２のＬＸＸＩＶ−ＬＸＸＩＶ線に沿う断面図。 図７２のＬＸＸＶ−ＬＸＸＶ線に沿う断面図。 図７２のＬＸＸＶＩ−ＬＸＸＶＩ線に沿う断面図。 不揮発性半導体メモリの製造方法の一工程を示す平面図。 図７７のＬＸＸＶＩＩＩ−ＬＸＸＶＩＩＩ線に沿う断面図。 図７７のＬＸＸＩＸ−ＬＸＸＩＸ線に沿う断面図。 図７７のＬＸＸＸ−ＬＸＸＸ線に沿う断面図。 図７７のＬＸＸＸＩ−ＬＸＸＸＩ線に沿う断面図。 図７７のＬＸＸＶＩＩＩ−ＬＸＸＶＩＩＩ線に沿う断面図。 図７７のＬＸＸＩＸ−ＬＸＸＩＸ線に沿う断面図。 不揮発性半導体メモリの製造方法の一工程を示す平面図。 図８４のＬＸＸＸＶ−ＬＸＸＸＶ線に沿う断面図。 図８４のＬＸＸＸＶＩ−ＬＸＸＸＶＩ線に沿う断面図。 図８４のＬＸＸＸＶＩＩ−ＬＸＸＸＶＩＩ線に沿う断面図。 図８４のＬＸＸＸＶＩＩＩ−ＬＸＸＸＶＩＩＩ線に沿う断面図。 不揮発性半導体メモリの製造方法の一工程を示す平面図。 図８９のＸＣ−ＸＣ線に沿う断面図。 図８９のＸＣＩ−ＸＣＩ線に沿う断面図。 図８９のＸＣＩＩ−ＸＣＩＩ線に沿う断面図。 図８９のＸＣＩＩＩ−ＸＣＩＩＩ線に沿う断面図。
符号の説明
１： メモリセルアレイ、 ２： ワード線・セレクトゲート線ドライバ、 ３： ウェル・ソース線電位制御回路、 ４： データ回路、 ５： カラムデコーダ、 ６： センスアンプ、 ７： データ入出力バッファ、 ８： アドレスバッファ、 ９： 電位生成回路、 １０： 書き込み制御回路、 １１： 一括検知回路、 １２： コマンドインターフェイス回路、 １３： ステートマシーン、 １４： コンタクトエリア、 ２１−１： ｐ型半導体基板、 ２１−２： ｎ型ウェル領域、 ２１−３： ｎ型ウェル領域、 ２２： ドレイン拡散層、 ２３： ソース拡散層、 ２４： ｎ型拡散層、 ２５： ｐ型拡散層、 ２６： 電位設定線、 ３０： 半導体基板、 ３１： 素子分離絶縁層、 ３２： ゲート絶縁層、 ３３： フローティングゲート電極材、 ３４： ゲート間絶縁膜、 ３５： ワード線材、 ３６，３７，４０： マスク材、 ３８，３９： フォトレジスト、 ４１： 層間絶縁層、 ４２： メタル層、 ＷＬ： ワード線、 ＳＧ： セレクトゲート線、 Ｆ： フリンジ、 ＣＰ： コンタクトプラグ。

Claims (4)

  1. 第１方向に直列接続される複数の第１メモリセル、前記複数の第１メモリセルの一端に接続される第１セレクトゲートトランジスタ及び前記複数の第１メモリセルの他端に接続される第２セレクトゲートトランジスタを有する第１セルユニットと、
    前記第１方向に交差する第２方向に延び、前記第１セレクトゲートトランジスタに接続される第１セレクトゲート線と、
    前記第２方向に延び、前記第２セレクトゲートトランジスタに接続される第２セレクトゲート線と、
    前記第２方向に延び、各々が前記複数の第１メモリセルの１つに接続される複数の第１ワード線と、
    各々が前記複数の第１ワード線の１つに接続される複数の第１フリンジと
    を具備し、
    前記第２方向の一端に設けられるコンタクトエリア内において、前記複数の第１ワード線のうち前記第１セレクトゲート線側にある第１セレクトゲート線側ワード線の端部は、第１ポイントで前記第１セレクトゲート線側に折り曲げられ、前記第１セレクトゲート線側ワード線の先端及び前記第１ポイント間にコンタクトプラグが接続され、
    前記コンタクトエリア内において、前記複数の第１ワード線のうち前記第２セレクトゲート線側にある第２セレクトゲート線側ワード線の端部は、第２ポイントで前記第２セレクトゲート線側に折り曲げられ、前記第２セレクトゲート線側ワード線の先端及び前記第２ポイント間にコンタクトプラグが接続され、
    前記第１セレクトゲート線側ワード線のうち前記第１セレクトゲート線からｉ（ｉは奇数）番目のワード線に接続されるフリンジと、前記第１セレクトゲート線側ワード線のうち前記第１セレクトゲート線から（ｉ＋１）番目のワード線に接続されるフリンジとは、前記第２方向において互いに反対方向に延び、
    前記第２セレクトゲート線側ワード線のうち前記第２セレクトゲート線からｉ番目のワード線に接続されるフリンジと、前記第２セレクトゲート線側ワード線のうち前記第２セレクトゲート線から（ｉ＋１）番目のワード線に接続されるフリンジとは、前記第２方向において互いに反対方向に延びる
    不揮発性半導体メモリ。
  2. 前記第１方向に直列接続される複数の第２メモリセル、前記複数の第２メモリセルの一端に接続される第３セレクトゲートトランジスタ及び前記複数の第２メモリセルの他端に接続される第４セレクトゲートトランジスタを有する第２セルユニットと、
    前記第２方向に延び、前記第３セレクトゲートトランジスタに接続される第３セレクトゲート線と、
    前記第２方向に延び、前記第４セレクトゲートトランジスタに接続される第４セレクトゲート線と、
    前記第２方向に延び、各々が前記複数の第２メモリセルの１つに接続される複数の第２ワード線とを具備し、
    前記第１及び第２セルユニットは、前記第１方向に互いに隣接して配置され、前記第１セレクトゲート線及び前記第３セレクトゲート線は、前記複数の第１ワード線と前記複数の第２ワード線の間に配置され、
    前記コンタクトエリア内において、前記複数の第２ワード線のうち前記第３セレクトゲート線側にある第３セレクトゲート線側ワード線の端部は、第３ポイントで前記第３セレクトゲート線側に折り曲げられ、前記第３セレクトゲート線側ワード線の先端及び前記第３ポイント間にコンタクトプラグが接続され、
    前記コンタクトエリア内において、前記複数の第２ワード線のうち前記第４セレクトゲート線側にある第４セレクトゲート線側ワード線の端部は、第４ポイントで前記第４セレクトゲート線側に折り曲げられ、前記第４セレクトゲート線側ワード線の先端及び前記第４ポイント間にコンタクトプラグが接続される
    請求項１に記載の不揮発性半導体メモリ。
  3. 各々が前記複数の第２ワード線の１つに接続される複数の第２フリンジを具備し、
    前記第３セレクトゲート線側ワード線のうち前記第３セレクトゲート線からｉ番目のワード線に接続されるフリンジと、前記第３セレクトゲート線側ワード線のうち前記第３セレクトゲート線から（ｉ＋１）番目のワード線に接続されるフリンジとは、前記第２方向において互いに反対方向に延び、
    前記第４セレクトゲート線側ワード線のうち前記第４セレクトゲート線からｉ番目のワード線に接続されるフリンジと、前記第４セレクトゲート線側ワード線のうち前記第４セレクトゲート線から（ｉ＋１）番目のワード線に接続されるフリンジとは、前記第２方向において互いに反対方向に延びる
    請求項２に記載の不揮発性半導体メモリ。
  4. 前記複数の第１ワード線及び前記複数の第２ワード線の幅は、リソグラフィの解像度の限界よりも小さい請求項３に記載の不揮発性半導体メモリ。
JP2006354851A 2006-06-27 2006-12-28 不揮発性半導体メモリ Active JP4909735B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2006354851A JP4909735B2 (ja) 2006-06-27 2006-12-28 不揮発性半導体メモリ
KR1020070043499A KR100915468B1 (ko) 2006-06-27 2007-05-04 비휘발성 반도체 메모리
US11/764,416 US7671475B2 (en) 2006-06-27 2007-06-18 Nonvolatile semiconductor memory having a word line bent towards a select gate line side
US12/683,499 US20100103736A1 (en) 2006-06-27 2010-01-07 Nonvolatile semiconductor memory having a word line bent towards a select gate line side
US13/427,061 US8497582B2 (en) 2006-06-27 2012-03-22 Nonvolatile semiconductor memory having a word line bent towards a select gate line side
US13/935,637 US8786096B2 (en) 2006-06-27 2013-07-05 Nonvolatile semiconductor memory having a word line bent towards a select gate line side
US14/301,102 US8994180B2 (en) 2006-06-27 2014-06-10 Nonvolatile semiconductor memory having a word line bent towards a select gate line side
US14/626,566 US9202816B2 (en) 2006-06-27 2015-02-19 Nonvolatile semiconductor memory having a word line bent towards a select gate line side
US14/938,888 US20160064393A1 (en) 2006-06-27 2015-11-12 Nonvolatile semiconductor memory having a word line bent towards a select gate line side

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006176799 2006-06-27
JP2006176799 2006-06-27
JP2006354851A JP4909735B2 (ja) 2006-06-27 2006-12-28 不揮発性半導体メモリ

Publications (2)

Publication Number Publication Date
JP2008034789A JP2008034789A (ja) 2008-02-14
JP4909735B2 true JP4909735B2 (ja) 2012-04-04

Family

ID=38918370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006354851A Active JP4909735B2 (ja) 2006-06-27 2006-12-28 不揮発性半導体メモリ

Country Status (3)

Country Link
US (7) US7671475B2 (ja)
JP (1) JP4909735B2 (ja)
KR (1) KR100915468B1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4364226B2 (ja) * 2006-09-21 2009-11-11 株式会社東芝 半導体集積回路
JP2009054956A (ja) 2007-08-29 2009-03-12 Toshiba Corp 半導体メモリ
KR101192359B1 (ko) * 2007-12-17 2012-10-18 삼성전자주식회사 Ｎａｎｄ 플래시 메모리 소자 및 그 제조 방법
JP5269428B2 (ja) 2008-02-01 2013-08-21 株式会社東芝 半導体装置及びその製造方法
JP5283960B2 (ja) * 2008-04-23 2013-09-04 株式会社東芝 三次元積層不揮発性半導体メモリ
JP5491705B2 (ja) * 2008-05-22 2014-05-14 株式会社東芝 半導体装置
KR101468028B1 (ko) * 2008-06-17 2014-12-02 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
JP5091788B2 (ja) * 2008-07-15 2012-12-05 株式会社東芝 Ｎａｎｄ型フラッシュメモリ
KR101435520B1 (ko) 2008-08-11 2014-09-01 삼성전자주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
JP4789158B2 (ja) 2008-08-18 2011-10-12 株式会社東芝 半導体装置の製造方法、及び半導体装置
US7907448B2 (en) * 2008-10-07 2011-03-15 Spansion Llc Scaled down select gates of NAND flash memory cell strings and method of forming same
KR101540083B1 (ko) 2008-10-22 2015-07-30 삼성전자주식회사 반도체 소자의 패턴 형성 방법
JP2010153481A (ja) * 2008-12-24 2010-07-08 Toshiba Corp 半導体記憶装置
JP5574679B2 (ja) * 2009-11-17 2014-08-20 株式会社東芝 半導体装置の製造方法
JP5268882B2 (ja) * 2009-12-28 2013-08-21 株式会社東芝 不揮発性半導体記憶装置
JP2011199186A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 不揮発性記憶装置およびその製造方法
JP2012028467A (ja) * 2010-07-21 2012-02-09 Toshiba Corp 半導体記憶装置
US8922020B2 (en) * 2010-12-29 2014-12-30 Macronix International Co., Ltd. Integrated circuit pattern and method
US8941166B2 (en) 2010-12-29 2015-01-27 Macronix International Co., Ltd. Multiple patterning method
KR101113766B1 (ko) * 2010-12-31 2012-02-29 주식회사 하이닉스반도체 비휘발성메모리장치 및 그 제조 방법
CN102623448A (zh) * 2011-01-26 2012-08-01 旺宏电子股份有限公司 多重图案化的方法
TWI447886B (zh) * 2011-01-27 2014-08-01 Macronix Int Co Ltd 多重圖案化之方法
JP5592560B2 (ja) * 2011-03-24 2014-09-17 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5395837B2 (ja) * 2011-03-24 2014-01-22 株式会社東芝 半導体装置の製造方法
JP2012244180A (ja) 2011-05-24 2012-12-10 Macronix Internatl Co Ltd 多層接続構造及びその製造方法
US8885382B2 (en) 2012-06-29 2014-11-11 Intel Corporation Compact socket connection to cross-point array
JP2015046546A (ja) * 2013-08-29 2015-03-12 株式会社東芝 不揮発性半導体記憶装置
US9698015B2 (en) * 2013-10-21 2017-07-04 Applied Materials, Inc. Method for patterning a semiconductor substrate
US20150200279A1 (en) * 2014-01-12 2015-07-16 United Microelectronics Corp. Method of manufacturing memory cell
US9356105B1 (en) * 2014-12-29 2016-05-31 Macronix International Co., Ltd. Ring gate transistor design for flash memory

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2862584B2 (ja) * 1989-08-31 1999-03-03 株式会社東芝 不揮発性半導体メモリ装置
JP3050965B2 (ja) 1991-09-27 2000-06-12 沖電気工業株式会社 レジストパタンの形成方法
US5667940A (en) * 1994-05-11 1997-09-16 United Microelectronics Corporation Process for creating high density integrated circuits utilizing double coating photoresist mask
JPH0855920A (ja) 1994-08-15 1996-02-27 Toshiba Corp 半導体装置の製造方法
KR0185637B1 (ko) * 1996-10-21 1999-03-20 김광호 불휘발성 반도체 메모리 장치의 제조방법
CA2273944C (en) * 1996-12-03 2004-07-06 Elliott Energy Systems, Inc. Electrical system for turbine/alternator on common shaft
KR100604960B1 (ko) * 1997-03-28 2006-07-26 가부시키가이샤 히타치세이사쿠쇼 불휘발성 반도체 기억장치 및 그 제조방법 및 반도체 장치 및 그 제조방법
US6531357B2 (en) * 2000-08-17 2003-03-11 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
JP3941517B2 (ja) * 2001-02-07 2007-07-04 ソニー株式会社 半導体装置およびその製造方法
US6891262B2 (en) * 2001-07-19 2005-05-10 Sony Corporation Semiconductor device and method of producing the same
JP2005056989A (ja) 2003-08-01 2005-03-03 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP4801986B2 (ja) * 2005-02-03 2011-10-26 株式会社東芝 半導体記憶装置
US7655536B2 (en) * 2005-12-21 2010-02-02 Sandisk Corporation Methods of forming flash devices with shared word lines
JP4171032B2 (ja) * 2006-06-16 2008-10-22 株式会社東芝 半導体装置及びその製造方法
JP5100080B2 (ja) * 2006-10-17 2012-12-19 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2009054956A (ja) * 2007-08-29 2009-03-12 Toshiba Corp 半導体メモリ
JP2010258224A (ja) * 2009-04-24 2010-11-11 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2011014610A (ja) * 2009-06-30 2011-01-20 Toshiba Corp 半導体記憶装置
JP5395837B2 (ja) * 2011-03-24 2014-01-22 株式会社東芝 半導体装置の製造方法
JP5818679B2 (ja) * 2011-12-27 2015-11-18 株式会社東芝 半導体装置の製造方法
JP2013197266A (ja) * 2012-03-19 2013-09-30 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20100103736A1 (en) 2010-04-29
US20140293694A1 (en) 2014-10-02
KR20080000505A (ko) 2008-01-02
US20130294164A1 (en) 2013-11-07
US8994180B2 (en) 2015-03-31
US7671475B2 (en) 2010-03-02
US20160064393A1 (en) 2016-03-03
KR100915468B1 (ko) 2009-09-03
US8497582B2 (en) 2013-07-30
US20120176839A1 (en) 2012-07-12
JP2008034789A (ja) 2008-02-14
US8786096B2 (en) 2014-07-22
US20150162340A1 (en) 2015-06-11
US20080006869A1 (en) 2008-01-10
US9202816B2 (en) 2015-12-01

Similar Documents

Publication Publication Date Title
JP4909735B2 (ja) 不揮発性半導体メモリ
JP4764151B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP2007049111A (ja) 不揮発性半導体記憶装置
TWI603460B (zh) 三維半導體元件
JP2004241558A (ja) 不揮発性半導体記憶装置及びその製造方法、半導体集積回路及び不揮発性半導体記憶装置システム
JP2005109236A (ja) 不揮発性半導体記憶装置及びその製造方法
US7957174B2 (en) Semiconductor memory
JP2009054956A (ja) 半導体メモリ
US20200127126A1 (en) Semiconductor device and method of forming the same
US11087844B2 (en) Non-volatile memory device
JP4287400B2 (ja) 半導体集積回路装置
US7501678B2 (en) Nonvolatile semiconductor memory device
JP2005259898A (ja) 不揮発性半導体記憶装置
JP2007027666A (ja) 不揮発性半導体記憶装置
JP2008218573A (ja) 不揮発性半導体メモリの製造方法
JP2010153899A (ja) 半導体メモリ
JP2007048446A (ja) 半導体集積回路装置
JP2008205493A (ja) 不揮発性半導体記憶装置の製造方法
JP2007043185A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120116

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4909735

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350