KR20080000505A - 비휘발성 반도체 메모리 - Google Patents
비휘발성 반도체 메모리 Download PDFInfo
- Publication number
- KR20080000505A KR20080000505A KR1020070043499A KR20070043499A KR20080000505A KR 20080000505 A KR20080000505 A KR 20080000505A KR 1020070043499 A KR1020070043499 A KR 1020070043499A KR 20070043499 A KR20070043499 A KR 20070043499A KR 20080000505 A KR20080000505 A KR 20080000505A
- Authority
- KR
- South Korea
- Prior art keywords
- word line
- line
- select gate
- word
- block
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 230000015654 memory Effects 0.000 claims abstract description 117
- 238000000034 method Methods 0.000 claims abstract description 70
- 239000013256 coordination polymer Substances 0.000 description 49
- 239000010410 layer Substances 0.000 description 41
- 229920002120 photoresistant polymer Polymers 0.000 description 36
- 230000008569 process Effects 0.000 description 30
- 238000012545 processing Methods 0.000 description 23
- 238000004519 manufacturing process Methods 0.000 description 18
- 238000005530 etching Methods 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 238000000206 photolithography Methods 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 238000005345 coagulation Methods 0.000 description 6
- 230000015271 coagulation Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
Claims (20)
- 비휘발성 반도체 메모리로서,제1 방향으로 직렬 접속되는 선택 게이트 트랜지스터와 메모리 셀을 구비하는 셀 유닛,상기 제1 방향과 교차하는 제2 방향으로 연장되고, 상기 선택 게이트 트랜지스터에 접속되는 선택 게이트 라인, 및상기 제2 방향으로 연장되고, 상기 메모리 셀에 접속되는 워드 라인을 포함하고,상기 워드 라인의 일단이 상기 선택 게이트 라인 측으로 구부러지고, 상기 워드 라인의 구부러진 지점과 원단 사이에 컨택트 플러그가 접속되는 비휘발성 반도체 메모리.
- 제1항에 있어서,상기 셀 유닛은 NAND 셀 유닛인 비휘발성 반도체 메모리.
- 비휘발성 반도체 메모리로서,제1 방향으로 직렬 접속되는 제1 선택 게이트 트랜지스터와 제1 메모리 셀을 구비하는 제1 셀 유닛,상기 제1 방향으로 직렬 접속되는 제2 선택 게이트 트랜지스터-상기 제2 선 택 게이트 트랜지스터는 상기 제1 방향에서 상기 제1 선택 게이트 트랜지스터에 인접함-와 제2 메모리 셀을 구비하는 제2 셀 유닛,상기 제1 및 제2 셀 유닛을 구비하는 메모리 셀 어레이,상기 제1 방향과 교차하는 제2 방향으로 연장되고, 상기 제1 선택 게이트 트랜지스터에 접속되는 제1 선택 게이트 라인,상기 제2 방향으로 연장되고, 각각이 상기 제1 메모리 셀 각각에 접속되는 제1 워드 라인,상기 제2 방향으로 연장되고, 상기 제2 선택 게이트 트랜지스터에 접속되는 제2 선택 게이트 라인, 및상기 제2 방향으로 연장되고, 각각이 상기 제2 메모리 셀 각각에 접속되는 제2 워드 라인을 포함하고,상기 제1 워드 라인 각각의 말단은 상기 제1 및 제2 선택 게이트 라인 측으로 구부러지고, 상기 메모리 셀 어레이의 상기 제2 방향의 일단에 있는 컨택트 영역에서, 상기 제1 워드 라인의 구부러진 지점과 원단 사이에 컨택트 플러그가 각각 접속되며,상기 제2 워드 라인 각각의 말단은 상기 제1 및 제2 선택 게이트 라인 측으로 구부러지고, 상기 메모리 셀 어레이의 상기 제2 방향의 타단에 있는 컨택트 영역에서, 상기 제2 워드 라인의 구부러진 지점과 원단 사이에 컨택트 플러그가 각각 접속되는 비휘발성 반도체 메모리.
- 제3항에 있어서,상기 컨택트 플러그가 접속되는 프린지는 상기 제1 및 제2 워드 라인에 각각 접속되고, 상기 제1 및 제2 선택 게이트 라인으로부터의 i번째(i는 홀수) 워드 라인 및 i+1번째 워드 라인에 접속되는 프린지는 i번째 워드 라인과 i+1번째 워드 라인 사이에 서로 대향하여 각각 배치되는 비휘발성 반도체 메모리.
- 제3항에 있어서,상기 제1 및 제2 워드 라인은 상기 제1 및 제2 선택 게이트 라인을 복수 회 둘러싸는 루프 형상으로 형성되는 비휘발성 반도체 메모리.
- 제3항에 있어서,상기 제1 및 제2 워드 라인은 상기 컨택트 영역에서 서로 분리되는 비휘발성 반도체 메모리.
- 제3항에 있어서,상기 제1 워드 라인의 원단은 상기 제2 선택 게이트 트랜지스터가 배치되는 측에 대향하는 상기 제2 셀 유닛의 말단까지 연장되고, 상기 제2 워드 라인의 원단은 상기 제1 선택 게이트 트랜지스터가 배치되는 측에 대향하는 상기 제1 셀 유닛의 말단까지 연장되는 비휘발성 반도체 메모리.
- 제3항에 있어서,상기 제1 및 제2 셀 유닛은 각각 NAND 셀 유닛인 비휘발성 반도체 메모리.
- 비휘발성 반도체 메모리로서,제1 방향으로 직렬 접속되는 제1 선택 게이트 트랜지스터와 제1 메모리 셀을 구비하는 제1 셀 유닛,상기 제1 방향으로 직렬 접속되는 제2 선택 게이트 트랜지스터-상기 제2 선택 게이트 트랜지스터는 상기 제1 방향에서 상기 제1 선택 게이트 트랜지스터에 인접함-와 제2 메모리 셀을 구비하는 제2 셀 유닛,상기 제1 및 제2 셀 유닛을 구비하는 메모리 셀 어레이,상기 제1 방향과 교차하는 제2 방향으로 연장되고, 상기 제1 선택 게이트 트랜지스터에 접속되는 제1 선택 게이트 라인,상기 제2 방향으로 연장되고, 각각이 상기 제1 메모리 셀 각각에 접속되는 제1 워드 라인,상기 제2 방향으로 연장되고, 상기 제2 선택 게이트 트랜지스터에 접속되는 제2 선택 게이트 라인, 및상기 제2 방향으로 연장되고, 각각이 상기 제2 메모리 셀 각각에 접속되는 제2 워드 라인을 포함하고,상기 제1 및 제2 워드 라인 각각의 말단은 상기 제1 및 제2 선택 게이트 라인 측으로 구부러지고, 상기 메모리 셀 어레이의 상기 제2 방향의 일단에 있는 컨택트 영역에서, 상기 제1 및 제2 워드 라인의 구부러진 지점과 원단 사이에 컨택트 플러그가 각각 접속되는 비휘발성 반도체 메모리.
- 제9항에 있어서,프린지는 상기 제1 및 제2 워드 라인에 각각 접속되고, 상기 제1 및 제2 선택 게이트 라인으로부터의 i번째(i는 홀수) 워드 라인 및 i+1번째 워드 라인에 접속되는 프린지는 i번째 워드 라인과 i+1번째 워드 라인 사이에 서로 대향하여 각각 배치되는 비휘발성 반도체 메모리.
- 제9항에 있어서,상기 제1 및 제2 워드 라인은 상기 제1 및 제2 선택 게이트 라인을 복수 회 둘러싸는 루프 형상으로 형성되는 비휘발성 반도체 메모리.
- 제9항에 있어서,상기 제1 및 제2 워드 라인은 상기 컨택트 영역에서 서로 분리되는 비휘발성 반도체 메모리.
- 제9항에 있어서,상기 제1 및 제2 워드 라인의 원단은 상기 제1 및 제2 선택 게이트 라인의 원단이 배치되는 영역까지 연장되는 비휘발성 반도체 메모리.
- 제9항에 있어서,상기 제1 및 제2 셀 유닛은 각각 NAND 셀 유닛인 비휘발성 반도체 메모리.
- 비휘발성 반도체 메모리로서,제1 방향으로 직렬 접속되는 메모리 셀, 상기 메모리 셀의 일단에 접속되는 제1 선택 게이트 트랜지스터 및 상기 메모리 셀의 타단에 접속되는 제2 선택 게이트 트랜지스터 구비하는 제1 셀 유닛,상기 제1 셀 유닛을 구비하는 메모리 셀 어레이,상기 제1 방향과 교차하는 제2 방향으로 연장되고, 상기 제1 선택 게이트 트랜지스터에 접속되는 제1 선택 게이트 라인,상기 제2 방향으로 연장되고, 상기 제2 선택 게이트 트랜지스터에 접속되는 제2 선택 게이트 라인, 및각각이 상기 메모리 셀 각각에 접속되는 워드 라인을 포함하고,상기 워드 라인 중 상기 제1 선택 게이트 트랜지스터 측에 있는 적어도 하나의 워드 라인의 말단은 상기 제1 선택 게이트 라인 측으로 구부러지고, 상기 메모리 셀 어레이의 일단에 있는 컨택트 영역에서, 상기 제1 선택 게이트 트랜지스터 측에 있는 상기 적어도 하나의 워드 라인의 구부러진 지점과 원단 사이에 컨택트 플러그가 각각 접속되며,상기 워드 라인 중 상기 제2 선택 게이트 트랜지스터 측에 있는 적어도 하나의 워드 라인의 말단은 상기 제2 선택 게이트 라인 측으로 구부러지고, 상기 컨택트 영역에서, 상기 제2 선택 게이트 트랜지스터 측에 있는 상기 적어도 하나의 워드 라인의 구부러진 지점과 원단 사이에 컨택트 플러그가 각각 접속되는 비휘발성 반도체 메모리.
- 제15항에 있어서,프린지는 상기 워드 라인에 각각 접속되고, 상기 제1 및 제2 선택 게이트 라인으로부터의 i번째(i는 홀수) 워드 라인 및 i+1번째 워드 라인에 접속되는 프린지는 i번째 워드 라인과 i+1번째 워드 라인 사이에 서로 대향하여 각각 배치되는 비휘발성 반도체 메모리.
- 제15항에 있어서,상기 메모리 셀 어레이는 상기 제1 선택 게이트 트랜지스터 측에 있는 상기 제1 셀 유닛에 인접하는 제2 셀 유닛을 구비하고, 상기 워드 라인 중 상기 제1 선택 게이트 트랜지스터 측으로 구부러진 워드 라인은 그 원단이 상기 제2 셀 유닛의 상기 제1 방향으로의 중심부까지 연장되는 비휘발성 반도체 메모리.
- 제15항에 있어서,상기 워드 라인 중 상기 제1 선택 게이트 트랜지스터 측으로 구부러진 워드 라인의 수는 상기 워드 라인 중 상기 제2 선택 게이트 트랜지스터 측으로 구부러진 워드 라인의 수와 동일한 비휘발성 반도체 메모리.
- 제15항에 있어서,상기 워드 라인은 상기 컨택트 영역에서 서로 분리되는 비휘발성 반도체 메모리.
- 제17항에 있어서,상기 제1 및 제2 셀 유닛은 각각 NAND 셀 유닛인 비휘발성 반도체 메모리.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2006-00176799 | 2006-06-27 | ||
JP2006176799 | 2006-06-27 | ||
JPJP-P-2006-00354851 | 2006-12-28 | ||
JP2006354851A JP4909735B2 (ja) | 2006-06-27 | 2006-12-28 | 不揮発性半導体メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080000505A true KR20080000505A (ko) | 2008-01-02 |
KR100915468B1 KR100915468B1 (ko) | 2009-09-03 |
Family
ID=38918370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070043499A KR100915468B1 (ko) | 2006-06-27 | 2007-05-04 | 비휘발성 반도체 메모리 |
Country Status (3)
Country | Link |
---|---|
US (7) | US7671475B2 (ko) |
JP (1) | JP4909735B2 (ko) |
KR (1) | KR100915468B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014004693A1 (en) * | 2012-06-29 | 2014-01-03 | Intel Corporation | Compact socket connection to cross-point array |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4364226B2 (ja) * | 2006-09-21 | 2009-11-11 | 株式会社東芝 | 半導体集積回路 |
JP2009054956A (ja) * | 2007-08-29 | 2009-03-12 | Toshiba Corp | 半導体メモリ |
KR101192359B1 (ko) * | 2007-12-17 | 2012-10-18 | 삼성전자주식회사 | Nand 플래시 메모리 소자 및 그 제조 방법 |
JP5269428B2 (ja) | 2008-02-01 | 2013-08-21 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP5283960B2 (ja) * | 2008-04-23 | 2013-09-04 | 株式会社東芝 | 三次元積層不揮発性半導体メモリ |
JP5491705B2 (ja) * | 2008-05-22 | 2014-05-14 | 株式会社東芝 | 半導体装置 |
KR101468028B1 (ko) * | 2008-06-17 | 2014-12-02 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
JP5091788B2 (ja) * | 2008-07-15 | 2012-12-05 | 株式会社東芝 | Nand型フラッシュメモリ |
KR101435520B1 (ko) | 2008-08-11 | 2014-09-01 | 삼성전자주식회사 | 반도체 소자 및 반도체 소자의 패턴 형성 방법 |
JP4789158B2 (ja) | 2008-08-18 | 2011-10-12 | 株式会社東芝 | 半導体装置の製造方法、及び半導体装置 |
US7907448B2 (en) * | 2008-10-07 | 2011-03-15 | Spansion Llc | Scaled down select gates of NAND flash memory cell strings and method of forming same |
KR101540083B1 (ko) | 2008-10-22 | 2015-07-30 | 삼성전자주식회사 | 반도체 소자의 패턴 형성 방법 |
JP2010153481A (ja) * | 2008-12-24 | 2010-07-08 | Toshiba Corp | 半導体記憶装置 |
JP5574679B2 (ja) * | 2009-11-17 | 2014-08-20 | 株式会社東芝 | 半導体装置の製造方法 |
JP5268882B2 (ja) * | 2009-12-28 | 2013-08-21 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2011199186A (ja) * | 2010-03-23 | 2011-10-06 | Toshiba Corp | 不揮発性記憶装置およびその製造方法 |
JP2012028467A (ja) * | 2010-07-21 | 2012-02-09 | Toshiba Corp | 半導体記憶装置 |
US8922020B2 (en) * | 2010-12-29 | 2014-12-30 | Macronix International Co., Ltd. | Integrated circuit pattern and method |
US8941166B2 (en) | 2010-12-29 | 2015-01-27 | Macronix International Co., Ltd. | Multiple patterning method |
KR101113766B1 (ko) * | 2010-12-31 | 2012-02-29 | 주식회사 하이닉스반도체 | 비휘발성메모리장치 및 그 제조 방법 |
CN102623448A (zh) * | 2011-01-26 | 2012-08-01 | 旺宏电子股份有限公司 | 多重图案化的方法 |
TWI447886B (zh) * | 2011-01-27 | 2014-08-01 | Macronix Int Co Ltd | 多重圖案化之方法 |
CN103415922B (zh) * | 2011-03-24 | 2016-08-10 | 瑞萨电子株式会社 | 半导体器件和半导体器件的制造方法 |
JP5395837B2 (ja) * | 2011-03-24 | 2014-01-22 | 株式会社東芝 | 半導体装置の製造方法 |
JP2012244180A (ja) | 2011-05-24 | 2012-12-10 | Macronix Internatl Co Ltd | 多層接続構造及びその製造方法 |
JP2015046546A (ja) * | 2013-08-29 | 2015-03-12 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US9698015B2 (en) * | 2013-10-21 | 2017-07-04 | Applied Materials, Inc. | Method for patterning a semiconductor substrate |
US20150200279A1 (en) * | 2014-01-12 | 2015-07-16 | United Microelectronics Corp. | Method of manufacturing memory cell |
US9356105B1 (en) * | 2014-12-29 | 2016-05-31 | Macronix International Co., Ltd. | Ring gate transistor design for flash memory |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2862584B2 (ja) * | 1989-08-31 | 1999-03-03 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
JP3050965B2 (ja) | 1991-09-27 | 2000-06-12 | 沖電気工業株式会社 | レジストパタンの形成方法 |
US5667940A (en) * | 1994-05-11 | 1997-09-16 | United Microelectronics Corporation | Process for creating high density integrated circuits utilizing double coating photoresist mask |
JPH0855920A (ja) | 1994-08-15 | 1996-02-27 | Toshiba Corp | 半導体装置の製造方法 |
KR0185637B1 (ko) * | 1996-10-21 | 1999-03-20 | 김광호 | 불휘발성 반도체 메모리 장치의 제조방법 |
DE69721817D1 (de) * | 1996-12-03 | 2003-06-12 | Elliott Energy Systems Inc | Elektrische anordnung für turbine/alternator auf gemeinsamer achse |
KR100601150B1 (ko) * | 1997-03-28 | 2006-07-13 | 가부시키가이샤 히타치세이사쿠쇼 | 불휘발성 반도체 기억장치 및 그 제조방법 및 반도체 장치및 그 제조방법 |
US6531357B2 (en) * | 2000-08-17 | 2003-03-11 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device |
JP3941517B2 (ja) * | 2001-02-07 | 2007-07-04 | ソニー株式会社 | 半導体装置およびその製造方法 |
US6891262B2 (en) * | 2001-07-19 | 2005-05-10 | Sony Corporation | Semiconductor device and method of producing the same |
JP2005056989A (ja) | 2003-08-01 | 2005-03-03 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP4801986B2 (ja) * | 2005-02-03 | 2011-10-26 | 株式会社東芝 | 半導体記憶装置 |
US7655536B2 (en) * | 2005-12-21 | 2010-02-02 | Sandisk Corporation | Methods of forming flash devices with shared word lines |
JP4171032B2 (ja) * | 2006-06-16 | 2008-10-22 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP5100080B2 (ja) * | 2006-10-17 | 2012-12-19 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP2009054956A (ja) * | 2007-08-29 | 2009-03-12 | Toshiba Corp | 半導体メモリ |
JP2010258224A (ja) * | 2009-04-24 | 2010-11-11 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2011014610A (ja) * | 2009-06-30 | 2011-01-20 | Toshiba Corp | 半導体記憶装置 |
JP5395837B2 (ja) * | 2011-03-24 | 2014-01-22 | 株式会社東芝 | 半導体装置の製造方法 |
JP5818679B2 (ja) * | 2011-12-27 | 2015-11-18 | 株式会社東芝 | 半導体装置の製造方法 |
JP2013197266A (ja) * | 2012-03-19 | 2013-09-30 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2006
- 2006-12-28 JP JP2006354851A patent/JP4909735B2/ja active Active
-
2007
- 2007-05-04 KR KR1020070043499A patent/KR100915468B1/ko active IP Right Grant
- 2007-06-18 US US11/764,416 patent/US7671475B2/en active Active
-
2010
- 2010-01-07 US US12/683,499 patent/US20100103736A1/en not_active Abandoned
-
2012
- 2012-03-22 US US13/427,061 patent/US8497582B2/en active Active
-
2013
- 2013-07-05 US US13/935,637 patent/US8786096B2/en active Active
-
2014
- 2014-06-10 US US14/301,102 patent/US8994180B2/en active Active
-
2015
- 2015-02-19 US US14/626,566 patent/US9202816B2/en active Active
- 2015-11-12 US US14/938,888 patent/US20160064393A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014004693A1 (en) * | 2012-06-29 | 2014-01-03 | Intel Corporation | Compact socket connection to cross-point array |
US8885382B2 (en) | 2012-06-29 | 2014-11-11 | Intel Corporation | Compact socket connection to cross-point array |
Also Published As
Publication number | Publication date |
---|---|
US20150162340A1 (en) | 2015-06-11 |
US8786096B2 (en) | 2014-07-22 |
US20100103736A1 (en) | 2010-04-29 |
US8994180B2 (en) | 2015-03-31 |
US20120176839A1 (en) | 2012-07-12 |
US20130294164A1 (en) | 2013-11-07 |
US7671475B2 (en) | 2010-03-02 |
US9202816B2 (en) | 2015-12-01 |
US20140293694A1 (en) | 2014-10-02 |
JP4909735B2 (ja) | 2012-04-04 |
US8497582B2 (en) | 2013-07-30 |
JP2008034789A (ja) | 2008-02-14 |
US20080006869A1 (en) | 2008-01-10 |
KR100915468B1 (ko) | 2009-09-03 |
US20160064393A1 (en) | 2016-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100915468B1 (ko) | 비휘발성 반도체 메모리 | |
KR100206709B1 (ko) | 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법 | |
US7825439B2 (en) | Semiconductor memory | |
JP2004241558A (ja) | 不揮発性半導体記憶装置及びその製造方法、半導体集積回路及び不揮発性半導体記憶装置システム | |
JP2007049111A (ja) | 不揮発性半導体記憶装置 | |
US7957174B2 (en) | Semiconductor memory | |
US11348910B2 (en) | Non-volatile memory device | |
JPH10340964A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
US11087844B2 (en) | Non-volatile memory device | |
KR100871183B1 (ko) | 반도체 집적 회로 장치 | |
US7501678B2 (en) | Nonvolatile semiconductor memory device | |
US20140064012A1 (en) | Semiconductor memory device and method of manufacturing the same | |
JP2010153899A (ja) | 半導体メモリ | |
US20230402087A1 (en) | Semiconductor memory device having memory chip bonded to a cmos chip including a peripheral circuit | |
JP2007048446A (ja) | 半導体集積回路装置 | |
JP2024087524A (ja) | 半導体記憶装置 | |
JP2007043185A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120802 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20130801 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150730 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160722 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170804 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180730 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190729 Year of fee payment: 11 |