JP5574679B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5574679B2
JP5574679B2 JP2009261795A JP2009261795A JP5574679B2 JP 5574679 B2 JP5574679 B2 JP 5574679B2 JP 2009261795 A JP2009261795 A JP 2009261795A JP 2009261795 A JP2009261795 A JP 2009261795A JP 5574679 B2 JP5574679 B2 JP 5574679B2
Authority
JP
Japan
Prior art keywords
film
pattern
opening
width
linear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009261795A
Other languages
English (en)
Other versions
JP2011108812A (ja
Inventor
興一 佐藤
圭介 菊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009261795A priority Critical patent/JP5574679B2/ja
Priority to TW099128115A priority patent/TWI414002B/zh
Priority to KR1020100086451A priority patent/KR101202879B1/ko
Priority to US12/881,283 priority patent/US8003544B2/en
Publication of JP2011108812A publication Critical patent/JP2011108812A/ja
Application granted granted Critical
Publication of JP5574679B2 publication Critical patent/JP5574679B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法に関する。
従来の半導体装置の製造方法として、フォトリソグラフィ法の露光解像限界未満のライン幅とスペース幅を有するラインアンドスペースパターンを形成する方法が知られている（例えば、特許文献１参照。）。
この半導体装置の製造方法によると、被加工膜上に、露光解像限界のピッチｐでラインアンドスペースパターンとなるレジストパターンを形成し、形成したレジストパターンを、その幅が５ｐ／６となるようにスリミングし、スリミングしたレジストパターンの側面に、スリミングした量（ｐ／６）と同じ幅となる第１の側壁を形成し、レジストパターンを除去した後、第１の側壁の側面に、第１の側壁と同じ幅で、かつ第１の側壁とはエッチング選択比が異なる材料からなる第２の側壁を形成し、さらに、第２の側壁の側面に、第１及び第２の側壁と同じ幅で、かつ第１の側壁と同じ材料からなる第３の側壁を形成し、第２の側壁を選択的に除去することで、被加工膜上に第１及び第３の側壁からなるｐ／６のラインアンドスペースパターンが得られる。この第１及び第３の側壁をマスクとして被加工膜を加工することで、被加工膜に１ｐ／６のパターンを形成することができる。
しかし、従来の半導体装置の製造方法では、被加工膜のライン幅が露光解像限界未満であるため、この被加工膜のパターンの上層に、被加工膜のパターンと接続するコンタクトを形成することは困難であった。
米国特許出願公開第２００８／０００８９６９号明細書
本発明の目的は、フォトリソグラフィ法の露光解像限界未満のラインアンドスペースパターンとなる被加工膜のパターンの上層に、その被加工膜のパターンと接続するコンタクトを容易に形成することができる半導体装置の製造方法を提供することにある。
本発明の一態様は、半導体基板上に第１の膜を形成し、形成した前記第１の膜上に第２の膜を形成する工程と、形成した前記第２の膜を、複数の線状部とそれぞれの前記線状部の一端に形成された前記線状部よりも幅の広い端部とを有するパターンの形成及びこのパターンに対するスリミングにより、スリミングされた前記線状部と前記端部を有する第１のパターンへと加工する工程と、前記第２の膜上に、前記第１のパターンの前記端部上を横断する第１の開口を有する第２のパターンを形成する工程と、前記第２のパターンの前記第１の開口内に露出する前記第２の膜をエッチングし、前記端部を前記線状部に近い端部と、前記線状部と遠い端部とに分割する工程と、前記端部を分割する工程の後、前記第１及び第２の膜を覆うように第３の膜を形成し、前記第３の膜をエッチバックして前記第２の膜の側面に前記第３の膜からなる第１の側壁を形成する工程と、前記第１乃至第３の膜を覆うように第４の膜を形成し、前記第４の膜をエッチバックして前記第１の側壁の側面に前記第４の膜からなる第２の側壁を、分割された前記端部の周囲で連続した閉ループパターンとなるように形成する工程と、側面に前記第２の側壁が形成された前記第１の側壁を除去して、前記第１の膜をパターニングするためのマスクとなる前記第２の膜及び前記第２の側壁を前記第１の膜上に残置させる工程と、前記第２の側壁の閉ループパターン、又は前記第２の側壁をマスクとして前記第１の膜に形成された閉ループパターンを分割する工程と、を含む半導体装置の製造方法を提供する。
本発明によれば、フォトリソグラフィ法の露光解像限界未満のラインアンドスペースパターンとなる被加工膜のパターンの上層に、その被加工膜のパターンと接続するコンタクトを容易に形成することができる。
図１Ａ（ａ）〜（ｂ）は、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す上面図である。 図１Ｂ（ｃ）〜（ｄ）は、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す上面図である。 図１Ｃ（ｅ）〜（ｆ）は、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す上面図である。 図１Ｄ（ｇ）〜（ｈ）は、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す上面図である。 図１Ｅ（ｉ）〜（ｊ）は、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す上面図である。 図１Ｆ（ｋ）は、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す上面図である。 図２Ａ（ａ）〜（ｆ）は、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す断面図である。 図２Ｂ（ｇ）〜（ｋ）は、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す断面図である。 図３Ａ（ａ）〜（ｆ）は、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す断面図である。 図３Ｂ（ｇ）〜（ｋ）は、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す断面図である。 図４Ａ（ａ）〜（ｂ）は、本発明の第２の実施の形態に係る半導体装置の製造工程の一例を示す上面図である。 図４Ｂ（ｃ）〜（ｄ）は、本発明の第２の実施の形態に係る半導体装置の製造工程の一例を示す上面図である。 図４Ｃ（ｅ）〜（ｆ）は、本発明の第２の実施の形態に係る半導体装置の製造工程の一例を示す上面図である。 図４Ｄ（ｇ）〜（ｈ）は、本発明の第２の実施の形態に係る半導体装置の製造工程の一例を示す上面図である。 図４Ｅ（ｉ）〜（ｊ）は、本発明の第２の実施の形態に係る半導体装置の製造工程の一例を示す上面図である。 図４Ｆ（ｋ）は、本発明の第２の実施の形態に係る半導体装置の製造工程の一例を示す上面図である。 図５Ａ（ａ）〜（ｆ）は、本発明の第２の実施の形態に係る半導体装置の製造工程の一例を示す断面図である。 図５Ｂ（ｇ）〜（ｋ）は、本発明の第２の実施の形態に係る半導体装置の製造工程の一例を示す断面図である。 図６Ａ（ａ）及び（ｂ）は、本発明の第３の実施の形態に係る半導体装置の製造工程の一例を示す上面図である。 図６Ｂ（ｃ）は、本発明の第３の実施の形態に係る半導体装置の製造工程の一例を示す上面図である。 図７Ａ（ａ）〜（ｂ）は、本発明の第４の実施の形態に係る半導体装置の製造工程の一例を示す上面図である。 図７Ｂ（ｃ）〜（ｄ）は、本発明の第４の実施の形態に係る半導体装置の製造工程の一例を示す上面図である。 図７Ｃ（ｅ）〜（ｆ）は、本発明の第４の実施の形態に係る半導体装置の製造工程の一例を示す上面図である。 図７Ｄ（ｇ）〜（ｈ）は、本発明の第４の実施の形態に係る半導体装置の製造工程の一例を示す上面図である。 図７Ｅ（ｉ）〜（ｊ）は、本発明の第４の実施の形態に係る半導体装置の製造工程の一例を示す上面図である。 図７Ｆ（ｋ）は、本発明の第４の実施の形態に係る半導体装置の製造工程の一例を示す上面図である。
[第１の実施の形態]
（半導体装置の製造方法）
図１Ａ（ａ）〜図１Ｆ（ｋ）は、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す上面図であり、図２Ａ（ａ）〜図２Ｂ（ｋ）は、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す断面図であり、図３Ａ（ａ）〜図３Ｂ（ｋ）は、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す断面図である。図２Ａ（ａ）〜図２Ｂ（ｉ）は、図１Ａ（ａ）〜図１Ｅ（ｉ）に示すIIＡ（ａ）−IIＡ（ａ）線〜IIＢ（ｉ）−IIＢ（ｉ）線で切断した断面図にそれぞれ対応し、図３Ａ（ａ）〜図３Ｂ（ｉ）は、図１Ａ（ａ）〜図１Ｅ（ｉ）に示すIIIＡ（ａ）−IIIＡ（ａ）線〜IIIＢ（ｉ）−IIIＢ（ｉ）線で切断した断面図にそれぞれ対応する。また、図２Ｂ（ｊ）及び図２Ｂ（ｋ）は、図１Ｅ（ｉ）のIIＢ（ｉ）−IIＢ（ｉ）線で切断した断面における図１Ｅ（ｉ）の工程後の断面図に対応する。図３Ｂ（ｊ）及び図３Ｂ（ｋ）は、図１Ｅ（ｉ）のIIIＢ（ｉ）−IIIＢ（ｉ）線で切断した断面における図１Ｅ（ｉ）の工程後の断面図に対応する。
まず、被加工膜１１が形成された半導体基板１０上に第１の膜１２を形成し、形成した第１の膜１２上に第２の膜１４を形成する。
半導体基板１０は、例えば、Ｓｉを主成分とするＳｉ系基板等が用いられる。
被加工膜１１は、例えば、多結晶Ｓｉ膜であり、ＣＶＤ（Chemical Vapor Deposition）法等によって形成される。被加工膜１１は、例えば、半導体基板１０に形成された絶縁膜上に形成される。なお、この絶縁膜は、不図示である。この絶縁膜は、例えば、ＳｉＯ２膜であり、熱酸化法等によって形成される。また、被加工膜１１は、例えば、単膜のみならず、複数の膜から構成されても良い。
第１の膜１２は、例えば、ＳｉＮ膜であり、ＣＶＤ法等によって形成される。
第２の膜１４は、例えば、多結晶Ｓｉ膜であり、ＣＶＤ法等によって形成される。なお、第１の膜１２及び第２の膜１４は、エッチングの際の選択比が取れる材料から形成されることが好ましい。第２の膜１４が多結晶Ｓｉ膜であるとき、第１の膜１２は、例えば、ＳｉＮ膜以外にＣ膜等が用いられる。なお、第１の膜１２が加工対象の膜であっても良い。
次に、図１Ａ（ａ）、図２Ａ（ａ）及び図３Ａ（ａ）に示すように、形成した第２の膜１４を、フォトリソグラフィ法等によって複数の線状部１４０Ａ、１４０Ｂと、それぞれの線状部１４０Ａ、１４０Ｂの一端に形成され、線状部１４０Ａ、１４０Ｂよりも幅の広い端部１４１Ａ、１４１Ｂとを有するパターン１５へと加工する。
パターン１５は、図１Ａ（ａ）に示すように、線状部１４０Ａと端部１４１Ａ、線状部１４０Ｂと端部１４１Ｂからなる略Ｌ字形状を有する複数のラインパターンからなる。このラインパターンの線状部１４０Ａ、１４０Ｂは、ピッチｐで並んでいる。線状部１４０Ａ、１４０Ｂのライン幅及びスペース幅は、略１：１であり、それぞれｐ／２（以下ｈｐとする。）である。このライン幅ｈｐは、フォトリソグラフィ法のデザインルールによる最小寸法である。
端部１４１Ａは、図１Ａ（ａ）に示すように、矩形状を有し、線状部１４０Ａの長手方向に対して略直交方向の幅がａ１であり、長手方向に対して略平行方向の幅がｂ１である。幅ａ１は、例えば、後述するスリミング後の幅が１ｐ以上となる幅であり、幅ｂ１は、後述するスリミング後の幅がｈｐ以上となる幅であることが好ましい。
また、端部１４１Ｂは、図１Ａ（ａ）に示すように、矩形状を有し、線状部１４０Ｂの長手方向に対して略直交方向の幅がａ２であり、長手方向に対して略平行方向の幅がｂ２である。幅ａ２は、例えば、後述するスリミング後の幅が１ｐ以上となる幅であり、幅ｂ２は、後述するスリミング後の幅がｈｐ以上となる幅であることが好ましい。なお、端部１４１Ａ、１４１Ｂを有するパターン１５の形状は、図１Ａ（ａ）に示す略Ｌ字形状に限定されない。
次に、図１Ａ（ｂ）、図２Ａ（ｂ）及び図３Ａ（ｂ）に示すように、形成したパターン１５の線状部１４０Ａ、１４０Ｂのライン幅が所望の幅となるようにパターン１５をスリミングして第１のパターン１６を形成する。
具体的には、例えば、Ｃｌ２、ＨＢｒ又はＳＦ６を用いたプラズマエッチングによって、線状部１４０Ａ、１４０Ｂのライン幅が所望の幅であるｈｐ／３となるように、スリミング量２ｈｐ／３でパターン１５をスリミングする。スリミングされたパターン１５は、端部１４１ａの幅ａ３がａ１−２ｈｐ／３、幅ｂ３がｂ１−２ｈｐ／３、端部１４１ｂの幅ａ４がａ２−２ｈｐ／３、幅ｂ４がｂ２−２ｈｐ／３となる。この幅ａ３及びａ４は、１ｐ以上であり、幅ｂ３及びｂ４は、ｈｐ以上である。
なお、第１のパターン１６は、例えば、第２の膜１４上にパターン１５と同じパターンを有するレジストパターンを形成し、そのレジストパターンをスリミングし、スリミングしたレジストパターンを第２の膜１４に転写する方法で形成されても良い。また、スリミングの方法は、Ｏ２を用いたプラズマエッチングによる方法、又は酸性薬液によりレジストパターンの表面をアルカリ可溶とし、ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）水溶液で現像し、続いて純水リンス処理を行ってスリミングする方法等が用いられる。
次に、フォトリソグラフィ法によって第２の膜１４上に、第１のパターン１６の端部１４１ａ、１４１ｂ上を横断する第１の開口１８０を有する第２のパターン１８を形成する。
この第１の開口１８０は、例えば、スリミングされた線状部１４０ａ、１４０ｂの長手方向に対して略直交方向の幅がｈｐである。また第１の開口１８０は、例えば、線状部１４０ａ、１４０ｂ側の開口縁に最も近い線状部１４０ｂとの間隔が２ｈｐ／３以上である。ここで、後述するシュリンク法によって第１の開口１８０の開口幅を細く加工する場合は、幅を細く加工した後の第１の開口１８０（後述する開口２００）と第１の開口１８０に最も近い線状部１４０ｂとの距離ｃが２ｈｐ／３以上となる位置に形成すれば良い。
なお、端部１４１ａ、１４１ｂを分割するための開口の幅は、例えば、後述する第２の側壁が分断されない４ｈｐ／３以下であれば良い。この開口幅がｈｐ以上である場合は、フォトリソグラフィ法による開口の形成後に開口幅を細く加工する必要はないが、シュリンク法によって開口幅をｈｐ未満に細く加工する場合、端部１４１ａ、１４１ｂの幅ａ１、ａ２をより小さくでき、結果的に後述するコンタクトを形成するために必要となる領域の面積を抑えられる。
次に、図１Ｂ（ｃ）、図２Ａ（ｃ）及び図３Ａ（ｃ）に示すように、ＣＶＤ法等によって第２のパターン１８上及び第１の開口１８０内に上層膜２０を形成し、シュリンク法によって第１の開口１８０の開口幅を細く加工し、幅がｄの開口２００を形成する。
このシュリンク法は、例えば、第２のパターン１８を形成するレジスト材に残存する酸成分で熱硬化する水溶性有機材料であるＲＥＬＡＣＳ（Resolution Enhancement Lithography Assisted by Chemical Shrink）材からなる上層膜２０を第２のパターン１８上及び第１の開口１８０内に形成し、上層膜２０の加熱処理後、純水リンス処理を行い、未硬化部分の上層膜２０を除去することで、第１の開口１８０の開口幅を細くする方法である。なお、図１Ｂ（ｃ）、図２Ａ（ｃ）及び図３Ａ（ｃ）においては、未硬化部分の上層膜２０を除去する前の状態を示している。ここで、上層膜２０は、第１の開口１８０の側壁に形成された部分のみが反応し、第１の開口１８０の側壁に熱硬化層２０１を形成する。これは、第２のパターン１８の上面が、露光処理の際、露光されないため、露光処理後に行われるベーク等によっても酸成分が拡散していないからである。そこで目標とする開口２００の幅ｄが２ｈｐ／３であるとき、厚さをｈｐ／６として上層膜２０を形成し、上層膜２０に対して加熱処理を行うことによって第１の開口１８０の側壁に幅ｈｐ／６の熱硬化層２０１を形成し、幅ｄが２ｈｐ／３である開口２００を形成する。
次に、ＲＩＥ法等によって開口２００内に露出する第２の膜１４をエッチングし、端部１４１ａ、１４１ｂを線状部１４０ａ、１４０ｂに近い第１の端部１４２ａ、１４２ｂと、線状部１４０ａ、１４０ｂと遠い第２の端部１４３ａ、１４３ｂに分割する。続いて第２のパターン１８及び熱硬化層２０１を除去する。
分割された第１の端部１４２ａよりも面積の小さい第１の端部１４２ｂは、上記のように、スリミング後の幅ｂ４がｈｐ以上であり、また線状部１４０ｂとの距離ｃが２ｈｐ／３以上であるので、その上層に後述するコンタクトがフォトリソグラフィ法のデザインルール内で形成され得る。
次に、図１Ｂ（ｄ）、図２Ａ（ｄ）及び図３Ａ（ｄ）に示すように、ＣＶＤ法等によって第１及び第２の膜１２、１４を覆うように、線状部１４０ａ、１４０ｂの幅ｈｐ／３と同じ厚さで第３の膜２２を形成する。第３の膜２２は、例えば、ＳｉＯ２膜である。第３の膜２２は、第１及び第２の膜１２、１４とエッチングの際の選択比が取れる材料から形成されることが好ましい。
次に、図１Ｃ（ｅ）、図２Ａ（ｅ）及び図３Ａ（ｅ）に示すように、ＲＩＥ法等によって第３の膜２２をその膜厚分エッチバックして第２の膜１４の側面に第３の膜２２からなる第１の側壁２２０ａ、２２０ｂを形成する。
具体的には、線状部１４０ａ、第１の端部１４２ａ及び第２の端部１４３ａの側面に第１の側壁２２０ａが形成され、線状部１４０ｂ、第１の端部１４２ｂ及び第２の端部１４３ｂの側面に第１の側壁２２０ｂが形成される。
次に、図１Ｃ（ｆ）、図２Ａ（ｆ）及び図３Ａ（ｆ）に示すように、ＣＶＤ法等によって第１乃至第３の膜１２、１４、２２を覆うように、線状部１４０ａ、１４０ｂの幅ｈｐ／３と同じ厚さで第４の膜２４を形成する。この第４の膜２４は、例えば、多結晶Ｓｉ膜である。
次に、図１Ｄ（ｇ）、図２Ｂ（ｇ）及び図３Ｂ（ｇ）に示すように、ＲＩＥ法等によって第４の膜２４をその膜厚分エッチバックし、第１の側壁２２０ａ、２２０ｂの側面に第４の膜２４からなる第２の側壁２４０ａ、２４０ｂを、第１の端部１４２ａ、１４２ｂと第２の端部１４３ａ、１４３ｂの周囲で連続した閉ループパターンとなるように形成する。
次に、図１Ｄ（ｈ）、図２Ｂ（ｈ）及び図３Ｂ（ｈ）に示すように、ウエットエッチング法等によって側面に第２の側壁２４０ａ、２４０ｂが形成された第１の側壁２２０ａ、２２０ｂを除去して、第１の膜１２をパターニングするためのマスクとなる第２の膜１４及び第２の側壁２４０ａ、２４０ｂを第１の膜１２上に残置させる。なお、第１の側壁２２０ａ、２２０ｂを除去する工程は、後述する第２の開口に露出する第２の側壁２４０ａ、２４０ｂを除去し、続いて第３のパターンを除去する工程の後に行われても良い。
次に、図１Ｅ（ｉ）、図２Ｂ（ｉ）及び図３Ｂ（ｉ）に示すように、フォトリソグラフィ法によって第２の側壁２４０ａ、２４０ｂの閉ループパターンを分割する。
具体的には、第２の側壁２４０ａ、２４０ｂからなる閉ループパターン上を横断する第２の開口２６０ａ、２６０ｂを有する第３のパターン２６を形成する。続いて、ＲＩＥ法等によって第３のパターン２６をマスクとして第２の開口２６０ａに露出する第２の端部１４３ａ及び第２の側壁２４０ａ、並びに第２の開口２６０ｂに露出する第２の端部１４３ｂ及び第２の側壁２４０ｂを除去する。続いて、第３のパターン２６を除去する。この第３のパターン２６は、例えば、レジスト材からなる。
第２の開口２６０ａは、例えば、線状部１４０ａの長手方向に対して略直交方向に伸びる矩形状を有し、第２の側壁２４０ａからなる第２の端部１４３ａを囲む閉ループパターンの分割と、第２の端部１４３ａの分割を目的として形成される。第２の開口２６０ｂは、第２の開口２６０ａと同様の形状を有し、第２の側壁２４０ｂからなる第２の端部１４３ｂを囲む閉ループパターンの分割と、第２の端部１４３ｂの分割を目的として形成される。なお、第２の開口２６０ａ、２６０ｂは、互いに異なる形状であっても良い。また、第２の開口２６０ａ、２６０ｂは、少なくとも第２の側壁２４０ａ、２４０ｂからなる閉ループパターンの分割が行える大きさであれば良い。
ここで、第２の端部１４３ａは、後述する端部１４５Ａと端部１４５Ｂと対応するパターンに分割され、第２の端部１４３ｂは、後述する端部１４５Ｃと端部１４５Ｄと対応するパターンに分割される。
なお、各実施の形態における閉ループパターンの分割は、上記の第１の側壁２２０ａ、２２０ｂを除去してから分割する方法に限定されず、例えば、第１の側壁２２０ａ、２２０ｂを除去した後、第２の側壁２４０ａ、２４０ｂをマスクとして第１の膜１２をパターニングして形成された閉ループパターンを分割する方法、さらに、第１の側壁２２０ａ、２２０ｂを除去した後、第２の側壁２４０ａ、２４０ｂをマスクとして第１の膜１２をパターニングし、パターニングされた第１の膜１２をマスクとして被加工膜１１に形成された閉ループパターンを分割する方法でも良い。
次に、図２Ｂ（ｊ）及び図３Ｂ（ｊ）に示すように、ＲＩＥ法等によって、第１の膜１２上に残置する第２の膜１４及び第２の側壁２４０ａ、２４０ｂをマスクとして、第１の膜１２をパターニングする。
次に、図２Ｂ（ｋ）及び図３（ｋ）に示すように、ＲＩＥ法等によって、被加工膜１１上に残置する第２の膜１４、第２の側壁２４０ａ、２４０ｂ、及び第１の膜１２をマスクとして、被加工膜１１をパターニングし、第２の膜１４、第２の側壁２４０ａ、２４０ｂ、及び第１の膜１２を除去する。被加工膜１１をパターニングすることによって、被加工膜１１からなる配線４ａ〜４ｆが形成される。この配線４ａ〜４ｆの線状部は、ライン幅とスペース幅が、露光解像限界未満の幅ｈｐ／３のラインアンドスペースパターンとなっている。
次に、ＣＶＤ法等によって被加工膜１１を覆うように層間絶縁膜２８を形成する。
層間絶縁膜２８は、例えば、ＳｉＯ２、ＳｉＯＣ等のＳｉ酸化物、及びＳｉＯＣＨ、ポリメチルシロキサン等の有機系絶縁膜からなる。
次に、図１Ｅ（ｊ）に示すように、フォトリソグラフィ法によって後述するコンタクトに対応する開口３００ａ〜３００ｆを有する第４のパターン３０を層間絶縁膜２８上に形成する。
開口３００ａは、配線４ａと端部１４５Ａの上層に形成される。開口３００ｂは、配線４ｂの第１の端部１４２Ａの上層に形成される。開口３００ｃは、配線４ｃと端部１４５Ｂの上層に形成される。開口３００ｄは、配線４ｄと端部１４５Ｃの上層に形成される。開口３００ｅは、配線４ｅの第１の端部１４２Ｂの上層に形成される。開口３００ｆは、配線４ｆと端部１４５Ｄの上層に形成される。この開口３００ａ〜３００ｆは、互いにｈｐ以上の間隔を有して形成される。なお、図１Ｅ（ｊ）における第１の端部１４２Ａ、１４２Ｂは、第２の膜１４における第１の端部１４２ａ、１４２ｂを被加工膜１１に転写したものである。
次に、ＲＩＥ法等によって開口３００ａ〜３００ｆに露出する層間絶縁膜２８をエッチングする。
具体的には、ＲＩＥ法等によって、開口３００ａには、配線４ａ及び端部１４５Ａを露出させ、開口３００ｂには、配線４ｂを露出させ、開口３００ｃには、配線４ｃ及び端部１４５Ｂを露出させ、開口３００ｄには、配線４ｄ及び端部１４５Ｃを露出させ、開口３００ｅには、配線４ｅを露出させ、開口３００ｆには、配線４ｆ及び端部１４５Ｄを露出させる。続いて、第４のパターン３０を除去する。
次に、図１Ｆ（ｋ）に示すように、スパッタリング法等によって層間絶縁膜２８上と開口３００ａ〜３００ｆ内に金属膜を形成し、ＣＭＰ（Chemical Mechanical Polishing）法等によって層間絶縁膜２８上の金属膜を除去して配線４ａ〜４ｆに接続するコンタクト３２ａ〜３２ｆを形成し、続いて、周知の工程を経て所望の半導体装置を得る。
コンタクト３２ａ〜３２ｆは、例えば、Ｍｇ、Ｗ、Ａｌ、Ｃｕ、Ａｇ、Ｔｉ、Ｍｏ、Ｃｄ、Ｚｎ、Ｃｏ、Ｎｉ、Ａｕ、Ｒｈ、Ｆｅ等の金属材料が用いられる。このコンタクト３２ａ〜３２ｆは、互いにｈｐ以上の間隔を有して形成される。
（第１の実施の形態の効果）
本発明の第１の実施の形態によれば、以下の効果が得られる。
（１）第２の膜１４の端部１４１ａ、１４１ｂを第１の端部１４２ａ、１４２ｂと第２の端部１４３ａ、１４３ｂに分割するので、第２の膜１４の端部１４１ａ、１４１ｂを分割しない場合と比べて、配線４ａ〜４ｆに接続するコンタクト３２ａ〜３２ｆの形成が容易となる。特に幅がｈｐ／３となる配線４ａ、４ｃ、４ｄ、４ｆに接続するコンタクト３２ａ、３２ｃ、３２ｄ、３２ｆの形成が容易となる。
（２）端部１４１ａ、１４１ｂを分割するシュリンク処理後の開口２００が、特に面積の小さい端部１４１ｂの線状部１４０ｂからの距離ｃが２ｈｐ／３以上となる位置に形成されるので、この距離ｃが２ｈｐ／３よりも短い場合と比べて、端部１４１ｂを分割した後の線状部１４０ｂ側である第１の端部１４２ｂにおいてコンタクト３００ｅを容易に形成することができる。
（３）第２の膜１４の端部１４１ａ、１４１ｂを、第２のパターン１８に形成した１つの開口２００に基づいて分割することができるので、１つの開口に基づいて分割することができない場合と比べて、半導体装置の製造が容易となる。
［第２の実施の形態］
以下に本発明の第２の実施の形態について説明する。なお、以下の各実施の形態において、第１の実施の形態と同じ機能及び構成を有する部分については、同じ符号を付し、その説明は省略する。
（半導体装置の製造方法）
図４Ａ（ａ）〜図４Ｆ（ｋ）は、本発明の第２の実施の形態に係る半導体装置の製造工程の一例を示す上面図であり、図５Ａ（ａ）〜図５Ｂ（ｋ）は、本発明の第２の実施の形態に係る半導体装置の製造工程の一例を示す断面図である。図５Ａ（ａ）〜図５Ｂ（ｉ）は、図４Ａ（ａ）〜図４Ｅ（ｉ）に示すＶＡ（ａ）−ＶＡ（ａ）線〜ＶＢ（ｉ）−ＶＢ（ｉ）線で切断した断面図にそれぞれ対応し、図５Ｂ（ｊ）及び図５Ｂ（ｋ）は、図４Ｅ（ｉ）のＶＢ（ｉ）−ＶＢ（ｉ）線で切断した断面における図４Ｅ（ｉ）の工程後の断面図に対応する。なお、図４Ｅ（ｉ）における第３のパターン２６には、ハッチング処理を施している。
まず、被加工膜１１が形成された半導体基板１０上に第１の膜１２を形成し、形成した第１の膜１２上に第２の膜１４を形成する。
次に、図４Ａ（ａ）及び図５Ａ（ａ）に示すように、形成した第２の膜１４を、フォトリソグラフィ法によって複数の線状部１４０Ａ、１４０Ｂと、それぞれの線状部１４０Ａ、１４０Ｂの一端に形成された線状部１４０Ａ、１４０Ｂよりも幅の広い端部１４１Ａ、１４１Ｂとを有するパターン１５へと加工する。
パターン１５は、図４Ａ（ａ）に示すように、線状部１４０Ａと端部１４１Ａ、線状部１４０Ｂと端部１４１Ｂからなる略Ｌ字形状を有する複数のラインパターンからなる。このラインパターンの線状部１４０Ａ、１４０Ｂは、ピッチｐで並んでいる。線状部１４０Ａ、１４０Ｂのライン幅及びスペース幅は、略１：１であり、それぞれｈｐである。
端部１４１Ａは、図４Ａ（ａ）に示すように、線状部１４０Ａの長手方向に対して略直交方向の幅がＡ１であり、長手方向に対して略平行方向の幅がＢ１である。本実施の形態においては、幅Ａ１は、例えば、２０ｈｐ／３であり、幅Ｂ１は、例えば、１５ｈｐ／３である。
また、端部１４１Ｂは、図４Ａ（ａ）に示すように、線状部１４０Ｂの長手方向に対して略直交方向の幅がＡ２であり、長手方向に対して略平行方向の幅がＢ２である。本実施の形態においては、幅Ａ２は、例えば、１４ｈｐ／３であり、幅Ｂ２は、例えば、１７ｈｐ／３である。
次に、図４Ａ（ｂ）及び図５Ａ（ｂ）に示すように、形成したパターン１５の線状部１４０Ａ、１４０Ｂのライン幅がｈｐ／３となるようにパターン１５をスリミングして第１のパターン１６を形成する。このスリミングの方法は、第１の実施の形態と同じである。
スリミングした後の端部１４１Ａの幅Ａ３は、１８ｈｐ／３であり、幅Ｂ３は、１３ｈｐ／３である。またスリミングした後の端部１４１Ｂの幅Ａ４は、１２ｈｐ／３であり、幅Ｂ４は、１５ｈｐ／３である。
次に、フォトリソグラフィ法によって第２の膜１４上に、第１のパターン１６の端部１４１ａ、１４１ｂ上を横断する第１の開口１８１、１８２を有する第２のパターン１８を形成する。
この第１の開口１８１は、線状部１４０ａに対して略直交方向に伸びて矩形状を有する２つの矩形部１８１ａ、１８１ｃと、線状部１４０ａに対して略平行方向に伸びて矩形状を有する連結部１８１ｂとからなり、連結部１８１ｂを矩形部１８１ａ、１８１ｃで挟んだような略Ｈ字形状を備えている。
また第１の開口１８２は、同様の矩形部１８２ａ、連結部１８２ｂ及び矩形部１８２ｃを備える。
この連結部１８１ｂは、例えば、線状部１４０ａの長手方向に対して略直交方向の幅がｈｐである。また連結部１８２ｂは、連結部１８１ｂと同様に線状部１４０ｂの長手方向に対して略直交方向の幅がｈｐである。
次に、図４Ｂ（ｃ）及び図５Ａ（ｃ）に示すように、ＣＶＤ法等によって第２のパターン１８上及び第１の開口１８１、１８２内に上層膜２０を形成し、シュリンク法によって第１の開口１８１、１８２の開口幅を細く加工し、開口２０２、２０３を形成する。
この開口２０２、２０３は、図４Ｂ（ｃ）及び図５Ａ（ｃ）に示すように、側面に熱硬化層２０１が形成されることによって、第１の開口１８１、１８２を縮小した形状を有している。第１の実施の形態と同じシュリンク法を行った後、第１の開口１８１の矩形部１８１ａ、１８１ｃ及び連結部１８１ｂは、それぞれ矩形部２０２ａ、２０２ｃ及び連結部２０２ｂとなり、第１の開口１８２の矩形部１８２ａ、１８２ｃ及び連結部１８２ｂは、それぞれ矩形部２０３ａ、２０３ｃ及び連結部２０３ｂとなる。
連結部２０２ｂ、２０３ｂは、例えば、線状部１４０ａ、１４０ｂの長手方向に対して略直交方向の幅Ｄが同じであり、その幅Ｄは、２ｈｐ／３である。
開口２０２、２０３は、例えば、線状部１４０ａ、１４０ｂの長手方向に対して略平行方向の幅が、それぞれ１１ｈｐ／３以上、１３ｈｐ／３以上であることが好ましい。本実施の形態において開口２０２、２０３の幅が、それぞれ１１ｈｐ／３、１３ｈｐ／３より小さいとき、後の工程において、第１の端部１４２ａ、１４２ｂの周囲に形成される配線に接続するコンタクトの形成が困難となる。
また矩形部２０２ａ、２０２ｃ、２０３ａ、２０３ｃは、線状部１４０ａ、１４０ｂの長手方向に対して略平行方向の幅が、４ｈｐ／３であることが好ましい。
次に、ＲＩＥ法等によって開口２０２、２０３内に露出する第２の膜１４をエッチングし、端部１４１ａ、１４１ｂを線状部１４０ａ、１４０ｂ側の第１の端部１４２ａ、１４２ｂと、線状部１４０ａ、１４０ｂ側と反対側の第２の端部１４３ａ、１４３ｂと、さらに、第２の端部１４３ａ、１４３ｂの側方に残り線状部１４０ａ、１４０ｂと遠い端部１４６ａ〜１４６ｄに分割する。続いて第２のパターン１８及び熱硬化層２０１を除去する。
次に、図４Ｂ（ｄ）及び図５Ａ（ｄ）に示すように、ＣＶＤ法等によって第１及び第２の膜１２、１４を覆うように、線状部１４０ａ、１４０ｂの幅ｈｐ／３と同じ厚さで第３の膜２２を形成する。
次に、図４Ｃ（ｅ）及び図５Ａ（ｅ）に示すように、ＲＩＥ法等によって第３の膜２２をその膜厚分エッチバックして第２の膜１４の側面に第３の膜２２からなる第１の側壁２２０ａ、２２０ｂを形成する。
具体的には、線状部１４０ａ、第１の端部１４２ａ、第２の端部１４３ａ及び端部１４６ａ、１４６ｂの側面に第１の側壁２２０ａが形成され、線状部１４０ｂ、第１の端部１４２ｂ、第２の端部１４３ｂ及び端部１４６ｃ、１４６ｄの側面に第１の側壁２２０ｂが形成される。
ここで、第１の端部１４２ａと第２の端部１４３ａの間、及び第１の端部１４２ｂと第２の端部１４３ｂの間は、それぞれ２ｈｐ／３であるので、図５Ａ（ｅ）に示すように、厚さｈｐ／３で堆積した第３の膜２２が隙間無く埋め込まれる。
次に、図４Ｃ（ｆ）及び図５Ａ（ｆ）に示すように、ＣＶＤ法等によって第１乃至第３の膜１２、１４、２２を覆うように、線状部１４０ａ、１４０ｂの幅ｈｐ／３と同じ厚さで第４の膜２４を形成する。
次に、図４Ｄ（ｇ）及び図５Ｂ（ｇ）に示すように、ＲＩＥ法等によって第４の膜２４をその膜厚分エッチバックし、第１の側壁２２０ａ、２２０ｂの側面に第４の膜２４からなる第２の側壁２４０ａ、２４０ｂを、第１の端部１４２ａ、１４２ｂと第２の端部１４３ａ、１４３ｂ、及び端部１４６ａ〜１４６ｄの周囲で連続した閉ループパターンとなるように形成する。
次に、図４Ｄ（ｈ）及び図５Ｂ（ｈ）に示すように、ウエットエッチング法等によって側面に第２の側壁２４０ａ、２４０ｂが形成された第１の側壁２２０ａ、２２０ｂを除去して、第１の膜１２をパターニングするためのマスクとなる第２の膜１４及び第２の側壁２４０ａ、２４０ｂを第１の膜１２上に残置させる。
次に、図４Ｅ（ｉ）及び図５Ｂ（ｉ）に示すように、フォトリソグラフィ法によって第２の側壁２４０ａ、２４０ｂの閉ループパターンを分割する。
具体的には、第１の膜１２、第２の膜１４及び第４の膜２４を覆うように、第２の開口２６１を有する第３のパターン２６を形成する。この第２の開口２６１は、第２の側壁２４０ａからなる第２の端部１４３ａ及び端部１４６ａ、１４６ｂを囲む閉ループパターンと、第２の側壁２４０ｂからなる第２の端部１４３ｂ及び端部１４６ｃ、１４６ｄを囲む閉ループパターンの分割と、第２の端部１４３ａ、１４３ｂ及び端部１４６ａ〜１４６ｄを除去する目的で形成される。
第２の開口２６１は、凸部２６１ａ、２６１ｂ、凹部２６１ｃ、凸部２６１ｄ、２６１ｅを備えている。
凸部２６１ａは、端部１４６ａと第２の端部１４３ａ間の第２の側壁２４０ａ上に形成されており、その幅は、例えば、２ｈｐ／３である。
凸部２６１ｂは、第２の端部１４３ａと端部１４６ｂ間の第２の側壁２４０ａ上に形成されており、その幅は、例えば、２ｈｐ／３である。また凸部２６１ａと凸部２６１ｂの間には、第１の端部１４２ａの先端の一部と第２の端部１４３ａが露出している。
凹部２６１ｃは、凸部２６１ｂと凸部２６１ｄ間に形成され、端部１４６ｂ、１４６ｃと端部１４６ｂ、１４６ｃの周囲に形成された第２の側壁２４０ａ、２４０ｂが露出している。
凸部２６１ｄは、第２の端部１４３ｂと端部１４６ｃ間の第２の側壁２４０ｂ上に形成されており、その幅は、例えば、２ｈｐ／３である。
凸部２６１ｅは、第２の端部１４３ｂと端部１４６ｄ間の第２の側壁２４０ｂ上に形成されており、その幅は、例えば、２ｈｐ／３である。また凸部２６１ｄと凸部２６１ｅの間には、第１の端部１４２ｂの先端の一部と第２の端部１４３ｂが露出している。
次に、ＲＩＥ法等によって第３のパターン２６をマスクとして第２の開口２６１に露出する第２の側壁２４０ａ、２４０ｂ、第２の端部１４３ａ、１４３ｂ及び端部１４６ａ〜１４６ｄを除去する。続いて、第３のパターン２６を除去する。
次に、図５Ｂ（ｊ）に示すように、ＲＩＥ法等によって、第１の膜１２上に残置する第２の膜１４及び第２の側壁２４０ａ、２４０ｂをマスクとして、第１の膜１２をパターニングする。
次に、図５Ｂ（ｋ）に示すように、ＲＩＥ法等によって、被加工膜１１上に残置する第２の膜１４、第２の側壁２４０ａ、２４０ｂ、及び第１の膜１２をマスクとして、被加工膜１１をパターニングし、第２の膜１４、第２の側壁２４０ａ、２４０ｂ、及び第１の膜１２を除去する。被加工膜１１をパターニングすることによって、被加工膜１１からなる配線４ａ〜４ｆが形成される。この配線４ａ〜４ｆの線状部は、ライン幅とスペース幅が、露光解像限界未満の幅ｈｐ／３のラインアンドスペースパターンとなっている。
次に、ＣＶＤ法等によって被加工膜１１を覆うように層間絶縁膜２８を形成する。
次に、図４Ｅ（ｊ）に示すように、フォトリソグラフィ法によってコンタクトに対応する開口３００ａ〜３００ｆを有する第４のパターン３０を層間絶縁膜２８上に形成する。
開口３００ａは、配線４ａの端部１４７Ａの上層に形成される。開口３００ｂは、配線４ｂの第１の端部１４２Ａの上層に形成される。開口３００ｃは、配線４ｃの端部１４７Ｂの上層に形成される。開口３００ｄは、配線４ｄの端部１４７Ｃの上層に形成される。開口３００ｅは、配線４ｅの第１の端部１４２Ｂの上層に形成される。開口３００ｆは、配線４ｆの端部１４７Ｄの上層に形成される。この開口３００ａ〜３００ｆは、互いにｈｐ以上の間隔を有して形成される。なお、図４Ｅ（ｊ）における第１の端部１４２Ａ、１４２Ｂは、閉ループパターンの分割後の第１の端部１４２ａ、１４２ｂを被加工膜１１に転写したものである。
次に、ＲＩＥ法等によって開口３００ａ〜３００ｆに露出する層間絶縁膜２８をエッチングする。続いて、第４のパターン３０を除去する。
次に、図４Ｆ（ｋ）に示すように、スパッタリング法等によって層間絶縁膜２８上と開口３００ａ〜３００ｆ内に金属膜を形成し、ＣＭＰ法等によって層間絶縁膜２８上の金属膜を除去してコンタクト３２ａ〜３２ｆを形成し、続いて、周知の工程を経て所望の半導体装置を得る。
（第２の実施の形態の効果）
本発明の第２の実施の形態によれば、第１の実施の形態と比べてコンタクトのレイアウトに任意性をより持たせることができる。
［第３の実施の形態］
以下に本発明の第３の実施の形態について説明する。第３の実施の形態は、線状部の長手方向に対して略直交方向に端部を分割する点で上記の第１及び第２の実施の形態と異なっている。
（半導体装置の製造方法）
図６Ａ（ａ）〜図６Ｂ（ｃ）は、本発明の第３の実施の形態に係る半導体装置の製造工程の一例を示す上面図である。なお、第３の実施の形態に係る半導体装置の製造方法は、端部１４１ａ、１４１ｂの形状が第１の実施の形態の端部と異なることに起因する部分以外は、第１の実施の形態に係る半導体装置の製造方法と共通部分が多いので、第１の実施の形態における工程図を部分的に参照しながら説明する。
まず、被加工膜１１が形成された半導体基板１０上に第１の膜１２を形成し、形成した第１の膜１２上に第２の膜１４を形成する。
次に、形成した第２の膜１４を、フォトリソグラフィ法によって複数の線状部１４０Ａ、１４０Ｂと、それぞれの線状部１４０Ａ、１４０Ｂの一端に形成された線状部１４０Ａ、１４０Ｂよりも幅の広い端部１４１Ａ、１４１Ｂとを有するパターン１５へと加工する（例えば、図１Ａ（ａ）参照。）。
パターン１５は、線状部１４０Ａ、１４０Ｂと端部１４１Ａ、１４１Ｂからなる複数のラインパターンを備える。ラインパターンは、ピッチｐで並び、線状部１４０Ａ、１４０Ｂのライン幅及びスペース幅は、略１：１であり、それぞれｈｐである。
端部１４１Ａ、１４１Ｂは、矩形状を有し、スリミング後における線状部１４０Ａ、１４０Ｂの長手方向に対して略平行方向の幅が１ｐ以上であることが好ましく、長手方向に対して略直交方向の幅がｈｐ以上となる幅であることが好ましい。
次に、形成したパターン１５の線状部のライン幅がｈｐ／３となるようにパターン１５をスリミングして第１のパターン１６を形成する（例えば、図１Ａ（ｂ）参照。）。
次に、フォトリソグラフィ法によって第２の膜１４上に、第１のパターン１６の端部１４１ａ上を横断する第１の開口１８３と、端部１４１ｂ上を横断する第１の開口１８４を有する第２のパターン１８を形成する。
この第１の開口１８３、１８４は、例えば、線状部１４０ａ、１４０ｂの長手方向に対して略平行方向の幅がｈｐである。また第１の開口１８３、１８４は、例えば、線状部１４０ａ、１４０ｂの端部から線状部１４０ａ、１４０ｂ側の開口縁までの間隔が２ｈｐ／３以上である。ここで、シュリンク法によって第１の開口１８３、１８４の開口幅を細く加工する場合は、幅を細く加工した後の第１の開口１８３、１８４（開口２０２ａ、２０２ｂ）と第１の開口１８３、１８４に最も近い線状部１４０ａ、１４０ｂとの距離ｃが２ｈｐ／３以上となる位置に形成すれば良い。
次に、図６Ａ（ａ）に示すように、ＣＶＤ法等によって第２のパターン１８上及び第１の開口１８３、１８４内に上層膜２０を形成し、シュリンク法で熱硬化層２０１を形成することによって第１の開口１８３、１８４の開口幅を細く加工し、線状部１４０ａ、１４０ｂに対して略平行方向の幅ｄが２ｈｐ／３の開口２０２ａ、２０２ｂを形成する。
次に、ＲＩＥ法等によって開口２０２ａ、２０２ｂ内に露出する第２の膜１４をエッチングし、端部１４１ａ、１４１ｂを線状部１４０ａ、１４０ｂに近い第１の端部１４２ａ、１４２ｂと、線状部１４０ａ、１４０ｂと遠い第２の端部１４３ａ、１４３ｂに分割する。続いて第２のパターン１８及び熱硬化層２０１を除去する。
次に、ＣＶＤ法等によって第１の膜１２及び第２の膜１４を覆うように、線状部１４０ａ、１４０ｂの幅ｈｐ／３と同じ厚さで第３の膜２２を形成する（例えば、図１Ｂ（ｄ）参照。）。
次に、ＲＩＥ法等によって第３の膜２２をその膜厚分エッチバックして第２の膜１４の側面に第３の膜２２からなる第１の側壁２２０ａ、２２０ｂを形成する（例えば、図１Ｃ（ｅ）参照。）。
次に、ＣＶＤ法等によって第１乃至第３の膜１２、１４、２２を覆うように、線状部１４０ａ、１４０ｂの幅ｈｐ／３と同じ厚さで第４の膜２４を形成する（例えば、図１Ｃ（ｆ）参照。）。
次に、ＲＩＥ法等によって第４の膜２４をその膜厚分エッチバックし、第１の側壁２２０ａ、２２０ｂの側面に第４の膜２４からなる第２の側壁２４０ａ、２４０ｂを、第１の端部１４２ａ、１４２ｂと第２の端部１４３ａ、１４３ｂの周囲で連続した閉ループパターンとなるように形成する（例えば、図１Ｄ（ｇ）参照。）。
次に、ウエットエッチング法等によって側面に第２の側壁２４０ａ、２４０ｂが形成された第１の側壁２２０ａ、２２０ｂを除去して、第１の膜１２をパターニングするためのマスクとなる第２の膜１４及び第２の側壁２４０ａ、２４０ｂを第１の膜１２上に残置させる（例えば、図１Ｄ（ｈ）参照。）。
次に、図６Ａ（ｂ）に示すように、フォトリソグラフィ法によって第２の側壁２４０ａ、２４０ｂの閉ループパターンを分割する。
具体的には、第２の側壁２４０ａ、２４０ｂからなる閉ループパターン上を横断する第２の開口２６０ａ、２６０ｂを有する第３のパターン２６を形成する。第２の開口２６０ａは、例えば、線状部１４０ａの長手方向に対して略平行方向に伸びる矩形状を有し、第２の側壁２４０ａからなる第２の端部１４３ａを囲む閉ループパターンの分割と、第２の端部１４３ａの分割を目的として形成される。第２の開口２６０ｂは、第２の開口２６０ａと同様の形状を有し、第２の側壁２４０ｂからなる第２の端部１４３ｂを囲む閉ループパターンの分割と、第２の端部１４３ｂの分割を目的として形成される。なお、第２の開口２６０ａ、２６０ｂは、互いに異なる形状であっても良い。また、第２の開口２６０ａ、２６０ｂは、少なくとも第２の側壁２４０ａ、２４０ｂからなる閉ループパターンの分割行える大きさであれば良い。
次に、ＲＩＥ法等によって第３のパターン２６をマスクとして第２の開口２６０ａに露出する第２の端部１４３ａ及び第２の側壁２４０ａ、及び第２の開口２６０ｂに露出する第２の端部１４３ｂ及び第２の側壁２４０ｂを除去する。続いて、第３のパターン２６を除去する。
ここで、第２の端部１４３ａは、端部１４５ａと端部１４５ｂに分割され、第２の端部１４３ｂは、端部１４５ｃと端部１４５ｄに分割される。
次に、ＲＩＥ法等によって、第１の膜１２上に残置する第２の膜１４及び第２の側壁２４０ａ、２４０ｂをマスクとして、第１の膜１２をパターニングする（例えば、図２Ｂ（ｊ）参照。）。
次に、ＲＩＥ法等によって、被加工膜１１上に残置する第２の膜１４、第２の側壁２４０ａ、２４０ｂ、及び第１の膜１２をマスクとして、被加工膜１１をパターニングし、第２の膜１４、第２の側壁２４０ａ、２４０ｂ、及び第１の膜１２を除去する（例えば、図２Ｂ（ｋ）参照。）。被加工膜１１をパターニングすることによって、被加工膜１１からなる配線４ａ〜４ｆが形成される。この配線４ａ〜４ｆの線状部は、ライン幅とスペース幅が、露光解像限界未満の幅ｈｐ／３のラインアンドスペースパターンとなっている。
次に、ＣＶＤ法等によって被加工膜１１を覆うように層間絶縁膜２８を形成する。
次に、フォトリソグラフィ法によってコンタクトに対応する開口３００ａ〜３００ｆを有する第４のパターン３０を層間絶縁膜２８上に形成する（例えば、図１Ｅ（ｊ）参照。）。
開口３００ａは、配線４ａと端部１４５Ａの上層に形成される。開口３００ｂは、配線４ｂの第１の端部１４２Ａの上層に形成される。開口３００ｃは、配線４ｃと端部１４５Ｂの上層に形成される。開口３００ｄは、配線４ｄと端部１４５Ｃの上層に形成される。開口３００ｅは、配線４ｅの第１の端部１４２Ｂの上層に形成される。開口３００ｆは、配線４ｆと端部１４５Ｄの上層に形成される。この開口３００ａ〜３００ｆは、互いにｈｐ以上の間隔を有して形成される。なお、図６Ｂ（ｃ）中に示した第１の端部１４２Ａ、１４２Ｂ、端部１４５Ａ、１４５Ｂ、１４５Ｃ、１４５Ｄは、第２の膜１４における第１の端部１４２ａ、１４２ｂ、端部１４５ａ、１４５ｂ、１４５ｃ、１４５ｄを被加工膜１１に転写したものである。
次に、ＲＩＥ法等によって開口３００ａ〜３００ｆに露出する層間絶縁膜２８をエッチングする。
次に、図６Ｂ（ｃ）に示すように、スパッタリング法等によって層間絶縁膜２８上と開口３００ａ〜３００ｆ内に金属膜を形成し、ＣＭＰ法等によって層間絶縁膜２８上の金属膜を除去して配線４ａ〜４ｆに接続されるコンタクト３２ａ〜３２ｆを形成し、続いて、周知の工程を経て所望の半導体装置を得る。
（第３の実施の形態の効果）
本発明の第３の実施の形態によれば、線状部１４０ａ、１４０ｂの長手方向に対して略平行方向に伸びる端部１４１ａ、１４１ｂであっても、線状部１４０ａ、１４０ｂの長手方向に対して略直交方向に端部１４１ａ、１４１ｂを分割することで、コンタクト３２ａ〜３２ｆを容易に形成することができる。
[第４の実施の形態]
以下に本発明の第４の実施の形態について説明する。第４の実施の形態は、開口幅を細く加工する必要がない点で、上記の各実施の形態と異なっている。
（半導体装置の製造方法）
図７Ａ（ａ）〜図７Ｆ（ｋ）は、本発明の第４の実施の形態に係る半導体装置の製造工程の一例を示す上面図である。
まず、被加工膜１１が形成された半導体基板１０上に第１の膜１２を形成し、形成した第１の膜１２上に第２の膜１４を形成する。
次に、図７Ａ（ａ）に示すように、形成した第２の膜１４を、フォトリソグラフィ法によって複数の線状部１４０Ａ、１４０Ｂと、それぞれの線状部１４０Ａ、１４０Ｂの一端に形成された線状部１４０Ａ、１４０Ｂよりも幅の広い端部１４１Ａ、１４１Ｂとを有するパターン１５へと加工する。
パターン１５は、図７Ａ（ａ）に示すように、線状部１４０Ａと端部１４１Ａ、線状部１４０Ｂと端部１４１Ｂからなる略Ｌ字形状を有する複数のラインパターンを備える。このラインパターンの線状部１４０Ａ、１４０Ｂは、ピッチｐで並んでいる。線状部１４０Ａ、１４０Ｂのライン幅及びスペース幅は、略１：１であり、それぞれｈｐである。なお、端部１４１Ａ、１４１Ｂの幅ａ１、ａ２、ｂ１、ｂ２、及びスリミング後の端部１４１ａ、１４１ｂの幅ａ３、ａ４、ｂ３、ｂ４は、第１の実施の形態と同じ条件を満たす幅である。
次に、図７Ａ（ｂ）に示すように、形成したパターン１５の線状部１４０Ａ、１４０Ｂのライン幅が所望の幅となるようにパターン１５をスリミングして第１のパターン１６を形成する。
次に、図７Ｂ（ｃ）に示すように、フォトリソグラフィ法によって第２の膜１４上に、第１のパターン１６の端部１４１ａ、１４１ｂ上を横断する第１の開口１８０を有する第２のパターン１８を形成する。
この第１の開口１８０は、例えば、線状部１４０ａ、１４０ｂの長手方向に対して略直交方向の幅ｄが４ｈｐ／３である。この幅ｄが、ｈｐ以上４ｈｐ／３以下であるとき、開口幅を細く加工する必要はない。また第１の開口１８０は、例えば、線状部１４０ａ、１４０ｂ側の開口縁に最も近い線状部１４０ｂとの間隔ｃが２ｈｐ／３以上である。
次に、ＲＩＥ法等によって第１の開口１８０内に露出する第２の膜１４をエッチングし、端部１４１ａ、１４１ｂを線状部１４０ａ、１４０ｂに近い第１の端部１４２ａ、１４２ｂと、線状部１４０ａ、１４０ｂと遠い第２の端部１４３ａ、１４３ｂに分割する。続いて第２のパターン１８を除去する。
次に、図７Ｂ（ｄ）に示すように、ＣＶＤ法等によって第１及び第２の膜１２、１４を覆うように、線状部１４０ａ、１４０ｂの幅ｈｐ／３と同じ厚さで第３の膜２２を形成する。
次に、図７Ｃ（ｅ）に示すように、ＲＩＥ法等によって第３の膜２２をその膜厚分エッチバックして第２の膜１４の側面に第３の膜２２からなる第１の側壁２２０ａ、２２０ｂを形成する。
具体的には、線状部１４０ａ、第１の端部１４２ａ及び第２の端部１４３ａの側面に第１の側壁２２０ａが形成され、線状部１４０ｂ、第１の端部１４２ｂ及び第２の端部１４３ｂの側面に第１の側壁２２０ｂが形成される。第１の端部１４２ａの周囲に形成される第１の側壁２２０ａと第２の端部１４３ａの周囲に形成される第１の側壁２２０ａの間、及び第１の端部１４２ｂの周囲に形成される第１の側壁２２０ｂと第２の端部１４３ｂの周囲に形成される第１の側壁２２０ｂ間は、２ｈｐ／３となる。
次に、図７Ｃ（ｆ）に示すように、ＣＶＤ法等によって第１乃至第３の膜１２、１４、２２を覆うように、線状部１４０ａ、１４０ｂの幅ｈｐ／３と同じ厚さで第４の膜２４を形成する。
次に、図７Ｄ（ｇ）に示すように、ＲＩＥ法等によって第４の膜２４をその膜厚分エッチバックし、第１の側壁２２０ａ、２２０ｂの側面に第４の膜２４からなる第２の側壁２４０ａ、２４０ｂを、第１の端部１４２ａ、１４２ｂと第２の端部１４３ａ、１４３ｂの周囲で連続した閉ループパターンとなるように形成する。
このとき、第１の端部１４２ａと第２の端部１４３ａの間、及び第１の端部１４２ｂと第２の端部１４３ｂの間には、第４の膜２４が隙間無く埋め込まれる。この間に隙間が生じると、第１の端部１４２ａ、１４２ｂの周囲に形成される第２の側壁２４０ａ、２４０ｂと第２の端部１４３ａ、１４３ｂの周囲に形成される第２の側壁２４０ａ、２４０ｂが分離し、この第２の側壁２４０ａ、２４０ｂに基づいて形成される配線が短くなり、配線の上層に形成するコンタクト間の距離に余裕が無くなり、コンタクトの形成が困難となる。
次に、図７Ｄ（ｈ）に示すように、ウエットエッチング法等によって側面に第２の側壁２４０ａ、２４０ｂが形成された第１の側壁２２０ａ、２２０ｂを除去して、第１の膜１２をパターニングするためのマスクとなる第２の膜１４及び第２の側壁２４０ａ、２４０ｂを第１の膜１２上に残置させる。
次に、図７Ｅ（ｉ）に示すように、フォトリソグラフィ法によって第２の側壁２４０ａ、２４０ｂからなる閉ループ上を横断する第２の開口２６０ａ、２６０ｂを有する第３のパターン２６を形成し、第２の側壁２４０ａ、２４０ｂの閉ループパターンを分割する。
第２の開口２６０ａは、例えば、線状部１４０ａの長手方向に対して略直交方向に伸びる矩形状を有し、第２の側壁２４０ａからなる第２の端部１４３ａを囲む閉ループパターンの分割と、第２の端部１４３ａの分割を目的として形成される。第２の開口２６０ｂは、第２の開口２６０ａと同様の形状を有し、第２の側壁２４０ｂからなる第２の端部１４３ｂを囲む閉ループパターンの分割と、第２の端部１４３ｂの分割を目的として形成される。なお、第２の開口２６０ａ、２６０ｂは、互いに異なる形状であっても良い。
次に、ＲＩＥ法等によって第３のパターン２６をマスクとして第２の開口２６０ａに露出する第２の端部１４３ａ及び第２の側壁２４０ａ、及び第２の開口２６０ｂに露出する第２の端部１４３ｂ及び第２の側壁２４０ｂを除去する。続いて、第３のパターン２６を除去する。
ここで、第２の端部１４３ａは、後述する端部１４５Ａと端部１４５Ｂと対応するパターンに分割され、第２の端部１４３ｂは、後述する端部１４５Ｃと端部１４５Ｄと対応するパターンに分割される。
次に、ＲＩＥ法等によって、第１の膜１２上に残置する第２の膜１４及び第２の側壁２４０ａ、２４０ｂをマスクとして、第１の膜１２をパターニングする。
次に、ＲＩＥ法等によって、被加工膜１１上に残置する第２の膜１４、第２の側壁２４０ａ、２４０ｂ、及び第１の膜１２をマスクとして、被加工膜１１をパターニングし、第２の膜１４、第２の側壁２４０ａ、２４０ｂ、及び第１の膜１２を除去する。被加工膜１１をパターニングすることによって、被加工膜１１からなる配線４ａ〜４ｆが形成される。この配線４ａ〜４ｆの線状部は、ライン幅とスペース幅が、露光解像限界未満の幅ｈｐ／３のラインアンドスペースパターンとなっている。
次に、ＣＶＤ法等によって被加工膜１１を覆うように層間絶縁膜２８を形成する。
次に、図７Ｅ（ｊ）に示すように、フォトリソグラフィ法によってコンタクトに対応する開口３００ａ〜３００ｆを有する第４のパターン３０を層間絶縁膜２８上に形成する。
開口３００ａは、配線４ａと端部１４５Ａの上層に形成される。開口３００ｂは、配線４ｂの第１の端部１４２Ａの上層に形成される。開口３００ｃは、配線４ｃと端部１４５Ｂの上層に形成される。開口３００ｄは、配線４ｄと端部１４５Ｃの上層に形成される。開口３００ｅは、配線４ｅの第１の端部１４２Ｂの上層に形成される。開口３００ｆは、配線４ｆと端部１４５Ｄの上層に形成される。この開口３００ａ〜３００ｆは、互いにｈｐ以上の間隔を有して形成される。
次に、ＲＩＥ法等によって開口３００ａ〜３００ｆに露出する層間絶縁膜２８をエッチングする。続いて、第４のパターン３０を除去する。
次に、図７Ｆ（ｋ）に示すように、スパッタリング法等によって層間絶縁膜２８上と開口３００ａ〜３００ｆ内に金属膜を形成し、ＣＭＰ法等によって層間絶縁膜２８上の金属膜を除去して配線４ａ〜４ｆに接続されるコンタクト３２ａ〜３２ｆを形成し、続いて、周知の工程を経て所望の半導体装置を得る。
（第４の実施の形態の効果）
本発明の第１の実施の形態によれば、第１の開口１８０を４ｈｐ／３で形成するので、第１の開口１８０を露光解像限界未満の幅とする場合に比べて、工程数を減らすことができ、半導体装置の製造コストを抑制することができる。
なお、本発明は、上記した実施の形態に限定されず、本発明の技術思想を逸脱あるいは変更しない範囲内で種々の変形及び組み合わせが可能である。
１０…半導体基板、１１…被加工材、１２…第１の膜、１４…第２の膜、１５…パターン、１６…第１のパターン、１８…第２のパターン、２０…上層膜、２２…第３の膜、２４…第４の膜、２６…第３のパターン、１４０Ａ、１４０Ｂ、１４０ａ、１４０ｂ…線状部、１４１Ａ、１４１Ｂ、１４１ａ、１４１ｂ…端部、１４２ａ、１４２ｂ…第１の端部、１４３ａ、１４３ｂ…第２の端部、１４６ａ、１４６ｂ、１４６ｃ、１４６ｄ…端部、１８０、１８１、１８２、１８３、１８４…第１の開口、２２０ａ、２２０ｂ…第１の側壁、２４０ａ、２４０ｂ…第２の側壁、２６０ａ、２６０ｂ、２６１…第２の開口

Claims (5)

  1. 半導体基板上に第１の膜を形成し、形成した前記第１の膜上に第２の膜を形成する工程と、
    形成した前記第２の膜を、複数の線状部とそれぞれの前記線状部の一端に形成された前記線状部よりも幅の広い端部とを有するパターンの形成及びこのパターンに対するスリミングにより、スリミングされた前記線状部と前記端部を有する第１のパターンへと加工する工程と、
    前記第２の膜上に、前記第１のパターンの前記端部上を横断する第１の開口を有する第２のパターンを形成する工程と、
    前記第２のパターンの前記第１の開口内に露出する前記第２の膜をエッチングし、前記端部を前記線状部の一端に残る端部と、前記線状部から分離された端部とに分割する工程と、
    前記端部を分割する工程の後、前記第１及び第２の膜を覆うように第３の膜を形成し、前記第３の膜をエッチバックして前記第２の膜の側面に前記第３の膜からなる第１の側壁を形成する工程と、
    前記第１乃至第３の膜を覆うように第４の膜を形成し、前記第４の膜をエッチバックして前記第１の側壁の側面に前記第４の膜からなる第２の側壁を、前記線状部の一端に残る端部及び前記線状部から分離された端部の周囲で連続した閉ループパターンとなるように形成する工程と、
    側面に前記第２の側壁が形成された前記第１の側壁を除去して、前記第１の膜をパターニングするためのマスクとなる前記第２の膜及び前記第２の側壁を前記第１の膜上に残置させる工程と、
    前記第２の側壁の閉ループパターン、又は前記第２の側壁をマスクとして前記第１の膜に形成された閉ループパターンを分割する工程と、
    を含む半導体装置の製造方法。
  2. 前記第１のパターンは、前記線状部のライン幅とスペース幅が略１：１となるように形成したパターンを、前記線状部のライン幅が略１／３となるまでスリミングしたものである請求項１に記載の半導体装置の製造方法。
  3. 前記端部を分割する工程は、前記第２のパターン上及び前記第１の開口内に上層膜を形成し、前記第１の開口の幅を細く加工した後露出する前記第２の膜をエッチングする請求項２に記載の半導体装置の製造方法。
  4. 前記端部を分割する工程での前記第１の開口は、スリミングされた後の前記第１のパターンの前記線状部のライン幅の略４倍以下の開口幅で形成される請求項２又は３に記載の半導体装置の製造方法。
  5. 前記第３の膜からなる前記第１の側壁、及び前記第４の膜からなる前記第２の側壁は、前記第３及び第４の膜の膜厚を、スリミングされた後の前記第１のパターンの前記線状部のライン幅と実質的に等しくして形成される請求項２〜４のいずれか１項に記載の半導体装置の製造方法。
JP2009261795A 2009-11-17 2009-11-17 半導体装置の製造方法 Expired - Fee Related JP5574679B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009261795A JP5574679B2 (ja) 2009-11-17 2009-11-17 半導体装置の製造方法
TW099128115A TWI414002B (zh) 2009-11-17 2010-08-23 Semiconductor device manufacturing method
KR1020100086451A KR101202879B1 (ko) 2009-11-17 2010-09-03 반도체 장치의 제조 방법
US12/881,283 US8003544B2 (en) 2009-11-17 2010-09-14 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009261795A JP5574679B2 (ja) 2009-11-17 2009-11-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011108812A JP2011108812A (ja) 2011-06-02
JP5574679B2 true JP5574679B2 (ja) 2014-08-20

Family

ID=44011596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009261795A Expired - Fee Related JP5574679B2 (ja) 2009-11-17 2009-11-17 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US8003544B2 (ja)
JP (1) JP5574679B2 (ja)
KR (1) KR101202879B1 (ja)
TW (1) TWI414002B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101736983B1 (ko) * 2010-06-28 2017-05-18 삼성전자 주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
JP2013143398A (ja) 2012-01-06 2013-07-22 Toshiba Corp 半導体装置の製造方法
JP2013197266A (ja) * 2012-03-19 2013-09-30 Toshiba Corp 半導体装置およびその製造方法
DE112014001882T5 (de) 2013-04-09 2015-12-24 Ps4 Luxco S.A.R.L. Halbleitervorrichtung
US9153535B1 (en) * 2014-10-24 2015-10-06 Macronix International Co., Ltd. Line layout and method of spacer self-aligned quadruple patterning for the same
US9847339B2 (en) * 2016-04-12 2017-12-19 Macronix International Co., Ltd. Self-aligned multiple patterning semiconductor device fabrication
US10319629B1 (en) * 2018-05-08 2019-06-11 International Business Machines Corporation Skip via for metal interconnects

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855920A (ja) * 1994-08-15 1996-02-27 Toshiba Corp 半導体装置の製造方法
US7129559B2 (en) * 2004-04-09 2006-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage semiconductor device utilizing a deep trench structure
JP4679193B2 (ja) * 2005-03-22 2011-04-27 株式会社東芝 半導体装置の製造方法及び半導体装置
TWI282143B (en) * 2005-09-26 2007-06-01 United Microelectronics Corp Method of fabricating silicone nitride layer and method of fabricating semiconductor device
US7495294B2 (en) * 2005-12-21 2009-02-24 Sandisk Corporation Flash devices with shared word lines
JP4171032B2 (ja) * 2006-06-16 2008-10-22 株式会社東芝 半導体装置及びその製造方法
JP4909735B2 (ja) * 2006-06-27 2012-04-04 株式会社東芝 不揮発性半導体メモリ
US8852851B2 (en) * 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
JP5132098B2 (ja) * 2006-07-18 2013-01-30 株式会社東芝 半導体装置
US7807575B2 (en) * 2006-11-29 2010-10-05 Micron Technology, Inc. Methods to reduce the critical dimension of semiconductor devices
JP2008218573A (ja) * 2007-03-01 2008-09-18 Toshiba Corp 不揮発性半導体メモリの製造方法
KR100948464B1 (ko) 2007-12-28 2010-03-17 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법

Also Published As

Publication number Publication date
JP2011108812A (ja) 2011-06-02
KR101202879B1 (ko) 2012-11-19
TW201125019A (en) 2011-07-16
US8003544B2 (en) 2011-08-23
US20110117745A1 (en) 2011-05-19
KR20110055370A (ko) 2011-05-25
TWI414002B (zh) 2013-11-01

Similar Documents

Publication Publication Date Title
JP5574679B2 (ja) 半導体装置の製造方法
KR100771891B1 (ko) 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
US9831117B2 (en) Self-aligned double spacer patterning process
KR100934836B1 (ko) 반도체소자의 미세패턴 형성방법
US20160293478A1 (en) Self-aligned double patterning process for metal routing
US7803709B2 (en) Method of fabricating pattern in semiconductor device using spacer
JP4929168B2 (ja) 分離相補型マスクパターン転写方法
US20150214064A1 (en) Forming cross-coupled line segments
US9034762B2 (en) Triple patterning method
CN108447777B (zh) 自对准双重图型化用的可变空间心轴切割
JP5833855B2 (ja) オーバーレイバーニアマスクパターンとその形成方法、並びにオーバーレイバーニアパターンを含む半導体素子とその形成方法
US8138090B2 (en) Method for forming fine patterns in semiconductor device
JP2008053706A (ja) 半導体素子及びその製造方法
KR20090049524A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성 방법
CN111640655B (zh) 半导体器件及其形成方法
US7939451B2 (en) Method for fabricating a pattern
US20200343101A1 (en) Semiconductor device and fabrication method thereof
KR100995142B1 (ko) 반도체소자의 컨택홀 형성방법
CN111986989A (zh) 半导体结构及其形成方法
JP7411826B2 (ja) 半導体構造及びその製造方法
US8716139B2 (en) Method of patterning a semiconductor device
CN111668091B (zh) 半导体器件及其形成方法
JP2007149773A (ja) 半導体装置の製造方法
CN109920761B (zh) 半导体元件的制作方法
KR100390922B1 (ko) 다마신공정을 이용한 반도체소자의 금속배선 형성방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110627

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110628

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110629

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140701

LAPS Cancellation because of no payment of annual fees