KR101994245B1 - 도전 라인의 전기적 접촉 신뢰성을 증가시키기 위해서 수정 직사각형 마스크 패턴을 이용하는 집적회로 장치 제조 방법 - Google Patents

도전 라인의 전기적 접촉 신뢰성을 증가시키기 위해서 수정 직사각형 마스크 패턴을 이용하는 집적회로 장치 제조 방법 Download PDF

Info

Publication number
KR101994245B1
KR101994245B1 KR1020120135438A KR20120135438A KR101994245B1 KR 101994245 B1 KR101994245 B1 KR 101994245B1 KR 1020120135438 A KR1020120135438 A KR 1020120135438A KR 20120135438 A KR20120135438 A KR 20120135438A KR 101994245 B1 KR101994245 B1 KR 101994245B1
Authority
KR
South Korea
Prior art keywords
mask pattern
rectangular
length
pattern
modified
Prior art date
Application number
KR1020120135438A
Other languages
English (en)
Other versions
KR20130094169A (ko
Inventor
김창화
라이언 랜스 번즈
Original Assignee
삼성전자 주식회사
인터내셔널 비즈니스 머신즈 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 인터내셔널 비즈니스 머신즈 코오퍼레이션 filed Critical 삼성전자 주식회사
Publication of KR20130094169A publication Critical patent/KR20130094169A/ko
Application granted granted Critical
Publication of KR101994245B1 publication Critical patent/KR101994245B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

집적회로 장치 제조 방법은 집적회로 기판 위에 나란히 위치한 제1 및 제2 도전 라인을 포함한다. 단계들은, 서로 분리되어 있는 마주보는 단부를 갖는 배선 쌍 각각에서 상기 제1 및 제2 도전 라인 각각을 선택적으로 에칭하기 위해 수행된다. 이 선택적인 에칭 단계는, 상기 각 배선 쌍의 상기 마주보는 단부의 모양을 정의하기 위해 수정 직사각형 마스크 패턴을 갖는 포토그라피 마스크를 사용하여 수행된다.

Description

도전 라인의 전기적 접촉 신뢰성을 증가시키기 위해서 수정 직사각형 마스크 패턴을 이용하는 집적회로 장치 제조 방법{Methods of forming integrated circuit devices using modified rectangular mask patterns to increase reliability of contacts to electrically conductive lines}
본 발명은 집적회로 장치 제조 방법에 관한 것이고, 전기 접촉을 갖는, 특히 고도로 집적된 집적회로 장치의 제조 방법에 관한 것이다.
고도로 집적된 회로를 제조하는 기술은, 집적회로에서의 논리게이트와 다른 능동 소자 내 개개 장치들 사이의 전기적 연결을 제공하기 위하여 흔히 다단계의 배선(interconnects)을 이용한다. 높은 집적 밀도를 얻기위한 각각의 배선 내에서, 배선을 형성하는 기존 기술은 도전 라인 세그먼트(electrically condutive line segments)(예를 들어, 폴리실리콘 라인 세그먼트(polysilicon line segments))를 나누는 것을 포함할 수 있다. 예를 들어, 도 1a는 포토리소그라피 마스크(photography mask)에 제공될 수 있는 직사각형 마스크 패턴(mask pattern)(10)을 나타낸다. 이 마스크 패턴(10)은 포토리소그라피(photolithography) 공정 동안 집적회로 기판 위에 포토레지스트(photoresist) 층의 패턴을 형성하는데 사용될 수 있다.
도면 1b에서 강조된 구역 내에 도시된 것처럼, 패터닝된 포토레지스트 물질 층(a patterned layer of photoresist material)(10a)은 마스크 패턴(10)의 모양으로부터 파생된 직사각형 모양을 일반적으로 가질 수 있고, 각각의 배선 쌍 내에서 평행한 도전 라인 세그먼트(12a, 12b)(예를 들어, 폴리실리콘 라인)를 끊기 위해 활용될 수 있다. 차후의 공정단계에서, 절연층 내부에 도전 “플러그”(plugs)를 형성할 수 있는 수직 배선 기술을 이용하는 동안 배선은 독립적으로 접촉(contact)될 수 있다. 특히 도 1b는 패터닝된 포토레지스트 물질 층(10a) 내에서, A와 B 크기가 같을 때 도전 라인 세그먼트(12a, 12b)가 비교적 깔끔하게 절단될 수 있음을 보여준다. 이 때, 배선 쌍의 단부(ends)는 배선의 측면(sides)과 대략 수직으로 교차되는 표면들을 가질 수 있다. 이와 대조적으로, 도 1c의 강조된 구역 내 패터닝된 포토레지스트 물질 층(10b) 내에서, A가 B보다 짧을 때, 도전 라인 세그먼트(12a’, 12b’)는 단부가 예각 또는 둔각을 갖도록 불균일하게 잘릴 수 있음을 보여준다. 당해 기술분야에서 통상의 지식을 가진 자에게 이해되는 것처럼, B가 A보다 길 때, 배선 단부와 수직 연장된 배선(예를 들어 수직 “플러그”)의 확실한 접촉은 더 어려울 수 있다. 수직 연장된 배선은 차후 공정 단계에서 형성된다.
본 발명이 해결하려고 하는 과제는, 도전 라인의 전기적 접촉 신뢰성을 증가시키기 위해서 수정 직사각형 마스크 패턴을 이용하는 집적회로 장치 제조 방법이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예에 따른 집적회로 장치 제조 방법은 집적회로 기판위에 평행하게 나란히 위치한 제1 및 제2 도전 라인(electrically conductive lines)을 형성하는 것을 포함한다. 단계들은 제1 및 제2 도전 라인을 선택적으로 에칭(etching)하도록 수행된다. 도전 라인은 적어도 서로 분리되어 마주보는 단부(ends)를 갖는 배선의 한 쌍 내에 있다. 이 선택적인 에칭 단계는 수정 직사각형 마스크 패턴을 갖는 포토리소그라피 마스크(photolithography mask)를 이용하여 이루어진다. 수정 직사각형 마스크 패턴은 포토레지스트 마스크 물질에 직접 패턴을 만드는 것을 통하여, 배선 쌍 각각의 마주보는 단부의 모양을 간접적으로 정의하여 설정된다. 특히, 선택된 에칭 단계는 포토레지스트 물질 층에 패턴을 형성하는 것을 포함할 수 있다. 패터닝 형성시 포토레지스트 물질 층의 일부분을 노출된(또는 노출되지 않은) 일부분 제거에 필요한 빛에 선택적으로 노출시키기 위해 포토리소그라피 마스크를 사용한다. 이 포토레지스트 물질 층은 제1 및 제2 도전 라인(예를 들어, 폴리실리콘 선(polysilicon lines))을 덮도록 놓여질 수 있다. 그 다음으로 제1 및 제2 도전 라인은 에칭 마스크처럼 패터닝된 포토레지스트 물질 층을 이용하여 선택적으로 에칭된다.
이 수정 직사각형 마스크 패턴은 직사각형 모양인 제1 마스크 패턴(a rectangular-shaped primary msk pattern)과 제1 직사각형 모양의 제2 마스크 패턴(rectangular-shaped second msk pattern)를 포함할 수 있다. 제1 마스크 패턴은 제1 길이(length)의 제1 측면(sides)을 갖고 제2 길이의 제2 측면을 가지며 제2 길이는 제1 길이보다 짧고, 제1 직사각형 모양의 제2 마스크 매턴은 직사각형 모양의 제1 마스크 패턴의 제1 측면 위에 연장된다. 이 제1 직사각형 모양의 제2 마스크 패턴은 제1 길이보다 짧은 제3 길이의 제3 측면을 갖고 제3 길이보다 짧은 제4 길이의 제4 측면을 가질 수 있다. 이 발명의 몇몇 실시예들 중에서 제2 및 제4 길이는 같다(예를 들어, 제1 마스크 패턴의 길이는 직사각형 모양의 제2 마스크 패턴 길이와 같다.).
또다른 발명의 실시예들에 따르면, 제1 직사각형 모양의 제2 마스크 패턴은 직사각형 모양의 제1 마스크 패턴의 제1 측면의 중앙에 위치한다. 추가적으로, 수정 직사각형 마스크 패턴은 제2 직사각형 모양의 제2 마스크 패턴(rectangular-shaped second msk pattern)을 더 포함할 수 있다. 제2 직사각형 모양의 제2 마스크 패턴은 제1 직사각형 모양의 제2 마스크 패턴과 같은 크기를 가질 수 있다. 이 제2 직사각형 모양의 제2 마스크 패턴은 직사각형 모양의 제1 마스크 패턴의 제1 측면에 위치할 수 있다(예를 들어, 제1 직사각형 모양의 제2 마스크 패턴과 비교하여 반대편 단부에서). 또는 직사각형 모양의 제1 마스크 패턴은 제1 및 제2 직사각형 모양의 제2 마스크 패턴 사이에 위치할 수 있다. 또 다른 발명의 실시예들에 따르면, 제3 직사각형 모양의 제2 마스크 패턴(rectangular-shaped second msk pattern)은 직사각형 모양의 제1 마스크 패턴의 제2 측면의 중심에 위치되도록 제공될 수 있다. 이 때, 제1 및 제2 직사각형 모양의 제2 마스크 패턴은 직사각형 모양의 제1 마스크 패턴 제1 측면의 양 단부에 위치한다.
도 1a는 종래기술에 따른 직사각형 마스크 패턴의 평면도이다.
도 1b는 도 1a의 직사각형 마스크 패턴이 어떻게 패터닝된 포토레지스트 물질 층을 형성하는지 도시한다. 종래기술에 따르면, 패터닝된 포토레지스트 물질 층은 도전 라인 세그먼트(도 1b에서 강조된 구역)의 패턴을 형성하는데 사용될 수 있다.
도 1c는 도 1a의 직사각형 마스크 패턴이 패터닝된 포토레지스트 물질 층을 어떻게 형성하는지 도시한다. 종래기술에 따르면, 패터닝된 포토레지스트 물질 층은 도전 라인 세그먼트(도 1C에서 강조된 구역)의 패턴을 형성하는데 사용될 수 있다.
도 2a는 본 발명의 일 실시예에 따른, 도전 라인 세그먼트의 패턴을 형성하는데 사용될 수 있는 수정 직사각형 마스크 패턴의 평면도를 나타낸다.
도 2b는 본 발명의 다른 실시예에 따른, 도전 라인 세그먼트의 패턴을 형성하는데 사용될 수 있는 수정 직사각형 마스크 패턴의 평면도를 나타낸다.
도 2c는 본 발명의 또 다른 실시예에 따른, 도전 라인 세그먼트의 패턴을 형성하는데 사용될 수 있는 수정 직사각형 마스크 패턴의 평면도를 나타낸다.
도 2d는 본 발명의 또 다른 실시예에 따른, 도전 라인 세그먼트의 패턴을 형성하는데 사용될 수 있는 수정 직사각형 마스크 패턴의 평면도를 나타낸다.
도 3a는 본 발명의 또 다른 실시예에 따른, 도전 라인 세그먼트의 패턴을 형성하는데 사용될 수 있는 수정 직사각형 마스크 패턴의 평면도를 나타낸다.
도 3b는 본 발명의 또 다른 실시예에 따른, 도전 라인 세그먼트의 패턴을 형성하는데 사용될 수 있는 수정 직사각형 마스크 패턴의 평면도를 나타낸다.
도 3c는 본 발명의 또 다른 실시예에 따른, 도전 라인 세그먼트의 패턴을 형성하는데 사용될 수 있는 수정 직사각형 마스크 패턴의 평면도를 나타낸다.
도 3d는 본 발명의 또 다른 실시예에 따른, 도전 라인 세그먼트의 패턴을 형성하는데 사용될 수 있는 수정 직사각형 마스크 패턴의 평면도를 나타낸다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2, 제3 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
공간적으로 상대적인 용어, 예를 들어 "아래(below)", "밑(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below 또는 beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 이와 반대로, 명세서에서 사용되는 단어 “consisting of”는 언급된 구성요소, 단계, 동작 및/또는 소자를 명시하고 추가적인 구성요소, 단계, 동작 및/또는 소자를 배제한다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들(과 중간 구조물들)의 단면도와 투시도로 설명된다. 예를 들어, 제조기술 및/또는 오차들과 같은 결과로써 야기된 도면 형태와의 차이점들은 예상할 수 있다. 그러므로 본 발명의 실시예들은 여기서 설명된 특정한 형태로 제한된다고 해석되어서는 안된다. 그 외에도 제조방법의 결과와 같은 경우로 발생하는 모양의 차이는 포함한다. 예를 들어 날카로운 모서리는 제조 기술/오차 때문에 어느정도 둥글게 될 수 있다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
도 2a는 본 발명의 일 실시예에 따른 집적회로 장치 제조 방법을 도시한다. 본 발명의 일 실시예는 집적회로 기판 위에 나란히 평행하게 연장되어 있는 제1 및 제2 도전 라인(electrically conductive lines)(112a, 112b)을 형성하는 것을 포함한다. 단계들(steps)은, 서로 분리되어 마주보는 단부(ends)를 갖는 배선(interconnects) 쌍 각각 내에서 제1 및 제2 도전 라인(112a, 112b) 각각을 선택적으로 에칭(etching)하기 위해 수행된다. 이 선택적인 에칭 단계는 수정 직사각형 마스크 패턴(rectangular mask pattern)을 갖는 포토리소그라피 마스크(photolithography mask)를 사용하여 수행된다. 이 수정 직사각형 마스크 패턴은 기판 위의 포토레지스트(photoresist) 패턴(104a)을 정의하기 위해 구성된다. 포토레지스트 패턴(104a)은 아래에 있는 도전 라인(112a, 112b)(예를 들어 폴리실리콘 선(polysilicon line) 세그먼트(segments))의 패턴을 형성하는 에칭 단계 동안 사용된다. 그리고 그렇게 함으로써 마주보는 단부에서 A>>B인 배선 쌍 각각의 마주보는 단부 형태가 정의된다. 수정 직사각형 마스크 패턴은 제1 길이(길이(length))를 갖는 제1 측면(sides)과 제1 길이보다 짧은 제2 길이(폭(width))의 제2 측면을 갖는 직사각형 모양의 제1 마스크 패턴(a rectangular-shaped primary mask pattern)(100)을 포함할 수 있다. 제1 직사각형 모양의 제2 마스크 패턴(rectangular-shaped secondary mask pattern)(102a)은 직사각형 모양의 제1 마스크 패턴(100)의 제1 측면 위에 연장된다. 제1 직사각형 모양의 제2 마스크 패턴(102a)은 제1 길이보다 짧은 제3 길이(길이)의 제3 측면과 제3 길이보다 짧은 제4 길이(폭)의 제4 측면을 갖는다. 발명의 몇몇 실시예에서 제2 길이와 제4 길이는 같다(예를 들어 패턴(100)의 폭은 패턴(102a)의 폭과 같다.). 도 2a에 도시된 바와 같이, 제1 직사각형 모양의 제2 마스크 패턴(102a)은 직사각형 모양의 제1 마스크 패턴(100)의 제1 측면의 중심에 위치한다. 수정 직사각형 마스크 패턴은 제2 직사각형 모양의 제2 마스크 패턴(a second rectangular-shaped secondary mask pattern)(102b)을 더 포함할 수 있다. 제1 및 제2 직사각형 모양의 제2 마스크 패턴(102b)은 직사각형 모양의 제2 마스크 패턴(102a)과 같은 크기를 갖는다. 직사각형 모양의 제1 마스크 패턴(100)은 제1 및 제2 직사각형 모양의 제2 마스크 패턴(102a, 102b) 사이에 위치되어 있다. 이러한 형태는 포토레지스트 마스크 물질 층에 대하여 포토리소그라피 패터닝하는 동안, 제1 및 제2 도전 라인(112a, 112b)을 덮는 포토레지스트 패턴(104a)이 형성될 수 있도록 하기 위함이다. 포토레지스트 패턴 위의 치수(dimension) A는 배선 쌍 각각의 마주보는 단부 사이를 충분히 분리시키기 위하여(마주보는 단부 사이에 원하지 않는 단락을 방지하기 위하여) 실질적으로 치수 B보다 훨씬 길다. 그러나 접촉(contact)을 위하여 나중에 형성되는 단부에서의 가능한 공간과, 메모리 셀(예를 들어, DRAM, SRAM cells 등)과 같은 매우 집적된 회로에 제공될 수 있는 가까운 간격의 수직 배선(예를 들면, 전기 플러그들)에서의 가능한 공간 역시 증가한다.
도 2b는 본 발명의 다른 실시예에 따른 집적회로 장치 제조 방법을 나타낸다. 본 발명의 다른 실시예는 집적회로 기판 위에 나란하게 평행하게 연장된 제1 및 제2 도전 라인(112c, 112d)을 형성하는 것을 포함한다. 단계들은, 서로 분리되어 마주보는 단부를 갖는 각 배선 쌍 내에서 제1 및 제2 도전 라인(112c, 112d) 각각을 선택적으로 에칭하도록 수행된다. 이 선택적인 에칭 단계는 수정 마스크 패턴을 갖는 포토리소그라피 마스크를 사용하여 수행된다. 이 수정 직사각형 마스크 패턴은 기판 위의 포토레지스트 패턴(104b)을 정의하기 위해 구성된다. 포토레지스트 패턴(104b)은 밑에 있는 도전 라인(112c, 112d)의 패턴을 형성하는 에칭 단계동안 사용된다. 그리고 그렇게 함으로써 마주보는 단부에서 A>B인 각 배선 쌍의 마주보는 단부 형태가 정의된다. 수정 직사각형 마스크 패턴은 제1 길이(길이)를 갖는 제1 측면과 제1 길이보다 짧은 제2 길이(폭)의 제2 측면을 갖는 직사각형 모양의 제1 마스크 패턴(100)을 포함할 수 있다. 직사각형 모양의 제2 마스크 패턴(102a(또는 102b))은 직사각형 모양의 제1 마스크 패턴(100)의 제1 측면(또는 제2 측면) 위에 연장된다. 직사각형 모양의 제2 마스크 패턴(102a(또는 102b))은 제1 길이보다 짧은 제3 길이(길이)의 제3 측면과 제3 길이보다 짧은 제4 길이(폭)의 제4 측면을 갖는다. 발명의 몇몇 실시예에서 제2 길이와 제4 길이는 같다(예를 들어 패턴(100)의 폭은 패턴(102a 또는 102b)의 폭과 같다.). 도 2b에 도시된 바와 같이, 직사각형 모양의 제2 마스크 패턴(102a(또는 102b))은 직사각형 모양의 제1 마스크 패턴(100)의 제1 측면(또는 제2 측면)의 중심에 위치한다. 이러한 형태는 포토레지스트 마스크 물질 층에 대하여 포토리소그라피 패터닝하는 동안, 제1 및 제2 도전 라인(112c, 112d)을 덮는 포토레지스트 패턴(104b)이 형성될 수 있도록 하기 위함이다. 포토레지스트 패턴 위의 치수(dimension) A는 배선 쌍 각각의 마주보는 단부 사이를 충분히 분리시키기 위하여(마주보는 단부 사이에 원하지 않는 단락을 방지하기 위하여) 실질적으로 치수 B보다 다소 길다. 그러나 접촉(contact)을 위하여 나중에 형성되는 단부에서의 가능한 공간과, 메모리 셀(예를 들어, DRAM, SRAM cells 등)과 같은 매우 집적된 회로에 제공될 수 있는 가까운 간격의 수직 배선(예를 들면, 전기 플러그들)에서의 가능한 공간 역시 증가한다. 도 2b의 포토레지스트 패턴(104b)은 도 1b, 도 1c의 마스크 패턴(10a, 10b)에 비해 상대적으로 이점을 가질 수 있지만 A>>B인 도 2a의 마스크 패턴(104a) 보다 상대적으로 덜 선호될 수 있다.
도 2c는 본 발명의 또 다른 실시예에 따른 집적회로 장치 제조 방법을 나타낸다. 본 발명의 또 다른 실시예는 집적회로 기판 위에 나란하게 위치하고 평행하게 연장된 제1 및 제2 도전 라인(112e, 112f)을 형성하는 것을 포함한다. 단계들은, 서로 분리되어 마주보는 단부를 갖는 각 배선 쌍 내에서 제1 및 제2 도전 라인(112e, 112f) 각각을 선택적으로 에칭하도록 수행된다. 이 선택적인 에칭 단계는 수정 마스크 패턴을 갖는 포토리소그라피 마스크를 사용하여 수행된다. 이 수정 직사각형 마스크 패턴은 기판 위의 포토레지스트 패턴(104c)을 정의한다. 포토레지스트 패턴(104c)은 밑에 있는 도전 라인(112e, 112f)의 패턴을 형성하는 에칭 단계동안 사용된다. 그리고 그렇게 함으로써 마주보는 단부에서 A=B인 각 배선 쌍의 마주보는 단부의 형태가 정의된다. 수정 직사각형 마스크 패턴은 제1 길이(길이)를 갖는 제1 측면과 제1 길이보다 짧은 제2 길이(폭)의 제2 측면을 갖는 직사각형 모양의 제1 마스크 패턴(100)을 포함할 수 있다. 제1 및 제2 직사각형 모양의 제2 마스크 패턴(102c)은 직사각형 모양의 제1 마스크 패턴(100)의 제1 측면 양단 위에 연장된다. 제3 직사각형 모양의 제2 마스크 패턴(102d)은 직사각형 모양의 제1 마스크 패턴(100)의 제2 측면의 중심에 위치하도록 제공된다. 직사각형 모양의 제1 마스크 패턴(100)은 제1 및 제2 직사각형 모양의 제2 마스크 패턴(102c)과 제3 직사각형 모양의 제2 마스크 패턴(102d) 사이에 위치한다. 이러한 형태는 포토레지스트 마스크 물질 층에 대하여 포토리소그라피 패터닝하는 동안, 제1 및 제2 도전 라인(112e, 112f)을 덮는 포토레지스트 패턴(104c)이 형성될 수 있도록 하기 위함이다.
도 2d는 본 발명의 또 다른 실시예에 따른 집적회로 장치 제조 방법을 나타낸다. 본 발명의 또 다른 실시예는 집적회로 기판 위에 나란히 위치하고 평행하게 연장된 제1 및 제2 도전 라인(112g, 112h)을 형성하는 것을 포함한다. 단계들은, 서로 분리되어 마주보는 단부를 갖는 각 배선 쌍 내에서 제1 및 제2 도전 라인(112g, 112h) 각각을 선택적으로 에칭하도록 수행된다. 이 선택적인 에칭 단계는 수정 마스크 패턴을 갖는 포토리소그라피 마스크를 사용하여 수행된다. 이 수정 직사각형 마스크 패턴은 기판 위의 포토레지스트 패턴(104d)을 정의하기 위해 구성된다. 포토레지스트 패턴(104d)은 밑에 있는 도전 라인(112e, 112f)의 패턴을 형성하는 에칭 단계동안 사용된다. 그리고 그렇게 함으로써 마주보는 단부에서 A<B인 배선 쌍 각각의 마주보는 단부 형태가 정의된다. 수정 직사각형 마스크 패턴은 제1 길이(길이)를 갖는 제1 측면과 제1 길이보다 짧은 제2 길이(폭)의 제2 측면을 갖는 직사각형 모양의 제1 마스크 패턴(100)을 포함할 수 있다. 제1 및 제2 직사각형 모양의 제2 마스크 패턴(102c)은 직사각형 모양의 제1 마스크 패턴(100)의 제1 측면 양단 위에 연장된다. 직사각형 모양의 제1 마스크 패턴(100)과 제2 마스크 패턴(102c)은 포토레지스트 마스크 물질 층에 대하여 포토리소그라피 패터닝하는 동안, 제1 및 제2 도전 라인(112g, 112h)을 덮는 포토레지스트 패턴(104d)이 형성될 수 있도록 구성될 수 있다. 이 포토레지스트 패턴(104d)은 도 1c의 마스크 패턴(10b)보다 상대적으로 이점을 가질 수 있지만, 도 2a 내지 도 2c의 마스크 패턴보다 상대적으로 덜 선호된다.
도 2a와 도 3a를 참조하면, 수정 직사각형 마스크 패턴 내의 직사각형 마스크 패턴(100, 102a 및 102b)의 결합은 포토레지스트 패턴(104a)을 정의하는데 유용하게 활용될 수 있다. 이 포토레지스트 패턴(104a)은 마주보는 엣지(edges)(구역 A 내지 D 내에서)를 갖는 배선 쌍 각각에서, 제1 및 제2 도전 라인(112a, 112b)을 선택적으로 패터닝하는 습식 에칭 단계 동안 사용될 수 있다. 마주보는 엣지는 서로 관련되는 각(angles)을 가지며 배치된다. 이 마주보는 엣지는 원하지 않는 단락(short)(단부 사이를 전기적으로 연결(bridge)하는 것을 통하여)을 피하기 위해 충분한 간격을 둘 수도 있다. 그러나 가까운 간격의 수직 배선(예를 들면, 전기 플러그들)이 구역 A 내지 D 내에서 하나 또는 그 이상의 단부와 전기적으로 접촉하도록 활용되는 경우에는, 접촉 면적을 효과적으로 증가시키는 각으로 배치될 수도 있다. 도 2b 및 도 3b를 참조하면, 직사각형 마스크 패턴(100, 102a(또는 102b))의 결합은 포토레지스트 패턴(104b)을 정의하는데에 유용하게 활용될 수 있다. 마주보는 엣지(구역 A 및 C 내에서)를 갖는 배선 쌍 각각에서, 제1 및 제2 전도 선(112c, 112d)을 패터닝하기 위한 습식 에칭 단계 동안 포토레지스트 패턴104b)은 사용될 수 있다. 마주보는 엣지는 일반적으로 평평한 단부와 관련된 각으로 배치된다. 이 마주보는 엣지는 원치 않는 단락(단부 사이의 전기적 연결(bridge)을 통하여)을 피하기 위해 충분한 간격을 둘 수 있다. 그러나 가까운 간격의 수직 배선(예를 들면, 전기 플러그들)이 구역 A 및 C 내의 하나 또는 그 이상의 배선 단부와 전기적으로 접촉하도록 활용되는 경우에는, 접촉 면적을 효과적으로 증가시키기 위한 각으로 배치될 수 있다. 도 2c와 도 3c를 참조하면, 직사각형 마스크 패턴(100, 102c, 102d)의 결합은 포토레지스트 패턴(104c)을 정의하기 위해 유용하게 활용될 수 있다. 마주보는 엣지(구역 A, B´, C, 및 D´ 내에서)를 갖는 각 배선 쌍 내에서, 제1 및 제2 전도 선(112e, 112f)을 패터닝하기 위한 습식 에칭 단계 동안 이 포토레지스트 패턴(104c)은 사용될 수 있다. 마주보는 엣지는 서로 관련된 각으로 배치된다. 이 마주보는 모서리들은 원치 않는 단락(단부 사이의 전기적 연결(bridge)을 통하여)을 피하기 위해 충분한 간격을 둘 수 있다. 그러나 가까운 간격의 수직 배선(예를 들면, 전기 플러그들)이 구역 A와 C 내의 하나 또는 그 이상의 배선 단부와 전기적으로 접촉하도록 활용되는 경우에는, 접촉 면적을 효과적으로 증가시키기 위한 각으로 배치될 수 있다. 도 2d와 도 3d를 참조하면, 직사각형 마스크 패턴(100, 102c)의 결합은 포토레지스트 패턴(104d)을 정하기 위해 유용하게 활용될 수 있다. 마주보는 엣지(구역 B´ 및 D´ 내에서)를 갖는 각 배선 쌍 내에서, 제1 및 제2 도전 라인(112g, 112h)을 패터닝하기 위한 습식 에칭 단계 동안 이 포토레지스트 패턴(104d)은 사용될 수 있다. 마주보는 엣지는 반대되는 면과 관련된 각으로 배치된다. 도 2d와 관련하여 위에서 설명한대로, 이 포토레지스트 패턴(104d)은 도 1c의 마스크 패턴(10b)보다 상대적으로 이점을 가질 수 있다. 그러나 도 2a 내지 2c 및 도 3a 내지 3c의 마스크 패턴보다 상대적으로 덜 선호된다.
도면과 명세서에서, 일반적으로 선호되는 발명의 실시예들이 공개되었다. 구체적인 용어들을 사용하였지만, 발명의 실시예들은 일반적이고 설명적인 의미로 이용될 뿐, 아래의 청구항에서 설명되는 발명의 범위를 제한하려는 목적을 위한 것이 아니다.
10: 직사각형 마스크 패턴
10a, 10b: 패터닝된 포토레지스트 물질 층
12a, 12a’, 12b, 12b’: 도전 라인 세그먼트
100: 직사각형 모양의 제1 마스크 패턴
102a, 102b, 102c, 102d: 직사각형 모양의 제2 마스크 패턴
104a, 104b, 104c, 104d: 포토레지스트 패턴
112a, 112b, 112c, 112d, 112e, 112f, 112g, 112h: 도전 라인

Claims (20)

  1. 기판 위에 나란히 위치하고 평행하게 연장된 제1 및 제2 도전 라인 세그먼트(electrically conductive line segments)를 형성하고,
    서로 분리되어 있는 마주보는 단부(facing ends)를 갖는 배선(electrical interconnects) 쌍 각각에서 상기 제1 및 제2 도전 라인 세그먼트 각각을 선택적으로 에칭하는 것을 포함하고,
    상기 배선 쌍의 마주보는 단부의 형태를 정의하기 위해 수정 직사각형 마스크 패턴을 갖는 포토그라피(photography) 마스크를 사용하는 것을 포함하되,
    상기 수정 직사각형 마스크 패턴은,
    제1 길이의 제1 측면(sides)과 제1 길이(length)보다 짧은 제2 길이의 제2 측면을 갖는 직사각형 모양의 제1 마스크 패턴(a rectangular-shaped primary mask pattern)과,
    상기 제1 마스크 패턴의 제1 측면 위에 존재하는, 제1 길이보다 짧은 제3 길이의 제3 측면과 제3 길이보다 짧은 제4 길이의 제4 측면을 갖는 제1 직사각형 모양의 제2 마스크 패턴(a first rectangular-shaped secondary mask pattern)을 포함하는 집적회로 장치 제조 방법.
  2. 제 1항에 있어서,
    상기 제1 직사각형 모양의 제2 마스크 패턴은 상기 제1 마스크 패턴의 제1 측면의 중심에 위치하는 집적회로 장치 제조 방법.
  3. 제 2항에 있어서,
    상기 수정 직사각형 마스크 패턴은, 상기 제1 직사각형 모양의 제2 마스크 패턴과 같은 크기를 갖는 제2 직사각형 모양의 제2 마스크 패턴((a second rectangular-shaped secondary mask pattern)을 포함하고,
    상기 제1 마스크 패턴은 상기 제1 및 제2 직사각형 모양의 제2 마스크 패턴 사이에 위치하는 것을 포함하는 집적회로 장치 제조 방법.
  4. 제 1항에 있어서,
    상기 수정 직사각형 마스크 패턴은, 상기 제1 마스크 패턴의 제1 측면 위에 상기 제1 직사각형 모양의 제2 마스크 패턴과 같은 크기를 가지는 제2 직사각형 모양의 제2 마스크 패턴을 더 포함하는 집적회로 장치 제조 방법.
  5. 제 4항에 있어서,
    상기 제1 및 제2 직사각형 모양의 제2 마스크 패턴이 상기 제1 마스크 패턴의 제1 측면 양단에 위치하는 집적회로 장치 제조 방법.
  6. 제 2항에 있어서,
    상기 수정 직사각형 마스크 패턴은 제2 직사각형 모양의 제2 마스크 패턴을 더 포함하고,
    상기 제1 마스크 패턴은 상기 제1 및 제2 직사각형 모양의 제2 마스크 패턴 사이에 위치하는 집적회로 장치 제조 방법.
  7. 제 1항에 있어서,
    상기 제2 길이는 상기 제4 길이와 같은 집적회로 장치 제조 방법.
  8. 제 5항에 있어서,
    상기 수정 직사각형 마스크 패턴은 제3 직사각형 모양의 제2 마스크 패턴(a third rectangular-shaped secondary mask pattern)을 더 포함하고,
    상기 제1 및 제2 직사각형 모양의 제2 마스크 패턴이 한 쪽에 같이 있고 상기 제3 직사각형 모양의 제2 마스크 패턴이 반대 측면에 위치하고 상기 제1 마스크 패턴이 그 사이에 위치하는 집적회로 장치 제조 방법.
  9. 제 8항에 있어서,
    상기 제3 직사각형 모양의 마스크 패턴은 반대 측면의 중심에 위치하는 집적회로 장치 제조 방법.
  10. 삭제
  11. 삭제
  12. 기판 위에 도전 라인 세그먼트를 형성하고,
    서로 분리되어 있는 마주보는 단부를 갖는 배선 한 쌍 내의 도전 라인 세그먼트를, 상기 배선 한 쌍의 마주보는 단부의 모양을 정하기 위해 구성된 수정 직사각형 마스크 패턴을 갖는 포토리소그라피 마스크를 사용하여 자르는 것을 포함하되,
    상기 수정 직사각형 마스크 패턴은,
    제1 길이의 제1 측면과 제1 길이보다 짧은 제2 길이의 제2 측면을 갖는 제1 마스크 패턴과,
    직사각형 모양의 상기 제1 마스크 패턴의 제1 측면 위에 위치하고, 상기 제1 길이보다 짧은 제3 길이의 제3 측면과 상기 제3 길이보다 짧은 제4 길이의 제4 측면을 갖는 직사각형 모양의 제2 마스크 패턴을 포함하는 집적회로 장치 제조 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020120135438A 2012-02-15 2012-11-27 도전 라인의 전기적 접촉 신뢰성을 증가시키기 위해서 수정 직사각형 마스크 패턴을 이용하는 집적회로 장치 제조 방법 KR101994245B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/397,038 2012-02-15
US13/397,038 US8796134B2 (en) 2012-02-15 2012-02-15 Methods of forming integrated circuit devices using modified rectangular mask patterns to increase reliability of contacts to electrically conductive lines

Publications (2)

Publication Number Publication Date
KR20130094169A KR20130094169A (ko) 2013-08-23
KR101994245B1 true KR101994245B1 (ko) 2019-06-28

Family

ID=48945918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120135438A KR101994245B1 (ko) 2012-02-15 2012-11-27 도전 라인의 전기적 접촉 신뢰성을 증가시키기 위해서 수정 직사각형 마스크 패턴을 이용하는 집적회로 장치 제조 방법

Country Status (2)

Country Link
US (1) US8796134B2 (ko)
KR (1) KR101994245B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102527569B1 (ko) 2018-10-16 2023-05-03 에스케이하이닉스 주식회사 재배선층 구조를 포함하는 반도체 장치 및 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045302A (ja) 2008-08-18 2010-02-25 Toshiba Corp 半導体装置の製造方法、及び半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3676958B2 (ja) * 1999-12-28 2005-07-27 株式会社日立製作所 半導体集積回路装置の製造方法
US6787469B2 (en) 2001-12-28 2004-09-07 Texas Instruments Incorporated Double pattern and etch of poly with hard mask
KR100554514B1 (ko) 2003-12-26 2006-03-03 삼성전자주식회사 반도체 장치에서 패턴 형성 방법 및 이를 이용한 게이트형성방법.
US7381655B2 (en) * 2005-09-14 2008-06-03 International Business Machines Corporation Mandrel/trim alignment in SIT processing
KR100697295B1 (ko) * 2006-01-06 2007-03-20 삼성전자주식회사 스플릿 게이트형 비휘발성 메모리 장치 및 그 제조 방법
US7993815B2 (en) 2007-09-11 2011-08-09 International Business Machines Corporation Line ends forming

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045302A (ja) 2008-08-18 2010-02-25 Toshiba Corp 半導体装置の製造方法、及び半導体装置

Also Published As

Publication number Publication date
US8796134B2 (en) 2014-08-05
KR20130094169A (ko) 2013-08-23
US20130210223A1 (en) 2013-08-15

Similar Documents

Publication Publication Date Title
US9026977B2 (en) Power rail layout for dense standard cell library
US20080017996A1 (en) Semiconductor device
CN102737975B (zh) 与有源区重叠的poly切口的布局
KR100939775B1 (ko) 반도체 소자 및 그 제조방법
KR101671665B1 (ko) 전도성 라인 패터닝
KR20110057600A (ko) 반도체 소자 및 이의 제조 방법
JP5963384B2 (ja) 半導体装置
KR101353343B1 (ko) 활성 영역 상에서 비트라인 패턴의 일 측부로부터 서로다른 거리들로 각각 이격되는 스토리지 노드들을 가지는반도체 장치들 및 그 형성방법들
JP2009135223A (ja) 半導体装置およびその製造方法
CN102956614B (zh) 半导体器件及其制造方法
KR101994245B1 (ko) 도전 라인의 전기적 접촉 신뢰성을 증가시키기 위해서 수정 직사각형 마스크 패턴을 이용하는 집적회로 장치 제조 방법
KR20080070462A (ko) 반도체 소자 및 그 제조 방법
KR101692718B1 (ko) 디램 소자의 제조 방법
KR20150069423A (ko) 반도체 메모리소자의 패드 레이아웃 및 그 형성방법
KR100468699B1 (ko) 반도체 제조 공정의 오버랩 측정용 오버레이 키
JP2010056439A (ja) 半導体装置及びその製造方法
US9245946B2 (en) Semiconductor device and method of fabricating the same
KR20140012575A (ko) 반도체 장치 및 그의 제조 방법
KR20100042925A (ko) 다마신 공정을 이용한 반도체 장치의 제조방법
KR101114295B1 (ko) 반도체 메모리 장치의 메탈 라인의 형성 방법
KR100673112B1 (ko) 퓨즈박스의 가아드링
TWI584443B (zh) 接觸墊結構
KR20060068907A (ko) 플래쉬 메모리소자의 제조방법
KR20140135587A (ko) 반도체 장치의 테스트 구조체
JP2001284455A (ja) 自動レイアウト方法及び装置ならびにそれらを用いた半導体集積回路

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant