JP5963384B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5963384B2
JP5963384B2 JP2008203324A JP2008203324A JP5963384B2 JP 5963384 B2 JP5963384 B2 JP 5963384B2 JP 2008203324 A JP2008203324 A JP 2008203324A JP 2008203324 A JP2008203324 A JP 2008203324A JP 5963384 B2 JP5963384 B2 JP 5963384B2
Authority
JP
Japan
Prior art keywords
contact plug
contact hole
contact
fuse structure
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008203324A
Other languages
English (en)
Other versions
JP2009044154A5 (ja
JP2009044154A (ja
Inventor
李 敬雨
敬雨 李
太範 金
太範 金
▲共▼縡 愼
▲共▼縡 愼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2009044154A publication Critical patent/JP2009044154A/ja
Publication of JP2009044154A5 publication Critical patent/JP2009044154A5/ja
Application granted granted Critical
Publication of JP5963384B2 publication Critical patent/JP5963384B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置に関し、さらに詳細には、ヒューズを有する半導体装置及びその形成方法に関する。
一般に、半導体装置は、電気的テストにより不良チップと良品チップとに分類される。前記不良チップは不良セル(failed cell)を含む場合が多く、前記不良セルにより不良チップは誤動作するようになる。したがって、前記不良セルはリペア工程(repair process)を通して冗長セル(redundant cell)に取り替えられる。
前記リペア工程を行うためには、一般的にヒューズ(fuse)を使用する。前記不良セルに対応するヒューズを切断し、冗長セルに対応するヒューズを連結することで、前記不良セルを前記冗長セルに取り替えることができる。しかし、ヒューズが完全に切断されない場合、不良セルがリペアされない。
したがって、不良セルをリペアするためにはヒューズを効果的に切断することが要求される。
本発明は、上述の問題点に鑑みてなされたもので、その目的は、効果的に切断できるヒューズ構造物を有する半導体装置及びその形成方法を提供することにある。
本発明の一態様による半導体装置は、基板上に配置され、下部の半導体層及び上部の金属半導体化合物層を含むヒューズ構造物と、前記ヒューズ構造物を覆う層間絶縁膜と、前記層間絶縁膜を貫通して前記ヒューズ構造物に連結される第1コンタクトプラグ、第2コンタクトプラグ及び第3コンタクトプラグと、前記層間絶縁膜上に配置され、前記第1コンタクトプラグ及び前記第2コンタクトプラグとそれぞれ電気的に連結される第1導電パターン及び第2導電パターンと、を含み、前記第3コンタクトプラグは前記第1コンタクトプラグと前記第2コンタクトプラグとの間に配置される。第3コンタクトプラグは、下部面が金属半導体化合物層の下部面と上部面との間に形成され、上部面が第1導電パターンの上部面及び第2導電パターンの上部面に比べ基板側に形成されている。また、第3コンタクトプラグは、第1導電パターン及び第2導電パターンと絶縁されている。
本発明の一態様による半導体装置は、基板上に配置され、下部の半導体層及び上部の金属半導体化合物層を含むヒューズ構造物と、前記ヒューズ構造物を覆う層間絶縁膜と、前記層間絶縁膜を貫通して前記ヒューズ構造物に連結される第1コンタクトプラグ、第2コンタクトプラグ及び第3コンタクトプラグと、前記層間絶縁膜上に配置され、前記第1コンタクトプラグ及び前記第2コンタクトプラグとそれぞれ電気的に連結される第1導電パターン及び第2導電パターンと、を含む。第1コンタクトプラグ及び第2コンタクトプラグの間に配置されている第3コンタクトプラグは、タングステンから形成され、下部面が金属半導体化合物層の下部面と上部面との間に位置し、上部面が第1導電パターンの上部面及び第2導電パターンの上部面に比べ基板側に位置し、第1導電パターン及び前記第2導電パターンと絶縁されている。また、金属半導体化合物層の第3コンタクトプラグと連結する領域の電流が流れる方向に対して垂直な断面積は、金属半導体化合物層の第1コンタクトプラグと連結する領域の電流が流れる方向に対して垂直な断面積及び前記金属半導体化合物層の第2コンタクトプラグと連結する領域の電流が流れる方向に対して垂直な断面積に比べ小さい。また、金属半導体化合物層は、第1導電パターンに提供される第1信号電圧に比べ高い第2信号電圧が第2導電パターンに提供されると、第3コンタクトプラグと接する金属半導体化合物層内の領域のうち第2コンタクトプラグの近くにエレクトロマイグレーションによる切断可能な領域を有する。
本発明によれば、ダミーコンタクトプラグと接する領域または隣接する領域で電子移動を増加させることができるので、ヒューズ構造物が迅速且つ円滑に切断されることができる。
以下、添付の図面を参照して本発明の実施の形態を詳しく説明する。本発明は、ここで説明される実施の形態に限定されず、他の形態に具体化されることができる。むしろ、ここで紹介される実施の形態は、開示された内容が徹底且つ完全になるように、そして当業者に本発明の思想が十分伝達されるように提供される。
本明細書において、第1、第2などの用語が様々な要素(elements)を記述するために使用されるが、前記要素がこのような用語によって限定されてはならない。このような用語はただ前記要素を互いに区別するために使用されるのみである。また、ある膜が他の膜または基板上にあると言及される場合に、それは他の膜または基板上に直接形成されるかまたはそれらの間に第3の膜が介在可能であることを意味する。図面において、膜または領域の厚さなどは明確性のために誇張され得る。図面において、要素の大きさ、または要素間の相対的な大きさは本発明に対するより明確な理解のために誇張されて表現され得る。また、図面に図示された要素の形状が製造工程上の変移などにより多少変更され得る。従って、本明細書に開示された実施の形態は特に言及がない限り、図面に図示された形状に限定されてはならず、ある程度の変形を含めると理解されるべきである。
以下、本発明の実施の形態を図面に基づいて説明する。
(第1実施形態)
図1乃至図4を参照して、本発明の第1実施の形態による半導体装置及びその形成方法を説明する。
図1及び図2を参照すると、基板110上にヒューズ構造物120が形成される。ヒューズ構造物120は、基板110に形成された図示しない絶縁膜上に形成でき、第1方向xに伸びることができる。ヒューズ構造物120は、下部の半導体層121及び上部の金属半導体化合物層122を含むことができる。すなわち、ヒューズ構造物120は、半導体層121及び金属半導体化合物層122が順に積層されて形成されることができる。例えば、半導体層121はポリシリコンで形成されることができ、金属半導体化合物層122は金属シリサイドで形成されることができる。前記金属シリサイドは、ポリシリコン上に金属膜を形成した後、熱処理を行うことによって形成でき、コバルトシリサイド、ニッケルシリサイドなどを含むことができる。ヒューズ構造物120を含めて基板110上に層間絶縁膜130が形成される。例えば、層間絶縁膜130は化学気相蒸着工程を行うことによってシリコン酸化物で形成されることができる。
図1及び図3を参照すると、層間絶縁膜130をエッチングして、ヒューズ構造物120を露出させる第1コンタクトホール141、第2コンタクトホール142及び第3コンタクトホール143が形成される。第1コンタクトホール141、第2コンタクトホール142及び第3コンタクトホール143は、同時に形成されることもでき、順次に形成されることもできる。例えば、第1コンタクトホール141及び第2コンタクトホール142が形成された後、第3コンタクトホール143を形成することができる。
第1コンタクトホール141、第2コンタクトホール142及び第3コンタクトホール143は、第1方向xに第1コンタクトホール141、第3コンタクトホール143、第2コンタクトホール142の順に配列されることができる。すなわち、第1コンタクトホール141及び第2コンタクトホール142の間に第3コンタクトホール143が形成されることができる。したがって、第1コンタクトホール141及び第2コンタクトホール142はヒューズ構造物120の両側エッジを露出させることができ、第3コンタクトホール143はヒューズ構造物120の中央部を露出させることができる。第2方向yの第3コンタクトホール143の幅WHは、ヒューズ構造物120の幅WFと比較して大きくすることができる。
第3コンタクトホール143を形成するステップは、層間絶縁膜130をエッチングするステップとヒューズ構造物120をエッチングするステップとを含むことができる。層間絶縁膜130をエッチングするステップとヒューズ構造物120をエッチングするステップとは、例えば同じエッチングガスを用いるといった互いに同じエッチング条件を使用することもでき、互いに異なるエッチング条件を使用することもできる。また、層間絶縁膜130をオーバーエッチングすることによってヒューズ構造物120がエッチングされることもできる。これにより、ヒューズ構造物120の一部がリセスされ、第3コンタクトホール143の底面はヒューズ構造物120の上部面より低くなる。例えば、第3コンタクトホール143の底面は、金属半導体化合物層122の下部面と上部面の間に位置することができる。したがって、金属半導体化合物層122は、第3コンタクトホール143の底面と接する部分で減少した厚さを有する。また、ヒューズ構造物120は、第3コンタクトホール143の底面と接する部分で減少した厚さを有する。第1コンタクトホール141、第2コンタクトホール142及び第3コンタクトホール143が同時に形成される場合には、第1コンタクトホール141及び第2コンタクトホール142でも金属半導体化合物層122の一部がリセスされることができる。第1コンタクトホール141、第2コンタクトホール142及び第3コンタクトホール143が順次に形成される場合には、第3コンタクトホール143を形成するために、別途のマスクを使用してヒューズ構造物120をエッチングすることができる。
図1及び図4を参照すると、第1コンタクトホール141、第2コンタクトホール142及び第3コンタクトホール143内に、ヒューズ構造物120に連結される第1コンタクトプラグ151、第2コンタクトプラグ152及び第3コンタクトプラグとしてのダミーコンタクトプラグ153が形成される。第1コンタクトプラグ151及び第2コンタクトプラグ152の間にダミーコンタクトプラグ153が形成される。すなわち、第1及び第2コンタクトプラグ151、152はヒューズ構造物120の両側エッジに形成され、ダミーコンタクトプラグ153はヒューズ構造物120の中央部に形成される。
第1コンタクトプラグ151及び第2コンタクトプラグ152とダミーコンタクトプラグ153とは同時に形成されることができる。例えば、第1コンタクトプラグ151及び第2コンタクトプラグ152とダミーコンタクトプラグ153とは、第1コンタクトホール141、第2コンタクトホール142及び第3コンタクトホール143を含めて層間絶縁膜130上に導電膜を形成した後、層間絶縁膜130の上部面を露出させる平坦化工程を行うことにより形成できる。例えば、第1コンタクトプラグ151及び第2コンタクトプラグ152とダミーコンタクトプラグ153とは、タングステンで形成できる。また、第1コンタクトプラグ151及び第2コンタクトプラグ152とダミーコンタクトプラグ153をと形成する前に、第1コンタクトホール141、第2コンタクトホール142及び第3コンタクトホール143の内部表面に沿ってバリアメタル層がさらに形成されることができる。例えば、前記バリアメタル層は、Ti/TiNを含むことができる。第2方向yのダミーコンタクトプラグ153の幅WPは、ヒューズ構造物120の幅WFと比較して大きくすることができる。
ダミーコンタクトプラグ153の底面は、ヒューズ構造物120の上部面より低い。例えば、ダミーコンタクトプラグ153の底面は、金属半導体化合物層122の下部面と上部面との間に位置することができる。したがって、金属半導体化合物層122は、ダミーコンタクトプラグ153の底面と接する部分で減少した厚さを有する。また、ヒューズ構造物120は、ダミーコンタクトプラグ153の底面と接する部分で減少した厚さを有する。
層間絶縁膜130上に、第1コンタクトプラグ151及び第2コンタクトプラグ152にそれぞれ連結される第1導電パターン161及び第2導電パターン162が形成される。第1導電パターン161及び第2導電パターン162は、金属ラインまたは金属パッドであり得る。
第1導電パターン161及び/または第2導電パターン162に電気的信号が提供されると、第1導電パターン161及び第2導電パターン162の間に電流が流れ、前記電流が流れる方向と逆の方向に電子が移動するようになる。例えば、第1導電パターン161に第1信号電圧が提供され、第2導電パターン162に前記第1信号電圧より大きい第2信号電圧が提供されれば、第2導電パターン162→第2コンタクトプラグ152→ヒューズ構造物の金属半導体化合物層122→第1コンタクトプラグ151→第1導電パターン161に電流が流れる。また、前記電流が流れる方向と逆に、即ち、第1導電パターン161→第1コンタクトプラグ151→ヒューズ構造物の金属半導体化合物層122→第2コンタクトプラグ152→第2導電パターン162に電子が移動するようになる。このとき、ダミーコンタクトプラグ153と接する金属半導体化合物層122内領域のうち、より高い信号電圧が提供される第2導電パターン162、または第2コンタクトプラグ152に近い領域で、電流の流れに対して電子移動(electromigration)が増加して、金属半導体化合物層122がより早く切断されることができる。特に、金属半導体化合物層122の断面積が減少した領域でより早く切断されることができる。
(第2実施形態)
図5乃至図8を参照して、本発明の第2実施の形態による半導体装置及びその形成方法が説明される。
図5及び図6を参照すると、基板210上にヒューズ構造物220が形成される。ヒューズ構造物220は、基板210に形成された図示しない絶縁膜上に形成でき、第1方向xに伸びることができる。ヒューズ構造物220は、下部の半導体層221及び上部の金属半導体化合物層222を含むことができる。すなわち、ヒューズ構造物220は、半導体層221及び金属半導体化合物層222が順に積層されて形成されることができる。例えば、半導体層221はポリシリコンで形成でき、金属半導体化合物層222は金属シリサイドで形成できる。前記金属シリサイドは、ポリシリコン上に金属膜を形成した後、熱処理を行うことによって形成でき、コバルトシリサイド、ニッケルシリサイドなどを含むことができる。ヒューズ構造物220を含めて基板210上に層間絶縁膜230が形成される。例えば、層間絶縁膜230は、化学気相蒸着工程を行うことによってシリコン酸化物で形成できる。
図5及び図7を参照すると、層間絶縁膜230をエッチングして、ヒューズ構造物220を露出させる第1コンタクトホール241、第2コンタクトホール242及び第3コンタクトホール243が形成される。第1コンタクトホール241、第2コンタクトホール242及び第3コンタクトホール243は、第1方向xに第1コンタクトホール241、第3コンタクトホール243、第2コンタクトホール242の順に配列されることができる。すなわち、第1コンタクトホール241及び第2コンタクトホール242の間に第3コンタクトホール243が形成されることができる。したがって、第1コンタクトホール241及び第2コンタクトホール242はヒューズ構造物220の両側エッジを露出させることができ、第3コンタクトホール243はヒューズ構造物220の中央部を露出させることができる。第2方向yの第3コンタクトホール243の幅WHがヒューズ構造物220の幅WFと比較して大きくすることができる。
第3コンタクトホール243を形成するステップは、層間絶縁膜230をエッチングするステップとヒューズ構造物220をエッチングするステップとを含むことができる。ヒューズ構造物220をエッチングすることによって金属半導体化合物層222がパターニングされ、半導体層221が露出することができる。よって、金属半導体化合物層222は第3コンタクトホール243により二つの部分に分けられることができる。
第1コンタクトホール241、第2コンタクトホール242及び第3コンタクトホール243は同時に形成されることができ、順次に形成されることもできる。例えば、第1コンタクトホール241及び第2コンタクトホール242が形成された後、第3コンタクトホール243が形成されることができる。第1コンタクトホール241、第2コンタクトホール242及び第3コンタクトホール243が同時に形成される場合には、第1コンタクトホール241及び第2コンタクトホール242でも金属半導体化合物層222がパターニングされて半導体層221が露出することができる。第1コンタクトホール241、第2コンタクトホール242及び第3コンタクトホール243が順次に形成される場合には、第3コンタクトホール243を形成するために、別途のマスクを使用して金属半導体化合物層222をエッチングすることができる。
図5及び図8を参照すると、第1コンタクトホール241、第2コンタクトホール242及び第3コンタクトホール243内に、ヒューズ構造物220に連結される第1コンタクトプラグ251、第2コンタクトプラグ252及びダミーコンタクトプラグ253が形成される。第1コンタクトプラグ251及び第2コンタクトプラグ252の間にダミーコンタクトプラグ253が形成される。すなわち、第1コンタクトプラグ251及び第2コンタクトプラグ252はヒューズ構造物220の両側エッジに形成され、ダミーコンタクトプラグ253はヒューズ構造物220の中央部に形成される。
第1コンタクトプラグ251及び第2コンタクトプラグ252とダミーコンタクトプラグ253とは同時に形成できる。例えば、第1コンタクトプラグ251及び第2コンタクトプラグ252とダミーコンタクトプラグ253とは、第1コンタクトホール241、第2コンタクトホール242及び第3コンタクトホール243を含めて層間絶縁膜230上に導電膜を形成した後、層間絶縁膜230の上部面を露出させる平坦化工程を行うことによって形成されることができる。例えば、第1コンタクトプラグ251及び第2コンタクトプラグ252とダミーコンタクトプラグ253とは、タングステンで形成されることができる。また、第1コンタクトプラグ251及び第2コンタクトプラグ252とダミーコンタクトプラグ253とを形成する前に、第1コンタクトホール241、第2コンタクトホール242及び第3コンタクトホール243の内部表面に沿ってバリアメタル層がさらに形成されることができる。例えば、前記バリアメタル層は、Ti/TiNを含むことができる。第2方向yのダミーコンタクトプラグ253の幅WPは、ヒューズ構造物220の幅WFと比較して大きくすることができる。
ダミーコンタクトプラグ253の下部面は、ヒューズ構造物の半導体層221上部面と接し、下部側壁は、パターニングされて分離された金属化合物半導体層222の側壁と接する。
層間絶縁膜230上に、第1コンタクトプラグ251及び第2コンタクトプラグ252にそれぞれ連結される第1導電パターン261及び第2導電パターン262が形成される。第1導電パターン261及び第2導電パターン262は、金属ラインまたは金属パッドであり得る。
第1導電パターン261及び/または第2導電パターン262に電気的信号が提供されると、第1導電パターン261及び第2導電パターン262の間に電流が流れ、前記電流が流れる方向と逆の方向に電子が移動するようになる。例えば、第1導電パターン261に第1信号電圧が提供され、第2導電パターン262に前記第1信号電圧より大きい第2信号電圧が提供されれば、第2導電パターン262→第2コンタクトプラグ252→ヒューズ構造物の金属半導体化合物層222→ダミーコンタクトプラグ253→ヒューズ構造物の金属半導体化合物層222→第1コンタクトプラグ251→第1導電パターン261に電流が流れるようになる。また、前記電流が流れる方向と逆に、即ち、第1導電パターン261→第1コンタクトプラグ251→ヒューズ構造物の金属半導体化合物層222→ダミーコンタクトプラグ253→ヒューズ構造物の金属半導体化合物層222→第2コンタクトプラグ252→第2導電パターン262に電子が移動するようになる。このとき、ダミーコンタクトプラグ253と接する金属半導体化合物層222内領域のうち、より高い信号電圧が提供される第2導電パターン262、または第2コンタクトプラグ252に近い領域で、電流の流れに対して電子移動(electromigration)が増加して、金属半導体化合物層222がより早く切断されることができる。
(第3実施形態)
図9乃至図12を参照して、本発明の第3実施の形態による半導体装置及びその形成方法が説明される。
図9及び図10を参照すると、基板310上にヒューズ構造物320が形成される。ヒューズ構造物320は、基板310に形成された図示しない絶縁膜上に形成でき、第1方向xに伸びることができる。ヒューズ構造物320は、下部の半導体層321及び上部の金属半導体化合物層322を含むことができる。すなわち、ヒューズ構造物320は、半導体層321及び金属半導体化合物層322が順に積層されて形成されることができる。例えば、半導体層321はポリシリコンで形成されることができ、金属半導体化合物層322は金属シリサイドで形成されることができる。前記金属シリサイドは、ポリシリコン上に金属膜を形成した後、熱処理を行うことによって形成でき、コバルトシリサイド、ニッケルシリサイドなどを含むことができる。ヒューズ構造物320を含めて基板310上に層間絶縁膜330が形成される。例えば、層間絶縁膜330は、化学気相蒸着工程を行うことによってシリコン酸化物で形成されることができる。
図9及び図11を参照すると、層間絶縁膜330をエッチングして、ヒューズ構造物320を露出させる第1コンタクトホール341、第2コンタクトホール342及び第3コンタクトホール343が形成される。第1コンタクトホール341、第2コンタクトホール342及び第3コンタクトホール343は、第1方向xに第1コンタクトホール341、第3コンタクトホール343、第2コンタクトホール342の順に配列されることができる。すなわち、第1コンタクトホール341及び第2コンタクトホール342の間に第3コンタクトホール343が形成されることができる。したがって、第1コンタクトホール341及び第2コンタクトホール342はヒューズ構造物320の両側エッジを露出させることができ、第3コンタクトホール343はヒューズ構造物320の中央部を露出させることができる。第2方向yの第3コンタクトホール343の幅WHは、ヒューズ構造物320の幅WFと比較して大きくすることができる。
第3コンタクトホール343を形成するステップは、層間絶縁膜330をエッチングするステップとヒューズ構造物320をエッチングするステップとを含むことができる。ヒューズ構造物320をエッチングすることによって、金属半導体化合物層322及び半導体層321がパターニングされ、基板310が露出することができる。よって、ヒューズ構造物320は、第3コンタクトホール343により二つの部分に分けられることができる。
図9及び図12を参照すると、第1コンタクトホール341、第2コンタクトホール342及び第3コンタクトホール343内に、ヒューズ構造物320に連結される第1コンタクトプラグ351、第2コンタクトプラグ352及びダミーコンタクトプラグ353が形成される。第1コンタクトプラグ351及び第2コンタクトプラグ352の間にダミーコンタクトプラグ353が形成される。すなわち、第1コンタクトプラグ351及び第2コンタクトプラグ352はヒューズ構造物320の両側エッジに形成され、ダミーコンタクトプラグ353はヒューズ構造物320の中央部に形成される。
第1コンタクトプラグ351及び第2コンタクトプラグ352とダミーコンタクトプラグ353とは同時に形成されることができる。例えば、第1コンタクトプラグ351及び第2コンタクトプラグ352とダミーコンタクトプラグ353は、第1コンタクトホール341、第2コンタクトホール342及び第3コンタクトホール343を含めて層間絶縁膜330上に導電膜を形成した後、層間絶縁膜330の上部面を露出させる平坦化工程を行うことによって形成されることができる。例えば、第1コンタクトプラグを351及び第2コンタクトプラグ352とダミーコンタクトプラグ353とはタングステンで形成されることができる。また、第1コンタクトプラグを351及び第2コンタクトプラグ352とダミーコンタクトプラグ353とを形成する前に、第1コンタクトホール341、第2コンタクトホール342及び第3コンタクトホール343の内部表面に沿ってバリアメタル層がさらに形成されることができる。例えば、前記バリアメタル層は、Ti/TiNを含むことができる。第2方向yのダミーコンタクトプラグ353の幅WPは、ヒューズ構造物320の幅WFと比較して大きくすることができる。
ダミーコンタクトプラグ353の下部面は基板310上部面と接し、下部側壁は、パターニングされて分離されたヒューズ構造物320の側壁と接する。
層間絶縁膜330上に、第1コンタクトプラグ351及び第2コンタクトプラグ352にそれぞれ連結される第1導電パターン361及び第2導電パターン362が形成される。第1導電パターン361及び第2導電パターン362は、金属ラインまたは金属パッドであり得る。
第1導電パターン361及び/または第2導電パターン362に電気的信号が提供されると、第1導電パターン361及び第2導電パターン362の間に電流が流れ、前記電流が流れる方向と逆の方向に電子が移動するようになる。例えば、第1導電パターン361に第1信号電圧が提供され、第2導電パターン362に前記第1信号電圧より大きい第2信号電圧が提供されれば、第2導電パターン362→第2コンタクトプラグ352→ヒューズ構造物の金属半導体化合物層322→ダミーコンタクトプラグ353→ヒューズ構造物の金属半導体化合物層322→第1コンタクトプラグ351→第1導電パターン361に電流が流れるようになる。また、前記電流が流れる方向と逆に、即ち、第1導電パターン361→第1コンタクトプラグ351→ヒューズ構造物の金属半導体化合物層322→ダミーコンタクトプラグ353→ヒューズ構造物の金属半導体化合物層322→第2コンタクトプラグ352→第2導電パターン362に電子が移動するようになる。この時、ダミーコンタクトプラグ353と接する金属半導体化合物層322内領域のうち、より高い信号電圧が提供される第2導電パターン362、または第2コンタクトプラグ352に近い領域で、電流の流れに対して電子移動(electromigration)が増加して、金属半導体化合物層322がより早く切断されることができる。
(第4実施形態)
図13乃至図17を参照して、本発明の第4実施の形態による半導体装置及びその形成方法が説明される。
図13及び図14を参照すると、基板410上にヒューズ構造物420が形成される。ヒューズ構造物420は、基板410に形成された図示しない絶縁膜上に形成でき、第1方向xに伸びることができる。ヒューズ構造物420は、下部の半導体層421及び上部の金属半導体化合物層422を含むことができる。すなわち、ヒューズ構造物420は、半導体層421及び金属半導体化合物層422が順に積層されて形成されることができる。例えば、半導体層421はポリシリコンで形成されることができ、金属半導体化合物層422は金属シリサイドで形成されることができる。前記金属シリサイドは、ポリシリコン上に金属膜を形成した後、熱処理を行うことによって形成されることができ、コバルトシリサイド、ニッケルシリサイドなどを含むことができる。ヒューズ構造物420を含めて基板410上に層間絶縁膜430が形成される。例えば、層間絶縁膜430は、化学気相蒸着工程を行うことによってシリコン酸化物で形成されることができる。
図13及び図15を参照すると、層間絶縁膜430をエッチングして、金属半導体化合物層422を露出させる第1コンタクトホール441及び第2コンタクトホール442と、第3コンタクトホールの第1領域444とが形成される。第1コンタクトホール441及び第2コンタクトホール442と、第3コンタクトホールの第1領域444とは、同時に形成されることができる。
図13及び図16を参照すると、ヒューズ構造物420をエッチングして、基板410を露出させる第3コンタクトホールの第2領域445が形成される。すなわち、第3コンタクトホール443を形成するステップは、層間絶縁膜430をエッチングして第1領域444を形成するステップと、ヒューズ構造物420をエッチングして第2領域445とを形成するステップとを含むことができる。ヒューズ構造物420は、第3コンタクトホールの第2領域445により二つの部分に分けられることができる。第2方向yの第1領域444の幅は、第2領域445の幅と比較して大きくすることができる。
第1コンタクトホール441、第2コンタクトホール442及び第3コンタクトホール443は、第1方向xに第1コンタクトホール441、第3コンタクトホール443、第2コンタクトホール442の順に配列されることができる。すなわち、第1コンタクトホール441及び第2コンタクトホール442の間に第3コンタクトホール443が形成されることができる。したがって、第1コンタクトホール441及び第2コンタクトホール442はヒューズ構造物420の両側エッジを露出させることができ、第3コンタクトホール443はヒューズ構造物420の中央部を露出させることができる。第2方向yの第3コンタクトホール443の幅WHは、ヒューズ構造物420の幅WFと比較して大きくすることができる。
図13及び図17を参照すると、第1コンタクトホール441、第2コンタクトホール442及び第3コンタクトホール443内に、ヒューズ構造物420に連結される第1コンタクトプラグ451、第2コンタクトプラグ452及びダミーコンタクトプラグ453が形成される。第1コンタクトプラグ451及び第2コンタクトプラグ452の間にダミーコンタクトプラグ453が形成される。すなわち、第1コンタクトプラグ451及び第2コンタクトプラグ452はヒューズ構造物420の両側エッジに形成され、ダミーコンタクトプラグ453はヒューズ構造物420の中央部に形成される。
第1コンタクトプラグ451及び第2コンタクトプラグ452とダミーコンタクトプラグ453とは、同時に形成されることができる。例えば、第1コンタクトプラグ451及び第2コンタクトプラグ452とダミーコンタクトプラグ453とは、第1コンタクトホール441、第2コンタクトホール442及び第3コンタクトホール443を含めて層間絶縁膜430上に導電膜を形成した後、層間絶縁膜430の上部面を露出させる平坦化工程を行うことによって形成されることができる。例えば、第1コンタクトプラグ451及び第2コンタクトプラグ452とダミーコンタクトプラグ453とは、タングステンで形成されることができる。また、第1コンタクトプラグ451及び第2コンタクトプラグ452とダミーコンタクトプラグ453とを形成する前に、第1コンタクトホール441、第2コンタクトホール442及び第3コンタクトホール443の内部表面に沿ってバリアメタル層がさらに形成されることができる。例えば、前記バリアメタル層は、Ti/TiNを含むことができる。第2方向yのダミーコンタクトプラグ453の幅WPは、ヒューズ構造物420の幅WFと比較して大きくすることができる。
ダミーコンタクトプラグ453は、上部の第1部分454と下部の第2部分455を含む。第1部分454の幅は、第2部分455の幅より大きいことができる。ダミーコンタクトプラグの第2部分455の下部面は、基板410上部面と接し、その側壁は、パターニングされて分離されたヒューズ構造物420の側壁と接する。
層間絶縁膜430上に、第1コンタクトプラグ451及び第2コンタクトプラグ452にそれぞれ連結される第1導電パターン461及び第2導電パターン462が形成される。第1導電パターン461及び第2導電パターン462は、金属ラインまたは金属パッドであり得る。
第1導電パターン461及び/または第2導電パターン462に電気的信号が提供されると、第1導電パターン461及び第2導電パターン462の間に電流が流れ、前記電流が流れる方向と逆の方向に電子が移動するようになる。例えば、第1導電パターン461に第1信号電圧が提供され、第2導電パターン462に前記第1信号電圧より大きい第2信号電圧が提供されれば、第2導電パターン462→第2コンタクトプラグ452→ヒューズ構造物の金属半導体化合物層422→ダミーコンタクトプラグの第2部分455→ヒューズ構造物の金属半導体化合物層422→第1コンタクトプラグ451→第1導電パターン461に電流が流れるようになる。また、前記電流が流れる方向と逆に、即ち、第1導電パターン461→第1コンタクトプラグ451→ヒューズ構造物の金属半導体化合物層422→ダミーコンタクトプラグの第2部分455→ヒューズ構造物の金属半導体化合物層422→第2コンタクトプラグ452→第2導電パターン462に電子が移動するようになる。この時、ダミーコンタクトプラグ453と接する金属半導体化合物層422内領域のうち、より高い信号電圧が提供される第2導電パターン462、または第2コンタクトプラグ452に近い領域で、電流の流れに対して電子移動(electromigration)が増加して、金属半導体化合物層422がより早く切断されることができる。
(第5実施形態)
図18乃至図21を参照して、本発明の第5実施の形態による半導体装置及びその形成方法が説明される。
図18及び図19を参照すると、基板510上にヒューズ構造物520が形成される。ヒューズ構造物520は、基板510に形成された図示しない絶縁膜上に形成でき、第1方向xに伸び、互いに離隔する二つの部分に区分されることができる。ヒューズ構造物520は、下部の半導体層521及び上部の金属半導体化合物層522を含むことができる。すなわち、ヒューズ構造物520は、半導体層521及び金属半導体化合物層522が順に積層されて形成されることができる。例えば、半導体層521はポリシリコンで形成されることができ、金属半導体化合物層522は金属シリサイドで形成されることができる。前記金属シリサイドは、ポリシリコン上に金属膜を形成した後、熱処理を行うことによって形成されることができ、コバルトシリサイド、ニッケルシリサイドなどを含むことができる。ヒューズ構造物520を含めて基板510上に層間絶縁膜530が形成される。例えば、層間絶縁膜530は、化学気相蒸着工程を行うことによってシリコン酸化物で形成されることができる。ヒューズ構造物520の区分される二つの部分の間に層間絶縁膜530が介在する。
図18及び図20を参照すると、層間絶縁膜530をエッチングして、ヒューズ構造物520を露出させる第1コンタクトホール541、第2コンタクトホール542及び第3コンタクトホール543が形成される。第1コンタクトホール541、第2コンタクトホール542及び第3コンタクトホール543は、第1方向xに第1コンタクトホール541、第3コンタクトホール543、第2コンタクトホール542の順に配列されることができる。すなわち、第1コンタクトホール541及び第2コンタクトホール542の間に第3コンタクトホール543が形成されることができる。したがって、第1コンタクトホール541及び第2コンタクトホール542はヒューズ構造物520の両側エッジを露出させることができ、第3コンタクトホール543はヒューズ構造物520の中央部を露出させることができる。また、第3コンタクトホール543は、ヒューズ構造物520により区分される二つの部分の間で、第2方向yの第3コンタクトホール543の幅WHは、ヒューズ構造物520の幅WFと比較して大きくすることができる。
第3コンタクトホール543は、上部の第1領域544と下部の第2領域545とを含むことができる。第1方向xの第1領域544の幅は、第2領域545の幅より大きいことができる。第1コンタクトホール541及び第2コンタクトホール542と、第3コンタクトホールの第1領域544とは同時に形成されることができる。次に、ヒューズ構造物520の区分される二つの部分の間の層間絶縁膜530がエッチングされて、第2領域545が形成されることができる。第2領域545によって基板510の上部面が露出することができる。しかし、これと異なって、ヒューズ構造物520の区分される二つの部分の間の層間絶縁膜530が残存して、基板510の上部面が露出しないこともできる。
前記エッチング工程で、金属半導体化合物層522はエッチングストップ層として機能することができ、第2領域545が形成される時、第1コンタクトホール541及び第2コンタクトホール542下部の金属半導体化合物層522は、エッチングされないことができる。すなわち、前記エッチング工程で、金属半導体化合物層522に対して層間絶縁膜530を選択的にエッチングできるエッチング条件を使用することができる。したがって、一度のエッチング工程によって、第1コンタクトホール541、第2コンタクトホール542及び第3コンタクトホール543が実質的に同時に形成されることができる。
図18及び図21を参照すると、第1コンタクトホール541、第2コンタクトホール542及び第3コンタクトホール543内に、ヒューズ構造物520に連結される第1コンタクトプラグ551、第2コンタクトプラグ552及びダミーコンタクトプラグ553が形成される。第1コンタクトプラグ551及び第2コンタクトプラグ552の間にダミーコンタクトプラグ553が形成される。すなわち、第1コンタクトプラグ551及び第2コンタクトプラグ552はヒューズ構造物520の両側エッジに形成され、ダミーコンタクトプラグ553はヒューズ構造物520の中央部に形成される。
第1コンタクトプラグ551及び第2コンタクトプラグ552と、ダミーコンタクトプラグ553とは同時に形成されることができる。例えば、第1及び第2コンタクトプラグ551、552とダミーコンタクトプラグ553は、第1コンタクトホール541、第2コンタクトホール542及び第3コンタクトホール543を含めて層間絶縁膜530上に導電膜を形成した後、層間絶縁膜530の上部面を露出させる平坦化工程を行うことによって形成されることができる。例えば、第1ンタクトプラグ551及び第2コンタクトプラグ552とダミーコンタクトプラグ553はタングステンで形成されることができる。また、第1コンタクトプラグ551及び第2コンタクトプラグ552と、ダミーコンタクトプラグ553とを形成する前に、第1コンタクトホール541、第2コンタクトホール542及び第3コンタクトホール543の内部表面に沿ってバリアメタル層がさらに形成されることができる。例えば、前記バリアメタル層は、Ti/TiNを含むことができる。第2方向yのダミーコンタクトプラグ553の幅WPは、ヒューズ構造物520の幅WFと比較して大きくすることができる。
ダミーコンタクトプラグ553は、上部の第1部分554と下部の第2部分555とを含む。第1方向xの第1部分554の幅は、第2部分555の幅より大きいことができる。ダミーコンタクトプラグの第2部分555の下部面は基板510上部面と接し、その側壁は、パターニングされて分離された半導体層521の側壁及び金属半導体化合物層522の側壁と接することができる。
層間絶縁膜530上に、第1コンタクトプラグ551及び第2コンタクトプラグ552にそれぞれ連結される第1導電パターン561及び第2導電パターン562が形成される。第1導電パターン561及び第2導電パターン562は、金属ラインまたは金属パッドであり得る。
第1導電パターン561及び/または第2導電パターン562に電気的信号が提供されると、第1導電パターン561及び第2導電パターン562の間に電流が流れ、前記電流が流れる方向と逆の方向に電子が移動するようになる。例えば、第1導電パターン561に第1信号電圧が提供され、第2導電パターン562に前記第1信号電圧より大きい第2信号電圧が提供されれば、第2導電パターン562→第2コンタクトプラグ552→ヒューズ構造物の金属半導体化合物層522→ダミーコンタクトプラグの第2部分555→ヒューズ構造物の金属半導体化合物層522→第1コンタクトプラグ551→第1導電パターン561に電流が流れるようになる。また、前記電流が流れる方向と逆に、即ち、第1導電パターン561→第1コンタクトプラグ551→ヒューズ構造物の金属半導体化合物層522→ダミーコンタクトプラグの第2部分555→ヒューズ構造物の金属半導体化合物層522→第2コンタクトプラグ552→第2導電パターン562に電子が移動するようになる。この時、ダミーコンタクトプラグ553と接する金属半導体化合物層522内領域のうち、より高い信号電圧が提供される第2導電パターン562(または第2コンタクトプラグ552)に近い領域で、電流の流れに対して電子移動(electromigration)が増加して、金属半導体化合物層522がより早く切断されることができる。特に、金属半導体化合物層522の断面積が減少した領域でより早く切断されることができる。
(第6実施形態)
図22乃至図26を参照して、本発明の第6実施の形態による半導体装置及びその形成方法が説明される。
図22及び図23を参照すると、基板610上にヒューズ構造物620が形成される。ヒューズ構造物620は、基板610に形成された図示しない絶縁膜上に形成でき、第1方向xに伸びることができる。ヒューズ構造物620は、下部の半導体層621及び上部の金属半導体化合物層622を含むことができる。すなわち、ヒューズ構造物620は、半導体層621及び金属半導体化合物層622が順に積層されて形成されることができる。例えば、半導体層621はポリシリコンで形成されることができ、金属半導体化合物層622は金属シリサイドで形成されることができる。前記金属シリサイドは、ポリシリコン上に金属膜を形成した後、熱処理を行うことによって形成されることができ、コバルトシリサイド、ニッケルシリサイドなどを含むことができる。ヒューズ構造物620を含めて基板610上に層間絶縁膜630が形成される。例えば、層間絶縁膜630は、化学気相蒸着工程を行うことによってシリコン酸化物で形成されることができる。
図22及び図24を参照すると、層間絶縁膜630をエッチングして、ヒューズ構造物620を露出させる第1コンタクトホール641及び第2コンタクトホール642と第3コンタクトホールの第1領域644とが形成される。第1コンタクトホール641及び第2コンタクトホール642と第3コンタクトホールの第1領域644とは同時に形成されることができ、順次に形成されることもできる。例えば、第1コンタクトホール641及び第2コンタクトホール642が形成された後、第3コンタクトホールの第1領域644が形成されることができる。第3コンタクトホールの第1領域644を形成するステップは、層間絶縁膜630をエッチングするステップと金属半導体化合物層622とをエッチングするステップを含むことができる。層間絶縁膜630をエッチングするステップと金属半導体化合物層622をエッチングするステップとでは、例えば同じエッチングガスを用いるといった互いに同じエッチング条件を使用することもでき、互いに異なるエッチング条件を使用することもできる。また、層間絶縁膜630をオーバーエッチングすることによって、金属半導体化合物層622がエッチングされることができる。よって、金属半導体化合物層622の一部がリセスされ、第3コンタクトホールの第1領域644の底面は金属半導体化合物層622の上部面より低くなる。例えば、第3コンタクトホールの第1領域644の底面は、金属半導体化合物層622の下部面と上部面の間に位置することができる。
図22及び図25を参照すると、ヒューズ構造物620をエッチングして、基板610を露出させる第3コンタクトホールの第2領域645が形成される。すなわち、第3コンタクトホール643を形成するステップは、層間絶縁膜630及び金属半導体化合物層622の一部をエッチングして第1領域644を形成するステップと、ヒューズ構造物620をエッチングして第2領域645を形成するステップとを含むことができる。ヒューズ構造物620は、第3コンタクトホール643により二つの部分に分けられることができる。第1方向xの第1領域644の幅が第2領域645の幅と比較して大きくすることができる。
第1コンタクトホール641、第2コンタクトホール642及び第3コンタクトホール643は、第1方向xに第1コンタクトホール641、第3コンタクトホール643、第2コンタクトホール642の順に配列されることができる。すなわち、第1コンタクトホール641及び第2コンタクトホール642の間に第3コンタクトホール643が形成されることができる。したがって、第1コンタクトホール641及び第2コンタクトホール642はヒューズ構造物620の両側エッジを露出させることができ、第3コンタクトホール643はヒューズ構造物620の中央部を露出させることができる。第2方向yの第3コンタクトホール643の幅WHは、ヒューズ構造物620の幅WFと比較して大きくすることができる。
図22及び図26を参照すると、第1コンタクトホール641、第2コンタクトホール642及び第3コンタクトホール643内に、ヒューズ構造物620に連結される第1コンタクトプラグ651、第2コンタクトプラグ652及びダミーコンタクトプラグ653が形成される。第1コンタクトプラグ651及び第2コンタクトプラグ652の間にダミーコンタクトプラグ653が形成される。すなわち、第1コンタクトプラグ651及び第2コンタクトプラグ652はヒューズ構造物620の両側エッジに形成され、ダミーコンタクトプラグ653はヒューズ構造物620の中央部に形成される。
第1コンタクトプラグ651及び第2コンタクトプラグ652とダミーコンタクトプラグ653とは、同時に形成されることができる。例えば、第1コンタクトプラグ651及び第2コンタクトプラグ652とダミーコンタクトプラグ653とは、第1コンタクトホール641、第2コンタクトホール642及び第3コンタクトホール643を含めて層間絶縁膜630上に導電膜を形成した後、層間絶縁膜630の上部面を露出させる平坦化工程を行うことによって形成されることができる。例えば、第1コンタクトプラグ651及び第2コンタクトプラグ652とダミーコンタクトプラグ653とは、タングステンで形成されることができる。また、第1コンタクトプラグ651及び第2コンタクトプラグ652とダミーコンタクトプラグ653とを形成する前に、第1コンタクトホール641、第2コンタクトホール642及び第3コンタクトホール643の内部表面に沿ってバリアメタル層がさらに形成されることができる。例えば、前記バリアメタル層は、Ti/TiNを含むことができる。第2方向yのダミーコンタクトプラグ653の幅WPは、ヒューズ構造物620の幅WFと比較して大きくすることができる。
ダミーコンタクトプラグ653は、上部の第1部分654と下部の第2部分655とを含む。第1方向xの第1部分654の幅は、第2部分655の幅より大きいことができる。ダミーコンタクトプラグの第2部分655の下部面は基板610上部面と接し、その側壁は、パターニングされて分離された半導体層621の側壁及び金属半導体化合物層622の下部側壁と接することができる。ダミーコンタクトプラグの第1部分654の下部側壁は、パターニングされて分離された金属半導体化合物層622の上部側壁と接することができる。
層間絶縁膜630上に、第1コンタクトプラグ651及び第2コンタクトプラグ652にそれぞれ連結される第1導電パターン661及び第2導電パターン662が形成される。第1導電パターン661及び第2導電パターン662は、金属ラインまたは金属パッドであり得る。
第1導電パターン661及び/または第2導電パターン662に電気的信号が提供されると、第1導電パターン661及び第2導電パターン662の間に電流が流れ、前記電流が流れる方向と逆の方向に電子が移動するようになる。例えば、第1導電パターン661に第1信号電圧が提供され、第2導電パターン662に前記第1信号電圧より大きい第2信号電圧が提供されれば、第2導電パターン662→第2コンタクトプラグ652→ヒューズ構造物の金属半導体化合物層622→ダミーコンタクトプラグの第2部分655→ヒューズ構造物の金属半導体化合物層622→第1コンタクトプラグ651→第1導電パターン661に電流が流れるようになる。また、前記電流が流れる方向と逆に、即ち、第1導電パターン661→第1コンタクトプラグ651→ヒューズ構造物の金属半導体化合物層622→ダミーコンタクトプラグの第2部分655→ヒューズ構造物の金属半導体化合物層622→第2コンタクトプラグ652→第2導電パターン662に電子が移動するようになる。この時、ダミーコンタクトプラグ653と接する金属半導体化合物層622内領域のうち、より高い信号電圧が提供される第2導電パターン662、または第2コンタクトプラグ652に近い領域で、電流の流れに対して電子移動(electromigration)が増加して、金属半導体化合物層622がより早く切断されることができる。特に、金属半導体化合物層622の断面積が減少した領域でもっと早く切断されることができる。
本発明の実施の形態によると、ダミーコンタクトプラグは、他のコンタクトプラグと同時に形成されるので、別途の追加工程なしに簡単に形成されることができる。
以上、本発明に対する具体的な実施の形態を説明した。本発明の属する技術分野における通常の知識を有する者であれば、本発明が本発明の本質的な特性から逸脱しない範囲で変形された形態に具現できることを理解できるであろう。従って、開示された実施の形態は限定的な観点でなく説明的な観点で考慮されなければならない。本発明の範囲は前述した説明でなく特許請求の範囲に提示されており、それと同等の範囲内にある全ての相違点は本発明に含まれると解釈されるべきであろう。
本発明の第1実施の形態による半導体装置及びその形成方法を説明するための平面図である。 図1のI−I’線及びII−II’線に沿う断面図である。 図1のI−I’線及びII−II’線に沿う断面図である。 図1のI−I’線及びII−II’線に沿う断面図である。 本発明の第2実施の形態による半導体装置及びその形成方法を説明するための平面図である。 図5のI−I’線及びII−II’線に沿う断面図である。 図5のI−I’線及びII−II’線に沿う断面図である。 図5のI−I’線及びII−II’線に沿う断面図である。 本発明の第3実施の形態による半導体装置及びその形成方法を説明するための平面図である。 図9のI−I’線及びII−II’線に沿う断面図である。 図9のI−I’線及びII−II’線に沿う断面図である。 図9のI−I’線及びII−II’線に沿う断面図である。 本発明の第4実施の形態による半導体装置及びその形成方法を説明するための平面図である。 図13のI−I’線及びII−II’線に沿う断面図である。 図13のI−I’線及びII−II’線に沿う断面図である。 図13のI−I’線及びII−II’線に沿う断面図である。 図13のI−I’線及びII−II’線に沿う断面図である。 本発明の第5実施の形態による半導体装置及びその形成方法を説明するための平面図である。 図18のI−I’線及びII−II’線に沿う断面図である。 図18のI−I’線及びII−II’線に沿う断面図である。 図18のI−I’線及びII−II’線に沿う断面図である。 本発明の第6実施の形態による半導体装置及びその形成方法を説明するための平面図である。 図22のI−I’線及びII−II’線に沿う断面図である。 図22のI−I’線及びII−II’線に沿う断面図である。 図22のI−I’線及びII−II’線に沿う断面図である。 図22のI−I’線及びII−II’線に沿う断面図である。
符号の説明
110:基板、120:ヒューズ構造物、121:半導体層、122:金属半導体化合物層、130:層間絶縁膜、151:第1コンタクトプラグ、152:第2コンタクトプラグ、153:ダミーコンタクトプラグ(第3コンタクトプラグ)、161:第1導電パターン、162:第2導電パターン

Claims (3)

  1. 基板上に配置され、下部の半導体層と金属シリサイドから形成される上部の金属半導体化合物層とを含むヒューズ構造物と、
    前記ヒューズ構造物を覆う層間絶縁膜と、
    前記層間絶縁膜を貫通して前記ヒューズ構造物に連結される第1コンタクトプラグ、第2コンタクトプラグ及び第3コンタクトプラグと、
    前記層間絶縁膜上に配置され、前記第1コンタクトプラグ及び前記第2コンタクトプラグとそれぞれ電気的に連結される第1導電パターン及び第2導電パターンと、
    を含み、
    前記第1コンタクトプラグ及び前記第2コンタクトプラグの間に配置されている前記第3コンタクトプラグは、タングステンから形成され、下部面が前記金属半導体化合物層の下部面と上部面との間に位置し、上部面が前記第1導電パターンの上部面及び前記第2導電パターンの上部面に比べ前記基板側に位置し、前記第1導電パターン及び前記第2導電パターンと絶縁され、
    前記金属半導体化合物層の前記第3コンタクトプラグと連結する領域の電流が流れる方向に対して垂直な断面積は、前記金属半導体化合物層の前記第1コンタクトプラグと連結する領域の電流が流れる方向に対して垂直な断面積及び前記金属半導体化合物層の前記第2コンタクトプラグと連結する領域の電流が流れる方向に対して垂直な断面積に比べ小さく、
    前記金属半導体化合物層は、前記第1導電パターンに提供される第1信号電圧に比べ高い第2信号電圧が前記第2導電パターンに提供されると、前記第3コンタクトプラグと接する前記金属半導体化合物層内の領域のうち前記第2コンタクトプラグの近くにエレクトロマイグレーションによる切断可能な領域を有することを特徴とする半導体装置。
  2. 前記ヒューズ構造物は、前記第3コンタクトプラグの底面と接触する部分で、減少した厚さを有することを特徴とする請求項1に記載の半導体装置。
  3. 前記第3コンタクトプラグの幅は、前記ヒューズ構造物の幅より大きいことを特徴とする請求項1に記載の半導体装置。
JP2008203324A 2007-08-07 2008-08-06 半導体装置 Active JP5963384B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070079098A KR101354585B1 (ko) 2007-08-07 2007-08-07 반도체 장치 및 그 형성 방법
KR10-2007-0079098 2007-08-07

Publications (3)

Publication Number Publication Date
JP2009044154A JP2009044154A (ja) 2009-02-26
JP2009044154A5 JP2009044154A5 (ja) 2011-09-15
JP5963384B2 true JP5963384B2 (ja) 2016-08-03

Family

ID=40345687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008203324A Active JP5963384B2 (ja) 2007-08-07 2008-08-06 半導体装置

Country Status (4)

Country Link
US (1) US8384131B2 (ja)
JP (1) JP5963384B2 (ja)
KR (1) KR101354585B1 (ja)
TW (1) TWI449156B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101631452B1 (ko) 2010-06-03 2016-06-17 삼성전자 주식회사 퓨즈 구조체, 상기 퓨즈 구조체를 포함하는 이퓨즈 및 상기 이퓨즈를 포함하는 반도체 소자
WO2012086104A1 (ja) * 2010-12-22 2012-06-28 パナソニック株式会社 半導体装置とその製造方法
KR20150032609A (ko) 2013-09-16 2015-03-27 삼성전자주식회사 퓨즈 구조물 및 그 블로잉 방법
KR102096614B1 (ko) * 2013-10-11 2020-04-03 삼성전자주식회사 반도체 장치의 이-퓨즈 구조체
US9099469B2 (en) 2013-10-11 2015-08-04 Samsung Electronics Co., Ltd. E-fuse structure of semiconductor device
WO2019066879A1 (en) * 2017-09-28 2019-04-04 Intel Corporation GROUP III-N SEMICONDUCTOR FUSES AND METHODS OF MAKING THE SAME
US20230223336A1 (en) * 2022-01-07 2023-07-13 Globalfoundries Singapore Pte. Ltd. Electronic fuses with a silicide layer having multiple thicknesses

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58158099A (ja) * 1982-03-15 1983-09-20 Nippon Telegr & Teleph Corp <Ntt> プログラム可能な読出し専用記憶素子
JPS6020533A (ja) * 1983-07-13 1985-02-01 Matsushita Electronics Corp 半導体ヒユ−ズ
KR0161379B1 (ko) * 1994-12-23 1999-02-01 윤종용 반도체 소자의 다층배선 및 그 제조방법
JP3625560B2 (ja) * 1995-05-16 2005-03-02 株式会社東芝 半導体装置およびヒューズの切断方法
US5976943A (en) 1996-12-27 1999-11-02 Vlsi Technology, Inc. Method for bi-layer programmable resistor
JP4600652B2 (ja) * 2004-10-13 2010-12-15 ヤマハ株式会社 半導体装置及びその製造方法
TWI246767B (en) * 2003-10-24 2006-01-01 Yamaha Corp Semiconductor device with capacitor and fuse and its manufacture method
KR20060011475A (ko) * 2004-07-30 2006-02-03 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 제조방법
KR100570066B1 (ko) * 2004-12-28 2006-04-10 주식회사 하이닉스반도체 퓨즈회로부의 면적이 감소된 반도체 메모리 및 그 제조방법
KR100652418B1 (ko) 2005-07-26 2006-12-01 삼성전자주식회사 개선된 퓨즈라인 구조를 갖는 반도체 장치
JP2007088435A (ja) 2005-08-24 2007-04-05 Nec Electronics Corp 半導体装置およびその製造方法
US7579673B2 (en) 2005-08-24 2009-08-25 Nec Electronics Corporation Semiconductor device having electrical fuse
JP4480649B2 (ja) * 2005-09-05 2010-06-16 富士通マイクロエレクトロニクス株式会社 ヒューズ素子及びその切断方法
KR100689541B1 (ko) * 2006-01-25 2007-03-02 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100827664B1 (ko) * 2006-12-26 2008-05-07 삼성전자주식회사 전기적인 퓨즈, 이를 갖는 반도체 소자, 및 전기적인퓨즈의 프로그래밍과 리딩 방법

Also Published As

Publication number Publication date
US8384131B2 (en) 2013-02-26
JP2009044154A (ja) 2009-02-26
KR20090014824A (ko) 2009-02-11
KR101354585B1 (ko) 2014-01-22
TW200913227A (en) 2009-03-16
TWI449156B (zh) 2014-08-11
US20090039480A1 (en) 2009-02-12

Similar Documents

Publication Publication Date Title
JP5963384B2 (ja) 半導体装置
JP5442580B2 (ja) 電気ヒューズ構造とその形成方法
US11410925B2 (en) Electrical fuse structure and method of formation
US9196609B2 (en) Semiconductor device
US8058734B2 (en) Semiconductor device and method of manufacturing the same
US7667246B2 (en) Field programmable gate array (FPGA) multi-parallel structure
US7615818B2 (en) Semiconductor device and method of manufacturing the same
TW201944567A (zh) 在多重圖案化製程期間之電熔絲形成
US8604585B2 (en) Fuse of semiconductor device and method for fabricating the same
US7928532B2 (en) Fuse box including a guard ring electrically connected to the fuse pattern and method of forming the same
JP5459941B2 (ja) 半導体素子のヒューズボックス及びその形成方法
US11309244B2 (en) Electrical fuse structure and method of formation
KR100660552B1 (ko) 반도체 장치의 배선 구조체 및 그 형성 방법
JP7266467B2 (ja) ヒューズ素子、半導体装置、およびヒューズ素子の製造方法
CN113394193B (zh) 半导体结构及其形成方法、激光熔丝的熔断方法
TWI666756B (zh) 一種電熔絲結構及其製造方法
KR20100042925A (ko) 다마신 공정을 이용한 반도체 장치의 제조방법
KR101159996B1 (ko) 전기적 퓨즈 구조 및 그의 형성 방법
CN113629035A (zh) 电熔丝结构及其形成方法
KR20090077195A (ko) 반도체 소자 및 그 제조방법
JP2008192972A (ja) トリミングヒューズ構造とその形成方法、およびトリミングヒューズのトリミング方法
KR20090056325A (ko) 퓨즈 구조물 및 그 제조 방법
JP2005044962A (ja) 半導体装置および半導体装置の製造方法
KR20160139420A (ko) 반도체 소자의 제조 방법
KR20090109709A (ko) 반도체 소자의 퓨즈부 및 그 형성 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110803

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140703

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140714

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150813

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160628

R150 Certificate of patent or registration of utility model

Ref document number: 5963384

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250