JP5963384B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5963384B2 JP5963384B2 JP2008203324A JP2008203324A JP5963384B2 JP 5963384 B2 JP5963384 B2 JP 5963384B2 JP 2008203324 A JP2008203324 A JP 2008203324A JP 2008203324 A JP2008203324 A JP 2008203324A JP 5963384 B2 JP5963384 B2 JP 5963384B2
- Authority
- JP
- Japan
- Prior art keywords
- contact plug
- contact hole
- contact
- fuse structure
- conductive pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 146
- 239000010410 layer Substances 0.000 claims description 148
- 229910052751 metal Inorganic materials 0.000 claims description 138
- 239000002184 metal Substances 0.000 claims description 138
- 150000001875 compounds Chemical class 0.000 claims description 95
- 239000011229 interlayer Substances 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 36
- 229910021332 silicide Inorganic materials 0.000 claims description 19
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 19
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 description 32
- 238000000034 method Methods 0.000 description 29
- 230000008569 process Effects 0.000 description 15
- 230000004888 barrier function Effects 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 230000002950 deficient Effects 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910017052 cobalt Inorganic materials 0.000 description 6
- 239000010941 cobalt Substances 0.000 description 6
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 6
- 229910021334 nickel silicide Inorganic materials 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
したがって、不良セルをリペアするためにはヒューズを効果的に切断することが要求される。
(第1実施形態)
図1乃至図4を参照して、本発明の第1実施の形態による半導体装置及びその形成方法を説明する。
図1及び図2を参照すると、基板110上にヒューズ構造物120が形成される。ヒューズ構造物120は、基板110に形成された図示しない絶縁膜上に形成でき、第1方向xに伸びることができる。ヒューズ構造物120は、下部の半導体層121及び上部の金属半導体化合物層122を含むことができる。すなわち、ヒューズ構造物120は、半導体層121及び金属半導体化合物層122が順に積層されて形成されることができる。例えば、半導体層121はポリシリコンで形成されることができ、金属半導体化合物層122は金属シリサイドで形成されることができる。前記金属シリサイドは、ポリシリコン上に金属膜を形成した後、熱処理を行うことによって形成でき、コバルトシリサイド、ニッケルシリサイドなどを含むことができる。ヒューズ構造物120を含めて基板110上に層間絶縁膜130が形成される。例えば、層間絶縁膜130は化学気相蒸着工程を行うことによってシリコン酸化物で形成されることができる。
層間絶縁膜130上に、第1コンタクトプラグ151及び第2コンタクトプラグ152にそれぞれ連結される第1導電パターン161及び第2導電パターン162が形成される。第1導電パターン161及び第2導電パターン162は、金属ラインまたは金属パッドであり得る。
図5乃至図8を参照して、本発明の第2実施の形態による半導体装置及びその形成方法が説明される。
図5及び図6を参照すると、基板210上にヒューズ構造物220が形成される。ヒューズ構造物220は、基板210に形成された図示しない絶縁膜上に形成でき、第1方向xに伸びることができる。ヒューズ構造物220は、下部の半導体層221及び上部の金属半導体化合物層222を含むことができる。すなわち、ヒューズ構造物220は、半導体層221及び金属半導体化合物層222が順に積層されて形成されることができる。例えば、半導体層221はポリシリコンで形成でき、金属半導体化合物層222は金属シリサイドで形成できる。前記金属シリサイドは、ポリシリコン上に金属膜を形成した後、熱処理を行うことによって形成でき、コバルトシリサイド、ニッケルシリサイドなどを含むことができる。ヒューズ構造物220を含めて基板210上に層間絶縁膜230が形成される。例えば、層間絶縁膜230は、化学気相蒸着工程を行うことによってシリコン酸化物で形成できる。
層間絶縁膜230上に、第1コンタクトプラグ251及び第2コンタクトプラグ252にそれぞれ連結される第1導電パターン261及び第2導電パターン262が形成される。第1導電パターン261及び第2導電パターン262は、金属ラインまたは金属パッドであり得る。
図9乃至図12を参照して、本発明の第3実施の形態による半導体装置及びその形成方法が説明される。
図9及び図10を参照すると、基板310上にヒューズ構造物320が形成される。ヒューズ構造物320は、基板310に形成された図示しない絶縁膜上に形成でき、第1方向xに伸びることができる。ヒューズ構造物320は、下部の半導体層321及び上部の金属半導体化合物層322を含むことができる。すなわち、ヒューズ構造物320は、半導体層321及び金属半導体化合物層322が順に積層されて形成されることができる。例えば、半導体層321はポリシリコンで形成されることができ、金属半導体化合物層322は金属シリサイドで形成されることができる。前記金属シリサイドは、ポリシリコン上に金属膜を形成した後、熱処理を行うことによって形成でき、コバルトシリサイド、ニッケルシリサイドなどを含むことができる。ヒューズ構造物320を含めて基板310上に層間絶縁膜330が形成される。例えば、層間絶縁膜330は、化学気相蒸着工程を行うことによってシリコン酸化物で形成されることができる。
層間絶縁膜330上に、第1コンタクトプラグ351及び第2コンタクトプラグ352にそれぞれ連結される第1導電パターン361及び第2導電パターン362が形成される。第1導電パターン361及び第2導電パターン362は、金属ラインまたは金属パッドであり得る。
図13乃至図17を参照して、本発明の第4実施の形態による半導体装置及びその形成方法が説明される。
図13及び図14を参照すると、基板410上にヒューズ構造物420が形成される。ヒューズ構造物420は、基板410に形成された図示しない絶縁膜上に形成でき、第1方向xに伸びることができる。ヒューズ構造物420は、下部の半導体層421及び上部の金属半導体化合物層422を含むことができる。すなわち、ヒューズ構造物420は、半導体層421及び金属半導体化合物層422が順に積層されて形成されることができる。例えば、半導体層421はポリシリコンで形成されることができ、金属半導体化合物層422は金属シリサイドで形成されることができる。前記金属シリサイドは、ポリシリコン上に金属膜を形成した後、熱処理を行うことによって形成されることができ、コバルトシリサイド、ニッケルシリサイドなどを含むことができる。ヒューズ構造物420を含めて基板410上に層間絶縁膜430が形成される。例えば、層間絶縁膜430は、化学気相蒸着工程を行うことによってシリコン酸化物で形成されることができる。
図18乃至図21を参照して、本発明の第5実施の形態による半導体装置及びその形成方法が説明される。
図18及び図19を参照すると、基板510上にヒューズ構造物520が形成される。ヒューズ構造物520は、基板510に形成された図示しない絶縁膜上に形成でき、第1方向xに伸び、互いに離隔する二つの部分に区分されることができる。ヒューズ構造物520は、下部の半導体層521及び上部の金属半導体化合物層522を含むことができる。すなわち、ヒューズ構造物520は、半導体層521及び金属半導体化合物層522が順に積層されて形成されることができる。例えば、半導体層521はポリシリコンで形成されることができ、金属半導体化合物層522は金属シリサイドで形成されることができる。前記金属シリサイドは、ポリシリコン上に金属膜を形成した後、熱処理を行うことによって形成されることができ、コバルトシリサイド、ニッケルシリサイドなどを含むことができる。ヒューズ構造物520を含めて基板510上に層間絶縁膜530が形成される。例えば、層間絶縁膜530は、化学気相蒸着工程を行うことによってシリコン酸化物で形成されることができる。ヒューズ構造物520の区分される二つの部分の間に層間絶縁膜530が介在する。
図22乃至図26を参照して、本発明の第6実施の形態による半導体装置及びその形成方法が説明される。
図22及び図23を参照すると、基板610上にヒューズ構造物620が形成される。ヒューズ構造物620は、基板610に形成された図示しない絶縁膜上に形成でき、第1方向xに伸びることができる。ヒューズ構造物620は、下部の半導体層621及び上部の金属半導体化合物層622を含むことができる。すなわち、ヒューズ構造物620は、半導体層621及び金属半導体化合物層622が順に積層されて形成されることができる。例えば、半導体層621はポリシリコンで形成されることができ、金属半導体化合物層622は金属シリサイドで形成されることができる。前記金属シリサイドは、ポリシリコン上に金属膜を形成した後、熱処理を行うことによって形成されることができ、コバルトシリサイド、ニッケルシリサイドなどを含むことができる。ヒューズ構造物620を含めて基板610上に層間絶縁膜630が形成される。例えば、層間絶縁膜630は、化学気相蒸着工程を行うことによってシリコン酸化物で形成されることができる。
以上、本発明に対する具体的な実施の形態を説明した。本発明の属する技術分野における通常の知識を有する者であれば、本発明が本発明の本質的な特性から逸脱しない範囲で変形された形態に具現できることを理解できるであろう。従って、開示された実施の形態は限定的な観点でなく説明的な観点で考慮されなければならない。本発明の範囲は前述した説明でなく特許請求の範囲に提示されており、それと同等の範囲内にある全ての相違点は本発明に含まれると解釈されるべきであろう。
Claims (3)
- 基板上に配置され、下部の半導体層と金属シリサイドから形成される上部の金属半導体化合物層とを含むヒューズ構造物と、
前記ヒューズ構造物を覆う層間絶縁膜と、
前記層間絶縁膜を貫通して前記ヒューズ構造物に連結される第1コンタクトプラグ、第2コンタクトプラグ及び第3コンタクトプラグと、
前記層間絶縁膜上に配置され、前記第1コンタクトプラグ及び前記第2コンタクトプラグとそれぞれ電気的に連結される第1導電パターン及び第2導電パターンと、
を含み、
前記第1コンタクトプラグ及び前記第2コンタクトプラグの間に配置されている前記第3コンタクトプラグは、タングステンから形成され、下部面が前記金属半導体化合物層の下部面と上部面との間に位置し、上部面が前記第1導電パターンの上部面及び前記第2導電パターンの上部面に比べ前記基板側に位置し、前記第1導電パターン及び前記第2導電パターンと絶縁され、
前記金属半導体化合物層の前記第3コンタクトプラグと連結する領域の電流が流れる方向に対して垂直な断面積は、前記金属半導体化合物層の前記第1コンタクトプラグと連結する領域の電流が流れる方向に対して垂直な断面積及び前記金属半導体化合物層の前記第2コンタクトプラグと連結する領域の電流が流れる方向に対して垂直な断面積に比べ小さく、
前記金属半導体化合物層は、前記第1導電パターンに提供される第1信号電圧に比べ高い第2信号電圧が前記第2導電パターンに提供されると、前記第3コンタクトプラグと接する前記金属半導体化合物層内の領域のうち前記第2コンタクトプラグの近くにエレクトロマイグレーションによる切断可能な領域を有することを特徴とする半導体装置。 - 前記ヒューズ構造物は、前記第3コンタクトプラグの底面と接触する部分で、減少した厚さを有することを特徴とする請求項1に記載の半導体装置。
- 前記第3コンタクトプラグの幅は、前記ヒューズ構造物の幅より大きいことを特徴とする請求項1に記載の半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070079098A KR101354585B1 (ko) | 2007-08-07 | 2007-08-07 | 반도체 장치 및 그 형성 방법 |
KR10-2007-0079098 | 2007-08-07 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009044154A JP2009044154A (ja) | 2009-02-26 |
JP2009044154A5 JP2009044154A5 (ja) | 2011-09-15 |
JP5963384B2 true JP5963384B2 (ja) | 2016-08-03 |
Family
ID=40345687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008203324A Active JP5963384B2 (ja) | 2007-08-07 | 2008-08-06 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8384131B2 (ja) |
JP (1) | JP5963384B2 (ja) |
KR (1) | KR101354585B1 (ja) |
TW (1) | TWI449156B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101631452B1 (ko) | 2010-06-03 | 2016-06-17 | 삼성전자 주식회사 | 퓨즈 구조체, 상기 퓨즈 구조체를 포함하는 이퓨즈 및 상기 이퓨즈를 포함하는 반도체 소자 |
WO2012086104A1 (ja) * | 2010-12-22 | 2012-06-28 | パナソニック株式会社 | 半導体装置とその製造方法 |
KR20150032609A (ko) | 2013-09-16 | 2015-03-27 | 삼성전자주식회사 | 퓨즈 구조물 및 그 블로잉 방법 |
KR102096614B1 (ko) * | 2013-10-11 | 2020-04-03 | 삼성전자주식회사 | 반도체 장치의 이-퓨즈 구조체 |
US9099469B2 (en) | 2013-10-11 | 2015-08-04 | Samsung Electronics Co., Ltd. | E-fuse structure of semiconductor device |
WO2019066879A1 (en) * | 2017-09-28 | 2019-04-04 | Intel Corporation | GROUP III-N SEMICONDUCTOR FUSES AND METHODS OF MAKING THE SAME |
US20230223336A1 (en) * | 2022-01-07 | 2023-07-13 | Globalfoundries Singapore Pte. Ltd. | Electronic fuses with a silicide layer having multiple thicknesses |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58158099A (ja) * | 1982-03-15 | 1983-09-20 | Nippon Telegr & Teleph Corp <Ntt> | プログラム可能な読出し専用記憶素子 |
JPS6020533A (ja) * | 1983-07-13 | 1985-02-01 | Matsushita Electronics Corp | 半導体ヒユ−ズ |
KR0161379B1 (ko) * | 1994-12-23 | 1999-02-01 | 윤종용 | 반도체 소자의 다층배선 및 그 제조방법 |
JP3625560B2 (ja) * | 1995-05-16 | 2005-03-02 | 株式会社東芝 | 半導体装置およびヒューズの切断方法 |
US5976943A (en) | 1996-12-27 | 1999-11-02 | Vlsi Technology, Inc. | Method for bi-layer programmable resistor |
JP4600652B2 (ja) * | 2004-10-13 | 2010-12-15 | ヤマハ株式会社 | 半導体装置及びその製造方法 |
TWI246767B (en) * | 2003-10-24 | 2006-01-01 | Yamaha Corp | Semiconductor device with capacitor and fuse and its manufacture method |
KR20060011475A (ko) * | 2004-07-30 | 2006-02-03 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 제조방법 |
KR100570066B1 (ko) * | 2004-12-28 | 2006-04-10 | 주식회사 하이닉스반도체 | 퓨즈회로부의 면적이 감소된 반도체 메모리 및 그 제조방법 |
KR100652418B1 (ko) | 2005-07-26 | 2006-12-01 | 삼성전자주식회사 | 개선된 퓨즈라인 구조를 갖는 반도체 장치 |
JP2007088435A (ja) | 2005-08-24 | 2007-04-05 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US7579673B2 (en) | 2005-08-24 | 2009-08-25 | Nec Electronics Corporation | Semiconductor device having electrical fuse |
JP4480649B2 (ja) * | 2005-09-05 | 2010-06-16 | 富士通マイクロエレクトロニクス株式会社 | ヒューズ素子及びその切断方法 |
KR100689541B1 (ko) * | 2006-01-25 | 2007-03-02 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
KR100827664B1 (ko) * | 2006-12-26 | 2008-05-07 | 삼성전자주식회사 | 전기적인 퓨즈, 이를 갖는 반도체 소자, 및 전기적인퓨즈의 프로그래밍과 리딩 방법 |
-
2007
- 2007-08-07 KR KR1020070079098A patent/KR101354585B1/ko active IP Right Grant
-
2008
- 2008-08-06 TW TW097129833A patent/TWI449156B/zh active
- 2008-08-06 US US12/187,271 patent/US8384131B2/en active Active
- 2008-08-06 JP JP2008203324A patent/JP5963384B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US8384131B2 (en) | 2013-02-26 |
JP2009044154A (ja) | 2009-02-26 |
KR20090014824A (ko) | 2009-02-11 |
KR101354585B1 (ko) | 2014-01-22 |
TW200913227A (en) | 2009-03-16 |
TWI449156B (zh) | 2014-08-11 |
US20090039480A1 (en) | 2009-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5963384B2 (ja) | 半導体装置 | |
JP5442580B2 (ja) | 電気ヒューズ構造とその形成方法 | |
US11410925B2 (en) | Electrical fuse structure and method of formation | |
US9196609B2 (en) | Semiconductor device | |
US8058734B2 (en) | Semiconductor device and method of manufacturing the same | |
US7667246B2 (en) | Field programmable gate array (FPGA) multi-parallel structure | |
US7615818B2 (en) | Semiconductor device and method of manufacturing the same | |
TW201944567A (zh) | 在多重圖案化製程期間之電熔絲形成 | |
US8604585B2 (en) | Fuse of semiconductor device and method for fabricating the same | |
US7928532B2 (en) | Fuse box including a guard ring electrically connected to the fuse pattern and method of forming the same | |
JP5459941B2 (ja) | 半導体素子のヒューズボックス及びその形成方法 | |
US11309244B2 (en) | Electrical fuse structure and method of formation | |
KR100660552B1 (ko) | 반도체 장치의 배선 구조체 및 그 형성 방법 | |
JP7266467B2 (ja) | ヒューズ素子、半導体装置、およびヒューズ素子の製造方法 | |
CN113394193B (zh) | 半导体结构及其形成方法、激光熔丝的熔断方法 | |
TWI666756B (zh) | 一種電熔絲結構及其製造方法 | |
KR20100042925A (ko) | 다마신 공정을 이용한 반도체 장치의 제조방법 | |
KR101159996B1 (ko) | 전기적 퓨즈 구조 및 그의 형성 방법 | |
CN113629035A (zh) | 电熔丝结构及其形成方法 | |
KR20090077195A (ko) | 반도체 소자 및 그 제조방법 | |
JP2008192972A (ja) | トリミングヒューズ構造とその形成方法、およびトリミングヒューズのトリミング方法 | |
KR20090056325A (ko) | 퓨즈 구조물 및 그 제조 방법 | |
JP2005044962A (ja) | 半導体装置および半導体装置の製造方法 | |
KR20160139420A (ko) | 반도체 소자의 제조 방법 | |
KR20090109709A (ko) | 반도체 소자의 퓨즈부 및 그 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110803 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131127 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140703 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140714 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140919 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150813 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160628 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5963384 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |