KR20160139420A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20160139420A
KR20160139420A KR1020150074119A KR20150074119A KR20160139420A KR 20160139420 A KR20160139420 A KR 20160139420A KR 1020150074119 A KR1020150074119 A KR 1020150074119A KR 20150074119 A KR20150074119 A KR 20150074119A KR 20160139420 A KR20160139420 A KR 20160139420A
Authority
KR
South Korea
Prior art keywords
forming
film
insulating film
wiring
contact hole
Prior art date
Application number
KR1020150074119A
Other languages
English (en)
Inventor
안종선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150074119A priority Critical patent/KR20160139420A/ko
Priority to US15/016,286 priority patent/US9799551B2/en
Publication of KR20160139420A publication Critical patent/KR20160139420A/ko
Priority to US15/724,059 priority patent/US20180025937A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Ceramic Engineering (AREA)

Abstract

본 발명의 실시예에 따른 반도체 소자의 제조 방법은 기판 상에 제 1 절연막 및 제 2 절연막을 형성하는 것, 상기 제 2 절연막 내에 상기 제 1 절연막을 노출시키는 배선 콘택홀을 형성하는 것, 상기 제 1 절연막 상에 오프닝을 갖는 마스크막을 형성하되, 상기 오프닝은 상기 배선 콘택홀의 일부분을 노출시키고, 상기 제 1 절연막의 상기 일부분을 식각하여 상기 제 1 절연막 내에 콘택홀을 형성하는 것, 상기 마스크막을 제거하는 것, 및 상기 콘택홀 및 상기 배선 콘택홀 내에 배선 구조체를 형성하는 것을 포함할 수 있다.

Description

반도체 소자의 제조 방법{Method of manufacturing semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 더블 패터닝 공정을 이용한 배선라인 형성 시 금속콘택이 자기 정렬되는 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자의 집적도가 증가하면서 소자들간의 간격이 좁아지고, 각 소자가 형성될 영역도 점점 좁아지고 있다. 이에 따라, 콘택 영역의 크기가 축소되어, 포토리소그래피 공정에서의 정렬마진(alignment margine)이 감소하여 콘택 불량이 발생하게 된다. 따라서, 디자인 룰이 급격히 감소함에 따라 포토리소그라피 공정을 이용하여 원하는 패턴을 형성하는 것은 한계가 있다. 따라서, 배선라인과 콘택홀을 형성하는데 있어서 포토리소그라피 공정의 한계 극복 및 오정렬 마진의 확보가 필요하다.
한편, 종래에는 배선라인을 형성하기 전에 기판 및/또는 기판 내에 형성된 불순물 영역을 연결시켜 주는 콘택 플러그를 먼저 형성하고, 콘택 플러그와 연결되는 배선라인을 형성하였다.
본 발명이 해결하고자 하는 과제는 신뢰성이 보다 향상된 반도체 소자의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예에 따른 반도체 소자의 제조 방법은 기판 상에 제 1 절연막 및 제 2 절연막을 형성하는 것, 상기 제 2 절연막 내에 상기 제 1 절연막을 노출시키는 배선 콘택홀을 형성하는 것, 상기 제 1 절연막 상에 오프닝을 갖는 마스크막을 형성하되, 상기 오프닝은 상기 배선 콘택홀의 일부분을 노출시키고, 상기 제 1 절연막의 상기 일부분을 식각하여 상기 제 1 절연막 내에 콘택홀을 형성하는 것, 상기 마스크막을 제거하는 것, 및 상기 콘택홀 및 상기 배선 콘택홀 내에 배선 구조체를 형성하는 것을 포함할 수 있다.
상기 배선 콘택홀을 형성하기 전에, 상기 제 2 절연막 상에 하드 마스크 패턴들을 형성하는 것을 더 포함하되, 상기 하드 마스크 패턴들을 형성하는 것은, 상기 제 2 절연막 상에 하드 마스크막을 형성하는 것, 상기 하드 마스크막 상에 스페이서들을 형성하는 것, 및 상기 스페이서들에 의해 노출된 상기 하드 마스크막을 식각하는 것을 포함할 수 있다.
상기 스페이서들을 형성하는 것은, 상기 하드 마스크막 상에 희생 패턴을 형성하는 것, 상기 하드 마스크막 상에 상기 하드 마스크막의 상부면 및 상기 희생 패턴의 표면을 컨포말하게 덮는 스페이서막을 형성하는 것, 상기 하드 마스크막의 상기 상부면과 상기 희생 패턴의 상부면 상에 형성된 상기 스페이서막을 제거하는 것, 및 상기 희생 패턴을 선택적으로 제거하는 것을 포함할 수 있다.
상기 하드 마스크 패턴들은 상기 배선 콘택홀과 상기 콘택홀을 형성하기 위한 식각 마스크로 사용될 수 있다.
상기 하드 마스크 패턴들은 상기 마스크막이 제거된 후에 제거되어, 상기 제 2 절연막의 상부면이 노출될 수 있다.
상기 마스크막을 형성하는 것은 상기 배선 콘택홀의 다른 일부분을 채우는 것을 포함할 수 있다.
상기 콘택홀은 상기 배선 콘택홀과 수직으로 중첩되게 형성될 수 있다.
상기 배선 구조체를 형성하는 것은, 상기 제 2 절연막 상에 상기 콘택홀 및 상기 배선 콘택홀을 채우는 도전막을 형성하는 것, 및 상기 제 2 절연막의 상부면이 노출될 때까지 상기 도전막에 연마공정을 수행하는 것을 포함할 수 있다.
본 발명의 실시예에 따른 반도체 소자의 제조 방법은 하부콘택을 포함하는 층간 절연막이 제공된 기판 상에 제 1 절연막 및 제 2 절연막을 형성하는 것, 상기 제 2 절연막 내에 상기 하부콘택 상을 지나는 배선 콘택홀을 형성하는 것, 상기 제 1 절연막 상에 오프닝을 갖는 마스크막을 형성하되, 상기 오프닝은 상기 하부콘택과 수직적으로 중첩되고, 상기 오프닝에 노출된 상기 제 1 절연막을 식각하여 상기 하부콘택을 노출시키는 콘택홀을 형성하는 것, 상기 마스크막을 제거하는 것, 및 상기 콘택홀 및 상기 배선 콘택홀 내에 상기 하부콘택과 접촉하는 배선 구조체를 형성하는 것을 포함할 수 있다.
상기 콘택홀을 형성하는 것은 상기 오프닝 및 상기 배선 콘택홀에 의해 동시에 노출되는 상기 제 1 절연막의 일부를 식각하는 것을 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은 제 1 및 제 2 배선 콘택홀들을 먼저 형성할 수 있다. 그리고, 제 1 및 제 2 배선 콘택홀들을 형성하기 위해 사용한 식각 마스크를 제 3 콘택홀들을 형성할 때 다시 사용하여, 제 1 및 제 2 배선 콘택홀들 바로 아래에 제 3 콘택홀들을 형성할 수 있다. 이에 따라, 제 3 콘택홀들 내에 형성되는 제 2 콘택들은 제 1 및 제 2 배선 콘택홀들 아래에 형성되도록 셀프 얼라인(Self Align)될 수 있다. 따라서, 하부콘택, 상부 콘택 및 도전라인 사이 및/또는 상부 콘택 및 상부 콘택과 인접하는 도전 라인들 사이의 전기적인 단락을 방지할 수 있어, 반도체 장치의 신뢰성이 향상될 수 있다.
도 1a 내지 도 13a는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 나타낸 평면도들이다.
도 1b 내지 도 13b는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 나타낸 것으로, 도 1a 내지 도 13a의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ' 선을 따라 자른 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1a 내지 도 13a는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 나타낸 평면도들이다. 도 1b 내지 도 13b는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 나타낸 것으로, 도 1a 내지 도 13a의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ' 선을 따라 자른 단면도들이다.
도 1a 및 도 1b를 참조하면, 기판(100) 상에 층간 절연막(102)을 형성할 수 있다. 그리고, 층간 절연막(102) 내에 제 1 하부 콘택들(108)을 형성할 수 있다.
기판(100)은 예를 들어, 실리콘 기판, 실리콘 저머늄 기판, 또는 저머늄 기판일 수 있다. 도면 상에 도시하지 않았지만, 기판(100) 내에 불순물 영역들(미도시)이 제공될 수 있다. 층간 절연막(102)은 실리콘 산화막, 실리콘 질화막 또는 실리콘 산화질화막일 수 있다. 하부 콘택들(108)은 층간 절연막(102)에 기판(100)의 상부면을 노출시키는 제 1 콘택홀들(CH1) 및 제 2 콘택홀들(CH1)을 형성하고, 제 1 콘택홀들(CH1) 및 제 2 콘택홀들(CH2) 내에 도전물질(예를 들어, 텅스텐(W), 구리(Cu), 알루미늄(Al))을 채워 형성될 수 있다.
평면적인 관점에서, 하부 콘택들(108)은 제 1 방향(D1) 및 제 1 방향(D1)과 교차하는 제 2 방향(D2)으로 배열될 수 있다. 상세하게, 하부 콘택들(108)은 제 1 하부 콘택(108a) 및 제 2 하부 콘택(108b)을 포함할 수 있다. 제 1 하부 콘택(108a) 및 제 2 하부 콘택(108b)은 복수 개로 제공될 수 있다. 제 1 하부 콘택들(108a)은 제 1 콘택홀들(CH1) 내에 형성될 수 있고, 제 2 하부 콘택(108b)은 제 2 콘택홀들(CH2) 내에 형성될 수 있다. 제 1 하부 콘택(108a)들은 제 1 방향(D1)으로 일렬로 배열될 수 있고, 제 2 하부 콘택들(108b)은 제 1 방향(D1)으로 일렬로 배열될 수 있다. 그리고, 제 1 하부 콘택들(108a)과 제 2 하부 콘택들(108b)은 제 1 방향(D1)에 교차하는 제 2 방향(D2)으로 서로 마주보며 배열될 수 있다. 일 예로, 제 2 방향(D2)으로 마주보는 제 1 하부 콘택들(108a) 및 제 2 하부 콘택들(108b)은 서로 오프셋(outset) 되어 배열될 수 있다. 즉, 제 1 하부 콘택들(108a) 각각과 인접하는 제 2 하부 콘택들(108b)은 제 1 하부 콘택들(108a)로부터 제 1 방향(D1)으로 이격될 수 있다.
다른 예로, 도면 상에 도시하지 않았지만, 제 1 하부 콘택들(108a) 및 제 2 하부 콘택들(108b)은 제 2 방향(D2)으로 일렬로 배열될 수 있다.
도 2a 및 도 2b를 참조하면, 층간 절연막(102) 상에 제 1 절연막(112) 및 제 2 절연막(114)이 차례로 형성될 수 있다. 제 1 절연막(112)은 하부 콘택들(108)의 상부면을 덮을 수 있다. 제 1 절연막(112) 및 제 2 절연막(114)은 예를 들어, 실리콘 산화막일 수 있다. 도면 상에 도시하지 않았지만, 제 1 절연막(112) 및 제 2 절연막(114) 사이에 식각 정지막(미도시)이 제공될 수 있다.
도 3a 및 도 3b를 참조하면, 제 2 절연막(114) 상에 하드 마스크막(116)이 형성될 수 있다. 하드 마스크막(116)은 제 1 및 제 2 절연막들(112, 114)과 식각 선택성을 갖는 물질을 포함할 수 있다. 하드 마스크막(116)은 예를 들어, 폴리 실리콘막, 실리콘 질화막 및 실리콘 산화질화막 중 적어도 어느 하나일 수 있다.
도 4a 및 도 4b를 참조하면, 하드 마스크막(116) 상에 희생 패턴들(122) 및 스페이서막(123)이 형성될 수 있다. 희생 패턴들(122)은 제 1 방향(D1)으로 배열되고, 제 2 방향(D2)으로 연장된 라인 형태로 형성될 수 있다. 희생 패턴들(122)은 제 2 방향(D2)으로 연장되어 제 1 하부 콘택들(108a) 상에 각각 배치되도록 형성될 수 있다.
희생 패턴들(122)은 하드 마스크막(116)과 식각 선택성을 갖는 물질을 포함할 수 있다. 예를 들어, 희생 패턴들(122)은 스핀 온 하드 마스크막(Spin On Hard Mask)를 포함할 수 있다.
스페이서막(123)은 희생 패턴들(122)의 상부면, 측벽들 및 하드 마스크막(116)의 상부면을 컨포말하게 덮도록 형성될 수 있다. 스페이서막(123)은 하드 마스크막(116) 및 희생 패턴들(122)과 식각 선택성을 갖는 물질을 포함할 수 있다. 예를 들어, 스페이서막(123)은 실리콘 산화물을 포함할 수 있다.
도 5a 및 도 5b를 참조하면, 희생 패턴들(122)의 측벽 상에 스페이서들(124)이 형성될 수 있다. 상세하게, 에치백(etch back) 공정을 통해 희생 패턴들(122)의 상부면 및 하드 마스크막(116)의 상부면을 덮은 스페이서막(123)을 제거하여, 스페이서들(124)을 형성할 수 있다. 스페이서들(124)은 제 1 방향(D1)으로 배열되고, 제 2 방향(D2)으로 연장된 라인 형태로 형성될 수 있다. 하드 마스크막(116)의 일부분이 스페이서들(124) 및 희생 패턴들(122)에 의해 노출될 수 있다.
상세하게, 스페이서들(124) 및 희생 패턴들(112)에 의해 노출된 하드 마스크막(116)의 일부분들은 제 2 하부 콘택들(108b) 상의 하드 마스크막(116)의 일부분들과 일치할 수 있다. 다시 말해, 제 2 하부 콘택들(108b) 상에는 스페이서들(124) 및 희생 패턴들(112)이 제공되지 않을 수 있다.
도 6a 및 도 6b를 참조하면, 희생 패턴들(122)을 선택적으로 제거할 수 있다. 이에 따라, 하드 마스크막(116) 상에 스페이서들(124)만 남을 수 있다. 스페이서들(124)에 노출된 하드 마스크막(116)의 일부분들은 제 1 및 제 2 하부 콘택들(108a, 108b) 상의 하드 마스크막(116)의 일부분들과 일치할 수 있다. 희생 패턴들(122)은 예를 들어, 에싱 공정 또는 유기 스트립 공정을 통하여 제거될 수 있다.
도 7a 및 도 7b를 참조하면, 스페이서들(124)을 식각 마스크로 사용하여 하드 마스크막(116)을 식각할 수 있다. 이에 따라, 제 2 절연막(114) 상에 마스크 패턴들(117)이 형성될 수 있다. 마스크 패턴들(117)은 제 1 방향(D1)으로 배열되고, 제 2 방향(D2)으로 연장될 수 있다. 마스크 패턴들(117)은 제 2 절연막(114)의 일부를 노출시킬 수 있다. 마스크 패턴들(117)은 후속 공정에서 금속배선 및 상부콘택을 형성하기 위한 식각 마스크로 사용될 수 있다.
도 8a 및 도 8b를 참조하면, 마스크 패턴들(117)을 형성한 후에, 스페이서들(124)이 선택적으로 제거될 수 있다. 스페이서들(124)은 습식 또는 건식 식각으로 제거될 수 있다. 습식 식각으로 스페이서들(124)을 제거할 경우, HF 용액 또는 BOE 용액을 사용할 수 있다.
마스크 패턴들(117)에 노출된 제 2 절연막(114)을 식각하여 배선 콘택홀(LCH)을 형성할 수 있다. 배선 콘택홀(LCH)은 복수 개로 형성될 수 있으며, 제 1 방향(D1)으로 배열되고, 제 2 방향(D2)으로 연장될 수 있다. 배선 콘택홀들(LCH)은 제 1 배선 콘택홀들(LCH1) 및 제 2 배선 콘택홀들(LCH2)을 포함할 수 있다. 제 1 및 제 2 배선 콘택홀들(LCH1, LCH2)은 제 1 방향(D1)으로 교대로 나열될 수 있다. 평면적 관점에서, 제 1 배선 콘택홀들(LCH1) 각각은 제 1 하부 콘택들(108a)과 정렬될 수 있다. 평면적 관점에서, 제 2 배선 콘택홀들(LCH2) 각각은 제 2 하부 콘택들(108b)과 정렬될 수 있다.
제 1 및 제 2 배선 콘택홀들(LCH1, LCH2) 각각은 제 1 하부 콘택들(108a) 및 제 2 하부 콘택들(108b) 각각과 전기적으로 연결하기 위한 금속배선이 형성되는 부분일 수 있다. 예를 들어, 제 1 배선 콘택홀(LCH1)에는 제 1 하부 콘택(108a)과 전기적으로 연결되는 금속배선이 형성되는 부분이고, 제 2 배선 콘택홀(LCH2)에는 제 2 하부 콘택(108b)과 전기적으로 연결하기 위한 금속배선이 형성되는 부분일 수 있다.
도 9a 및 도 9b를 참조하면, 제 1 절연막(112) 상에 마스크 패턴들(117)을 덮는 마스크막(MK)이 형성될 수 있다. 배선 콘택홀들(LCH)의 일부분이 마스크막(MK)으로 채워질 수 있다. 상세하게, 마스크막(MK)은 제 1 및 제 2 하부 콘택들(108a, 108b) 상에 배치되지 않는 제 1 절연막(112) 상에 형성된 배선 콘택홀들(LCH)의 일부분을 채울 수 있다.
마스크막(MK)은 오프닝들(O)을 포함할 수 있다. 오프닝들(O)이 제 1 및 제 2 하부 콘택들(108a, 108b) 상에 배치될 수 있다. 상세하게, 오프닝들(O)과 제 1 및 제 2 하부 콘택들(108a, 108b)은 수직으로 서로 중첩될 수 있다. 오프닝들(O)에 마스크막(MK)으로 채워지지 않은 배선 콘택홀들(LCH)의 다른 일부분으로 노출된 제 1 절연막(112)의 일부분이 노출될 수 있다. 제 1 하부 콘택들(108a) 상의 제 1 절연막(112)의 일부분들은 복수 개의 제 1 배선 콘택홀들(LCH1)의 일부를 통해 오프닝들(O) 각각에 노출될 수 있다. 또한, 제 2 하부 콘택들(108b) 상의 제 1 절연막(112)의 일부분은 복수 개의 제 2 배선 콘택홀들(LCH2)의 일부를 통해 오프닝들(O) 각각에 노출될 수 있다. 다시 말해, 오프닝들(O)은 제 1 절연막(112)을 사이에 두고, 제 1 하부 콘택들(108a) 및 제 2 하부 콘택들(108b)과 수직으로 중첩되도록 제공될 수 있다.
다른 예로, 도면 상에 도시 하지 않았지만, 오프닝들(O) 중의 어느 하나는 제 1 방향(D1)으로 배열된 제 1 콘택홀들(CH1)을 동시에 노출시킬 수 있고, 오프닝들(O) 중의 다른 하나는 제 1 방향(D1)으로 배열된 제 2 콘택홀들(CH1)을 동시에 노출시킬 수 있다.
도 10a 및 도 10b를 참조하면, 오프닝들(O)에 노출된 제 1 절연막(112)을 식각하여 제 3 콘택홀들(CH3)이 형성될 수 있다. 즉, 오프닝들(O) 및 제 1 및 제 2 배선 콘택홀들(LCH1, LCH2)의 일부에 의해 동시에 노출되는 제 1 절연막(112)을 식각하여, 제 3 콘택홀들(CH3)이 형성될 수 있다.
상세하게, 평면적인 관점에서, 제 1 배선 콘택홀들(LCH1)은 제 3 콘택홀들(CH3)과 수직으로 중첩될 수 있고, 제 3 콘택홀들(CH3)은 제 1 하부 콘택들(108a)과 수직으로 중첩될 수 있다. 그리고, 제 2 배선 콘택홀들(LCH2)은 제 3 콘택홀들(CH3)과 수직으로 중첩될 수 있고, 제 3 콘택홀들(CH3)은 제 2 하부 콘택들(108b)과 수직으로 중첩될 수 있다. 다시 말해, 제 3 콘택홀들(CH3)은 제 1 및 제 2 배선 콘택홀들(LCH1, LCH2)의 바로 아래에 자기 정렬(Self-Align) 되어 형성될 수 있다.
제 3 콘택홀들(CH3)에 의해 제 1 및 제 2 하부 콘택들(108a, 108b)의 상부면들이 노출될 수 있다.
도 11a 및 도 11b를 참조하면, 제 3 콘택홀들(CH3)을 형성한 후에, 마스크막(MK)을 선택적으로 제거할 수 있다. 이에 따라, 마스크막(MK)에 의해 덮인 제 1 절연막(112)의 상부면 및 하드 마스크 패턴들(117)의 상부면이 노출될 수 있다. 마스크막(MK)은 에싱(ashing) 공정으로 제거될 수 있다.
마스크막(MK)을 제거한 후에, 마스크 패턴들(117)이 제거될 수 있다. 이에 따라, 제 2 절연막(114)의 상부면이 노출될 수 있다. 마스크 패턴들(117)은 습식 식각 또는 건식 식각 공정으로 제거될 수 있다.
도 12a 및 도 12b를 참조하면, 제 2 절연막(114) 상에 도전막(120)이 형성될 수 있다. 상세하게, 도전막(120)은 제 3 콘택홀들(CH3) 및 제 1 배선 콘택홀들(LCH1, CLH2)을 채우며, 제 2 절연막(114)의 상부면을 덮을 수 있다. 도전막(120)은 제 1 및 제 2 하부 콘택들(108a, 108b)과 접촉할 수 있다. 도전막(120)은 예를 들어, 화학 기상 증착법(CVD), 물리 기상 증착법(PVD) 및 전기도금(electroplating) 중 어느 하나를 이용하여 형성될 수 있다. 도전막(120)은 예를 들어, 텅스텐(W), 구리(Cu), 또는 알루미늄(Al)을 포함할 수 있다.
도 13a 및 도 13b를 참조하면, 제 2 절연막(114)의 상부면이 노출될 까지 도전막(120)에 대하여 연마공정을 수행될 수 있다. 이에 따라, 배선 구조체들(MS)을 형성할 수 있다. 배선 구조체들(MS) 각각은 서로 절연될 수 있다. 다시 말해, 제 2 절연막(114)이 배선 구조체들(MS) 사이를 분리시킬 수 있다.
배선 구조체들(MS)은 제 1 배선 구조체들(MS1) 및 제 2 배선 구조체들(MS2)을 포함할 수 있다. 제 1 배선 구조체들(MS1) 및 제 2 배선 구조체들(MS2)은 제 1 방향(D1)으로 교대로 배열될 수 있다. 제 1 배선 구조체들(MS1) 각각은 제 1 하부 콘택들(108a) 각각과 전기적으로 연결될 수 있다. 제 2 배선 구조체들(MS2) 각각은 제 2 하부 콘택들(108b) 각각과 전기적으로 연결될 수 있다.
상세하게, 제 1 배선 구조체들(MS1)은 제 1 상부 콘택들(132a) 및 제 1 도전라인들(134a)을 포함할 수 있다. 제 1 상부 콘택들(132a)은 제 1 하부 콘택들(108a)을 노출시키는 제 3 콘택홀들(CH3) 내에 형성될 수 있다. 제 1 도전라인들(134a)은 제 1 배선 콘택홀들(LCH1) 내에 형성될 수 있다. 제 1 상부 콘택들(132a) 및 제 1 도전라인들(134a)은 금속막(120)이 연마되는 공정에서 같이 형성될 수 있다. 즉, 제 1 상부 콘택들(132a)은 제 1 도전라인들(134a)이 형성될 때 제 1 하부 콘택들(108a) 상에 자기 정렬되게 형성될 수 있다.
제 2 배선 구조체들(MS2)은 제 2 상부 콘택들(132b) 및 제 2 도전라인들(134b)을 포함할 수 있다. 제 2 상부 콘택들(132b)은 제 2 하부 콘택들(108b)을 노출시키는 제 3 콘택홀들(CH3) 내에 형성될 수 있다. 제 2 도전라인들(134b)은 제 2 배선 콘택홀들(LCH2) 내에 형성될 수 있다. 제 2 상부 콘택들(132b) 및 제 2 도전라인들(134b)은 금속막(120)이 연마되는 공정에서 같이 형성될 수 있다. 즉, 제 2 상부 콘택들(132b)은 제 2 도전라인들(134b)이 형성될 때 제 2 하부 콘택들(108b) 상에 자기 정렬되게 형성될 수 있다.
본 발명의 일 실시예에 따르면, 하부콘택과 도전라인 사이를 연결시켜주는 상부콘택을 제공하기 위해 형성되는 상부 콘택홀은 도전라인을 제공하기 위해 형성되는 배선 콘택홀을 형성한 후에 형성될 수 있다. 상세하게, 제 1 및 제 2 배선 콘택홀들(LCH1, LCH2)을 먼저 형성하고, 제 1 및 제 2 배선 콘택홀들(LCH1, LCH2)과 수직적으로 중첩되도록 제 3 콘택홀들(CH3)이 형성될 수 있도록, 제 1 및 제 2 배선 콘택홀들(LCH1, LCH2)을 형성하기 위해 사용한 식각 마스크를 제 3 콘택홀들(CH3)을 형성할 때 다시 사용할 수 있다. 즉, 제 3 콘택홀들(CH3) 내에 형성되는 제 1 및 제 2 상부 콘택들(132a, 132b)은 제 1 및 제 2 배선 콘택홀들(LCH1, LCH2) 아래에 배치되도록 자기정렬(Self Align)되도록 형성될 수 있다. 따라서, 오정렬(Miss-Align)로 인한 하부콘택, 상부 콘택, 및 도전라인 사이 및/또는 상부 콘택과 인접하는 도전 라인들 사이의 전기적인 단락을 방지할 수 있어, 반도체 장치의 신뢰성이 향상될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판
102: 층간 절연막
108a: 제 1 하부 콘택
112: 제 1 절연막
114: 제 2 절연막
117: 마스크 패턴들
CH1: 제 1 콘택홀들
CH2: 제 2 콘택홀들
CH3: 제 3 콘택홀들
LCH1: 제 1 배선 콘택홀
LHC2: 제 2 배선 콘택홀
MK: 마스크막

Claims (10)

  1. 기판 상에 제 1 절연막 및 제 2 절연막을 형성하는 것;
    상기 제 2 절연막 내에 상기 제 1 절연막을 노출시키는 배선 콘택홀을 형성하는 것;
    상기 제 1 절연막 상에 오프닝을 갖는 마스크막을 형성하되, 상기 오프닝은 상기 배선 콘택홀의 일부분을 노출시키고,
    상기 제 1 절연막의 상기 일부분을 식각하여 상기 제 1 절연막 내에 콘택홀을 형성하는 것;
    상기 마스크막을 제거하는 것; 및
    상기 콘택홀 및 상기 배선 콘택홀 내에 배선 구조체를 형성하는 것을 포함하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 배선 콘택홀을 형성하기 전에, 상기 제 2 절연막 상에 하드 마스크 패턴들을 형성하는 것을 더 포함하되,
    상기 하드 마스크 패턴들을 형성하는 것은;
    상기 제 2 절연막 상에 하드 마스크막을 형성하는 것;
    상기 하드 마스크막 상에 스페이서들을 형성하는 것; 및
    상기 스페이서들에 의해 노출된 상기 하드 마스크막을 식각하는 것을 포함하는 반도체 소자의 제조 방법.
  3. 제 2 항에 있어서,
    상기 스페이서들을 형성하는 것은:
    상기 하드 마스크막 상에 희생 패턴을 형성하는 것;
    상기 하드 마스크막 상에 상기 하드 마스크막의 상부면 및 상기 희생 패턴의 표면을 컨포말하게 덮는 스페이서막을 형성하는 것;
    상기 하드 마스크막의 상기 상부면과 상기 희생 패턴의 상부면 상에 형성된 상기 스페이서막을 제거하는 것; 및
    상기 희생 패턴을 선택적으로 제거하는 것을 포함하는 반도체 소자의 제조 방법.
  4. 제 2 항에 있어서,
    상기 하드 마스크 패턴들은 상기 배선 콘택홀과 상기 콘택홀을 형성하기 위한 식각 마스크로 사용되는 반도체 소자의 제조 방법.
  5. 제 2 항에 있어서,
    상기 하드 마스크 패턴들은 상기 마스크막이 제거된 후에 제거되어, 상기 제 2 절연막의 상부면이 노출되는 반도체 소자의 제조 방법.
  6. 제 1 항에 있어서,
    상기 마스크막을 형성하는 것은 상기 배선 콘택홀의 다른 일부분을 채우는 것을 포함하는 반도체 소자의 제조 방법.
  7. 제 1 항에 있어서,
    상기 콘택홀은 상기 배선 콘택홀과 수직으로 중첩되게 형성되는 반도체 소자의 제조 방법.
  8. 제 1 항에 있어서,
    상기 배선 구조체를 형성하는 것은:
    상기 제 2 절연막 상에 상기 콘택홀 및 상기 배선 콘택홀을 채우는 도전막을 형성하는 것; 및
    상기 제 2 절연막의 상부면이 노출될 때까지 상기 도전막에 연마공정을 수행하는 것을 포함하는 반도체 소자의 제조 방법.
  9. 하부콘택을 포함하는 층간 절연막이 제공된 기판 상에 제 1 절연막 및 제 2 절연막을 형성하는 것;
    상기 제 2 절연막 내에 상기 하부콘택 상을 지나는 배선 콘택홀을 형성하는 것;
    상기 제 1 절연막 상에 오프닝을 갖는 마스크막을 형성하되, 상기 오프닝은 상기 하부콘택과 수직적으로 중첩되고,
    상기 오프닝에 노출된 상기 제 1 절연막을 식각하여 상기 하부콘택을 노출시키는 콘택홀을 형성하는 것;
    상기 마스크막을 제거하는 것; 및
    상기 콘택홀 및 상기 배선 콘택홀 내에 상기 하부콘택과 접촉하는 배선 구조체를 형성하는 것을 포함하는 반도체 소자의 제조 방법.
  10. 제 9 항에 있어서,
    상기 콘택홀을 형성하는 것은 상기 오프닝 및 상기 배선 콘택홀에 의해 동시에 노출되는 상기 제 1 절연막의 일부를 식각하는 것을 포함하는 반도체 소자의 제조 방법.

KR1020150074119A 2015-05-27 2015-05-27 반도체 소자의 제조 방법 KR20160139420A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150074119A KR20160139420A (ko) 2015-05-27 2015-05-27 반도체 소자의 제조 방법
US15/016,286 US9799551B2 (en) 2015-05-27 2016-02-05 Method of manufacturing semiconductor device
US15/724,059 US20180025937A1 (en) 2015-05-27 2017-10-03 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150074119A KR20160139420A (ko) 2015-05-27 2015-05-27 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20160139420A true KR20160139420A (ko) 2016-12-07

Family

ID=57399018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150074119A KR20160139420A (ko) 2015-05-27 2015-05-27 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (2) US9799551B2 (ko)
KR (1) KR20160139420A (ko)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11298010A (ja) 1998-04-09 1999-10-29 Murata Mfg Co Ltd 電子部品の製造方法
KR20010077260A (ko) 2000-02-01 2001-08-17 윤종용 반도체 메모리 장치의 비트 라인 형성 방법
US6650010B2 (en) * 2002-02-15 2003-11-18 International Business Machines Corporation Unique feature design enabling structural integrity for advanced low K semiconductor chips
KR20040001938A (ko) 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체소자의 자기정렬콘택 형성방법
KR100457038B1 (ko) 2002-09-24 2004-11-10 삼성전자주식회사 반도체 장치에서 셀프 얼라인 콘택 형성 방법 및 이를이용한 반도체 장치의 제조 방법.
JP2004228111A (ja) * 2003-01-20 2004-08-12 Nec Electronics Corp 半導体装置及びその製造方法
JPWO2005013356A1 (ja) * 2003-07-18 2007-09-27 日本電気株式会社 溝配線を有する半導体装置および半導体装置の製造方法
JP4230334B2 (ja) * 2003-10-31 2009-02-25 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US7319071B2 (en) * 2004-01-29 2008-01-15 Micron Technology, Inc. Methods for forming a metallic damascene structure
JP4703129B2 (ja) 2004-05-06 2011-06-15 富士通セミコンダクター株式会社 半導体装置およびその製造方法、設計方法
KR100880312B1 (ko) 2006-07-25 2009-01-28 주식회사 하이닉스반도체 반도체 메모리 소자의 금속 배선 형성 방법
KR20090092926A (ko) 2008-02-28 2009-09-02 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
JP2010098083A (ja) 2008-10-16 2010-04-30 Sharp Corp 半導体装置の製造方法
KR20100042925A (ko) 2008-10-17 2010-04-27 삼성전자주식회사 다마신 공정을 이용한 반도체 장치의 제조방법
KR101124302B1 (ko) 2010-03-25 2012-03-27 주식회사 하이닉스반도체 반도체 소자의 듀얼 다마신 패턴 형성 방법
JP5671253B2 (ja) * 2010-05-07 2015-02-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9685404B2 (en) 2012-01-11 2017-06-20 International Business Machines Corporation Back-end electrically programmable fuse

Also Published As

Publication number Publication date
US20160351445A1 (en) 2016-12-01
US20180025937A1 (en) 2018-01-25
US9799551B2 (en) 2017-10-24

Similar Documents

Publication Publication Date Title
KR102403604B1 (ko) 에어 스페이서를 갖는 반도체 소자 및 그 제조 방법
US9824921B1 (en) Method and apparatus for placing a gate contact inside a semiconductor active region having high-k dielectric gate caps
TWI727048B (zh) 半導體裝置及其製造方法
US9941278B2 (en) Method and apparatus for placing a gate contact inside an active region of a semiconductor
KR20170107626A (ko) 반도체 장치
KR20190087843A (ko) 반도체 장치
KR102064265B1 (ko) 패드 형성 방법, 이를 이용한 반도체 장치 제조 방법, 도전성 패드 어레이 및 이를 포함하는 반도체 장치
CN107785273B (zh) 半导体器件及其制造方法
US11600632B2 (en) Vertical memory with simplified integration
KR20190138012A (ko) 반도체 소자 및 그 제조 방법.
KR102460719B1 (ko) 반도체 소자 및 이의 제조 방법
KR20160042529A (ko) 반도체 소자 및 이의 제조 방법
CN108735661B (zh) 预间隔物自对准切口形成
CN108538836B (zh) 垂直半导体器件
US20040021225A1 (en) Integrated circuits including insulating spacers that extend beneath a conductive line, and methods of fabricating same
KR101543430B1 (ko) 반도체 장치의 제조 방법
TWI497574B (zh) 半導體結構
US9978646B2 (en) Interconnect structures and fabrication method thereof
CN110767627B (zh) 半导体装置及其制作工艺
KR20160139420A (ko) 반도체 소자의 제조 방법
KR100678634B1 (ko) 반도체 소자 및 그 제조 방법
KR20220167542A (ko) 콘택 플러그를 갖는 반도체 소자
US20060081909A1 (en) Semiconductor device and manufacturing method therefor
KR102086776B1 (ko) 반도체 장치
KR20100042925A (ko) 다마신 공정을 이용한 반도체 장치의 제조방법