KR101124302B1 - 반도체 소자의 듀얼 다마신 패턴 형성 방법 - Google Patents
반도체 소자의 듀얼 다마신 패턴 형성 방법 Download PDFInfo
- Publication number
- KR101124302B1 KR101124302B1 KR1020100026763A KR20100026763A KR101124302B1 KR 101124302 B1 KR101124302 B1 KR 101124302B1 KR 1020100026763 A KR1020100026763 A KR 1020100026763A KR 20100026763 A KR20100026763 A KR 20100026763A KR 101124302 B1 KR101124302 B1 KR 101124302B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- etching
- forming
- sacrificial layer
- abandoned
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 106
- 230000009977 dual effect Effects 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title description 5
- 238000005530 etching Methods 0.000 claims abstract description 70
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 106
- 230000008569 process Effects 0.000 claims description 47
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 239000011229 interlayer Substances 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical class O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 claims description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- 229910001882 dioxygen Inorganic materials 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 2
- 230000003667 anti-reflective effect Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000007261 regionalization Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
상부로 지정된 높이 돌출된 플러그를 형성하는 단계, 전체 구조 상에 인접 적층되는 절연막과의 식각 선택비가 상이한 복수층의 절연막을 형성하는 단계, 복수층의 절연막 중 최상위 절연막 상부에 희생층을 형성하는 단계, 희생층을 평탄화한 후, 트렌치 형성 예정 영역이 노출되도록 희생층을 패터닝하여 최상위 절연막을 노출시키는 단계, 패터닝된 희생층을 하드 마스크로 하여 최상위 절연막을 식각하는 단계 및 패터닝된 희생층을 하드 마스크로 하여 최상위 절연막 하부의 절연막을 순차적으로 식각하는 단계를 포함하는 반도체 소자의 듀얼 다마신 패턴 형성 방법을 제시한다.
Description
본 발명은 반도체 소자 제조 방법에 관한 것으로, 보다 구체적으로는 반도체 소자의 듀얼 다마신 패턴 형성 방법에 관한 것이다.
일반적으로, 다마신 공정은 비저항이 낮고 일렉트로마이그레이션(electromigration) 및 스트레스마이그레이션(stressmigration)에 대한 신뢰성 등 전기적 특성이 우수한 금속 물질인 구리를 반도체 소자의 배선 공정에 적용함에 따라 도입된 공정 방법이다.
다마신 공정은 집적도 및 축소율이 높은 반도체 소자의 배선 형성시 유용한 공정으로 싱글 다마신 공정으로부터 발전하여, 최근에는 듀얼 다마신 공정이 이용되고 있다.
듀얼 다마신 공정이란 배선뿐 아니라 배선과 하부 플러그를 연결하는 콘택까지도 다마신 공정으로 연결하는 것으로, 도 1 내지 도 5를 참조하여 설명하면 다음과 같다.
도 1 내지 도 5는 일반적인 듀얼 다마신 공정에 의한 배선 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1에 도시한 것과 같이, 하부 구조가 형성된 반도체 기판(101)이 제공되며, 반도체 기판(101) 상에는 제 1 층간 절연막(103)에 의해 전기적으로 절연되는 플러그(105)가 형성된다. 그리고, 플러그(105)가 형성된 전체 구조 상에 제 2 층간 절연막(107)이 형성된다.
제 2 층간 절연막(107)을 패터닝하기 위해, 지정된 영역이 개방된 제 1 포토레지스트 패턴(108)을 형성하고 식각 공정을 수행하면, 도 2에 도시한 것과 같이 콘택홀(109)이 형성된다.
이후, 콘택홀 형성용 제 1 포토레지스트 패턴(108)을 제거하고 라인 즉, 배선 형성을 위한 트렌치를 형성한다. 즉, 도 3에 도시한 것과 같이 전체 구조 상에 반사 방지막(111)을 형성하고 트렌치 형성 예정 영역이 개방되도록 제 2 포토레지스트 패턴(113)을 형성한다. 이때, 콘택홀(109)의 구경이 좁기 때문에 콘택홀(109) 내부에는 반사 방지막(111)이 두껍게 매립되고, 콘택홀(109) 측벽이나 제 2 층간 절연막(107) 상에는 반사 방지막(111)이 얇게 형성된다. 따라서, 반사 방지막(111)에 의해 트렌치 식각 공정시 콘택홀(109)을 보호할 수 있게 된다.
이러한 상태에서 지정된 깊이까지 식각 공정을 수행하면, 도 4에 도시한 것과 같이 배선 형성을 위한 트렌치(114)가 형성된다.
콘택홀(109) 및 배선 형성용 트렌치(114)가 형성되면, 전체 구조 상에 금속 물질을 형성하고 평탄화한다. 그러면, 도 5에 도시한 것과 같이 콘택(115A) 및 금속 배선(115B)이 동시에 형성되는 듀얼 다마신 공정이 완료된다.
현재의 듀얼 다마신 공정은 콘택홀(109) 및 트렌치(114)가 별도의 공정으로 형성된다. 따라서, 콘택홀(109) 형성을 위한 제 1 포토레지스트 패턴(108) 형성 및 식각, 트렌치(114)을 위한 제 2 포토레지스트 패턴(113) 형성 및 식각 공정, 그리고, 콘택홀(109)과 트렌치(114) 형성 후 잔존하는 제 1 및 제 2 포토레지스트 패턴(108, 113) 제거 공정 등이 필요하다.
포토레지스트 패턴 형성을 위해서는 노광 및 식각 공정이 수반되며, 반도체 소자의 축소율이 증가할수록 더욱 미세한 패턴이 요구되어 포토레지스트 패턴 형성시 고가의 노광 및 식각 장비가 필요하다.
또한, 콘택홀 및 트렌치가 각각 별도의 공정으로 형성되기 때문에 공정에 소요되는 시간이 증가하고, 이에 따라 반도체 소자의 제조 효율을 충분히 확보할 수 없다.
본 발명은 공정 과정을 단순화할 수 있는 반도체 소자의 듀얼 다마신 패턴 형성 방법을 제공하는 데 그 기술적 과제가 있다.
본 발명의 다른 기술적 과제는 콘택홀 및 트렌치를 단일 공정으로 형성할 수 있는 반도체 소자의 듀얼 다마신 패턴 형성 방법을 제공하는 데 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 반도체 소자의 듀얼 다마신 패턴 형성 방법은 상부로 지정된 높이 돌출된 플러그를 형성하는 단계; 전체 구조 상에 인접 적층되는 절연막과의 식각 선택비가 상이한 복수층의 절연막을 형성하는 단계; 상기 복수층의 절연막 중 최상위 절연막 상부에 희생층을 형성하는 단계; 상기 희생층을 평탄화한 후, 트렌치 형성 예정 영역이 노출되도록 상기 희생층을 패터닝하는 단계; 상기 패터닝된 희생층을 하드 마스크로 하여 상기 최상위 절연막을 식각하는 단계; 및 상기 패터닝된 희생층을 하드 마스크로 하여 상기 최상위 절연막 하부의 절연막을 순차적으로 식각하는 단계;를 포함한다.
한편, 본 발명의 다른 실시예에 의한 반도체 소자의 듀얼 다마신 패턴 형성 방법은 플러그가 돌출 형성된 반도체 기판이 제공되는 단계; 전체 구조 상에 인접 적층되는 절연막 간의 식각 선택비가 상이한 복수의 절연막을 순차적으로 형성하되, 상기 플러그의 돌출 부위가 전사되도록 하는 단계; 전체 구조 상에 희생층을 형성하고 평탄화하는 단계; 트렌치 형성 예정 영역이 개방되도록 상기 희생층을 패터닝하여 상기 복수의 절연막 중 최상위 절연막의 돌출 부위가 노출되도록 하는 단계; 및 상기 복수의 절연막 간의 식각 선택비에 따라, 상기 복수의 절연막을 순차적으로 식각하는 단계;를 포함한다.
본 발명에서는 희생형 하드 마스크를 이용하여 라인 패턴을 형성한 후, 라인 패터닝 후 잔존하는 희생형 하드 마스크와 하부층의 식각 선택비 차이를 이용하여 트렌치 및 콘택홀을 형성한다. 즉, 희생형 하드 마스크 형성을 위한 1회의 패터닝 형성 공정만으로 듀얼 다마신 패턴을 형성할 수 있다.
따라서, 듀얼 다마신 패턴 형성 공정을 최소화하여 공정 시간을 단축시킴은 물론 제조 효율을 증대시킬 수 있다.
나아가, 미세 콘택홀 형성을 위한 고가의 노광 및 식각 장비를 사용할 필요가 없으므로, 반도체 소자의 제조 단가를 낮출 수 있는 이점 또한 기대할 수 있다.
도 1 내지 도 5는 일반적인 듀얼 다마신 공정에 의한 배선 형성 방법을 설명하기 위한 소자의 단면도,
도 6 내지 도 13은 본 발명의 일 실시예에 의한 듀얼 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도이다.
도 6 내지 도 13은 본 발명의 일 실시예에 의한 듀얼 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 구체적으로 설명한다.
도 6 내지 도 13은 본 발명의 일 실시예에 의한 듀얼 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도이다.
도 6에 도시한 것과 같이, 하부구조가 형성된 반도체 기판(201) 상에 층간 절연막(203)에 의해 전기적으로 절연되는 플러그(205)가 형성된다. 보다 구체적으로, 층간 절연막(203)을 패터닝하여 반도체 기판(201) 표면을 노출시켜 비아홀을 형성한다. 그리고, 전체 구조 상에 도전물질을 형성하고 평탄화하여 플러그(205)를 형성한다. 이때, 플러그(205)의 높이가 층간 절연막(203)의 높이보다 높게 돌출되도록 식각 공정을 수행하며, 본 발명의 일 실시예에서, 플러그(205)의 돌출 높이는 100~500Å이 되도록 할 수 있다.
플러그(205)를 돌출 형성하는 이유는 상부층 형성 후 콘택홀 및 트렌치 형성시 식각 선택비를 유발하기 위함이며, 구체적인 내용은 후술할 것이다.
계속해서 도 6을 참조하면, 플러그(205)가 형성된 전체 구조 상에 식각 선택비가 상이한 복수의 절연막(207, 209, 211)을 순차적으로 형성한다. 그리고, 전체 구조 상에 희생층(213)을 형성한다.
식각 선택비가 상이한 복수의 절연막(207, 209, 211)은 인접 증착된 절연막 간의 식각 선택비만 상이하면 되므로, 제 1 절연막(207) 및 제 3 절연막(211)은 동일한 물질을 이용하여 형성할 수도 있다. 또한, 제 1 및 제 2 절연막(207, 209)는 콘택홀 형성용 절연막이며, 제 3 절연막(211)은 트렌치 형성용 절연막으로 작용한다.
한편, 플러그(205)가 돌출되어 형성됨에 따라, 그 상부에 형성되는 제 1 내지 제 3 절연막(207, 209, 211)과 희생층(213)에는 하부층의 단차가 그대로 전사되어 하부에 플러그(205) 형성 부분이 돌출된 형태를 갖는다.
한편, 본 실시예에서는 식각 선택비가 상이한 절연막을 3중으로 적층한 것에 대해 설명하였으나 이에 한정되지 않으며, 3중 이상의 적층 구조를 갖도록 하는 것도 무방하다. 절연막의 적층 횟수에 관계 없이, 인접 적층되는 절연막이 상호 다른 시각 선택비를 갖도록 절연막의 재료가 선택되면 된다.
본 발명의 일 실시예에서, 제 1 및 제 3 절연막(207, 211)은 각각 300~1000Å의 두께로, 제 2 절연막(209)은 100~500Å의 두께로 형성할 수 있다. 그리고, 희생층(213)은 2000~5000Å의 두께로 형성할 수 있다.
이제, 트렌치 형성을 위해 희생층(213)을 평탄화한다. 희생층(213)을 평탄화하게 되면 결과적으로 플러그(205)의 돌출 부위의 희생층(213) 높이가 그 외 부분보다 낮아지게 된다. 희생층(213)은 상부 500~1000Å 정도가 제거되도록 제어할 수 있다.
희생층(213)은 이후 공정에서 하드 마스크 역할을 한다. 따라서, 희생층(213)을 평탄화하고 패터닝하게 되면, 이후의 식각 공정시 하부에 플러그(205)가 형성된 부위의 절연막들(207, 209, 211)이 우선적으로 노출되어 식각 속도가 빨라지게 되는 결과를 유발한다. 결국, 희생층(213) 패턴 형성을 위한 1회의 마스킹 공정만으로 콘택홀과 트렌치를 형성할 수 있게 된다.
보다 구체적으로 설명하면, 희생층(213)을 평탄화한 후, 도 7에 도시한 것과 같이 전체 구조 상에 반사 방지막(215) 및 포토레지스트 패턴(217)을 형성한다.
반사 방지막(215)은 200~500Å의 두께로 형성할 수 있으며, 포토레지스트 패턴(217)은 배선 형성용 트렌치가 형성될 영역이 개방되도록 형성할 수 있다. 이러한 상태에서 도 8과 같이 제 3 절연막(211)의 돌출 부위가 노출되도록 식각 공정을 수행한다. 이와 같이 하여 희생층(213) 패턴이 형성되며, 트렌치 형성 예정 영역 저부에 10~50Å의 희생층(213)이 잔존하도록 할 수 있다. 한편, 트렌치 형성 예정 영역 저부에 희생층(213)이 잔존하도록 하기 위해, 100~300sccm의 수소(H2)와 300~1000sccm의 아르곤(Ar)을 식각 가스로 하여 15~50Å/sec의 느린 식각 속도로 식각을 수행하는 것이 바람직하다.
그리고, 반사 방지막(215) 및 포토레지스트 패턴(217)을 제거하며, 이후의 공정부터는 희생층(213) 패턴이 하부 절연막(207, 209, 211) 식각 공정시의 하드 마스크 역할을 하게 된다.
이를 위해 희생층(213)은 통상의 절연 물질 예를 들어, 산화물이나 질화물에 대해 식각 선택비를 갖는 비정질 탄소(amorphous carbon)를 이용하여 형성할 수 있다. 비정질 탄소를 이용한 희생층은 산화막이나 질화막보다 식각 속도가 매우 느려 예를 들어 100Å의 두께만으로도 1000Å 이상의 산화막이나 질화막을 식각할 때까지 잔존하는 특성이 있다.
따라서, 본 발명에서는 포토레지스트 패턴(217)을 이용하여 희생층(213)을 패터닝한 후, 이후의 트렌치와 콘택홀 형성 공정시에는 희생층(213)을 하드 마스크로 사용한다. 따라서, 포토레지스트 패턴 형성, 식각 및 포토레지스트 패턴 제거 공정을 1회로 감소시킬 수 있다.
다시, 도 9를 참조하면, 희생층(213)을 하드 마스크로 하여 시각 공정을 수행하며, 이에 따라 제 3 절연막(211) 즉, 트렌치 형성용 절연막이 패터닝되어 트렌치(219)가 형성된다.
제 3 절연막(211)은 제 2 절연막(209)과 식각 선택비가 다르므로 제 2 절연막(209)이 노출되면서 제 3 절연막(211)에 대한 식각 공정이 종료되게 된다. 또한, 제 3 절연막(211)에 전사된 돌출형 플러그(205)의 토폴로지에 따라, 트렌치(219) 저부에는 제 3 절연막이 잔존하게 된다(A). 잔존하는 제 3 절연막(211)은 희생층(213)과 함께 이후 콘택홀 형성시의 식각 장벽층으로 작용한다.
즉, 도 9와 같이 트렌치(219)가 형성된 상태에서, 희생층(213) 패턴을 하드 마스크로 하여 식각 공정을 수행한다. 이때, 식각 공정은 제 1 절연막(207)에 대한 식각 선택비를 갖는 조건으로 진행하여, 도 10과 같이 노출된 제 2 절연막(209)은 모두 제거되고 제 1 절연막(207)이 노출된다. 아울러, 트렌치(219) 저부에서는 상부에 잔존해 있던 제 3 절연막(211)의 영향으로 제 2 절연막(209) 제 3 절연막(211)의 일부(제 2 절연막(209)의 두께에 비례)가 잔존한다(B).
제 2 절연막(209)에 대한 제 3 절연막(211)의 식각 속도를 증가시키기 위해, 자기정렬 콘택(Self Aligned Contact) 형성 공정에 적용되는 불포화 탄산가스, 예를 들어 C4F8 또는 C3F8을 이용할 수 있으며, 제 2 절연막(209)에 대한 식각 선택비를 5:1 내지 15:1로 하여 제 3 절연막(211) 식각시 제 2 절연막(209)이 식각되는 것을 최대한 방지한다. 아울러, 식각 가스의 유량은 20~40sccm으로 할 수 있다. 또한, 트렌치 형성 예정 영역에 잔존하는 희생층(213)을 제거하기 위해 20~50sccm의 산소가스(O2)를 추가로 적용하는 것도 가능하다.
다음, 제 1 절연막(207)에 대한 식각 공정이 수행되는데, 트렌치(219) 저부에 존재하는 제 2 절연막(209)을 식각 장벽층으로 사용하기 위해, 제 1 절연막(207)과 제 2 절연막(209)이 식각 선택비를 갖는 조건으로 식각 공정을 진행한다.
결국, 도 11에 도시한 것과 같이, 제 1 절연막(207)이 식각되어 플러그(205) 상단이 노출되는 콘택홀(221)이 형성된다. 그리고, 잔존하는 희생층(213)을 제거함으로써, 듀얼 다마신 패턴(219, 221) 형성 공정이 완료된다.
듀얼 다마신 패턴(219, 221)이 형성된 후에는 전체 구조 상에 도전물질을 형성하고 평탄화한다. 도 13은 콘택(223A) 및 배선(223B)으로 이루어진 듀얼 다마신 배선(223)이 형성된 상태를 나타낸다.
본 발명에서는 산화막이나 질화막에 대해 식각 선택비를 갖는 물질을 희생층으로 사용한다. 그리고, 플러그를 돌출 형성하여 하부층 시각시 식각 속도 차이를 유발하면, 희생층을 하드 마스크로 이용한 식각 공정시 하부 절연막들의 노출 시점을 제어할 수 있다. 결국, 희생층 패턴 형성을 위한 1회의 포토레지스트 공정만으로 트렌치 및 콘택홀을 형성할 수 있게 된다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
201 : 반도체 기판
203 : 층간 절연막
205 : 플러그
207 : 제 1 절연막
209 : 제 2 절연막
211 : 제 3 절연막
213 : 희생층
215 : 반사방지막
217 : 포토레지스트 패턴
219 : 트렌치
221 : 콘택홀
223 : 듀얼 다마신 배선
203 : 층간 절연막
205 : 플러그
207 : 제 1 절연막
209 : 제 2 절연막
211 : 제 3 절연막
213 : 희생층
215 : 반사방지막
217 : 포토레지스트 패턴
219 : 트렌치
221 : 콘택홀
223 : 듀얼 다마신 배선
Claims (30)
- 상부로 지정된 높이 돌출된 플러그를 형성하는 단계;
전체 구조 상에 상기 플러그의 돌출 부위가 전사되도록, 인접 적층되는 절연막과의 식각 선택비가 상이한 복수층의 절연막을 형성하는 단계;
상기 복수층의 절연막 중 최상위 절연막 상부에 희생층을 형성하는 단계;
상기 희생층을 평탄화한 후, 트렌치 형성 예정 영역이 노출되도록 상기 희생층을 패터닝하는 단계;
상기 패터닝된 희생층을 하드 마스크로 하여 상기 최상위 절연막을 식각하는 단계; 및
상기 패터닝된 희생층을 하드 마스크로 하여 상기 최상위 절연막 하부의 절연막을 순차적으로 식각하는 단계;
를 포함하는 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 삭제
- 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,
상기 식각 선택비가 상이한 복수층의 절연막은 제 1 절연막, 제 2 절연막 및 제 3 절연막을 적층하여 형성하며, 상기 최상위 절연막은 상기 제 3 절연막인 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 청구항 4은(는) 설정등록료 납부시 포기되었습니다.제 3 항에 있어서,
상기 제 3 절연막, 상기 제 2 절연막 및 상기 제 1 절연막을 순차적으로 식각하는 단계는,
상기 제 2 절연막에 대한 식각 선택비를 갖는 식각 조건으로 상기 제 3 절연막을 식각하여 트렌치를 형성하는 단계; 및
상기 제 1 절연막에 대한 식각 선택비를 갖는 식각 조건으로 상기 제 2 절연막을 식각하고, 상기 플러그 간의 절연을 위한 층간 절연막에 대한 식각 선택비를 갖는 식각 조건으로 상기 제 1 절연막을 식각하여 콘택홀을 형성하는 단계;
를 포함하는 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 청구항 5은(는) 설정등록료 납부시 포기되었습니다.제 4 항에 있어서,
상기 제 3 절연막은 불포화 탄산가스를 이용하여 식각하는 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 청구항 6은(는) 설정등록료 납부시 포기되었습니다.제 5 항에 있어서,
상기 불포화 탄산가스는 C4F8 또는 C3F8인 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 청구항 7은(는) 설정등록료 납부시 포기되었습니다.제 5 항에 있어서,
상기 불포화 탄산가스는 20~40sccm의 유량으로 공급하는 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 청구항 8은(는) 설정등록료 납부시 포기되었습니다.제 5 항에 있어서,
상기 제 3 절연막은 산소가스를 추가로 공급하여 식각하는 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 청구항 9은(는) 설정등록료 납부시 포기되었습니다.제 8 항에 있어서,
상기 산소가스는 20~50sccm의 유량으로 공급하는 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 청구항 10은(는) 설정등록료 납부시 포기되었습니다.제 4 항에 있어서,
상기 제 3 절연막을 식각하는 단계는 상기 제 3 절연막에 대한 상기 제 2 절연막의 식각 선택비가 5:1 내지 15:1로 하여 식각하는 단계인 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 청구항 11은(는) 설정등록료 납부시 포기되었습니다.제 3 항에 있어서,
상기 제 1 및 제 3 절연막은 동일한 물질을 이용하여 형성하는 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 청구항 12은(는) 설정등록료 납부시 포기되었습니다.제 3 항에 있어서,
상기 제 1 및 제 3 절연막은 각각 300~1000Å의 두께로 형성하는 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 청구항 13은(는) 설정등록료 납부시 포기되었습니다.제 12 항에 있어서,
제 2 절연막은 100~500Å의 두께로 형성하는 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 청구항 14은(는) 설정등록료 납부시 포기되었습니다.제 12 항에 있어서,
상기 희생층은 2000~5000Å의 두께로 형성 하는 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 청구항 15은(는) 설정등록료 납부시 포기되었습니다.제 14 항에 있어서,
상기 희생층 평탄화 공정은 상기 희생층의 상부 500~1000Å의 두께를 평탄화하는 공정인 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 청구항 16은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,
상기 플러그는 100~500Å의 두께로 돌출 형성하는 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 청구항 17은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,
상기 최상위 절연막은 트렌치 형성용 절연막인 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 청구항 18은(는) 설정등록료 납부시 포기되었습니다.제 17 항에 있어서,
상기 최상위 절연막 하부의 절연막은 콘택홀 형성용 절연막인 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 청구항 19은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,
상기 희생층을 패터닝하는 단계는, 상기 희생층을 평탄화한 후 전체 구조 상에 반사 방지막을 형성하는 단계;
상기 트렌치 형성 예정 영역이 개방되도록 포토레지스트 패턴을 형성하는 단계; 및
상기 포토레지스트 패턴을 마스크로 하여 상기 희생층을 식각하는 단계;
를 포함하는 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 청구항 20은(는) 설정등록료 납부시 포기되었습니다.제 19 항에 있어서,
상기 반사 방지막은 200~500Å의 두께로 형성하는 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 청구항 21은(는) 설정등록료 납부시 포기되었습니다.제 19 항에 있어서,
상기 희생층 식각 후 상기 트렌치 형성 예정 영역 저부에 10~50Å의 희생층이 잔존하도록 하는 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 청구항 22은(는) 설정등록료 납부시 포기되었습니다.제 19 항에 있어서,
상기 희생층은 100~300sccm의 수소(H2)와 300~1000sccm의 아르곤(Ar)을 식각 가스로 이용하야 식각하는 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 청구항 23은(는) 설정등록료 납부시 포기되었습니다.제 19 항에 있어서,
상기 희생층을 식각한 후 상기 포토레지스트 패턴 및 상기 반사 방지막을 제거하는 단계를 더 포함하는 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 청구항 24은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,
상기 희생층은 비정질 탄소를 이용하여 형성하는 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 플러그가 돌출 형성된 반도체 기판이 제공되는 단계;
전체 구조 상에 인접 적층되는 절연막 간의 식각 선택비가 상이한 복수의 절연막을 순차적으로 형성하되, 상기 플러그의 돌출 부위가 전사되도록 하는 단계;
전체 구조 상에 희생층을 형성하고 평탄화하는 단계;
트렌치 형성 예정 영역이 개방되도록 상기 희생층을 패터닝하여 상기 복수의 절연막 중 최상위 절연막의 돌출 부위가 노출되도록 하는 단계; 및
상기 복수의 절연막 간의 식각 선택비에 따라, 상기 복수의 절연막을 순차적으로 식각하는 단계;
를 포함하는 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 청구항 26은(는) 설정등록료 납부시 포기되었습니다.제 25 항에 있어서,
상기 복수의 절연막은 제 1 절연막, 제 2 절연막 및 제 3 절연막을 포함하는 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 청구항 27은(는) 설정등록료 납부시 포기되었습니다.제 25 항에 있어서,
상기 희생층은 비정질 탄소를 이용하여 형성하는 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 청구항 28은(는) 설정등록료 납부시 포기되었습니다.제 25 항에 있어서,
상기 희생층을 패터닝하는 단계는, 상기 최상위 절연막의 돌출 부위가 노출되며, 상기 트렌치 형성 예정 영역 내 상기 최상위 절연막의 돌출 부위 주변에 지정된 두께의 희생층이 잔존하도록 패터닝하는 단계인 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 청구항 29은(는) 설정등록료 납부시 포기되었습니다.제 28 항에 있어서,
상기 복수의 절연막을 순차적으로 식각하는 단계는, 상기 최상위 절연막의 돌출 부위 및 상기 돌출 부위 주변에 잔존하는 희생층 하부의 상기 최상위 절연막을 식각하는 단계를 포함하여, 상기 돌출 부위 주변의 상기 최상위 절연막이 지정된 높이 잔존하도록 하는 반도체 소자의 듀얼 다마신 패턴 형성 방법. - 청구항 30은(는) 설정등록료 납부시 포기되었습니다.제 29 항에 있어서,
상기 복수의 절연막을 순차적으로 식각하는 단계는, 상기 희생층 패턴 및 상기 돌출 부위 주변에 잔존하는 최상위 절연막을 식각 장벽층으로 하여 상기 최상위 절연막 하부의 절연막을 식각하는 단계를 포함하는 반도체 소자의 듀얼 다마신 패턴 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100026763A KR101124302B1 (ko) | 2010-03-25 | 2010-03-25 | 반도체 소자의 듀얼 다마신 패턴 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100026763A KR101124302B1 (ko) | 2010-03-25 | 2010-03-25 | 반도체 소자의 듀얼 다마신 패턴 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110107568A KR20110107568A (ko) | 2011-10-04 |
| KR101124302B1 true KR101124302B1 (ko) | 2012-03-27 |
Family
ID=45217846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100026763A KR101124302B1 (ko) | 2010-03-25 | 2010-03-25 | 반도체 소자의 듀얼 다마신 패턴 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101124302B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9799551B2 (en) | 2015-05-27 | 2017-10-24 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130129008A (ko) | 2012-05-18 | 2013-11-27 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| KR101682501B1 (ko) | 2014-07-04 | 2016-12-05 | 국민대학교산학협력단 | 은 나노와이어 패턴층 및 그래핀층을 포함하는 투명전극 및 그 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060131144A (ko) * | 2005-06-15 | 2006-12-20 | 주식회사 하이닉스반도체 | 반도체 소자의 컨택 플러그 형성방법 |
| KR100807026B1 (ko) * | 2006-12-26 | 2008-02-25 | 동부일렉트로닉스 주식회사 | 반도체 장치 제조 방법 |
| KR100815186B1 (ko) * | 2006-09-11 | 2008-03-19 | 주식회사 하이닉스반도체 | 돌출형상의 텅스텐플러그를 구비한 반도체소자의 제조 방법 |
-
2010
- 2010-03-25 KR KR1020100026763A patent/KR101124302B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060131144A (ko) * | 2005-06-15 | 2006-12-20 | 주식회사 하이닉스반도체 | 반도체 소자의 컨택 플러그 형성방법 |
| KR100815186B1 (ko) * | 2006-09-11 | 2008-03-19 | 주식회사 하이닉스반도체 | 돌출형상의 텅스텐플러그를 구비한 반도체소자의 제조 방법 |
| KR100807026B1 (ko) * | 2006-12-26 | 2008-02-25 | 동부일렉트로닉스 주식회사 | 반도체 장치 제조 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9799551B2 (en) | 2015-05-27 | 2017-10-24 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110107568A (ko) | 2011-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5925546B2 (ja) | 半導体装置の製造方法 | |
| US8669180B1 (en) | Semiconductor device with self aligned end-to-end conductive line structure and method of forming the same | |
| JP2003324102A (ja) | 半導体装置の製造方法 | |
| KR100333382B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| KR101701573B1 (ko) | 견고한 금속화 프로파일을 위한 이중층 하드 마스크 | |
| KR100850216B1 (ko) | 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법 | |
| KR101124302B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| US7365025B2 (en) | Methods of forming dual-damascene interconnect structures on semiconductor substrates using multiple planarization layers having different porosity characteristics | |
| KR20070001510A (ko) | 반도체 소자 제조 방법 | |
| TWI512894B (zh) | 金屬內連線結構及其製程 | |
| KR101081851B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR101094914B1 (ko) | 다층 배선 구조의 반도체 장치 및 그 제조 방법 | |
| KR100807026B1 (ko) | 반도체 장치 제조 방법 | |
| US6642139B1 (en) | Method for forming interconnection structure in an integration circuit | |
| KR100613381B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100973130B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR100857989B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20050024853A (ko) | 플래쉬 메모리 소자의 금속배선 형성방법 | |
| KR100579856B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100356816B1 (ko) | 반도체장치의 콘택 및 배선 형성방법 | |
| KR101068142B1 (ko) | 반도체소자의 콘택플러그 형성방법 | |
| KR100571408B1 (ko) | 반도체 소자의 듀얼 다마신 배선 제조 방법 | |
| KR100967022B1 (ko) | 반도체 소자의 금속배선 및 그의 형성 방법 | |
| KR100372817B1 (ko) | 반도체 소자의 금속 배선 콘택 방법 | |
| KR100900773B1 (ko) | 반도체 소자의 콘택홀 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |