JP4230334B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4230334B2
JP4230334B2 JP2003372304A JP2003372304A JP4230334B2 JP 4230334 B2 JP4230334 B2 JP 4230334B2 JP 2003372304 A JP2003372304 A JP 2003372304A JP 2003372304 A JP2003372304 A JP 2003372304A JP 4230334 B2 JP4230334 B2 JP 4230334B2
Authority
JP
Japan
Prior art keywords
film
wiring
insulating film
layer
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003372304A
Other languages
English (en)
Other versions
JP2005136301A (ja
Inventor
敏志 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2003372304A priority Critical patent/JP4230334B2/ja
Priority to US10/816,955 priority patent/US7250679B2/en
Publication of JP2005136301A publication Critical patent/JP2005136301A/ja
Priority to US11/808,165 priority patent/US20070281465A1/en
Application granted granted Critical
Publication of JP4230334B2 publication Critical patent/JP4230334B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、多層配線構造を有する半導体装置及びその製造方法に係り、特に、層間絶縁膜に低誘電率（ｌｏｗ−ｋ）膜を用いた多層配線構造を有する半導体装置及びその製造方法に関する。
近時の半導体装置の微細化の進展により、半導体装置における配線抵抗の低減と配線容量の低減とが要請されている。
かかる要請に応えるため、配線の主材料は、Ａｌ（アルミニウム）から、より比抵抗が低く、エレクトロマイグレーション特性にも優れたＣｕ（銅）へと移行しつつある。配線の主材料のＣｕへの移行に伴い、配線の形成プロセスは、配線材料を堆積した後にリソグラフィー及びＲＩＥ（Reactive Ion Etching）等のドライエッチングを用いてパターニングする手法から、いわゆるダマシンプロセスと呼ばれる手法へと移行しつつある。ダマシンプロセスでは、層間絶縁膜に溝パターンやホールパターンを形成した後、この溝やホールに配線材料が埋め込まれる。配線材料のＣｕへの移行に伴い、形成プロセスがダマシンプロセスへと移行しつつあるのは、Ａｌと異なり、ＣｕはＲＩＥにより加工することが困難なためである。
また、これまで配線間を絶縁する層間絶縁膜材料としては、ＳｉＯ２、ＦＳＧ（Fluorinated Silicate Glass）等が用いられていた。
近時の微細化による配線遅延の対策として、配線抵抗と配線容量の低減が求められているが、配線抵抗については、Ｃｕを主材料とする配線から更に抵抗を下げることは困難である。このため、層間絶縁膜として、シリコン酸化膜やシリコン窒化膜より誘電率の低い低誘電率（ｌｏｗ−ｋ）膜を用いて配線容量を低減することが検討されている。
ところで、半導体素子の微細化の進展により、チップに搭載されるトランジスタ数は増加の一途を辿り１００Ｍ個にもなる。これらを接続し、また電源の供給を行うための配線層には様々な機能が要求される。すなわち、電源線は、電圧降下を小さく抑えるため低抵抗な配線であることが要求される。また、短距離間を接続する配線は、回路密度を上げるため微細な配線であることが要求される。また、回路ブロック間を接続する配線には、細密配線よりも低抵抗で上層配線よりも微細なピッチであることが要求される。
これら配線層に対する種々の要求を満たすため、半導体装置における多層配線構造では、微細なピッチを形成することが可能な下層配線、回路ブロック間の配線に使用する中間層配線、電源配線やクロック配線等に使用する上層配線というように、機能別に分けた複数層の配線層をそれぞれ組み合わせることが行われている。
図１７は、従来の多層配線構造を有する半導体装置の構造示す断面図である。
シリコン基板３００上には、素子領域を画定する素子分離膜３０２が形成されている。
シリコン基板３００の素子領域には、ゲート電極３０４及びソース／ドレイン拡散層３０６を有するＭＯＳトランジスタが形成されている。
ＭＯＳトランジスタが形成されたシリコン基板３００上には、コンタクトプラグ３０８が埋め込まれた層間絶縁膜３１０が形成されている。
コンタクトプラグ３０８が埋め込まれた層間絶縁膜３１０上には、シリコン窒化膜とシリコン酸化膜又はＦＳＧ膜とが順次積層されてなる層間絶縁膜３１２が形成されている。層間絶縁膜３１２のコンタクトプラグ３０８を含む領域内には、Ｔａ（タンタル）膜よりなるバリアメタル層とＣｕ（銅）膜とを有し、コンタクトプラグ３０８に接続する配線層３１４ａが埋め込まれている。また、層間絶縁膜３１２の他の領域内には、タンタル膜よりなるバリアメタル層とＣｕ膜とを有する配線層３１４ｂが埋め込まれている。
配線層３１４ａ、３１４ｂが埋め込まれた層間絶縁膜３１２上には、シリコン窒化膜とシリコン酸化膜又はＦＳＧ膜とが順次積層されてなる層間絶縁膜３１６が形成されている。層間絶縁膜３１６上には、シリコン窒化膜とシリコン酸化膜又はＦＳＧ膜とが順次積層されてなる層間絶縁膜３１８が形成されている。層間絶縁膜３１６、３１８の配線層３１４ａ上の領域内には、タンタル膜よりなるバリアメタル層とＣｕ膜とを有し、層間絶縁膜３１６内にビア部が埋め込まれ、層間絶縁膜３１８内に配線部が埋め込まれ、配線層３１４ａに接続する配線層３２０ａが埋め込まれている。層間絶縁膜３１８の配線層３１４ｂ上の領域内には、タンタル膜よりなるバリアメタル層とＣｕ膜とを有する配線層３２０ｂが埋め込まれている。
配線層３２０ａ、３２０ｂが埋め込まれた配線層３１８上には、シリコン窒化膜とシリコン酸化膜又はＦＳＧ膜とが順次積層されてなる層間絶縁膜３２２が形成されている。層間絶縁膜３２２上には、シリコン窒化膜とシリコン酸化膜又はＦＳＧ膜とが順次積層されてなる層間絶縁膜３２４が形成されている。層間絶縁膜３２２、３２４の配線層３２０ａ上の領域内には、タンタル膜よりなるバリアメタル層とＣｕ膜とを有し、層間絶縁膜３２２内にビア部が埋め込まれ、層間絶縁膜３２４内に配線部が埋め込まれ、配線層３２０ａに接続する配線層３２６ａが埋め込まれている。層間絶縁膜３２４の配線層３２０ｂ上の領域内には、タンタル膜よりなるバリアメタル層とＣｕ膜とを有する配線層３２６ｂが埋め込まれている。
配線層３２６ａ、３２６ｂが埋め込まれた配線層３２４上には、シリコン窒化膜とシリコン酸化膜又はＦＳＧ膜とが順次積層されてなる層間絶縁膜３２８が形成されている。層間絶縁膜３２８上には、シリコン窒化膜とシリコン酸化膜又はＦＳＧ膜とが順次積層されてなる層間絶縁膜３３０が形成されている。層間絶縁膜３２８、３３０の配線層３２６ａ上の領域内には、タンタル膜よりなるバリアメタル層とＣｕ膜とを有し、層間絶縁膜３２８内にビア部が埋め込まれ、層間絶縁膜３３０内に配線部が埋め込まれ、配線層３２６ａに接続する配線層３３２ａが埋め込まれている。層間絶縁膜３３０の配線層３２６ｂ上の領域内には、タンタル膜よりなるバリアメタル層とＣｕ膜とを有する配線層３３２ｂが埋め込まれている。
こうして、シリコン基板３００上に、配線層３１４ａ、３１４ｂ、配線層３２０ａ、３２０ｂ、配線層３２６ａ、３２６ｂ、配線層３３２ａ、３３２ｂよりなる４層の多層配線構造を有する下層配線部が形成されている。
配線層３３２ａ、３３２ｂが埋め込まれた配線層３３０上には、シリコン窒化膜とシリコン酸化膜又はＦＳＧ膜とが順次積層されてなる層間絶縁膜３３４が形成されている。層間絶縁膜３３４上には、シリコン窒化膜とシリコン酸化膜又はＦＳＧ膜とが順次積層されてなる層間絶縁膜３３６が形成されている。層間絶縁膜３３４、３３６の配線層３３２ａ上の領域内には、タンタル膜よりなるバリアメタル層とＣｕ膜とを有し、層間絶縁膜３３４内にビア部が埋め込まれ、層間絶縁膜３３６内に配線部が埋め込まれ、配線層３３２ａに接続する配線層３３８ａが埋め込まれている。層間絶縁膜３３６の配線層３３２ｂ上の領域内には、タンタル膜よりなるバリアメタル層とＣｕ膜とを有する配線層３３８ｂが埋め込まれている。
配線層３３８ａ、３３８ｂが埋め込まれた配線層３３６上には、シリコン窒化膜とシリコン酸化膜又はＦＳＧ膜とが順次積層されてなる層間絶縁膜３４０が形成されている。層間絶縁膜３４０上には、シリコン窒化膜とシリコン酸化膜又はＦＳＧ膜とが順次積層されてなる層間絶縁膜３４２が形成されている。層間絶縁膜３４０、３４２の配線層３３８ａ上の領域内には、タンタル膜よりなるバリアメタル層とＣｕ膜とを有し、層間絶縁膜３４０内にビア部が埋め込まれ、層間絶縁膜３４２内に配線部が埋め込まれ、配線層３３８ａに接続する配線層３４４ａが埋め込まれている。層間絶縁膜３４２の配線層３３８ｂ上の領域内には、タンタル膜よりなるバリアメタル層とＣｕ膜とを有する配線層３４４ｂが埋め込まれている。
こうして、下層配線部上に、下層配線部における配線層３１４ａ、３１４ｂ、配線層３２０ａ、３２０ｂ、配線層３２６ａ、３２６ｂ、配線層３３２ａ、３３２ｂよりも広いピッチの配線パターンを有する配線層３３８ａ、３３８ｂ、配線層３４４ａ、３４４ｂよりなる２層の多層配線構造を有する上層配線部が形成されている。
配線層３４４ａ、３４４ｂが埋め込まれた層間絶縁膜３４２上には、シリコン窒化膜とシリコン酸化膜とが順次積層されてなる層間絶縁膜２１８が形成されている。層間絶縁膜３４６内には、コンタクトプラグ３４８が埋め込まれている。
層間絶縁膜３４６のコンタクトプラグ３４８を含む領域上には、コンタクトプラグ３４８を介して配線層３４４ａに接続する電極３５０が形成されている。
電極３５０が形成された層間絶縁膜３４６上には、シリコン酸化膜３５２ａと、シリコン窒化膜３５２ｂとが順次積層されてなるカバー膜３５２が形成されている。カバー膜３５２には、電極３５０に達する開口部３５４が形成されている。
特開２００１−２９８０８４号公報
上述のように、配線層を機能別に分けた場合、各配線層の構造についても、要求される特性に応じて変化してくる。
例えば、下層配線は、狭いピッチで形成され、配線容量を低減するために配線層の厚さが薄くされている。さらに、配線容量を低減するには、層間絶縁膜材料にｌｏｗ−ｋ材料を用いる必要が出てきた。
一方、上層配線では、厚膜の配線を形成するために配線ピッチが広げられている。この層では配線容量は問題とならないため、層間絶縁膜としてシリコン酸化膜を用いることができる。
また、中間層配線には、上記の下層配線と上層配線との中間の特性が求められる。このとき、中間層配線は、回路ブロック間を接続するため下層配線よりも配線長が長くなるので、その抵抗はより低く抑える必要がある。このため、下層配線より配線の厚さは厚くなり、配線のピッチは広くなる。また配線が厚くなることによる配線容量の増加を抑えるため、層間絶縁膜材料にｌｏｗ−ｋ材料を用いる必要がある。
しかしながら、下層配線及び中間層配線において、配線容量を低減することを目的として、単に、シリコン酸化膜等に代えてｌｏｗ−ｋ膜を層間絶縁膜に用いた場合、配線に不良が容易に発生するようになり歩留まりが低下する等の不都合が生じることがあった。
本発明の目的は、多層配線構造における層間絶縁膜にｌｏｗ−ｋ膜を用いる場合において、配線の機能に応じて、不良の発生の抑制及び配線容量の低減を実現しうる半導体装置及びその製造方法を提供することにある。
上記目的は、基板上に形成され、第１の低誘電率膜と、前記第１の低誘電率膜上に形成された親水性絶縁膜とを有する第１の層間絶縁膜と、前記第１の層間絶縁膜に形成された第１の配線溝内に埋め込まれ、最小の配線ピッチが第１のピッチである第１の配線層と、前記親水性絶縁膜及び前記第１の配線層上に直に形成された第１の拡散防止膜と、前記第１の拡散防止膜上に形成され、第２の低誘電率膜を有する第２の層間絶縁膜と、前記第２の層間絶縁膜に形成された第２の配線溝内に埋め込まれ、最小の配線ピッチが前記第１のピッチよりも広い第２のピッチである第２の配線層と、前記第２の低誘電率膜及び前記第２の配線層上に直に形成された第２の拡散防止膜とを有することを特徴とする半導体装置により達成される。
また、上記目的は、基板上に形成され、最小の配線ピッチが第１のピッチである複数の配線層を含む第１の多層配線層と、前記第１の多層配線層上に形成され、最小の配線ピッチが前記第１のピッチよりも広い第２のピッチである複数の配線層を含む第２の多層配線層とを有する半導体装置であって、前記第１の多層配線層を構成する前記複数の配線層のうちの少なくとも１層は、第１の低誘電率膜と、前記第１の低誘電率膜上に形成された親水性絶縁膜とを有する第１の層間絶縁膜に形成された開口部に埋め込まれており、前記親水性絶縁膜及び前記第１の配線層上に第１の拡散防止膜が直に形成されており、前記第２の多層配線層を構成する前記複数の配線層のそれぞれは、第２の拡散防止膜と、前記第２の拡散防止膜上に形成された第２の低誘電率膜とを有する第２の層間絶縁膜に形成された開口部に埋め込まれており、一の前記第２の層間絶縁膜の前記第２の低誘電率膜上に、他の前記第２の層間絶縁膜の前記第２の拡散防止膜が直に形成されていることを特徴とする半導体装置により達成される。
また、上記目的は、基板上に、第１の低誘電率膜と、前記第１の低誘電率膜上に形成された第１の親水性絶縁膜とを有する第１の層間絶縁膜を形成する工程と、前記第１の層間絶縁膜に、第１の配線溝を形成する工程と、前記第１の配線溝が形成された前記第１の層間絶縁膜上に第１の導電体膜を形成する工程と、前記第１の導電体膜を研磨することにより、前記第１の親水性絶縁膜を露出するとともに、前記第１の配線溝内に前記第１の導電体膜を埋め込み、最小の配線ピッチが第１のピッチである第１の配線層を形成する工程と、前記親水性絶縁膜及び前記第１の配線層上に、第１の拡散防止膜を直に形成する工程と、前記第１の拡散防止膜上に、第２の低誘電率膜を有する第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜に、第２の配線溝を形成する工程と、前記第２の配線溝が形成された前記第２の層間絶縁膜上に、第２の導電体膜を形成する工程と、前記第２の導電体膜を研磨することにより、前記第２の低誘電率膜を露出するとともに、前記第２の配線溝内に前記第２の導電体膜を埋め込み、最小の配線ピッチが前記第１のピッチよりも広い第２のピッチである第２の配線層を形成する工程と、前記第２の低誘電率膜及び前記第２の配線層上に、第２の拡散防止膜を直に形成する工程とを有することを特徴とする半導体装置の製造方法により達成される。
以上の通り、本発明によれば、基板上に形成され、第１の低誘電率膜と、第１の低誘電率膜上に形成された親水性絶縁膜とを有する第１の層間絶縁膜と、第１の層間絶縁膜に形成された第１の配線溝内に埋め込まれ、最小の配線ピッチが第１のピッチである第１の配線層と、第１の層間絶縁膜上に形成され、第２の低誘電率膜を有する第２の層間絶縁膜と、第２の層間絶縁膜に形成された第２の配線溝内に埋め込まれ、最小の配線ピッチが前記第１のピッチよりも広い第２のピッチである第２の配線層と、第２の低誘電率膜及び第２の配線層上に直に形成された拡散防止膜とを有するので、多層配線構造における層間絶縁膜に低誘電率膜を用いる場合において、配線の機能に応じて、第１の配線層については不良の発生の抑制しつつ配線容量を低減する一方、第２の配線層については配線容量を十分に低減することができる。
半導体装置における配線容量を低減するため、上述のように、層間絶縁膜材料としてｌｏｗ−ｋ材料の適用が検討されている。ｌｏｗ−ｋ材料としては、ＳｉＯＣ、ダウ・ケミカル社製のＳｉＬＫ（登録商標）、ハネウェル社製のＦＬＡＲＥ（登録商標）等が知られている。かかるｌｏｗ−ｋ材料は、その大部分が撥水性のものとなっている。これは、次のような理由による。すなわち、水の比誘電率は８８と高くなっている。このため、ｌｏｗ−ｋ材料を用いて形成された膜が吸湿すると、膜の誘電率が上昇してしまう。このような吸湿による誘電率の上昇を抑制するため、ｌｏｗ−ｋ材料は、Ｓｉ−Ｈ、Ｓｉ−ＣＨ３で終端され、親水性のＳｉ−ＯＨ結合が形成されないように処理されているためである。
このように、ｌｏｗ−ｋ材料は、吸湿による誘電率の上昇を抑制するため、水素終端化或いはメチル終端化等により撥水性となっている。本願発明者は、鋭意研究を重ねた結果、以下に述べるように、配線層の層間絶縁膜材料としてｌｏｗ−ｋ材料を用いた場合、ｌｏｗ−ｋ材料が撥水性となっていることが、歩留まりの低下の一因となっていることを明らかにした。
短距離間を接続する下層配線は、狭いピッチで形成されるため、異物が付着することにより不良が発生する感度が高くなっている。このため、ダマシンプロセスにおけるＣＭＰ（Chemical Mechanical Polishing）法による研磨後の洗浄でＨＦ（弗酸）処理を追加し、異物をリフトオフする必要がある。しかしながら、層間絶縁膜材料に撥水性のｌｏｗ−ｋ膜を用い、ウエハ表面が撥水性となっていると、ＨＦ処理を行っても異物をリフトオフにより除去することが困難となる。
また、撥水性のｌｏｗ−ｋ膜によりウエハ表面が撥水性となっていると、洗浄乾燥後に残留した水滴によるウォータマークが発生し易くなる。このようなウォータマークは、配線を腐食して不良の発生を招き、歩留まり低下の原因となる。図１は、ウォータマークによる配線の腐食を示すＳＥＭ（Scanning Electron Microscope）写真である。
本発明による半導体装置及びその製造方法は、かかる撥水性のｌｏｗ−ｋ膜を層間絶縁膜に用いた場合あっても、多層配線構造における配線層の機能に応じて、不良の発生の抑制及び配線容量の低減を実現するものである。
以下、本発明の一実施形態による半導体装置及びその製造方法について図２乃至図１６を用いて説明する。図２は本実施形態による半導体装置の構造を示す断面図、図３乃至図１６は本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、本実施形態による半導体装置の構造について図２を用いて説明する。
本実施形態による半導体装置は、ＭＯＳトランジスタ等の半導体素子が形成されたシリコン基板１０上に順次形成された下層配線部１２と、中間層配線部１４と、上層配線部１６とを有している。下層配線部１２には、例えば、中間層配線部１４及び上層配線部１６に形成された配線層の配線パターンよりも狭いピッチの配線パターンを有し、短距離間を接続する配線層が形成されている。中間層配線部１４には、例えば、下層配線部１２に形成された配線層の配線パターンよりも広く、上層配線部１６に形成された配線層の配線パターンよりも狭いピッチの配線パターンを有し、回路ブロック間を接続する配線層が形成されている。上層配線部１６には、例えば、下層配線部１２及び中間層配線部１４に形成された配線層の配線パターンよりも広いピッチの配線パターンを有し、電源配線、クロック配線として用いられる配線層が形成されている。
シリコン基板１０上には、素子領域を画定する素子分離膜１８が形成されている。
シリコン基板１０の素子領域には、ゲート電極２０及びソース／ドレイン拡散層２２を有するＭＯＳトランジスタが形成されている。
ＭＯＳトランジスタが形成されたシリコン基板１０上には、シリコン酸化膜よりなる層間絶縁膜２４が形成されている。
層間絶縁膜２４には、ソース／ドレイン拡散層２２に達するビアホール２６が形成されており、ビアホール２６内には、コンタクトプラグ２８が埋め込まれている。
コンタクトプラグ２８が埋め込まれた層間絶縁膜２４上には、ＳｉＣ膜３０と、ＳｉＯＣ膜よりなるｌｏｗ−ｋ膜３２と、シリコン酸化膜よりなる親水性絶縁膜３４とが順次積層されてなる層間絶縁膜３６が形成されている。層間絶縁膜３６のコンタクトプラグ２８を含む領域には、配線溝３８ａが形成されている。配線溝３８ａ内には、Ｔａ（タンタル）膜よりなるバリアメタル層４０とＣｕ膜４２とを有し、コンタクトプラグ２８に接続する配線層４４ａが埋め込まれている。また、親水性絶縁膜３４、ｌｏｗ−ｋ膜３２及びＳｉＣ膜３０の他の領域には、配線溝３８ｂが形成されている。配線溝３８ｂ内には、タンタル膜よりなるバリアメタル層４０とＣｕ膜４２とを有する配線層４４ｂが埋め込まれている。
配線層４４ａ、４４ｂが埋め込まれた層間絶縁膜３６上には、ＳｉＣ膜４６と、ＳｉＯＣ膜よりなるｌｏｗ−ｋ膜４８と、ＳｉＣ膜５０と、ＳｉＯＣ膜よりなるｌｏｗ−ｋ膜５２と、シリコン酸化膜よりなる親水性絶縁膜５４とが順次積層されてなる層間絶縁膜５６が形成されている。層間絶縁膜５６のｌｏｗ−ｋ膜４８及びＳｉＣ膜４６には、配線層４４ａに達するビアホール５８が形成されている。親水性絶縁膜５４、ｌｏｗ−ｋ膜５２及びＳｉＣ膜５０のビアホール５８を含む領域には、配線溝６０ａが形成されている。ビアホール５８内及び配線溝６０ａ内には、Ｔａ膜よりなるバリアメタル層６２とＣｕ膜６４とを有し、配線層４４ａに接続する配線層６６ａが埋め込まれている。また、親水性絶縁膜５４、ｌｏｗ−ｋ膜５２及びＳｉＣ膜５０の他の領域には、配線溝６０ｂが形成されている。配線溝６０ｂ内には、Ｔａ膜よりなるバリアメタル層６２とＣｕ膜６４とを有する配線層６６ｂが埋め込まれている。
配線層６６ａ、６６ｂが埋め込まれた層間絶縁膜５６上には、ＳｉＣ膜６８と、ＳｉＯＣ膜よりなるｌｏｗ−ｋ膜７０と、ＳｉＣ膜７２と、ＳｉＯＣ膜よりなるｌｏｗ−ｋ膜７４と、シリコン酸化膜よりなる親水性絶縁膜７６とが順次積層されてなる層間絶縁膜７８が形成されている。層間絶縁膜７８のｌｏｗ−ｋ膜７０及びＳｉＣ膜６８には、配線層６６ａに達するビアホール８０が形成されている。親水性絶縁膜７６、ｌｏｗ−ｋ膜７４及びＳｉＣ膜７２のビアホール８０を含む領域には、配線溝８２ａが形成されている。ビアホール８０内及び配線溝８２ａ内には、Ｔａ膜よりなるバリアメタル層８４とＣｕ膜８６とを有し、配線層６６ａに接続する配線層８８ａが埋め込まれている。また、親水性絶縁膜７６、ｌｏｗ−ｋ膜７４及びＳｉＣ膜７２の他の領域には、配線溝８２ｂが形成されている。配線溝８２ｂ内には、Ｔａ膜よりなるバリアメタル層８４とＣｕ膜８６とを有する配線層８８ｂが埋め込まれている。
配線層８８ａ、８８ｂが埋め込まれた層間絶縁膜７８上には、ＳｉＣ膜９０と、ＳｉＯＣ膜よりなるｌｏｗ−ｋ膜９２と、ＳｉＣ膜９４と、ＳｉＯＣ膜よりなるｌｏｗ−ｋ膜９６と、シリコン酸化膜よりなる親水性絶縁膜９８とが順次積層されてなる層間絶縁膜１００が形成されている。層間絶縁膜１００のｌｏｗ−ｋ膜９２及びＳｉＣ膜９０には、配線層８８ａに達するビアホール１０２が形成されている。親水性絶縁膜９８、ｌｏｗ−ｋ膜９６及びＳｉＣ膜９４のビアホール１０２を含む領域には、配線溝１０４ａが形成されている。ビアホール１０２内及び配線溝１０４ａ内には、Ｔａ膜よりなるバリアメタル層１０６とＣｕ膜１０８とを有し、配線層８８ａに接続する配線層１１０ａが埋め込まれている。また、親水性絶縁膜９８、ｌｏｗ−ｋ膜９６及びＳｉＣ膜９４の他の領域には、配線溝１０４ｂが形成されている。配線溝１０４ｂ内には、Ｔａ膜よりなるバリアメタル層１０６とＣｕ膜１０８とを有する配線層１１０ｂが埋め込まれている。
配線層１１０ａ、１１０ｂが埋め込まれた層間絶縁膜１００上には、ＳｉＣ膜１１２と、ＳｉＯＣ膜よりなるｌｏｗ−ｋ膜１１４と、ＳｉＣ膜１１６と、ＳｉＯＣ膜よりなるｌｏｗ−ｋ膜１１８と、シリコン酸化膜よりなる親水性絶縁膜１２０とが順次積層されてなる層間絶縁膜１２２が形成されている。層間絶縁膜１２２のｌｏｗ−ｋ膜１１４及びＳｉＣ膜１１２には、配線層１１０ａに達するビアホール１２４が形成されている。親水性絶縁膜１２０、ｌｏｗ−ｋ膜１１８及びＳｉＣ膜１１６のビアホール１２４を含む領域には、配線溝１２６ａが形成されている。ビアホール１２４内及び配線溝１２６ａ内には、Ｔａ膜よりなるバリアメタル層１２８とＣｕ膜１３０とを有し、配線層１１０ａに接続する配線層１３２ａが埋め込まれている。また、親水性絶縁膜１２０、ｌｏｗ−ｋ膜１１８及びＳｉＣ膜１１６の他の領域には、配線溝１２６ｂが形成されている。配線溝１２６ｂ内には、Ｔａ膜よりなるバリアメタル層１２８とＣｕ膜１３０とを有する配線層１３２ｂが埋め込まれている。
こうして、シリコン基板１０上に、５層の多層配線構造を有する下層配線部１２が形成されている。下層配線部１２における各層の配線層４４ａ、４４ｂ、配線層６６ａ、６６ｂ、配線層８８ａ、８８ｂ、配線層１１０ａ、１１０ｂ、配線層１３２ａ、１３２ｂの配線パターンのピッチは、それぞれ例えば０．２８μｍとなっている。
配線層１３２ａ、１３２ｂが埋め込まれた層間絶縁膜１２２上には、ＳｉＣ膜１３４と、ＳｉＯＣ膜よりなるｌｏｗ−ｋ膜１３６と、ＳｉＣ膜１３８と、ＳｉＯＣ膜よりなるｌｏｗ−ｋ膜１４０とが順次積層されてなる層間絶縁膜１４２が形成されている。層間絶縁膜１４２のｌｏｗ−ｋ膜１３６及びＳｉＣ膜１３４には、配線層１３２ａに達するビアホール１４４が形成されている。ｌｏｗ−ｋ膜１４０及びＳｉＣ膜１３８のビアホール１４４を含む領域には、配線溝１４６ａが形成されている。ビアホール１４４内及び配線溝１４６ａ内には、Ｔａ膜よりなるバリアメタル層１４８とＣｕ膜１５０とを有し、配線層１３２ａに接続する配線層１５２ａが埋め込まれている。また、ｌｏｗ−ｋ膜１４０及びＳｉＣ膜１３８の他の領域には、配線溝１４６ｂが形成されている。配線溝１４６ｂ内には、Ｔａ膜よりなるバリアメタル層１４８とＣｕ膜１５０とを有する配線層１５２ｂが埋め込まれている。
配線層１５２ａ、１５２ｂが埋め込まれた層間絶縁膜１４２上には、ＳｉＣ膜１５４と、ＳｉＯＣ膜よりなるｌｏｗ−ｋ膜１５６と、ＳｉＣ膜１５８と、ＳｉＯＣ膜よりなるｌｏｗ−ｋ膜１６０とが順次積層されてなる層間絶縁膜１６２が形成されている。層間絶縁膜１６２のｌｏｗ−ｋ膜１５６及びＳｉＣ膜１５４には、配線層１５２ａに達するビアホール１６４が形成されている。ｌｏｗ−ｋ膜１６０及びＳｉＣ膜１５８のビアホール１６４を含む領域には、配線溝１６６ａが形成されている。ビアホール１６４内及び配線溝１６６ａ内には、Ｔａ膜よりなるバリアメタル層１６８とＣｕ膜１７０とを有し、配線層１５２ａに接続する配線層１７２ａが埋め込まれている。また、ｌｏｗ−ｋ膜１６０及びＳｉＣ膜１５８の他の領域には、配線溝１６６ｂが形成されている。配線溝１６６ｂ内には、Ｔａ膜よりなるバリアメタル層１６８とＣｕ膜１７０とを有する配線層１７２ｂが埋め込まれている。
こうして、下層配線部１２上に、２層の多層配線構造を有する中間層配線部１４が形成されている。中間層配線部１４の各層の配線層１５２ａ、１５２ｂ、配線層１７２ａ、１７２ｂの配線パターンのピッチは、下層配線部１２における配線層の配線パターンのピッチよりも例えば１．５倍以上広くなっている。例えば、中間層配線部１４の各層の配線層１５２ａ、１５２ｂ、配線層１７２ａ、１７２ｂの配線パターンのピッチは、それぞれ下層配線部１２における配線層の配線パターンのピッチの２倍の０．５６μｍとなっている。
配線層１７２ａ、１７２ｂが埋め込まれた層間絶縁膜１６２上には、ＳｉＣ膜１７４と、シリコン酸化膜１７６と、ＳｉＣ膜１７８と、シリコン酸化膜１８０とが順次積層されてなる層間絶縁膜１８２が形成されている。層間絶縁膜１８２のシリコン酸化膜１７６及びＳｉＣ膜１７４には、配線層１７２ａに達するビアホール１８４が形成されている。シリコン酸化膜１８０及びＳｉＣ膜１７８のビアホール１８４を含む領域には、配線溝１８６ａが形成されている。ビアホール１８４内及び配線溝１８６ａ内には、Ｔａ膜よりなるバリアメタル層１８８とＣｕ膜１９０とを有し、配線層１７２ａに接続する配線層１９２ａが埋め込まれている。また、シリコン酸化膜１８０及びＳｉＣ膜１７８の他の領域には、配線溝１８６ｂが形成されている。配線溝１８６ｂ内には、Ｔａ膜よりなるバリアメタル層１８８とＣｕ膜１９０とを有する配線層１９２ｂが埋め込まれている。
配線層１９２ａ、１９２ｂが埋め込まれた層間絶縁膜１８２上には、ＳｉＣ膜１９４と、シリコン酸化膜１９６と、ＳｉＣ膜１９８と、シリコン酸化膜２００とが順次積層されてなる層間絶縁膜２０２が形成されている。層間絶縁膜２０２のシリコン酸化膜１９６及びＳｉＣ膜１９４には、配線層１９２ａに達するビアホール２０４が形成されている。シリコン酸化膜２００及びＳｉＣ膜１９８のビアホール２０４を含む領域には、配線溝２０６ａが形成されている。ビアホール２０４内及び配線溝２０６ａ内には、Ｔａ膜よりなるバリアメタル層２０８とＣｕ膜２１０とを有し、配線層１９２ａに接続する配線層２１２ａが埋め込まれている。また、シリコン酸化膜２００及びＳｉＣ膜１９８の他の領域には、配線溝２０６ｂが形成されている。配線溝２０６ｂ内には、Ｔａ膜よりなるバリアメタル層２０８とＣｕ膜２１０とを有する配線層２１２ｂが埋め込まれている。
こうして、中間層配線部１４上に、２層の多層配線構造を有する上層配線部１６が形成されている。上層配線部１６の各層の配線層１９２ａ、１９２ｂ、配線層２１２ａ、２１２ｂの配線パターンのピッチは、下層配線部１２及び中間層配線部１４における配線層の配線パターンのピッチよりも広く、それぞれ例えば０．８４μｍとなっている。
配線層２１２ａ、２１２ｂが埋め込まれた層間絶縁膜２０２上には、ＳｉＣ膜２１４と、シリコン酸化膜２１６とが順次積層されてなる層間絶縁膜２１８が形成されている。層間絶縁膜２１８内には、配線層２１２ａに達するビアホール２２０が形成されている。ビアホール２２０内には、コンタクトプラグ２２２が埋め込まれている。
層間絶縁膜２１８のコンタクトプラグ２２２を含む領域上には、コンタクトプラグ２２２を介して配線層２１２ａに接続する電極２２４が形成されている。
電極２２４が形成された層間絶縁膜２１８上には、シリコン酸化膜２２６ａと、シリコン窒化膜２２６ｂとが順次積層されてなるカバー膜２２６が形成されている。カバー膜２２６には、電極２２４に達する開口部２２８が形成されている。
こうして、本実施形態による半導体装置が構成されている。
本実施形態による半導体装置は、下層配線部１２及び中間層配線部１４における層間絶縁膜としてＳｉＯＣ膜よりなるｌｏｗ−ｋ膜を有し、中間層配線部１４における配線層の配線パターンよりも狭いピッチの配線パターンを有する配線層が形成された下層配線部１２ではｌｏｗ−ｋ膜上にシリコン酸化膜よりなる親水性絶縁膜が形成されているのに対し、下層配線部１２における配線層の配線パターンよりも広いピッチの配線パターンを有する配線層が形成された中間層配線部１４ではｌｏｗ−ｋ膜上に拡散防止膜として機能するＳｉＣ膜が直に形成され、親水性絶縁膜が形成されていないことに主たる特徴がある。
配線層の配線パターンのピッチの狭い下層配線部１２は、異物が付着することにより不良が発生する感度が高くなっている。かかる下層配線部１２において、ｌｏｗ−ｋ膜上に親水性絶縁膜を形成することにより、ＣＭＰ（Chemical Mechanical Polishing）法等を用いて配線層を埋め込んだ後には親水性絶縁膜が表面に露出することとなる。撥水性のｌｏｗ−ｋ膜ではなく親水性絶縁膜が露出するため、ＣＭＰ法等による研磨後にＨＦ処理を行いリフトオフにより異物を十分に除去することができる。また、撥水性のｌｏｗ−ｋ膜ではなく親水性絶縁膜が露出するため、ＣＭＰ法等による研磨後の洗浄乾燥後に、配線層の腐食の原因となる水滴によるウォータマークの発生が抑制される。こうして、異物の付着による不良発生の感度が高い下層配線部１２において、不良の発生を抑制しつつ、層間絶縁膜にｌｏｗ−ｋ膜を用いることにより配線容量を低減することができる。
一方、中間層配線部１４における配線層は、回路ブロック間を接続する配線層として用いられる。このため、中間層配線部１４における配線層は、配線抵抗を低減する必要があり、下層配線部１２における配線層の配線パターンのピッチと比較して例えば１．５〜３倍のピッチの配線パターンを有している。このように配線パターンのピッチの広い中間層配線部１４は、下層配線部１２と比較して、異物が付着することにより不良が発生する感度は低くなっている。したがって、ＣＭＰ後にＨＦ処理を行いリフトオフにより異物を除去しなくても、歩留まりへの影響は小さく、ｌｏｗ−ｋ膜上に親水性絶縁膜を残存させる必要はない。こうして中間層配線部１４では、ｌｏｗ−ｋ膜上に拡散防止膜として機能するＳｉＣ膜が直に形成され、ｌｏｗ−ｋ膜よりも誘電率の高い親水性絶縁膜が形成されていないため、層間絶縁膜にｌｏｗ−ｋ膜を用いることにより配線容量を十分に低減することができる。
なお、上層配線部１６における配線層は、電源配線やクロック配線として用いられるものであり、下層配線部１２及び中間層配線部１４における配線層の配線パターンよりも広いピッチの配線パターンを有している。このため、下層配線部１２及び中間層配線部１４のようにｌｏｗ−ｋ膜を用いて配線容量を低減する必要性に乏しい。したがって、上層配線部１６においては、ｌｏｗ−ｋ膜よりも誘電率の高いシリコン酸化膜が用いられている。なお、上層配線部１６における層間絶縁膜には、シリコン酸化膜のほか、ＦＳＧ膜（Fluorinated Silicate Glass）等を用いることができる。
以上のように、本実施形態による半導体装置は、多層配線構造における配線層の機能に応じて、中間層配線部１４における配線層の配線パターンよりも狭いピッチの配線パターンを有する配線層が形成される下層配線部１２においては異物の付着による不良の発生の抑制しつつ配線容量を低減する一方、下層配線層部１２における配線層の配線パターンよりも広いピッチの配線パターンを有する配線層が形成される中間層配線部１４においては配線容量を十分に低減することができる。
次に、本実施形態による半導体装置の製造方法について図３乃至図１６を用いて説明する。なお、図３乃至図８は本実施形態による半導体装置の製造方法における下層配線部１２の製造工程を示す工程断面図、図９乃至図１１は中間層配線部１４の製造工程を示す工程断面図、図１２乃至図１６は上層配線部１６及び上層配線部１６上に形成される電極等の製造工程を示す工程断面図である。
まず、例えばＳＴＩ（Shallow Trench Isolation）法により、シリコン基板１０上に、素子領域を画定する素子分離膜１８を形成する。
次いで、素子分離膜１８が形成されたシリコン基板１０に、例えば、通常のＭＯＳトランジスタの製造方法と同様にして、ゲート電極２０及びソース／ドレイン拡散層２２を有するＭＯＳトランジスタを形成する（図３（ａ）を参照）。なお、シリコン基板１０上には、ＭＯＳトランジスタのみならず、種々の半導体素子を形成することができる。
次いで、ＭＯＳトランジスタが形成されたシリコン基板１０上に、例えばＣＶＤ（Chemical Vapor Deposition）法により、例えば膜厚７００ｎｍのシリコン酸化膜よりなる層間絶縁膜２４を形成する。
次いで、例えばＣＭＰ法により、層間絶縁膜２４の膜厚が例えば４００ｎｍとなるまで層間絶縁膜２４の表面を研磨し、層間絶縁膜２４の表面を平坦化する（図３（ｂ）を参照）。
次いで、フォトリソグラフィー及びドライエッチングにより、層間絶縁膜２４に、シリコン基板１０に達するコンタクトホール２６を形成する。
次いで、例えばＣＶＤ法により、例えば膜厚１０ｎｍのＴｉ（チタン）膜と、例えば膜厚１０ｎｍのＴｉＮ（窒化チタン）膜と、例えば３００ｎｍのＷ（タングステン）膜とを形成する。
次いで、例えばＣＭＰ法により、層間絶縁膜２４の表面が露出するまで、Ｗ膜、ＴｉＮ膜、及びＴｉ膜を平坦に除去し、コンタクトホール２６内に埋め込まれ、Ｔｉ膜、ＴｉＮ膜、及びＷ膜よりなるコンタクトプラグ２８を形成する（図３（ｃ）を参照）。
次いで、コンタクトプラグ２８が埋め込まれた層間絶縁膜２４上に、例えばプラズマＣＶＤ法により、例えば膜厚３０ｎｍのＳｉＣ膜３０を形成する。
次いで、ＳｉＣ膜３０上に、例えばプラズマＣＶＤ法により、例えば膜厚２００ｎｍのＳｉＯＣ膜よりなるｌｏｗ−ｋ膜３２を形成する。
次いで、ｌｏｗ−ｋ膜３２上に、例えばＴＥＯＳ（tetraethoxysilane）を主原料とするプラズマＣＶＤ法により、例えば膜厚１００ｎｍのシリコン酸化膜よりなる親水性絶縁膜３４を形成する。ここで形成する親水性絶縁膜３４は、後述する中間層配線部１４において形成する親水性絶縁膜２４４よりも厚い膜厚で形成する。
こうして、親水性絶縁膜３４／ｌｏｗ−ｋ膜３２／ＳｉＣ膜３０の積層構造を有する層間絶縁膜３６を形成する（図３（ｄ）を参照）。なお、ＳｉＣ膜３０は、エッチングストッパ膜及びＣｕの拡散防止膜として機能する。
次いで、親水性絶縁膜３４上に、例えばＣＶＤ法により、例えば膜厚５０ｎｍのシリコン窒化膜２３２を形成する。なお、シリコン窒化膜２３２は、この後のフォトリソグラフィー工程におけるＡＲＣ（Anti-Reflection Coating）膜として機能する。
次いで、フォトリソグラフィーにより、シリコン窒化膜２３２上に、層間絶縁膜３６に形成される配線溝３８ａ、３８ｂの形成予定領域を露出するフォトレジスト膜２３４を形成する（図３（ｅ）を参照）。
次いで、フォトレジスト膜２３４をマスクとして及びＳｉＣ膜３０をストッパとして、シリコン窒化膜２３２、親水性絶縁膜３４、及びｌｏｗ−ｋ膜３２を順次エッチングする。こうして、親水性絶縁膜３４及びｌｏｗ−ｋ膜３２に配線溝３８ａ、３８ｂを形成する（図４（ａ）を参照）。
次いで、フォトレジスト膜２３４を除去した後、配線溝３８ａ、３８ｂの底部のＳｉＣ膜３０をエッチングし、配線溝３８ａ、３８ｂを層間絶縁膜２４上まで開口する。このとき、親水性絶縁膜３４上のシリコン窒化膜２３２もエッチングされ除去される（図４（ｂ）を参照）。
次いで、全面に、例えばスパッタ法により、例えば膜厚１０ｎｍのＴａ膜よりなるバリアメタル層４０と、例えば膜厚１００ｎｍのＣｕ膜とを連続して堆積する。
次いで、バリアメタル層４０上に形成されたＣｕ膜をシードとして、電解メッキにより更にＣｕ膜を堆積し、例えばトータル膜厚１．０μｍのＣｕ膜４２を形成する（図４（ｃ）を参照）。
次いで、ＣＭＰ法によりＣｕ膜４２及びＴａ膜よりなるバリアメタル層４０を研磨し、Ｃｕ膜４２及びバリアメタル層４０を平坦に除去し、配線溝３８ａ内に埋め込まれた配線層４４ａ、及び配線溝３８ｂ内に埋め込まれた配線層４４ｂを形成する。このとき、まず、Ｔａ膜よりなるバリアメタル層４０に対して十分な選択比が得られる条件でＣｕ膜４２を選択的に研磨し、バリアメタル層４０の表面で研磨を停止する（図４（ｄ）を参照）。続いて、研磨条件を適宜再設定してＴａ膜よりなるバリアメタル層４０を研磨し、親水性絶縁膜３４を露出する（図５（ａ）を参照）。このようにＣＭＰ法による研磨条件を設定することで、バリアメタル層４０下のシリコン酸化膜よりなる親水性絶縁膜３４のオーバーポリッシュによる研削量を制御することが容易となる。この結果、Ｃｕ膜４２及びバリアメタル層４０の除去後の親水性絶縁膜３４を所望の膜厚に容易に設定することができる。Ｃｕ膜４２及びバリアメタル層４０の除去後の親水性絶縁膜３４の膜厚は、例えば５０ｎｍとなっている。
こうして、配線溝３８ａ内に埋め込まれ、Ｔａ膜よりなりＣｕの拡散を防止するバリアメタル層４０と配線層の主要部をなすＣｕ膜４２とを有する配線層４４ａ、及び配線溝３８ｂ内に埋め込まれ、Ｔａ膜よりなりＣｕの拡散を防止するバリアメタル層４０と配線層の主要部をなすＣｕ膜４２とを有する配線層４４ｂを形成する（図５（ａ）を参照）。
ＣＭＰ法により配線層４４ａ、４４ｂを埋め込んだ後、所定の洗浄処理を行う。このとき、ＨＦ処理を行いリフトオフにより表面に付着している異物を除去する。ＨＦ処理の際に、表面には撥水性のｌｏｗ−ｋ膜３２ではなく親水性絶縁膜３４が露出しているため、リフトオフにより異物を十分に除去することができる。また、撥水性のｌｏｗ−ｋ膜３２ではなく親水性絶縁膜３４が露出しているため、洗浄乾燥後に配線層の腐食の原因となる水滴によるウォータマークの発生を抑制することができる。
次いで、配線層４４ａ、４４ｂが埋め込まれた層間絶縁膜３６上に、例えばプラズマＣＶＤ法により、例えば膜厚５０ｎｍのＳｉＣ膜４６を形成する。
次いで、ＳｉＣ膜４６上に、例えばプラズマＣＶＤ法により、例えば膜厚２５０ｎｍのＳｉＯＣ膜よりなるｌｏｗ−ｋ膜４８を形成する。
次いで、ｌｏｗ−ｋ膜４８上に、例えばプラズマＣＶＤ法により、例えば膜厚３０ｎｍのＳｉＣ膜５０を形成する。
次いで、ＳｉＣ膜５０上に、例えばプラズマＣＶＤ法により、例えば膜厚２００ｎｍのＳｉＯＣ膜よりなるｌｏｗ−ｋ膜５２を形成する。
次いで、ｌｏｗ−ｋ膜５２上に、例えばＴＥＯＳを主原料とするプラズマＣＶＤ法により、例えば膜厚１００ｎｍのシリコン酸化膜よりなる親水性絶縁膜５４を形成する。ここで形成する親水性絶縁膜５４は、後述する中間層配線部１４において形成する親水性絶縁膜２４４よりも厚い膜厚で形成する。
こうして、親水性絶縁膜５４／ｌｏｗ−ｋ膜５２／ＳｉＣ膜５０／ｌｏｗ−ｋ膜４８／ＳｉＣ膜４６の積層構造を有する層間絶縁膜５６を形成する（図５（ｂ）を参照）。なお、ＳｉＣ膜４６、５０は、エッチングストッパ膜及びＣｕの拡散防止膜として機能する。
次いで、親水性絶縁膜５４上に、例えばＣＶＤ法により、例えば膜厚５０ｎｍのシリコン窒化膜２３６を形成する。なお、シリコン窒化膜２３６は、この後のフォトリソグラフィー工程におけるＡＲＣ膜として機能する。
次いで、フォトリソグラフィーにより、シリコン窒化膜２３６上に、ｌｏｗ−ｋ膜４８及びＳｉＣ膜４６に形成されるビアホール５８の形成予定領域を露出するフォトレジスト膜２３８を形成する（図５（ｃ）を参照）。
次いで、フォトレジスト膜２３８をマスクとして、シリコン窒化膜２３６、親水性絶縁膜５４、ｌｏｗ−ｋ膜５２、ＳｉＣ膜５０、及びｌｏｗ−ｋ膜４８を、適宜条件を変更して順次エッチングする。こうして、ｌｏｗ−ｋ膜４６に、ビアホール５８を形成する（図５（ｄ）を参照）。
ビアホール５８の形成後、フォトレジスト膜２３８を除去する。
次いで、例えばスピンコート法により樹脂２４０をビアホール５８内に埋め込んだ後、例えばＯ２プラズマを用いたアッシングによりシリコン窒化膜２３６上の樹脂２４０を除去するとともにビアホール５８内の樹脂２４０を所定の高さまでエッチバックする。例えば、樹脂２４０の上面がＳｉＣ膜５０とｌｏｗ−ｋ膜５２との境界付近に位置するまでエッチバックする（図６（ａ）を参照）。
次いで、シリコン窒化膜２３６上に、フォトリソグラフィーにより、層間絶縁膜５６に形成される配線溝６０ａ、６０ｂの形成予定領域を露出するフォトレジスト膜２４２を形成する（図６（ｂ）を参照）。この際、フォトレジスト膜２４２は、樹脂２４０とミキシング等が生ずることがなく、また、現像液が樹脂２４０を溶解するものではない材料から選択する。
次いで、フォトレジスト膜２４２をマスクとして及びＳｉＣ膜５０をストッパとして、シリコン窒化膜２３６、親水性絶縁膜５４、及びｌｏｗ−ｋ膜５２を順次エッチングする。こうして、親水性絶縁膜５４及びｌｏｗ−ｋ膜５２に配線溝６０ａ、６０ｂを形成する（図６（ｃ）を参照）。
次いで、例えばＯ２プラズマ及びＣＦ４プラズマを用いたアッシングにより、フォトレジスト膜２４２及びビアホール５８内の樹脂２４０を除去する。
次いで、ＳｉＯＣ膜に対して十分な選択比の得られる条件を用いて、配線溝６０ａ、６０ｂの底部のＳｉＣ膜５０、及びビアホール５８底部のＳｉＣ膜４６をエッチングし、配線溝６０ａ、６０ｂをｌｏｗ−ｋ膜４８上まで開口するとともに、ビアホール５８を配線層４４ａ上まで開口する。このとき、親水性絶縁膜５４上のシリコン窒化膜２３６もエッチングされ除去される（図７（ａ）を参照）。
次いで、全面に、例えばスパッタ法により、例えば膜厚２５ｎｍのＴａ膜よりなるバリアメタル層６２と、例えば膜厚１００ｎｍのＣｕ膜とを連続して堆積する。なお、配線溝６０ａ、６０ｂ及びビアホール５８の形成後Ｔａ膜の堆積前に、その場で（in-situ）、Ａｒ（アルゴン）スパッタリング、Ｈ２プラズマ処理、Ｈ２アニーリング等の前処理を行っておいてもよい。
次いで、バリアメタル層６２上に形成されたＣｕ膜をシードとして、電解メッキにより更にＣｕ膜を堆積し、例えばトータル膜厚１．０μｍのＣｕ膜６４を形成する（図７（ｂ）を参照）。
次いで、ＣＭＰ法によりＣｕ膜６４及びＴａ膜よりなるバリアメタル層６２を研磨し、Ｃｕ膜６４及びバリアメタル層６２を平坦に除去し、配線溝６０ａ内及びビアホール５８内に埋め込まれた配線層６６ａ、及び配線溝６０ｂ内に埋め込まれた配線層６６ｂを形成する。このとき、配線層４４ａ、４４ｂを形成した場合と同様に、まず、Ｔａ膜よりなるバリアメタル層６２に対して十分な選択比が得られる条件でＣｕ膜６４を選択的に研磨し、バリアメタル層６２の表面で研磨を停止する（図７（ｃ）を参照）。続いて、研磨条件を適宜再設定してＴａ膜よりなるバリアメタル層６２を研磨し、親水性絶縁膜５４を露出する（図８（ａ）を参照）。このようにＣＭＰ法による研磨条件を設定することで、バリアメタル層６２下のシリコン酸化膜よりなる親水性絶縁膜５４のオーバーポリッシュによる研削量を制御することが容易となる。この結果、Ｃｕ膜６４及びバリアメタル層６２の除去後の親水性絶縁膜５４を所望の膜厚に容易に設定することができる。Ｃｕ膜６４及びバリアメタル層６２の除去後の親水性絶縁膜５４の膜厚は、例えば５０ｎｍとなっている。
こうして、ビアホール５８内及び配線溝６０ａ内に埋め込まれ、Ｔａ膜よりなりＣｕの拡散を防止するバリアメタル層６２と配線層の主要部をなすＣｕ膜６４とを有する配線層６６ａ、及び配線溝６０ｂ内に埋め込まれ、Ｔａ膜よりなりＣｕの拡散を防止するバリアメタル層６２と配線層の主要部をなすＣｕ膜６４とを有する配線層６６ｂを形成する（図８（ａ）を参照）。
ＣＭＰ法により配線層６６ａ、６６ｂを埋め込んだ後、所定の洗浄処理を行う。このとき、ＨＦ処理を行いリフトオフにより表面に付着している異物を除去する。ＨＦ処理の際に、表面には撥水性のｌｏｗ−ｋ膜５２ではなく親水性絶縁膜５４が露出しているため、リフトオフにより異物を十分に除去することができる。また、撥水性のｌｏｗ−ｋ膜５２２ではなく親水性絶縁膜５４が露出しているため、洗浄乾燥後に配線層の腐食の原因となる水滴によるウォータマークの発生を抑制することができる。
次いで、図５（ｂ）乃至図８（ａ）に示す工程と同様の工程を繰り返すことにより、層間絶縁膜７８に埋め込まれた配線層８８ａ、８８ｂ、層間絶縁膜１００に埋め込まれた配線層１１０ａ、１１０ｂ、及び層間絶縁膜１２２に埋め込まれた配線層１３２ａ、１３２ｂを形成する。
こうして、シリコン基板１０上に、５層の多層配線構造を有する下層配線部１２が形成される（図８（ｂ）を参照）。下層配線部１２における配線層４４ａ、４４ｂ、配線層６６ａ、６６ｂ、配線層８８ａ、８８ｂ、配線層１１０ａ、１１０ｂ、及び配線層１３２ａ、１３２ｂは、それぞれ例えば０．２８μｍピッチの配線パターンに形成される。
次いで、下層配線部１２の配線層１３２ａ、１３２ｂが埋め込まれた層間絶縁膜１２２上に、例えばプラズマＣＶＤ法により、例えば膜厚７０ｎｍのＳｉＣ膜１３４を形成する。
次いで、ＳｉＣ膜１３４上に、例えばプラズマＣＶＤ法により、例えば膜厚５３０ｎｍのＳｉＯＣ膜よりなるｌｏｗ−ｋ膜１３６を形成する。
次いで、ｌｏｗ−ｋ膜１３６上に、例えばプラズマＣＶＤ法により、例えば膜厚３０ｎｍのＳｉＣ膜１３８を形成する。
次いで、ＳｉＣ膜１３８上に、例えばプラズマＣＶＤ法により、例えば膜厚４００ｎｍのＳｉＯＣ膜よりなるｌｏｗ−ｋ膜１４０を形成する。
こうして、ｌｏｗ−ｋ膜１４０／ＳｉＣ膜１３８／ｌｏｗ−ｋ膜１３６／ＳｉＣ膜１３４の積層構造を有する層間絶縁膜１４２を形成する。なお、ＳｉＣ膜１３４、１３８は、エッチングストッパ膜及びＣｕの拡散防止膜として機能する。
次いで、ｌｏｗ−ｋ膜１４０上に、例えばＴＥＯＳを主原料とするプラズマＣＶＤ法により、例えば膜厚３０ｎｍのシリコン酸化膜よりなる親水性絶縁膜２４４を形成する（図９（ａ）を参照）。ここで形成する親水性絶縁膜２４４は、下層配線部１２において形成した親水性絶縁膜３４、５４、７６、９８、１２０よりも薄い膜厚で形成する。なお、図９（ａ）以降の図面では、ＳｉＣ膜１３４よりも下の構造を省略している。
次いで、親水性絶縁膜２４４上に、例えばＣＶＤ法により、例えば膜厚５０ｎｍのシリコン窒化膜２４６を形成する。なお、シリコン窒化膜２４６は、この後のフォトリソグラフィー工程におけるＡＲＣ膜として機能する。
次いで、フォトリソグラフィーにより、シリコン窒化膜２４６上に、ｌｏｗ−ｋ膜１３６及びＳｉＣ膜１３４に形成されるビアホール１４４の形成予定領域を露出するフォトレジスト膜２４８を形成する（図９（ｂ）を参照）。
次いで、フォトレジスト膜２４８をマスクとして、シリコン窒化膜２４６、親水性絶縁膜２４４、ｌｏｗ−ｋ膜１４０、ＳｉＣ膜１３８、及びｌｏｗ−ｋ膜１３６を、適宜条件を変更して順次エッチングする。こうして、ｌｏｗ−ｋ膜１３６に、ビアホール１４４を形成する（図９（ｃ）を参照）。
ビアホール１４４の形成後、フォトレジスト膜２４８を除去する。
次いで、例えばスピンコート法により樹脂２５０をビアホール１４４内に埋め込んだ後、例えばＯ２プラズマを用いたアッシングによりシリコン窒化膜２４６上の樹脂２５０を除去するとともにビアホール１４４内の樹脂２５０を所定の高さまでエッチバックする。例えば、樹脂２５０の上面がＳｉＣ膜１３８とｌｏｗ−ｋ膜１４０との境界付近に位置するまでエッチバックする（図９（ｃ）を参照）。
次いで、シリコン窒化膜２４６上に、フォトリソグラフィーにより、層間絶縁膜１４２に形成される配線溝１４６ａ、１４６ｂの形成予定領域を露出するフォトレジスト膜２５２を形成する（図１０（ａ）を参照）。この際、フォトレジスト膜２５２は、樹脂２５０とミキシング等が生ずることがなく、また、現像液が樹脂２５０を溶解するものではない材料から選択する。
次いで、フォトレジスト膜２５２をマスクとして及びＳｉＣ膜１３８をストッパとして、シリコン窒化膜２４６、親水性絶縁膜２４４、及びｌｏｗ−ｋ膜１４０を順次エッチングする。こうして、ｌｏｗ−ｋ膜１４０に配線溝１４６ａ、１４６ｂを形成する（図１０（ｂ）を参照）。なお、配線溝１４６ａ、１４６ｂは、下層配線部１２における配線溝の配線パターンよりも広いピッチの配線パターンに形成される。
次いで、例えばＯ２プラズマ及びＣＦ４プラズマを用いたアッシングにより、フォトレジスト膜２５２及びビアホール１４４内の樹脂２５０を除去する。
次いで、ＳｉＯＣ膜に対して十分な選択比の得られる条件を用いて、配線溝１４６ａ、１４６ｂの底部のＳｉＣ膜１３８、及びビアホール１４４底部のＳｉＣ膜１３４をエッチングし、配線溝１４６ａ、１４６ｂをｌｏｗ−ｋ膜１３６上まで開口するとともに、ビアホール１４４を下層配線部１２の配線層１３２ａ上まで開口する。このとき、親水性絶縁膜２４４上のシリコン窒化膜２４６もエッチングされ除去される（図１０（ｃ）を参照）。
次いで、全面に、例えばスパッタ法により、例えば膜厚２５ｎｍのＴａ膜よりなるバリアメタル層１４８と、例えば膜厚１００ｎｍのＣｕ膜とを連続して堆積する。なお、配線溝１４６ａ、１４６ｂ及びビアホール１４４の形成後Ｔａ膜の堆積前に、その場で（in-situ）、Ａｒ（アルゴン）スパッタリング、Ｈ２プラズマ処理、Ｈ２アニーリング等の前処理を行っておいてもよい。
次いで、バリアメタル層１４８上に形成されたＣｕ膜をシードとして、電解メッキにより更にＣｕ膜を堆積し、例えばトータル膜厚１．０μｍのＣｕ膜１５０を形成する（図１０（ｃ）を参照）。
次いで、ＣＭＰ法によりＣｕ膜１５０及びＴａ膜よりなるバリアメタル層１４８を研磨し、Ｃｕ膜１５０、バリアメタル層１４８、及び親水性絶縁膜２４４を平坦に除去し、配線溝１４６ａ内及びビアホール１４４内に埋め込まれた配線層１５２ａ、及び配線溝１４６ｂ内に埋め込まれた配線層１５２ｂを形成する。このとき、まず、Ｔａ膜よりなるバリアメタル層１４８に対して高い選択比が得られる条件でＣｕ膜１５０を選択的に研磨し、バリアメタル層１４８の表面で研磨を停止する（図１１（ａ）を参照）。続いて、研磨条件を再設定し、Ｔａよりなるバリアメタル層１４８の研磨レートとシリコン酸化膜よりなる親水性絶縁膜２４４の研磨レートとが近くなる条件で、バリアメタル層１４８及び親水性絶縁膜２４４を研磨し、ｌｏｗ−ｋ膜１４０を露出する（図１１（ｂ）を参照）。
こうして、ビアホール１４４内及び配線溝１４６ａ内に埋め込まれ、Ｔａ膜よりなりＣｕの拡散を防止するバリアメタル層１４８と配線層の主要部をなすＣｕ膜１５０とを有する配線層１５２ａ、及び配線溝１４６ｂ内に埋め込まれ、Ｔａ膜よりなりＣｕの拡散を防止するバリアメタル層１４８と配線層の主要部をなすＣｕ膜１５０とを有する配線層１５２ｂを形成する（図１１（ｂ）を参照）。
次いで、図９（ａ）乃至図１１（ｂ）に示す工程と同様の工程を繰り返すことにより、層間絶縁膜１６２に埋め込まれた配線層１７２ａ、１７２ｂを形成する（図１１（ｃ）を参照）。
こうして、下層配線部１２上に、２層の多層配線構造を有する中間層配線部１４が形成される。中間層配線部１４における配線層１５２ａ、１５２ｂ、配線層１７２ａ、１７２ｂは、それぞれ下層配線部１２における配線層よりも例えば１．５倍以上の広いピッチの配線パターンに、具体的には例えば０．５６μｍピッチの配線パターンに形成される。
次いで、中間層配線部１４の配線層１７２ａ、１７２ｂが埋め込まれた層間絶縁膜１６２上に、例えばプラズマＣＶＤ法により、例えば膜厚７０ｎｍのＳｉＣ膜１７４を形成する。
次いで、ＳｉＣ膜１７４上に、例えばプラズマＣＶＤ法により、例えば膜厚５３０ｎｍのシリコン酸化膜１７６を形成する。
次いで、シリコン酸化膜１７６上に、例えばプラズマＣＶＤ法により、例えば膜厚３０ｎｍのＳｉＣ膜１７８を形成する。
次いで、ＳｉＣ膜１７８上に、例えばプラズマＣＶＤ法により、例えば膜厚９００ｎｍのシリコン酸化膜１８０を形成する。
こうして、シリコン酸化膜１８０／ＳｉＣ膜１７８／シリコン酸化膜１７６／ＳｉＣ膜１７４の積層構造を有する層間絶縁膜１８２を形成する（図１２（ａ）を参照）。なお、ＳｉＣ膜１７４、１７８は、エッチングストッパ膜及びＣｕの拡散防止膜として機能する。また、図１２（ａ）以降の図面では、ＳｉＣ膜１７４よりも下の構造を省略している。
次いで、シリコン酸化膜１８０上に、例えばＣＶＤ法により、例えば膜厚５０ｎｍのシリコン窒化膜２５４を形成する。なお、シリコン窒化膜２５４は、この後のフォトリソグラフィー工程におけるＡＲＣ膜として機能する。
次いで、フォトリソグラフィーにより、シリコン窒化膜２５４上に、シリコン酸化膜１７６及びＳｉＣ膜１７４に形成されるビアホール１８４の形成予定領域を露出するフォトレジスト膜２５６を形成する（図１２（ｂ）を参照）。
次いで、フォトレジスト膜２５６をマスクとして、シリコン窒化膜２５４、シリコン酸化膜１８０、ＳｉＣ膜１７８、及びシリコン酸化膜１７６を、適宜条件を変更して順次エッチングする。こうして、シリコン酸化膜１７６に、ビアホール１８４を形成する（図１２（ｃ）を参照）。
ビアホール１８４の形成後、フォトレジスト膜２５６を除去する。
次いで、例えばスピンコート法により樹脂２５８をビアホール１８４内に埋め込んだ後、例えばＯ２プラズマを用いたアッシングによりシリコン窒化膜２５４上の樹脂２５８を除去するとともにビアホール１８４内の樹脂２５８を所定の高さまでエッチバックする。例えば、樹脂２５８の上面がＳｉＣ膜１７８とシリコン酸化膜１８０との境界付近に位置するまでエッチバックする（図１２（ｄ）を参照）。
次いで、シリコン窒化膜２５４上に、フォトリソグラフィーにより、層間絶縁膜１８２に形成される配線溝１８６ａ、１８６ｂの形成予定領域を露出するフォトレジスト膜２６０を形成する（図１３（ａ）を参照）。この際、フォトレジスト膜２６０は、樹脂２５８とミキシング等が生ずることがなく、また、現像液が樹脂２５８を溶解するものではない材料から選択する。
次いで、フォトレジスト膜２６０をマスクとして及びＳｉＣ膜１７８をストッパとして、シリコン窒化膜２５４及びシリコン酸化膜１８０を順次エッチングする。こうして、シリコン酸化膜１８０に配線溝１８６ａ、１８６ｂを形成する（図１３（ｂ）を参照）。なお、配線溝１８６ａ、１８６ｂは、下層配線部１２及び中間層配線部１４における配線溝の配線パターンよりも広いピッチの配線パターンに形成される。
次いで、例えばＯ２プラズマ及びＣＦ４プラズマを用いたアッシングにより、フォトレジスト膜２６０及びビアホール１８４内の樹脂２５８を除去する。
次いで、シリコン酸化膜に対して十分な選択比の得られる条件を用いて、配線溝１８６ａ、１８６ｂの底部のＳｉＣ膜１７８、及びビアホール１８４底部のＳｉＣ膜１７４をエッチングし、配線溝１８６ａ、１８６ｂをシリコン酸化膜１７６上まで開口するとともに、ビアホール１８４を中間層配線部１４の配線層１７２ａ上まで開口する。このとき、シリコン酸化膜１８０上のシリコン窒化膜２５４もエッチングされ除去される（図１３（ｃ）を参照）。
次いで、全面に、例えばスパッタ法により、例えば膜厚２５ｎｍのＴａ膜よりなるバリアメタル層１８８と、例えば膜厚１５０ｎｍのＣｕ膜とを連続して堆積する。なお、配線溝１８６ａ、１８６ｂ及びビアホール１８４の形成後Ｔａ膜の堆積前に、その場で（in-situ）、Ａｒ（アルゴン）スパッタリング、Ｈ２プラズマ処理、Ｈ２アニーリング等の前処理を行っておいてもよい。
次いで、バリアメタル層１８８上に形成されたＣｕ膜をシードとして、電解メッキにより更にＣｕ膜を堆積し、例えばトータル膜厚１．５μｍのＣｕ膜１９０を形成する（図１３（ｄ）を参照）。
次いで、ＣＭＰ法によりＣｕ膜１９０及びＴａ膜よりなるバリアメタル層１８８を研磨し、Ｃｕ膜１９０、バリアメタル層１８８を平坦に除去する（図１４（ａ）及び図１４（ｂ）を参照）。こうして、配線溝１８６ａ内及びビアホール１８４内に埋め込まれ、Ｔａ膜よりなりＣｕの拡散を防止するバリアメタル層１８８と配線層の主要部をなすＣｕ膜１９０とを有する配線層１９２ａ、及び配線溝１８６ｂ内に埋め込まれ、Ｔａ膜よりなりＣｕの拡散を防止するバリアメタル層１８８と配線層の主要部をなすＣｕ膜１９０とを有する配線層１９２ｂを形成する。
次いで、図１２（ａ）乃至図１４（ｂ）に示す工程と同様の工程を繰り返すことにより、層間絶縁膜２０２に埋め込まれた配線層２１２ａ、２１２ｂを形成する（図１４（ｃ）を参照）。
こうして、中間層配線部１４上に、２層の多層配線構造を有する上層配線部１６が形成される。上層配線部１６における配線層１９２ａ、１９２ｂ、配線層２１２ａ、２１２ｂは、それぞれ下層配線部１２及び中間層配線部１４における配線層よりも広いピッチの配線パターンに、具体的には例えば０．８４μｍピッチの配線パターンに形成される。
次いで、配線層２１２ａ、２１２ｂが埋め込まれた層間絶縁膜２０２上に、例えばプラズマＣＶＤ法により、例えば膜厚７０ｎｍのＳｉＣ膜２１４を形成する。
次いで、ＳｉＣ膜２１４上に、例えばプラズマＣＶＤ法により、例えば膜厚６００ｎｍのシリコン酸化膜２１６を形成する。
こうして、シリコン酸化膜２１６／ＳｉＣ膜２１４の積層構造を有する層間絶縁膜２１８を形成する（図１５（ａ）を参照）。
次いで、フォトリソグラフィー及びドライエッチングにより、シリコン酸化膜２１６及びＳｉＣ膜２１４に、上層配線部１６の配線層２１２ａに達するコンタクトホール２２０を形成する。
次いで、例えばＣＶＤ法により、例えば膜厚５０ｎｍのＴｉＮ膜と、例えば３００ｎｍのＷ膜とを形成する。
次いで、例えばＣＭＰ法により、シリコン酸化膜２１６の表面が露出するまで、Ｗ膜及びＴｉＮ膜を平坦に除去し、コンタクトホール２２０内に埋め込まれ、ＴｉＮ膜及びＷ膜よりなるコンタクトプラグ２２２を形成する（図１５（ｂ）を参照）。
次いで、コンタクトプラグ２２２が埋め込まれた層間絶縁膜２１８上に、例えばＣＶＤ法により、金属膜を形成する。金属膜は、例えば、ＴｉＮ膜とＡｌ（アルミニウム）膜とＴｉＮ膜とが順次積層されたものとすることができる。次いで、この金属膜をパターニングすることにより、コンタクトプラグ２２２に接続する電極２２４を形成する（図１５（ｃ）を参照）。
次いで、電極２２４が形成された層間絶縁膜２１８上に、例えばＣＶＤ法により、例えば膜厚１４００ｎｍのシリコン酸化膜２２６ａと、例えば膜厚５００ｎｍのシリコン窒化膜２２６ｂと順次形成し、シリコン酸化膜２２６ａとシリコン窒化膜２２６ｂとの積層膜よりなるカバー膜２２６を形成する（図１６（ａ）を参照）。
次いで、フォトリソグラフィー及びドライエッチングにより、カバー膜２２６に、電極２２４に達する開口部２２８を形成する（図１６（ｂ）を参照）。
こうして、図１に示す半導体装置が製造される。
このように、本実施形態によれば、下層配線部１２及び中間層配線部１４における層間絶縁膜としてｌｏｗ−ｋ膜を有し、中間層配線部１４における配線層の配線パターンよりも狭いピッチの配線パターンを有する配線層が形成された下層配線部１２ではｌｏｗ−ｋ膜上にシリコン酸化膜よりなる親水性絶縁膜が形成されているのに対し、下層層配線部１２における配線層の配線パターンよりも広いピッチの配線パターンを有する配線層が形成された中間層配線部１４ではｌｏｗ−ｋ膜上に拡散防止膜として機能するＳｉＣ膜が直に形成され親水性絶縁膜が形成されていないので、多層配線構造における配線層の機能に応じて、中間層配線部１４における配線層の配線パターンよりも狭いピッチの配線パターンを有する配線層が形成される下層配線部１２では異物の付着による不良の発生の抑制しつつ配線容量を低減する一方、下層配線層部１２における配線層の配線パターンよりも広いピッチの配線パターンを有する配線層が形成される中間層配線部１４では配線容量を十分に低減することができる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、ｌｏｗ−ｋ膜としてＳｉＯＣ膜を用いる場合について説明したが、ｌｏｗ−ｋ膜はＳｉＯＣ膜に限らず、種々のｌｏｗ−ｋ材料よりなる膜を用いることができる。ｌｏｗ−ｋ膜として、ＳｉＯＣのほか、例えば、ダウ・ケミカル社製のＳｉＬＫ（登録商標）、ハネウェル社製のＦＬＡＲＥ（登録商標）、ＢＣＢ（benzocyclobutene：ベンゾシクロブテン）等よりなる膜を用いることができる。また、ｌｏｗ−ｋ膜として、膜中に微細な空孔を有する多孔質シリコン酸化膜を用いることもできる。
また、上記実施形態では、ｌｏｗ−ｋ膜上に形成する親水性絶縁膜としてシリコン酸化膜を用いる場合について説明したが、親水性絶縁膜はシリコン酸化膜に限定されるものではない。親水性絶縁膜としては、シリコン酸化膜のほか、例えば、ＦＳＧ膜を用いることができる。
また、上記実施形態では、エッチングストッパ膜及びＣｕの拡散防止膜として機能する膜としてＳｉＣ膜を用いる場合について説明したが、エッチングストッパ膜及びＣｕの拡散防止膜として機能する膜は、ＳｉＣ膜に限定されるものではない。エッチングストッパ膜及びＣｕの拡散防止膜として機能する膜としては、ＳｉＣ膜のほか、例えば、シリコン窒化膜を用いることができる。
また、上記実施形態では、ビアホール内、配線溝内にＴａ膜よりなるバリアメタル層及びＣｕ膜を埋め込んで配線層を形成する場合について説明したが、配線層は、Ｔａ膜及びＣｕ膜のほか、種々の導電体膜を埋め込んで形成することができる。配線層の主材料としては、Ｃｕのほか、Ａｌ等の種々の導電体を用いることができる。また、配線の主材料となる金属の拡散を防止するバリアメタル層としては、Ｔａ膜のほか、例えば、ＴａＮ（窒化タンタル）膜、Ｔｉ（チタン）膜、ＴｉＮ（窒化チタン）膜等を用いることができる。
また、上記実施形態では、下層配線部１２に５層の配線層、中間層配線部１４に２層の配線層、及び上層配線部１６に２層の配線層をそれぞれ形成する場合について説明したが、各配線部に形成する層数は必要に応じて適宜設計変更することができる。
また、上記実施形態では、デュアルダマシンプロセスによりビアホール内及び配線溝内にＴａ膜及びＣｕ膜を同時に埋め込む場合について説明したが、シングルダマシンプロセスによりビアホール及び配線溝を別々に形成し、これらにＴａ膜及びＣｕ膜を別々に埋め込んでもよい。この場合において、下層配線部１２では、ｌｏｗ−ｋ膜と、ｌｏｗ−ｋ膜上に形成された親水性絶縁膜を有する層間絶縁膜を形成し、この層間絶縁膜にビアホールを形成する。次いで、上記実施形態において第１層目の配線溝３８ａ、３８ｂ内に配線層４４ａ、４４ｂを埋め込んだ場合と同様にして、ビアホール内に導電体膜を埋め込む。このようにビアホール内に導電体膜を埋め込んだ後にも親水性絶縁膜が表面に露出することとなるので、ビアホールの埋め込み後にも、ＨＦ処理により異物のリフトオフを十分に行うことができ、また、腐食の原因となるウォータマークの発生を抑制することができる。
また、上記実施形態では、配線溝及び配線層間を接続するビアホールに導電体膜を埋め込む場合について説明したが、配線溝及びビアホールのほか、ダミーパターン等の種々の開口部に導電体膜を埋め込む場合にも本発明を適用することができる。
また、上記実施形態では、下層配線部１２、中間層配線部１４、及び上層配線部１６にについて、同一配線部における各配線層の配線パターンのピッチが互いに等しい場合について説明したが、必要に応じて、同一配線部における各配線層の配線パターンのピッチ間にも大小を適宜設けることができる。この場合においては、中間層配線部１４における配線層の配線パターンの最小のピッチが、下層配線部１２における配線層の配線パターンの最小のピッチよりも広くなっていればよい。また、上層配線部１６における配線層の配線パターンの最小のピッチは、下層配線部１２及び中間層配線部１４における配線層の配線パターンの最小のピッチよりも広くなっていればよい。
（付記１）
基板上に形成され、第１の低誘電率膜と、前記第１の低誘電率膜上に形成された親水性絶縁膜とを有する第１の層間絶縁膜と、
前記第１の層間絶縁膜に形成された第１の配線溝内に埋め込まれ、最小の配線ピッチが第１のピッチである第１の配線層と、
前記第１の層間絶縁膜上に形成され、第２の低誘電率膜を有する第２の層間絶縁膜と、
前記第２の層間絶縁膜に形成された第２の配線溝内に埋め込まれ、最小の配線ピッチが前記第１のピッチよりも広い第２のピッチである第２の配線層と、
前記第２の低誘電率膜及び前記第２の配線層上に直に形成された拡散防止膜と
を有することを特徴とする半導体装置。
（付記２）
付記１記載の半導体装置において、
前記第２の層間絶縁膜上に形成され、前記第１の低誘電率膜及び前記第２の低誘電率膜よりも誘電率の高い絶縁膜を有する第３の層間絶縁膜と、
前記第３の層間絶縁膜に形成された第３の配線溝内に埋め込まれ、最小の配線ピッチが前記第１のピッチ及び前記第２のピッチよりも広い第３のピッチである第３の配線層とを更に有する
ことを特徴とする半導体装置。
（付記３）
付記１又は２記載の半導体装置において、
前記親水性絶縁膜及び前記第１の配線層上に直に形成された拡散防止膜を更に有する
ことを特徴とする半導体装置。
（付記４）
付記１乃至３のいずれかに記載の半導体装置において、
前記第２のピッチは、前記第１のピッチの１．５倍以上である
ことを特徴とする半導体装置。
（付記５）
付記１乃至４のいずれかに記載の半導体装置において、
前記低誘電率膜は、ＳｉＯＣ膜、ＳｉＬＫ膜、ＢＣＢ膜、ＦＬＡＲＥ膜、又は多孔質シリコン酸化膜である
ことを特徴とする半導体装置。
（付記６）
付記１乃至５のいずれかに記載の半導体装置において、
前記配線層は、前記層間絶縁膜に形成されたビアホール内、及び前記層間絶縁膜の前記ビアホールを含む領域上に形成された前記配線溝内に埋め込まれている
ことを特徴とする半導体装置。
（付記７）
付記１乃至６のいずれかに記載の半導体装置において、
前記配線層の主材料は、Ｃｕ又はＡｌである
ことを特徴とする半導体装置。
（付記８）
基板上に形成され、最小の配線ピッチが第１のピッチである複数の配線層を含む第１の多層配線層と、
前記第１の多層配線層上に形成され、最小の配線ピッチが前記第１のピッチよりも広い第２のピッチである複数の配線層を含む第２の多層配線層とを有する半導体装置であって、
前記第１の多層配線層を構成する前記複数の配線層のうちの少なくとも１層は、第１の低誘電率膜と、前記第１の低誘電率膜上に形成された親水性絶縁膜とを有する第１の層間絶縁膜に形成された開口部に埋め込まれており、
前記第２の多層配線層を構成する前記複数の配線層のそれぞれは、拡散防止膜と、前記拡散防止膜上に形成された第２の低誘電率膜とを有する第２の層間絶縁膜に形成された開口部に埋め込まれており、
一の前記第２の層間絶縁膜の前記第２の低誘電率膜上に、他の前記第２の層間絶縁膜の前記拡散防止膜が直に形成されている
ことを特徴とする半導体装置。
（付記９）
付記８記載の半導体装置において、
前記第２の多層配線層上に形成され、最小の配線ピッチが前記第１のピッチ及び前記第２のピッチよりも広い第３のピッチである複数の配線層を含む第３の多層配線層を更に有し、
前記第３の多層配線層を構成する前記複数の配線層は、前記第１の低誘電率膜及び前記第２の低誘電率膜よりも誘電率の高い絶縁膜を有する第３の層間絶縁膜に形成された開口部に埋め込まれている
ことを特徴とする半導体装置。
（付記１０）
基板上に、第１の低誘電率膜と、前記第１の低誘電率膜上に形成された第１の親水性絶縁膜とを有する第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜に、第１の配線溝を形成する工程と、
前記第１の配線溝が形成された前記第１の層間絶縁膜上に第１の導電体膜を形成する工程と、
前記第１の導電体膜を研磨することにより、前記第１の親水性絶縁膜を露出するとともに、前記第１の配線溝内に前記第１の導電体膜を埋め込み、最小の配線ピッチが第１のピッチである第１の配線層を形成する工程と、
前記第１の層間絶縁膜上に、第２の低誘電率膜を有する第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜に、第２の配線溝を形成する工程と、
前記第２の配線溝が形成された前記第２の層間絶縁膜上に、第２の導電体膜を形成する工程と、
前記第２の導電体膜を研磨することにより、前記第２の低誘電率膜を露出するとともに、前記第２の配線溝内に前記第２の導電体膜を埋め込み、最小の配線ピッチが前記第１のピッチよりも広い第２のピッチである第２の配線層を形成する工程と
を有することを特徴とする半導体装置の製造方法。
（付記１１）
付記１０記載の半導体装置の製造方法において、
前記第２の配線層を形成する工程の後に、前記第２の低誘電率膜及び前記第２の配線層上に、拡散防止膜を直に形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。
（付記１２）
付記１０又は１１記載の半導体装置の製造方法において、
前記第１の導電体膜を形成する工程では、バリアメタル層と、前記バリアメタル層上に形成された金属膜とを有する前記第１の導電体膜を形成し、
前記第１の配線層を形成する工程では、前記バリアメタル層に対して選択的に前記金属膜を研磨し、前記バリアメタル層の表面で研磨を停止し、次いで、前記バリアメタル層を研磨することにより、前記第１の親水性絶縁膜を露出する
ことを特徴とする半導体装置の製造方法。
（付記１３）
付記１０乃至１２のいずれかに記載の半導体装置の製造方法において、
前記第２の層間絶縁膜を形成する工程は、前記第２の低誘電率膜上に第２の親水性絶縁膜を形成する工程を有し、
前記第２の配線層を形成する工程では、前記第２の導電体膜及び前記第２の親水性絶縁膜を研磨することにより、前記第２の低誘電率膜を露出する
ことを特徴とする半導体装置の製造方法。
（付記１４）
付記１３記載の半導体装置の製造方法において、
前記第２の導電体膜を形成する工程では、バリアメタル層と、前記バリアメタル層上に形成された金属膜とを有する前記第２の導電体膜を形成し、
前記第２の配線層を形成する工程では、前記バリアメタル層に対して選択的に前記金属膜を研磨し、前記バリアメタル層の表面で研磨を停止し、次いで、前記バリアメタル層と前記第２の親水性絶縁膜とを研磨することにより、前記第２の低誘電率膜を露出する
ことを特徴とする半導体装置の製造方法。
（付記１５）
付記１３又は１４記載の半導体装置の製造方法において、
前記第１の層間絶縁膜を形成する工程では、前記第２の親水性絶縁膜よりも厚い膜厚で前記第１の親水性絶縁膜を形成する
ことを特徴とする半導体装置の製造方法。
（付記１６）
付記１０乃至１５のいずれかに記載の半導体装置の製造方法において、
前記第１の配線溝内に前記第１の導体膜を埋め込む工程の後に、ＨＦ処理により異物を除去する工程を更に有する
ことを特徴とする半導体装置の製造方法。
ウォータマークによる配線の腐食を示すＳＥＭ写真である。 本発明の一実施形態による半導体装置の構造を示す断面図である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その５）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その６）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その７）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その８）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その９）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１０）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１１）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１２）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１３）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１４）である。 従来の多層配線構造を有する半導体装置の構造を示す断面図である。
符号の説明
１０…シリコン基板
１２…下層配線部
１４…中間層配線部
１６…上層配線部
１８…素子分離膜
２０…ゲート電極
２２…ソース／ドレイン拡散層
２４…層間絶縁膜
２６…ビアホール
２８…コンタクトプラグ
３０、４６、５０、６８、７２、９０、９４、１１２、１１６…ＳｉＣ膜
３２、４８、５２、７０、７４、９２、９６、１１４、１１８…ｌｏｗ−ｋ膜
３４、５４、７６、９８、１２０…親水性絶縁膜
３６、５６、７８、１００、１２２…層間絶縁膜
３８ａ、３８ｂ、６０ａ、６０ｂ、８２ａ、８２ｂ、１０４ａ、１０４ｂ、１２６ａ、１２６ｂ…配線溝
４０、６２、８４、１０６、１２８…バリアメタル層
４２、６４、８６、１０８、１３０…Ｃｕ膜
４４ａ、４４ｂ、６６ａ、６６ｂ、８８ａ、８８ｂ、１１０ａ、１１０ｂ、１３２ａ、１３２ｂ…配線層
５８、８０、１０２、１２４…ビアホール
１３４、１３８、１５４、１５８…ＳｉＣ膜
１３６、１４０、１５６、１６０…ｌｏｗ−ｋ膜
１４２、１６２…層間絶縁膜
１４４、１６４…ビアホール
１４６ａ、１４６ｂ、１６６ａ、１６６ｂ…配線溝
１４８、１６８…バリアメタル層
１５０、１７０…Ｃｕ膜
１５２ａ、１５２ｂ、１７２ａ、１７２ｂ…配線層
１７４、１７８、１９４、１９８…ＳｉＣ膜
１７６、１８０、１９６、２００…シリコン酸化膜
１８２、２０２…層間絶縁膜
１８４、２０４…ビアホール
１８６ａ、１８６ｂ、２０６ａ、２０６ｂ…配線溝
１８８、２０８…バリアメタル層
１９０、２１０…Ｃｕ膜
１９２ａ、１９２ｂ、２１２ａ、２１２ｂ…配線層
２１４…ＳｉＣ膜
２１６…シリコン酸化膜
２１８…層間絶縁膜
２２０…ビアホール
２２２…コンタクトプラグ
２２４…電極
２２６…カバー膜
２２６ａ…シリコン酸化膜
２２６ｂ…シリコン窒化膜
２２８…開口部
２３２、２３６、２４６、２５４…シリコン窒化膜
２３４、２３８、２４２、２４８、２５２、２５６、２６０…フォトレジスト膜
２４０、２５０、２５８…樹脂
２４４…親水性絶縁膜
３００…シリコン基板
３０２…素子分離膜
３０４…ゲート電極
３０６…ソース／ドレイン拡散層
３０８…コンタクトプラグ
３１０…層間絶縁膜
３１２、３１６、３１８、３２２、３２４、３２８、３３０…層間絶縁膜
３１４ａ、３１４ｂ、３２０ａ、３２０ｂ、３２６ａ、３２６ｂ、３３２ａ、３３２ｂ…配線層
３３４、３３６、３４０、３４２…層間絶縁膜
３３８ａ、３３８ｂ、３４４ａ、３４４ｂ…配線層
３４６…層間絶縁膜
３４８…コンタクトプラグ
３５０…電極
３５２…カバー膜
３５２ａ…シリコン酸化膜
３５２ｂ…シリコン窒化膜
３５４…開口部

Claims (14)

  1. 基板上に形成され、第１の低誘電率膜と、前記第１の低誘電率膜上に形成された親水性絶縁膜とを有する第１の層間絶縁膜と、
    前記第１の層間絶縁膜に形成された第１の配線溝内に埋め込まれ、最小の配線ピッチが第１のピッチである第１の配線層と、
    前記親水性絶縁膜及び前記第１の配線層上に直に形成された第１の拡散防止膜と、
    前記第１の拡散防止膜上に形成され、第２の低誘電率膜を有する第２の層間絶縁膜と、
    前記第２の層間絶縁膜に形成された第２の配線溝内に埋め込まれ、最小の配線ピッチが前記第１のピッチよりも広い第２のピッチである第２の配線層と、
    前記第２の低誘電率膜及び前記第２の配線層上に直に形成された第２の拡散防止膜と
    を有することを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記第２の層間絶縁膜上に形成され、前記第１の低誘電率膜及び前記第２の低誘電率膜よりも誘電率の高い絶縁膜を有する第３の層間絶縁膜と、
    前記第３の層間絶縁膜に形成された第３の配線溝内に埋め込まれ、最小の配線ピッチが前記第１のピッチ及び前記第２のピッチよりも広い第３のピッチである第３の配線層とを更に有する
    ことを特徴とする半導体装置。
  3. 請求項１又は２記載の半導体装置において、
    前記第２のピッチは、前記第１のピッチの１．５倍以上である
    ことを特徴とする半導体装置。
  4. 基板上に形成され、最小の配線ピッチが第１のピッチである複数の配線層を含む第１の多層配線層と、
    前記第１の多層配線層上に形成され、最小の配線ピッチが前記第１のピッチよりも広い第２のピッチである複数の配線層を含む第２の多層配線層とを有する半導体装置であって、
    前記第１の多層配線層を構成する前記複数の配線層のうちの少なくとも１層は、第１の低誘電率膜と、前記第１の低誘電率膜上に形成された親水性絶縁膜とを有する第１の層間絶縁膜に形成された開口部に埋め込まれており、前記親水性絶縁膜及び前記第１の配線層上に第１の拡散防止膜が直に形成されており、
    前記第２の多層配線層を構成する前記複数の配線層のそれぞれは、第２の拡散防止膜と、前記第２の拡散防止膜上に形成された第２の低誘電率膜とを有する第２の層間絶縁膜に形成された開口部に埋め込まれており、
    一の前記第２の層間絶縁膜の前記第２の低誘電率膜上に、他の前記第２の層間絶縁膜の前記第２の拡散防止膜が直に形成されている
    ことを特徴とする半導体装置。
  5. 請求項１乃至４のいずれか１項に記載の半導体装置において、
    前記親水性絶縁膜は、シリコン酸化膜又はＦＳＧ膜である
    ことを特徴とする半導体装置。
  6. 請求項１乃至５のいずれか１項に記載の半導体装置において、
    前記第１及び／又は第２の拡散防止膜は、ＳｉＣ膜又はシリコン窒化膜である
    ことを特徴とする半導体装置。
  7. 請求項１乃至６のいずれか１項に記載の半導体装置において、
    前記第１及び／又は第２の低誘電率膜は、ＳｉＯＣ膜、ＳｉＬＫ膜、ＢＣＢ膜、ＦＬＡＲＥ膜、又は多孔質シリコン酸化膜である
    ことを特徴とする半導体装置。
  8. 基板上に、第１の低誘電率膜と、前記第１の低誘電率膜上に形成された第１の親水性絶縁膜とを有する第１の層間絶縁膜を形成する工程と、
    前記第１の層間絶縁膜に、第１の配線溝を形成する工程と、
    前記第１の配線溝が形成された前記第１の層間絶縁膜上に第１の導電体膜を形成する工程と、
    前記第１の導電体膜を研磨することにより、前記第１の親水性絶縁膜を露出するとともに、前記第１の配線溝内に前記第１の導電体膜を埋め込み、最小の配線ピッチが第１のピッチである第１の配線層を形成する工程と、
    前記親水性絶縁膜及び前記第１の配線層上に、第１の拡散防止膜を直に形成する工程と、
    前記第１の拡散防止膜上に、第２の低誘電率膜を有する第２の層間絶縁膜を形成する工程と、
    前記第２の層間絶縁膜に、第２の配線溝を形成する工程と、
    前記第２の配線溝が形成された前記第２の層間絶縁膜上に、第２の導電体膜を形成する工程と、
    前記第２の導電体膜を研磨することにより、前記第２の低誘電率膜を露出するとともに、前記第２の配線溝内に前記第２の導電体膜を埋め込み、最小の配線ピッチが前記第１のピッチよりも広い第２のピッチである第２の配線層を形成する工程と、
    前記第２の低誘電率膜及び前記第２の配線層上に、第２の拡散防止膜を直に形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  9. 請求項８記載の半導体装置の製造方法において、
    前記第１の導電体膜を形成する工程では、バリアメタル層と、前記バリアメタル層上に形成された金属膜とを有する前記第１の導電体膜を形成し、
    前記第１の配線層を形成する工程では、前記バリアメタル層に対して選択的に前記金属膜を研磨し、前記バリアメタル層の表面で研磨を停止し、次いで、前記バリアメタル層を研磨することにより、前記第１の親水性絶縁膜を露出する
    ことを特徴とする半導体装置の製造方法。
  10. 請求項８又は９記載の半導体装置の製造方法において、
    前記第２の層間絶縁膜を形成する工程は、前記第２の低誘電率膜上に第２の親水性絶縁膜を形成する工程を有し、
    前記第２の配線層を形成する工程では、前記第２の導電体膜及び前記第２の親水性絶縁膜を研磨することにより、前記第２の低誘電率膜を露出する
    ことを特徴とする半導体装置の製造方法。
  11. 請求項１０記載の半導体装置の製造方法において、
    前記第２の導電体膜を形成する工程では、バリアメタル層と、前記バリアメタル層上に形成された金属膜とを有する前記第２の導電体膜を形成し、
    前記第２の配線層を形成する工程では、前記バリアメタル層に対して選択的に前記金属膜を研磨し、前記バリアメタル層の表面で研磨を停止し、次いで、前記バリアメタル層と前記第２の親水性絶縁膜とを研磨することにより、前記第２の低誘電率膜を露出する
    ことを特徴とする半導体装置の製造方法。
  12. 請求項８乃至１１のいずれか１項に記載の半導体装置の製造方法において、
    前記第１及び／又は第２の親水性絶縁膜は、シリコン酸化膜又はＦＳＧ膜である
    ことを特徴とする半導体装置の製造方法。
  13. 請求項８乃至１２のいずれか１項に記載の半導体装置の製造方法において、
    前記第１及び／又は第２の拡散防止膜は、ＳｉＣ膜又はシリコン窒化膜である
    ことを特徴とする半導体装置の製造方法。
  14. 請求項８乃至１３のいずれか１項に記載の半導体装置の製造方法において、
    前記第１及び／又は第２の低誘電率膜は、ＳｉＯＣ膜、ＳｉＬＫ膜、ＢＣＢ膜、ＦＬＡＲＥ膜、又は多孔質シリコン酸化膜である
    ことを特徴とする半導体装置の製造方法。
JP2003372304A 2003-10-31 2003-10-31 半導体装置及びその製造方法 Expired - Fee Related JP4230334B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003372304A JP4230334B2 (ja) 2003-10-31 2003-10-31 半導体装置及びその製造方法
US10/816,955 US7250679B2 (en) 2003-10-31 2004-04-05 Semiconductor device and method for fabricating the same
US11/808,165 US20070281465A1 (en) 2003-10-31 2007-06-07 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003372304A JP4230334B2 (ja) 2003-10-31 2003-10-31 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005136301A JP2005136301A (ja) 2005-05-26
JP4230334B2 true JP4230334B2 (ja) 2009-02-25

Family

ID=34544004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003372304A Expired - Fee Related JP4230334B2 (ja) 2003-10-31 2003-10-31 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US7250679B2 (ja)
JP (1) JP4230334B2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI278962B (en) * 2002-04-12 2007-04-11 Hitachi Ltd Semiconductor device
JP3808866B2 (ja) 2003-12-05 2006-08-16 株式会社東芝 半導体装置
JP4703129B2 (ja) * 2004-05-06 2011-06-15 富士通セミコンダクター株式会社 半導体装置およびその製造方法、設計方法
JP4191110B2 (ja) * 2004-07-26 2008-12-03 Ｎｅｃエレクトロニクス株式会社 半導体装置
US7704873B1 (en) 2004-11-03 2010-04-27 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US7396759B1 (en) * 2004-11-03 2008-07-08 Novellus Systems, Inc. Protection of Cu damascene interconnects by formation of a self-aligned buffer layer
US7727880B1 (en) 2004-11-03 2010-06-01 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US7727881B1 (en) 2004-11-03 2010-06-01 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US20060105558A1 (en) * 2004-11-18 2006-05-18 Harry Chuang Inter-metal dielectric scheme for semiconductors
JP4578332B2 (ja) * 2005-06-15 2010-11-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5069109B2 (ja) * 2005-06-29 2012-11-07 スパンション エルエルシー 半導体装置およびその製造方法
CN1988146A (zh) * 2005-12-22 2007-06-27 中芯国际集成电路制造(上海)有限公司 哑元图案和机械增强低k介电材料的制造方法
JP4973502B2 (ja) 2006-01-26 2012-07-11 富士通セミコンダクター株式会社 強誘電体メモリ装置およびその製造方法、半導体装置の製造方法
JP4675258B2 (ja) 2006-02-22 2011-04-20 富士通セミコンダクター株式会社 半導体装置の製造方法および半導体装置
US7592710B2 (en) * 2006-03-03 2009-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure for wire bonding
JP4959267B2 (ja) 2006-03-07 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの抵抗値の増加方法
JP2012094928A (ja) * 2006-03-07 2012-05-17 Renesas Electronics Corp 半導体装置
KR20080061030A (ko) * 2006-12-27 2008-07-02 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
JP4364258B2 (ja) * 2007-05-15 2009-11-11 株式会社東芝 半導体装置及び半導体装置の製造方法
JP5214913B2 (ja) * 2007-05-31 2013-06-19 ローム株式会社 半導体装置
US8581423B2 (en) 2008-11-17 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Double solid metal pad with reduced area
US8268722B2 (en) * 2009-06-03 2012-09-18 Novellus Systems, Inc. Interfacial capping layers for interconnects
JP2011124351A (ja) * 2009-12-10 2011-06-23 Panasonic Corp 半導体装置及びその製造方法
KR101101686B1 (ko) * 2010-01-07 2011-12-30 삼성전기주식회사 고주파 반도체 소자 및 그 제조방법
US8753978B2 (en) 2011-06-03 2014-06-17 Novellus Systems, Inc. Metal and silicon containing capping layers for interconnects
KR20160139420A (ko) * 2015-05-27 2016-12-07 삼성전자주식회사 반도체 소자의 제조 방법
WO2017026350A1 (ja) * 2015-08-10 2017-02-16 国立研究開発法人産業技術総合研究所 セキュリティ機能を有する回路を含む半導体デバイス
US9633896B1 (en) 2015-10-09 2017-04-25 Lam Research Corporation Methods for formation of low-k aluminum-containing etch stop films
KR102460075B1 (ko) 2016-01-27 2022-10-31 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739579A (en) * 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
US6420261B2 (en) * 1998-08-31 2002-07-16 Fujitsu Limited Semiconductor device manufacturing method
JP3155534B1 (ja) * 2000-01-20 2001-04-09 三菱電機株式会社 交流発電機の固定子
JP3979791B2 (ja) * 2000-03-08 2007-09-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3819670B2 (ja) 2000-04-14 2006-09-13 富士通株式会社 ダマシン配線を有する半導体装置
JP2002110676A (ja) * 2000-09-26 2002-04-12 Toshiba Corp 多層配線を有する半導体装置
JP2002353307A (ja) * 2001-05-25 2002-12-06 Toshiba Corp 半導体装置
JP3967567B2 (ja) * 2001-07-30 2007-08-29 株式会社東芝 半導体装置およびその製造方法
JP2003142579A (ja) * 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP3657921B2 (ja) * 2002-04-26 2005-06-08 株式会社東芝 半導体装置とその製造方法
JP3974470B2 (ja) * 2002-07-22 2007-09-12 株式会社東芝 半導体装置
US6835657B2 (en) * 2002-12-02 2004-12-28 Applied Materials, Inc. Method for recrystallizing metal in features of a semiconductor chip

Also Published As

Publication number Publication date
US20070281465A1 (en) 2007-12-06
US7250679B2 (en) 2007-07-31
JP2005136301A (ja) 2005-05-26
US20050093160A1 (en) 2005-05-05

Similar Documents

Publication Publication Date Title
JP4230334B2 (ja) 半導体装置及びその製造方法
US7541276B2 (en) Methods for forming dual damascene wiring for semiconductor devices using protective via capping layer
US8299617B2 (en) Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects
EP0799497B1 (en) Semiconductor device with first and second level interconnects separated by low dielectric constant material and method of making the same
US6071809A (en) Methods for forming high-performing dual-damascene interconnect structures
US7511349B2 (en) Contact or via hole structure with enlarged bottom critical dimension
JP4169150B2 (ja) 犠牲ハードマスクを用いて金属パターンを形成する方法
US7189615B2 (en) Single mask MIM capacitor and resistor with in trench copper drift barrier
US6943111B2 (en) Barrier free copper interconnect by multi-layer copper seed
US6468898B1 (en) Method of manufacturing semiconductor device
KR100468069B1 (ko) 인터레벨 금속 접속을 위한 자기-정렬 금속 캡
US6603206B2 (en) Slot via filled dual damascene interconnect structure without middle etch stop layer
KR100860133B1 (ko) 이온 주입에 의한 측벽 밀도의 국부적 증가
US6521524B1 (en) Via filled dual damascene structure with middle stop layer and method for making the same
US6372631B1 (en) Method of making a via filled dual damascene structure without middle stop layer
KR100297966B1 (ko) 다층 배선구조를 형성하는 방법
US7022600B2 (en) Method of forming dual damascene interconnection using low-k dielectric material
JP2004228111A (ja) 半導体装置及びその製造方法
US6383919B1 (en) Method of making a dual damascene structure without middle stop layer
US20060060971A1 (en) Method and structure for reducing contact resistance in dual damascene structure for the manufacture of semiconductor devices
US8053359B2 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
US6448654B1 (en) Ultra thin etch stop layer for damascene process
US20090191706A1 (en) Method for fabricating a semiconductor device
US6465340B1 (en) Via filled dual damascene structure with middle stop layer and method for making the same
JP2009200256A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071122

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees