KR20090056325A

KR20090056325A - 퓨즈 구조물 및 그 제조 방법

Info

Publication number: KR20090056325A
Application number: KR1020070123427A
Authority: KR
Inventors: 이준택
Original assignee: 삼성전자주식회사
Priority date: 2007-11-30
Filing date: 2007-11-30
Publication date: 2009-06-03

Abstract

절단 후 재 접합이 이루어지지 않는 퓨즈 구조물이 개시된다. 퓨즈 구조물은 기판 상에 형성된 제1 두께를 갖는 제1 부분 및 제1 두께와 다른 제2 두께를 갖는 제2 부분을 포함하는 절연막, 절연막의 제1 부분 상에 서로 이격되어 형성된 제1 패드 및 제2 패드 및 제1 및 제2 패드들에 전기적으로 연결되어 제1 및 제2 패드들에 인가된 전압에 의해 절단되며, 제2 부분 상에 형성된 퓨즈를 포함한다. 퓨즈 구조물의 절단이 이루어지고, 후속 공정에 의해 절단 부분의 재접합이 이루어지지 않아, 반도체 장치의 신뢰성을 향상시킬 수 있다.

Description

퓨즈 구조물 및 그 제조 방법{Fuse structure and method of manufacturing the same}

본 발명은 퓨즈 구조물 및 그 제조 방법에 관한 것이다. 보다 상세하게는, 퓨즈가 커팅된 후 재 접합이 되지 않는 퓨즈 구조물 및 그 제조 방법에 관한 것이다.

최근의 대용량화된 반도체 장치를 제조함에 있어서, 메모리 부를 구성하는 모든 메모리 셀을 불량 없이 제조하여, 정상적으로 기능시키는 것은 기술적으로 어렵다. 즉 제조 단계에서 불량 메모리 셀이 발생할 수 있고, 불량 메모리 셀이 발견된 경우에는 불량 메모리 셀을 갖는 메모리 어레이(열 어레이, 행 어레이)를 미리 설정된 예비 메모리 어레이(리던던시 셀; redundancy cell)로 대체 할 수 있는 공정을 수행하여야 한다.

이를 위해 셀들의 전기적 특성을 검사하는 검사 공정(electrical die sorting; EDS)을 수행한다. 상기 검사 공정은 상기 기판 상에 형성된 셀들이 전기적으로 양호한 상태 또는 불량한 상태를 갖는지를 판별하는 공정이다. 상기 검사 공정을 통하여 불량한 상태를 갖는 셀들을 조기에 발견하고, 이를 리던던시 셀로 대체 하는 것이다. 불량 메모리 셀과 리던던시 셀의 접속 전환을 행하기 위해 퓨즈(fuse)가 사용된다. 검사 공정을 통해 메모리 셀의 이상 여부가 발견되면 불량 메모리 셀과 연결되어 있는 퓨즈를 절단(cutting)하여 경로를 리던던시 셀로 변경한다. 이후에 이상이 있는 메모리 셀을 억세스(accsee)하는 어드레스 신호가 인가되는 경우, 오류가 없는 리던던시 셀을 선택하도록 하는 것이다.

도 1은 종래 기술에 따른 반도체 장치의 퓨즈 구조물의 평면도이다. 도 2는 도 1의 선I-I'를 따라 절단한 단면도이다.

도 1을 참조하면, 종래 기술에 따른 퓨즈 구조물은 폴리실리콘막(10), 폴리실리콘막(10)상에 형성된 실리사이드 막(20) 및 콘택홀(60)을 포함한다. 콘택홀(60)을 통해 도전성 배선(도 2, 50)과 연결된다. 도 1 및 도 2를 참조하면, 기존의 퓨즈 구조물에서 두 영역을 연결하는 퓨즈의 패턴은 일직선이고, 수직 프로파일에 변화가 없음을 알 수 있다. 즉 제1 및 제2 패드(30a, 30b)와 퓨즈(30c)이 일직선으로 연결되어 있고, 기판(15), 절연막(18), 퓨즈 배선(30) 및 층간 절연막(40)이 단차 없이 서로 평행하게 형성되어 있다. 퓨즈의 절단 방법으로 퓨즈 양단에 전압을 인가하여 전위차 및 전류를 이용하여 퓨즈를 단락시키는 방법을 사용한다. 종래 기술에 따르면 절단이 용이하게 되지 않거나, 절단이 된 부분이 후속 공정에 의해서 다시 접속되는 경우가 발생 할 수 있다. 이 경우 이상이 있는 메모리 셀에 억세스하는 어드레스 신호가 리던던시 셀이 아닌 이상이 있는 메모리 셀로 인가되어 반도체 소자의 신뢰성에 영향을 주게 된다.

따라서 본 발명의 목적은, 퓨즈의 절단을 용이하게 하고, 절단 후 재 접합이 이루어지지 않는 퓨즈 구조물을 제공하는데 있다.

본 발명의 다른 목적은, 퓨즈의 절단을 용이하게 하고, 절단 후 재 접합이 이루어지지 않는 퓨즈 구조물의 제조 방법을 제공하는데 있다.

상술한 본 발명의 목적을 달성하기 위하여, 퓨즈 구조물은 기판 상에 형성된 제1 두께를 갖는 제1 부분 및 제1 두께와 다른 제2 두께를 갖는 제2 부분을 포함하는 절연막, 절연막의 제1 부분 상에 서로 이격 되어 형성된 제1 패드 및 제2 패드 및 제1 및 제2 패드들에 전기적으로 연결되어 제1 및 제2 패드들에 인가된 전압에 의해 절단되며, 제2 부분 상에 형성된 퓨즈를 포함한다.

본 발명의 실시예들에 있어서, 상기 퓨즈는 폴리실리콘막 및 상기 폴리실리콘막 상에 형성된 실리사이드 막을 포함할 수 있다.

본 발명의 실시예들에 있어서, 상기 퓨즈는 상기 제1 패드와 제2 패드를 연결하는 제1 방향에 대해 일정한 각도를 갖는 사선 형태로 배치될 수 있다. 상기 퓨즈는 상기 제1 패드로부터 상기 제1 방향으로 연장된 제1 배선 패턴, 상기 제1 부분으로부터 상기 제1 방향과 수직한 제2 방향으로 연장된 제2 배선 패턴 및 상기 제2 부분으로부터 상기 제1 방향으로 연장되어 상기 제2 패드에 연결된 제3 배선 패턴을 포함할 수 있다. 상기 퓨즈는 복수 개의 톱니 모양의 패턴을 포함할 수 있 다.

본 발명의 실시예들에 있어서, 상기 제1 두께는 상기 제2 두께보다 더 클 수 있다. 상기 제1 두께는 상기 제2 두께보다 작을 수 있다.

본 발명의 목적을 달성하기 위한 퓨즈 구조물의 제조 방법이 개시된다. 기판 상에 절연막을 형성한다. 상기 절연막의 제1 부분의 상부를 부분적으로 제거한다. 상기 절연막의 제1 부분 상에 퓨즈를 형성하고, 상기 절연막의 제2 부분 상에 서로 이격된 제1 패드 및 제2 패드를 형성한다.

본 발명의 목적을 달성하기 위한 퓨즈 구조물의 제조 방법이 개시된다. 기판 상에 절연막을 형성한다. 상기 절연막의 제1 부분의 상부를 부분적으로 제거한다. 상기 절연막의 제1 부분 상에 서로 이격된 제1 패드 및 제2 패드를 형성하고, 상기 절연막의 제2 부분 상에 퓨즈를 형성한다.

본 발명에 따르면 퓨즈의 절단이 일어나는 퓨즈와 상기 퓨즈와 연결되는 패드 부분의 높이가 다르도록 형성하고, 퓨즈의 절단이 일어나는 영역을 일직선이 아닌 사선이나 굴곡을 갖는 형상으로 형성함으로써, 절단이 일어난 경우, 퓨즈의 거리를 늘려, 후속 공정에 의해 퓨즈가 재 접합되지 않도록 한다. 이에 따라 반도체 장치의 신뢰성을 향상시킬 수 있다.

이하, 본 발명에 따른 실시예들에 따른 퓨즈 구조물 및 이의 제조 방법에 대해 첨부된 도면을 참조하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되거나 한정되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 즉 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다. 본문에 설명된 실시예들에 의해 한정되는 것이 아니므로 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.

어떤 구성 요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

도 3 내지 도 5는 본 발명의 실시예들에 따른 반도체 장치의 퓨즈 구조물의 평면도들이다.

도 3을 참조하면, 퓨즈 구조물(100)은 실리콘(Si)과 같은 반도체 물질을 포함하는 기판(도시되지 않음) 상에 형성된다. 퓨즈 구조물(100)은 상기 기판 상에 형성되는 절연막(도시되지 않음), 상기 절연막 상에 형성되는 퓨즈 배선(130) 및 퓨즈 배선(130)과 전기적으로 연결되는 전도 패턴(도시되지 않음)을 포함한다.

퓨즈 배선(130)은 실제로 절단이 행하여지는 폭이 좁은 퓨즈(130c)와퓨즈(130c) 양단에 배치되는 제1 및 제2 패드(130a, 130b)들을 포함한다. 퓨즈 배선(130)은 제1 및 제2 퓨즈 배선층(110, 120)을 포함한다. 제1 및 제2 패드(130a, 130b)들은 콘택홀(160)을 포함한다. 콘택홀(160)을 통해 퓨즈 배선(100)과 상기 전도 패턴이 전기적으로 연결되어 있다. 상기 전도 패턴을 통해 퓨즈 배선(130)에 전류를 흘림으로써 퓨즈 구조물(100)을 절단할 수 있다. 절단이라는 의미는 퓨즈(130c)가 전기적으로 분리된다는 것 외에 접속 저항을 높게 하는 것도 포함한다. 퓨즈(130c)는 폭이 제1 및 제2 패드(130a, 130b)보다 좁아 국부적으로 전류 밀도가 증가되어 절단이 일어나게 된다. 퓨즈 배선(130)은 상기 전도 패턴을 통해 메모리셀(도시되지 않음) 또는 반도체 소자의 다른 구성요소와 전기적으로 연결되어 있을 수 있다.

퓨즈(130c)는 제1 패드(130a)와 제2 패드(130b) 사이에 배치되고, 제1 패드와 제2 패드에 대해 일정 각도로 틸트된 사선형태로 형성된다. 즉 퓨즈(130c)는 제1 패드(130a)와 제2 패드(130b)를 연결하는 제1 방향에 대해 일정한 각도를 갖는 사선 형태로 배치된다. 도 1과 비교하면, 사선형태로 배치되는 경우 일직선으로 배치되는 경우와 비교하여 퓨즈(130c)의 길이가 증가됨을 알 수 있다. 따라서 퓨즈(130c)의 일부가 절단된 경우 절단이 일어나는 부분의 길이가 일직선으로 배치되는 경우보다 길어지게 된다. 따라서 후속 공정에 의해 절단 부위가 재 접합될 확률이 떨어지게 된다. 도 2에 도시된 퓨즈 구조물은 도 5 및 도 6에 도시된 것과 같이 퓨즈(130c)와 제1 및 제2 패드부들(130a, 130b)이 서로 단차를 가질 수 있다. 즉 퓨즈(130c)와 제1 및 제2 패드부들(130a, 130b)은 서로 다른 두께를 갖는 절연막 상에 형성될 수 있다. 퓨즈(130c)와 제1 및 제2 패드부들(130a, 130b)이 서로 단차를 갖는 경우, 절단이 일어난 다음, 재 접합될 확률이 단차가 없을 때보다 낮아진다.

도 4를 참조하면, 퓨즈 구조물(200)은 실리콘(Si)과 같은 반도체 물질을 포함하는 기판(도시되지 않음) 상에 형성된다. 퓨즈 구조물(200)은 상기 기판 상에 형성되는 절연막(도시되지 않음), 상기 절연막 상에 형성되는 퓨즈 배선(230) 및 퓨즈 배선(230)과 전기적으로 연결되는 전도 패턴(도시되지 않음)을 포함한다. 퓨즈 배선(230)은 실제로 절단이 행하여지는 폭이 좁은 퓨즈(230c)와 퓨즈(230c) 양단에 배치되는 제1 및 제2 패드(230a, 230b)들을 포함한다. 퓨즈 배선(230)은 제1 및 제2 퓨즈 배선층(210, 220)을 포함한다. 제1 및 제2 패드(200a, 200b)들은 콘택홀(260)을 포함한다. 퓨즈 구조물(200)은 퓨즈(230c)의 형상을 제외하고 도 1에 도시된 퓨즈 구조물(100)과 실질적으로 동일하거나 실질적으로 유사하다.

퓨즈(230c)는 일부가 절곡되어 있다. 즉, 퓨즈(230c)는 상기 제1 패드로부터 상기 제1 방향으로 연장된 제1 배선 패턴, 상기 제1 부분으로부터 상기 제1 방향과 수직한 제2 방향으로 연장된 제2 배선 패턴 및 상기 제2 부분으로부터 상기 제1 방향으로 연장되어 상기 제2 패드에 연결된 제3 배선 패턴을 포함할 수 있다.

퓨즈(230c)의 일부가 절단되는 경우, 특히 상기 제2 부분이 절단되는 경우 절단이 일어나는 부분의 길이가 도1 에 도시된 종래 기술과 같이 일직선으로 배치되는 경우보다 길어지게 된다. 따라서 퓨즈 구조물이 절단된 후, 후속 공정에 의해 재 접합이 일어날 확률이 적어지게 된다.

도 5를 참조하면, 퓨즈 구조물(300)은 실리콘(Si)과 같은 반도체 물질을 포함하는 기판(도시되지 않음)위에 형성된다. 퓨즈 구조물(300)은 상기 기판 상에 형성되는 절연막(도시되지 않음), 상기 절연막 상에 형성되는 퓨즈 배선(330) 및 퓨즈 배선(330)과 전기적으로 연결되는 전도 패턴(도시되지 않음)을 포함한다. 퓨즈 배선(330)은 실제로 절단이 행하여지는 폭이 좁은 퓨즈(330c)와 퓨즈(330c) 양단에 배치되는 제1 및 제2 패드(330a, 330b)들을 포함한다. 퓨즈 배선(330)은 제1 및 제2 퓨즈 배선층(310, 320)을 포함한다. 제1 및 제2 패드(330a, 330b)들은 콘택홀(360)을 포함한다. 퓨즈 구조물(300)은 퓨즈(300c)의 형상을 제외하고 도 1에 도시된 퓨즈 구조물(100)과 실질적으로 동일하거나 실질적으로 유사하다.

퓨즈(330c)는 톱니 모양을 갖는다. 즉 복수개의 절곡된 형상을 가질 수 있다. 도 5에는 사각형태의 절곡 형상이 도시되어 있으나, 삼각 형태의 톱니 모양을 가질 수도 있다. 퓨즈(330c)의 일부가 절단되는 경우, 일직선으로 형성되는 경우에 비하여 절단이 일어난 부위의 길이가 길기 때문에, 후속공정에 의해 재 접합되는 확률이 적어지게 된다.

도 6 및 도 7은 도 4의 선 II-II'를 따라 절단한 단면도의 실시예들이다.

도 6 및 도 7을 참조하면 퓨즈 구조물(200)은 기판(205)위에 형성된다. 퓨즈 구조물(200)은 기판(205) 상에 형성된 절연막(208), 절연막(208) 상에 형성된 퓨즈 배선(230), 퓨즈 배선(230) 상에 형성된 층간 절연막(240) 및 층간 절연막(240)을 관통하여 퓨즈 배선(230)과 전기적으로 연결된 전도 패턴(250)을 포함한다.

절연막(208)은 HDP-CVD 산화물, TEOS, USG, PSG, BPSG, SOG와 같은 실리콘 산화물 계열의 산화물 또는 실리콘 질화물과 같은 질화물을 포함할 수 있다. 절연막(208)은 중앙 부분에 단차를 갖는다. 따라서 단차를 갖는 절연막(208) 상에 형성된 퓨즈 배선(230) 또한 단차를 갖는다. 예를 들어, 절연막(208)의 제1 부분의 상부를 부분적으로 제거한다. 즉, 절연막(208)은 제1 두께를 갖는 제1 부분 및 제2 두께를 갖는 제2 부분을 포함할 수 있다.

도 6을 참조하면, 퓨즈 상에 형성된 절연막(208)의 상면은 패드 영역에 형성된 절연막(208)의 상면보다 낮게 형성된다. 예를 들어, 제1 두께는 제2 두께보다 더 클 수 있다. 절단이 발생하는 영역은 제2 영역에 형성되고, 패드부는 제1 영역에 형성될 수 있다. 도 7을 참조하면, 퓨즈 상에 형성된 절연막(208)의 상면은 패드 영역에 형성된 절연막(208)의 상면보다 높게 형성된다. 예를 들어, 제2 두께는 제1 두께보다 더 클 수 있다. 절단이 발생하는 영역은 제2 영역에 형성되고, 패드부는 제1 영역에 형성될 수 있다. 본 발명의 다른 실시예에서, 퓨즈에 해당하는 부분만이 단차를 가질 수 있다. 또는 단차는 도시되지는 않았으나, 복수개의 요철모양을 가질 수 있다.

퓨즈 배선(230)은 도전 물질로 이루어지며, 불순물이 도핑된 폴리 실리콘, 알루미늄(Al), 구리(Cu), 텅스텐(W)과 같은 금속을 포함한다. 또한, 상기 각각의 퓨즈 배선(230)은 순차적으로 적층된 티타늄/티타늄 질화막(Ti/TiN)과 같은 접합막(또는 베리어막) 및 금속막을 포함하는 다층 구조를 가질 수 있다. 여기서, 상기 퓨즈 배선(230)은 반도체 장치의 금속 배선을 형성하는 공정과 실질적으로 동일하 거나 실질적으로 동일한 공정에 의해 형성될 수 있고 상기 금속 배선과 동시에 형성될 수 있다. 본 발명의 실시예들에서, 퓨즈 배선(230)은 제1 퓨즈 배선층(210) 및 제2 퓨즈 배선층(220)을 포함한다. 예를 들어 제1 퓨즈 배선층(210)은 불순물이 도핑된 폴리실리콘막을 포함하고 제2 퓨즈 배선층(220)은 실리사이드막을 포함할 수 있다.

층간 절연막(240)은 HDP-CVD 산화물, TEOS, USG, PSG, BPSG, SOG와 같은 실리콘 산화물 계열의 산화물 또는 실리콘 질화물과 같은 질화물을 포함할 수 있다. 층간 절연막(240)은 퓨즈 배선(230) 상에 형성된다. 층간 절연막(240)은 절연막(208)과 동일한 물질을 포함할 수도 있고 다른 물질을 포함할 수도 있다.

전도 패턴(250)은 층간 절연막(240)을 관통하여 퓨즈 배선(230)과 전기적으로 연결된다. 전도 패턴(250)을 통해 퓨즈 배선(230)에 전압을 인가할 수 있다. 또는 전도 패턴(250)을 통해 퓨즈 배선(230)이 메모리 셀(도시되지 않음)과 전기적으로 연결될 수 있다. 전도 패턴(230)은 도전 물질로 이루어지며, 불순물이 도핑된 폴리 실리콘, 알루미늄(Al), 구리(Cu), 텅스텐(W)과 같은 금속을 포함한다.

도 6 및 도 7은 도 4에 도시된 퓨즈 구조물(200)의 단면도이지만, 도 3 및 도 5에 도시된 퓨즈 구조물들(100, 300) 또한 단면이 단차를 갖도록 형성될 수 있다.

도 6 및 도 7을 참조하여 본 발명의 실시예들에 따른 반도체 장치의 퓨즈 구조물의 제조 방법을 설명한다.

실리콘(Si)과 같은 반도체 물질로 형성된 기판(200) 상에 절연막(208)을 형 성한다. 절연막(208)은 HDP-CVD 산화물, TEOS, USG, PSG, BPSG, SOG와 같은 실리콘 산화물(SiO₂) 계열의 산화물 또는 실리콘 질화물과 같은 질화물로 형성된다.

절연막(208) 상에 마스크(도시되지 않음)를 배치하고 식각을 통해 단차를 형성한다. 상기 식각 공정은 사진 식각 공정일 수 있다. 단차를 생성하고자 하는 부분의 절연막(208)에 식각 공정을 수행할 수 있다. 예를 들어, 퓨즈(230c)가 형성될 영역을 식각할 수 있다. 또는 단차를 생성하지 않고자 하는 부분의 절연막(208)에 식각 공정을 수행할 수도 있다. 예를 들어, 제1 패드부(230a) 및 제2 패드부(230b)에 해당하는 영역을 식각할 수 있다. 본 발명에 따른 다른 실시예에서, 퓨즈에 해당하는 부분은 복수개의 단차를 갖도록 식각 될 수도 있다. 상기 단차는 퓨즈에 해당하는 부분에만 형성될 수 있다.

식각 공정에 의해 단차가 형성된 절연막(208) 상에 퓨즈 배선(230)을 증착한다. 퓨즈 배선은 제1 퓨즈 배선층(210) 및 제2 퓨즈 배선층(220)을 차례로 형성한다. 퓨즈 배선(230)은 도전 물질로 이루어지며, 불순물이 도핑된 폴리 실리콘, 알루미늄(Al), 구리(Cu), 텅스텐(W)과 같은 금속을 포함한다. 또한, 상기 각각의 퓨즈 배선(230)은 순차적으로 적층된 티타늄/티타늄 질화막(Ti/TiN)과 같은 접합막(또는 베리어막) 및 금속막을 포함하는 다층 구조를 가질 수 있다. 상기 퓨즈 배선(230)은 통상적인 물리기상증착 공정과 이방성 식각 공정에 의한 패터닝 공정을 연속적으로 수행함으로서 형성될 수 있다. 여기서, 상기 퓨즈 배선(230)은 반도체 장치의 금속 배선(도시되지 않음)을 형성하는 공정과 실질적으로 동일하거나 실질 적으로 동일한 공정에 의해 형성될 수 있고 상기 금속 배선과 동시에 형성될 수 있다. 예를 들어 제1 퓨즈 배선층(210)은 불순물이 도핑된 폴리 실리콘을 포함하소 제2 퓨즈 배선층(220)은 실리사이드막을 포함할수 있다.

퓨즈 배선(230) 상에 퓨즈 배선을 덮는 층간 절연막(240)을 형성한다. 층간 절연막(240)은 HDP-CVD 산화물, TEOS, USG, PSG, BPSG, SOG와 같은 실리콘 산화물(SiO₂) 계열의 산화물 또는 실리콘 질화물과 같은 질화물로 형성된다. 층간 절연막(240)을 패터닝하여 콘택홀(도시되지 않음)을 형성하고, 상기 콘택홀을 통해 퓨즈 배선(230)과 전기적으로 연결되는 전도 패턴(250)을 상기 콘택홀을 매립하여 형성한다.

상기와 같은 본 발명의 실시예들에 의하면, 퓨즈 배선이 단차를 갖도록 형성하고, 퓨즈 배선이 사선으로 형성되거나 굴곡을 갖도록 형성되므로써. 퓨즈가 절단된 후 재 접합이 되지 않아서 반도체 장치의 신뢰성을 향상시킬 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 1은 종래 기술에 따른 반도체 장치의 퓨즈 구조물의 평면도이다.

도 2는 도 1의 선 I-I'를 따라 절단한 단면도이다.

<도면의 주요부분에 대한 부호의 설명>

100, 200, 300 : 퓨즈 구조물 130a, 230a, 330a : 제1 패드

130b, 230b, 330b : 제2 패드 130c, 230c, 330c : 퓨즈

110, 210, 310 : 제1 퓨즈 배선층 208 : 절연막

120, 220, 320 : 제2 퓨즈 배선층 130, 230, 330 : 퓨즈 배선

240: 층간 절연막 250 : 전도 패턴

160, 260, 360 : 콘택홀

Claims

기판 상에 형성되고, 제1 두께를 갖는 제1 부분 및 상기 제1 두께와 다른 제2 두께를 갖는 제2 부분을 포함하는 절연막;

상기 절연막의 상기 제1 부분 상에 서로 이격되어 형성된 제1 패드 및 제2 패드; 및

상기 제1 및 제2 패드들에 전기적으로 연결되어 상기 제1 및 제2 패드들에 인가된 전압에 의해 절단되며, 상기 제2 부분 상에 형성된 퓨즈를 포함하는 퓨즈 구조물.
제1항에 있어서, 상기 퓨즈는 폴리실리콘막 및 상기 폴리실리콘막 상에 형성된 실리사이드막을 포함하는 것을 특징으로 하는 퓨즈 구조물.
제2항에 있어서, 상기 퓨즈는 상기 제1 패드와 제2 패드를 연결하는 제1 방향에 대해 일정한 각도를 갖는 사선 형태로 배치된 것을 특징으로 하는 퓨즈 구조물.
제2항에 있어서, 상기 퓨즈는 상기 제1 패드로부터 상기 제1 방향으로 연장된 제1 배선 패턴, 상기 제1 부분으로부터 상기 제1 방향과 수직한 제2 방향으로 연장된 제2 배선 패턴 및 상기 제2 부분으로부터 상기 제1 방향으로 연장되어 상기 제2 패드에 연결된 제3 배선 패턴을 포함하는 것을 특징으로 하는 퓨즈 구조물.
제2항에 있어서, 상기 퓨즈는 복수개의 톱니 모양의 패턴을 포함하는 반도체 장치의 퓨즈 구조물.
제2항에 있어서, 상기 제1 두께는 상기 제2 두께보다 더 큰 것을 특징으로 하는 퓨즈 구조물.
제2항에 있어서, 상기 제1 두께는 상기 제2 두께보다 더 작은 것을 특징으로 하는 퓨즈 구조물.
기판 상에 절연막을 형성하는 단계;

상기 절연막의 제1 부분의 상부를 부분적으로 제거하는 단계; 및

상기 절연막의 제1 부분 상에 퓨즈를 형성하고, 상기 절연막의제2 부분 상에 서로 이격된 제1 패드 및 제2 패드를 형성하는 단계를 포함하는 하는 퓨즈 구조물의 제조 방법.
기판 상에 절연막을 형성하는 단계;

상기 절연막의 제1 부분의 상부를 부분적으로 제거하는 단계; 및

상기 절연막의 제1 부분 상에 서로 이격된 제1 패드 및 제2 패드를 형성하고 상기 절연막의 제2 부분 상에 퓨즈를 형성하는 단계를 포함하는 하는 퓨즈 구조물의 제조 방법.