CN109166841A - 电可编程的多晶硅熔丝器件结构 - Google Patents

电可编程的多晶硅熔丝器件结构 Download PDF

Info

Publication number
CN109166841A
CN109166841A CN201810992764.1A CN201810992764A CN109166841A CN 109166841 A CN109166841 A CN 109166841A CN 201810992764 A CN201810992764 A CN 201810992764A CN 109166841 A CN109166841 A CN 109166841A
Authority
CN
China
Prior art keywords
polysilicon
polysilicon fuse
fuse
cathode
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810992764.1A
Other languages
English (en)
Other versions
CN109166841B (zh
Inventor
武洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810992764.1A priority Critical patent/CN109166841B/zh
Publication of CN109166841A publication Critical patent/CN109166841A/zh
Application granted granted Critical
Publication of CN109166841B publication Critical patent/CN109166841B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种电可编程的多晶硅熔丝器件结构，包括多晶硅熔丝阳极、多晶硅熔丝阴极以及多晶硅熔丝三部分；中间的多晶硅熔丝两头分别连接多晶硅熔丝阳极以及多晶硅熔丝阴极；多晶硅熔丝的宽度远小于多晶硅熔丝阳极和多晶硅熔丝阴极。所述多晶硅熔丝部分对应多晶硅宽度为设计规则允许最小宽度，多晶硅熔丝电阻方块数在8～13之间；多晶硅熔丝阴极与多晶硅熔丝连接处角度a为30～60度；多晶硅阳极打满接触孔，多晶硅阴极的接触孔只形成于最外围一圈。本发明结构在多晶硅熔丝阳极灌入大的编程电流时，熔丝连接处有更大的温度梯度，更容易发生电迁移，编程后阻值标准偏差减小30％。

Description

电可编程的多晶硅熔丝器件结构
技术领域
本发明涉及半导体器件领域，特别是指一种电可编程的多晶硅熔丝器件结构。
背景技术
半导体集成电路设计中为了提高芯片良率，在设计初期就会在电路中放入一些通过熔丝连接的冗余电路，一旦在芯片测试中发现电路有缺陷，通过改变熔丝阻值使冗余电路用于修复或取代缺陷电路，以实现提高芯片良率的目的。目前业界用于量产的有多种熔丝，如图1、2即为两种电编程的多晶硅熔丝器件结构。
图1是利用热熔断原理进行电编程的多晶硅熔丝器件结构，两端接触孔区域中间为多晶硅熔丝。其编程电流较大，一般大于40mA；编程时间较长，一般在毫秒量级；编程后电阻阻值较大，一般大于1E6欧姆。由于编程电流较大，为了降低芯片面积，只能通过外加电源来实现熔丝编程。
图2是另外一种利用电迁移原理进行电编程的多晶硅熔丝器件结构，是形成于N+或者P+区域。其编程电流较小，一般在10mA量级；编程时间较短，一般在微秒量级；编程后电阻阻值较小，一般在1E3～1E4欧姆。由于编程电流较小，编程信号可以在电路中实现，所以更多的被电路设计采用。但由于编程前后电阻阻值变化较小(一般在一个数量级左右)，熔丝读取电路设计相对复杂，容易造成电路良率下降。
发明内容
本发明所要解决的技术问题在于提供一种电可编程的多晶硅熔丝器件结构，有效降低熔丝读取电路复杂性，提高电路良率。
为解决上述问题，本发明所述的一种电可编程的多晶硅熔丝器件结构，该结构包括多晶硅熔丝阳极、多晶硅熔丝阴极以及多晶硅熔丝三部分；中间的多晶硅熔丝两头分别连接多晶硅熔丝阳极以及多晶硅熔丝阴极；多晶硅熔丝的宽度远小于多晶硅熔丝阳极和多晶硅熔丝阴极。
所述多晶硅熔丝部分对应多晶硅宽度为设计规则允许最小宽度，多晶硅熔丝电阻方块数在8～13Ω/口之间；多晶硅熔丝阴极与多晶硅熔丝连接处角度a为：30度＜a＜60度；多晶硅阳极打满接触孔，多晶硅阴极的接触孔只形成于最外围一圈。
进一步地，所述结构采用在场氧上的多晶硅形成，场氧下的阱对熔丝特性无影响。
进一步地，多晶硅熔丝阳极与多晶硅熔丝连接处角度为90度。
进一步地，多晶硅熔丝阳极、多晶硅熔丝阴极以及多晶硅熔丝三部分同时需要注入P+。
进一步地，P+注入与标准工艺中PMOS的源漏注入同时进行，无需增加额外的注入步骤。
本发明所述的电可编程的多晶硅熔丝器件结构，在多晶硅熔丝阳极灌入编程电流时，由于多晶硅熔丝阴极与多晶硅熔丝连接处角度a为30度＜a＜60度，使得大电流通过时比连接处角度为90度的现有器件结构有更大的温度梯度。较大的温度梯度使多晶硅上金属硅化物更容易发生电迁移，即在相同编程条件下，本发明编程后熔丝阻值比连接处角度为90度的现有器件结构大2倍，且编程后阻值标准偏差减小30％。
附图说明
图1是现有的一种多晶硅熔丝结构示意图。
图2是现有的另一种多晶硅熔丝结构示意图。
图3是本发明提供的新型电可编程的多晶硅熔丝器件结构。
具体实施方式
本发明所述的一种利用电迁移原理进行编程的新型电可编程多晶硅熔丝器件结构，如图3所示，该多晶硅熔丝器件结构由多晶硅熔丝阳极、多晶硅熔丝阴极和多晶硅熔丝三部分组成，这三部分同时需要注入P+。其中多晶硅熔丝的宽度W远小于多晶硅熔丝阳极和多晶硅熔丝阴极宽度，一般为设计规则允许最小宽度，多晶硅熔丝电阻方块数一般在8～13Ω/口之间；多晶硅熔丝阴极与多晶硅熔丝连接处角度a为30度＜a＜60度。多晶硅熔丝阳极与多晶硅熔丝连接处角度为90度；多晶硅阳极打满接触孔，多晶硅阴极接触孔只打最外围一圈，靠多晶硅熔丝的这一边不打接触孔，如图中的呈“C”字形。
在多晶硅熔丝阳极灌入编程电流时，由于多晶硅熔丝阴极与多晶硅熔丝连接处角度a为30～60度之间，使得大电流通过时比连接处角度为90度的现有器件结构有更大的温度梯度。较大的温度梯度使多晶硅上金属硅化物更容易发生电迁移，即在相同编程条件下，本发明编程后熔丝阻值比连接处角度为90度的现有器件结构大2倍，且编程后阻值标准偏差减小30％。
因为本发明多晶硅熔丝结构编程后阻值大，阻值标准偏差小，从而有效降低熔丝读取电路复杂性，提高电路良率。
本发明提出的电可编程多晶硅熔丝工艺实现方式与常规CMOS或BCD等半导体工艺完全兼容，不需要额外增加任何掩膜版就可以实现。该器件采用在场氧上的多晶硅形成，场氧下的阱对熔丝特性没有任何影响。
该多晶硅熔丝、多晶硅熔丝阴极和多晶硅熔丝阳极需要注入P+，这道注入也是标准半导体工艺中PMOS的源漏注入，不需要增加任何额外工艺步骤。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种电可编程的多晶硅熔丝器件结构，该结构包括多晶硅熔丝阳极、多晶硅熔丝阴极以及多晶硅熔丝三部分；中间的多晶硅熔丝两头分别连接多晶硅熔丝阳极以及多晶硅熔丝阴极；多晶硅熔丝的宽度远小于多晶硅熔丝阳极和多晶硅熔丝阴极；
其特征在于：所述多晶硅熔丝部分对应多晶硅宽度为设计规则允许最小宽度，多晶硅熔丝电阻方块数在8～13Ω/□之间；多晶硅熔丝阴极与多晶硅熔丝连接处角度a为：30度＜a＜60度；多晶硅阳极打满接触孔，多晶硅阴极的接触孔只形成于最外围一圈。
2.如权利要求1所述的电可编程的多晶硅熔丝器件结构，其特征在于：所述结构采用在场氧上的多晶硅形成，场氧下的阱对熔丝特性无影响。
3.如权利要求2所述的电可编程的多晶硅熔丝器件结构，其特征在于：多晶硅熔丝阳极与多晶硅熔丝连接处角度为90度。
4.如权利要求1所述的电可编程的多晶硅熔丝器件结构，其特征在于：多晶硅熔丝阳极、多晶硅熔丝阴极以及多晶硅熔丝三部分同时需要注入P+。
5.如权利要求4所述的电可编程的多晶硅熔丝器件结构，其特征在于：P+注入借用标准工艺中PMOS的源漏注入同时进行，无需增加额外的注入步骤。
CN201810992764.1A 2018-08-29 2018-08-29 电可编程的多晶硅熔丝器件结构 Active CN109166841B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810992764.1A CN109166841B (zh) 2018-08-29 2018-08-29 电可编程的多晶硅熔丝器件结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810992764.1A CN109166841B (zh) 2018-08-29 2018-08-29 电可编程的多晶硅熔丝器件结构

Publications (2)

Publication Number Publication Date
CN109166841A true CN109166841A (zh) 2019-01-08
CN109166841B CN109166841B (zh) 2020-08-11

Family

ID=64893285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810992764.1A Active CN109166841B (zh) 2018-08-29 2018-08-29 电可编程的多晶硅熔丝器件结构

Country Status (1)

Country Link
CN (1) CN109166841B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0451563A (ja) * 1990-06-19 1992-02-20 Seiko Epson Corp 半導体装置
CN1674273A (zh) * 2004-03-22 2005-09-28 台湾积体电路制造股份有限公司 低功率熔丝结构及其制造方法
CN101170099A (zh) * 2007-11-30 2008-04-30 上海宏力半导体制造有限公司 多晶硅硅化物电熔丝器件
KR20090056325A (ko) * 2007-11-30 2009-06-03 삼성전자주식회사 퓨즈 구조물 및 그 제조 방법
CN103855076A (zh) * 2012-12-04 2014-06-11 中芯国际集成电路制造(上海)有限公司 一种电可编程熔丝结构及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0451563A (ja) * 1990-06-19 1992-02-20 Seiko Epson Corp 半導体装置
CN1674273A (zh) * 2004-03-22 2005-09-28 台湾积体电路制造股份有限公司 低功率熔丝结构及其制造方法
CN101170099A (zh) * 2007-11-30 2008-04-30 上海宏力半导体制造有限公司 多晶硅硅化物电熔丝器件
KR20090056325A (ko) * 2007-11-30 2009-06-03 삼성전자주식회사 퓨즈 구조물 및 그 제조 방법
CN103855076A (zh) * 2012-12-04 2014-06-11 中芯国际集成电路制造(上海)有限公司 一种电可编程熔丝结构及其制备方法

Also Published As

Publication number Publication date
CN109166841B (zh) 2020-08-11

Similar Documents

Publication Publication Date Title
US6798684B2 (en) Methods and systems for programmable memory using silicided poly-silicon fuses
US7211843B2 (en) System and method for programming a memory cell
TWI362734B (en) An electrically programmable fuse for silicon-on-insulator (soi) technology
US8625324B2 (en) Non-salicide polysilicon fuse
US6222212B1 (en) Semiconductor device having programmable interconnect layers
Chung et al. A 512× 8 electrical fuse memory with 15μm 2 cells using 8-sq asymmetric fuse and core devices in 90nm CMOS
CN109712663A (zh) 熔丝编程单元、熔丝电路及其编程过程
JP2007234670A (ja) 半導体ウェハ、半導体チップ、半導体装置、ならびにウェハテスト方法
CN1964047A (zh) 半导体器件及其制作方法
TWM424608U (en) Fuse circuit for final test trimming of integrated circuit chip
CN109166841A (zh) 电可编程的多晶硅熔丝器件结构
KR100799063B1 (ko) 반도체 장치
CN106685384B (zh) 集成式半导体功率开关器件
TWI541980B (zh) 記憶元件以及記憶體結構
CN209843701U (zh) 低功耗高可靠性激光熔丝电路
CN108615718A (zh) 电熔丝电路及熔丝单元结构
CN109493909A (zh) 电可编程熔丝电路以及电可编程熔丝编程方法、检测方法
TWI259470B (en) Evaluation circuit for an anti-fuse
CN110149114A (zh) 一种修调电路
TW200807474A (en) Trimmer and related trimming method
CN104882419A (zh) 芯片封装
US9153578B2 (en) Trimming circuit for an integrated circuit and related integrated device
CN107799502A (zh) 保护电路和集成电路
CN218099451U (zh) 熔丝修调电路
JPS6223454B2 (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant