CN109712663A - 熔丝编程单元、熔丝电路及其编程过程 - Google Patents
熔丝编程单元、熔丝电路及其编程过程 Download PDFInfo
- Publication number
- CN109712663A CN109712663A CN201811632076.0A CN201811632076A CN109712663A CN 109712663 A CN109712663 A CN 109712663A CN 201811632076 A CN201811632076 A CN 201811632076A CN 109712663 A CN109712663 A CN 109712663A
- Authority
- CN
- China
- Prior art keywords
- programming
- fuse
- antifuse
- pipe
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
Abstract
本发明涉及一种熔丝电路,涉及半导体集成电路,包括:熔丝编程单元,包括熔丝部件和反熔丝编程管,所述反熔丝编程管与所述熔丝部件并联连接,其中所述反熔丝编程管为电可编程器件,在编程前为高阻状态,在编程后为低阻状态;所述熔丝部件为电可编程器件,在编程前为低阻状态,在编程后为高阻状态;以及编程控制器件,与所述熔丝编程单元串联连接;以使熔丝电路具备了二次编程的能力,且电路和版图设计简单,用户使用灵活性和可控性高,编程可靠性高。
Description
技术领域
本发明涉及半导体集成电路,尤其涉及一种熔丝编程单元、熔丝电路及其编程过程。
背景技术
随着半导体工业的发展,对电子装置的高速化、高精度及高稳定的要求越来越严格。在半导体集成电路中,熔丝电路(eFuse)是一次性可编程存储器(OTP)经常采用的结构之一,它依据电子迁移(EM)特性,采用熔丝结构在芯片上编程,目前其作为一种半导体器件在通信设备、计算机等的处理器中得到广泛应用,且对其性能的要求也越来越高。
发明内容
本发明的目的在于提供一种熔丝电路,以使熔丝电路具备了二次编程的能力,且电路和版图设计简单,用户使用灵活性和可控性高,编程可靠性高。
本发明提供的一种熔丝电路,包括:熔丝编程单元,包括熔丝部件和反熔丝(anti-fuse)编程管,所述反熔丝编程管与所述熔丝部件并联连接,其中所述反熔丝编程管为电可编程器件,在编程前为高阻状态,在编程后为低阻状态;所述熔丝部件为电可编程器件,在编程前为低阻状态,在编程后为高阻状态;以及编程控制器件,与所述熔丝编程单元串联连接。
更进一步的,所述反熔丝编程管包括栅极Ga、漏极Da和源极Sa,其中所述栅(门)极Ga连接所述熔丝部件的一端构成所述熔丝编程单元的第二电极,所述源极Sa连接所述熔丝部件的另一端构成所述熔丝编程单元的第一电极,所述反熔丝编程管的漏极Da开路。
更进一步的,所述编程控制器件为一受控的开关器件,包括漏极、源极和栅极,所述编程控制器件的漏极连接所述熔丝编程单元的第一电极,所述编程控制器件的源极构成熔丝电路的低压端(VL),所述熔丝编程单元的第二电极构成熔丝电路的高压端(VH),所述编程控制器件的栅极接收一控制信号,构成熔丝电路的控制端。
更进一步的,所述反熔丝编程管的栅极Ga与所述熔丝部件的一端直接连接构成熔丝编程单元的所述第二电极,所述反熔丝编程管的源极Sa与所述熔丝部件的另一端直接连接构成熔丝编程单元的所述第一电极。
更进一步的,所述反熔丝编程的熔合电压为Va,所述熔丝部件在电压Vp下对应工作电流Ip,在编程时间tp时,所述熔丝部件熔断,其中电压Vp小于熔合电压为Va。
更进一步的,所述受控的开关器件为一N型场效应晶体管。
更进一步的,Va与Vp的差值大于3V以上。
更进一步的,还包括总控制开关,所述总控制开关S1包括栅极Sg、源极Ss和漏极Sd,其中所述总控制开关的源极Ss连接所述熔丝编程单元的第二电极,所述总控制开关S1的漏极Sd连接一电压端。
本发明还提供一种熔丝电路的编程过程,包括:编程前:所述编程控制器件不导通,所述熔丝编程单元处于初始状态,所述熔丝部件在初始状态时呈现低阻状态,而所述反熔丝编程管的栅极Ga-源极Gs之间在初始状态呈现高阻状态,则由所述熔丝部件与所述反熔丝编程管构成的并联结构在编程前呈现低阻状态,其逻辑态定义为“0”;进行第一次编程操作:所述编程控制器件接收一高电平控制信号而导通,设置所述熔丝编程单元的工作电压为Vp(电流为Ip),编程时间tp时,则所述熔丝部件熔断,呈现编程后的高阻状态,而所述反熔丝编程管状态维持不变,仍为高阻状态,则由所述熔丝部件与所述反熔丝编程管构成的并联结构在第一次编程后的呈现高阻状态,其逻辑态定义为“1”;以及第二次编程操作:所述编程控制器件接收一控制信号而导通,设置所述熔丝编程单元的工作电压为Va,编程时间ta时,则所述反熔丝编程管熔合,呈现编程后的低阻状态,所述熔丝部件仍呈现第一编程后的高阻状态,则由所述熔丝部件与所述反熔丝编程管构成的并联结构在第二次编程后的呈现低阻状态,其逻辑态定义为“0”。
本发明还提供一种熔丝编程单元,包括熔丝部件和反熔丝编程管,所述反熔丝编程管与所述熔丝部件并联连接,其中所述反熔丝编程管为电可编程器件,在编程前为高阻状态,在编程后为低阻状态;所述熔丝部件为电可编程器件,在编程前为低阻状态,在编程后为高阻状态。
更进一步的,所述反熔丝编程管包括栅极Ga、漏极Da和源极Sa,所述反熔丝编程管的栅极Ga与所述熔丝部件的一端直接连接构成熔丝编程单元的第二电极,所述反熔丝编程管的源极Sa与所述熔丝部件的另一端直接连接构成熔丝编程单元的第一电极,所述反熔丝编程管的漏极Da开路。
本发明提供的熔丝电路,通过在熔丝部件的两端并联一个反熔丝编程管而构成熔丝编程单元,使熔丝电路具备了二次编程的能力,且电路和版图设计简单,用户使用灵活性和可控性高,编程可靠性高。
附图说明
图1为一种熔丝电路示意图。
图2为本发明一实施例的熔丝电路的结构示意图。
图3为图2所示的熔丝电路的编程过程示意图。
图4为本发明一实施例的熔丝电路示意图。
图中主要元件附图标记说明如下:
100、编程控制器件;120、熔丝编程单元;102、漏极;104、源极;122、第一电极;121、熔丝部件;124、第二电极;123、反熔丝编程管。
具体实施方式
下面将结合附图,对本发明中的技术方案进行清楚、完整的描述,显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例,都属于本发明保护的范围。
请参阅图1,图1为一种熔丝电路示意图。如图1所示,熔丝电路包括编程控制器件100和熔丝编程单元120。如图1所示,熔丝编程单元120包括熔丝部件121、第一电极122和第二电极124。编程控制器件100为一受控的开关器件,包括漏极102、源极104和栅极106,在本发明一实施例中,受控的开关器件为N型场效应晶体管(N-MOSFET)。
如图1所示的熔丝电路,编程控制器件100的漏极102连接熔丝编程单元120的第一电极122构成编程控制器件100与熔丝编程单元120的串联结构,编程控制器件100的源极104构成熔丝电路的低电平端(VL),熔丝编程单元120的第二电极124构成熔丝电路的高电平端(VH),编程控制器件100的栅极106接收一控制信号,构成熔丝电路的控制端(WL)。熔丝部件121为电可编程器件,通过向栅极106施加一控制信号,向第二电极124与源极104之间施加一电压可以改变流经熔丝部件121的电流强度,引起熔丝部件121的熔丝线内的电子迁移,而使熔丝部件121(也即如图1所示的熔丝编程单元120)处于编程前的低阻状态或编程后的高阻状态,而得到广泛应用。一般编程前的低阻状态,其逻辑态定义为“0”;编程后的高阻状态,其逻辑态定义为“1”。
但如图1所示的熔丝电路只能编程一次,即从编程前的低阻状态变为编程后的高阻状态,限制用户现场使用条件和产品生产测试能力,冗余性差。
本发明一实施例中,提供一种熔丝电路,以提高熔丝电路的适用性,通过对常规熔丝电路结构进行改进,使得本发明的熔丝电路具备第二次修正能力,即可以对前一次编程结果进行再次编程和修复。请参阅图2,图2为本发明一实施例的熔丝电路的结构示意图,如图2所示,本发明的熔丝电路仍包括由编程控制器件100和熔丝编程单元120构成的串联结构,其中熔丝编程单元120包括熔丝部件121和反熔丝(anti-efuse)编程管123,反熔丝编程管123与熔丝部件121并联连接,其中反熔丝编程管123为电可编程器件,在编程前为高阻状态,在编程后为低阻状态,也即编程前的逻辑态为“1”,编程后的逻辑态为“0”。
具体的,请再参阅图2,如图2所示,反熔丝编程管123包括栅极Ga、漏极Da和源极Sa,其中栅极Ga连接熔丝部件121的一端构成熔丝编程单元120的第二电极124,源极Sa连接熔丝部件121的另一端构成熔丝编程单元120的第一电极122,如此构成反熔丝编程管123与熔丝部件121的并联结构。更进一步的,如图2所示,反熔丝编程管123的漏极Da开路。请再参阅图2,如图2所示的编程控制器件100同图1所示的编程控制器件100的结构相同,且与图1相同,编程控制器件100的漏极102连接熔丝编程单元120的第一电极122,编程控制器件100的源极104构成熔丝电路的低压端(VL),熔丝编程单元120的第二电极124构成熔丝电路的高压端(VH),编程控制器件100的栅极106接收一控制信号,构成熔丝电路的控制端(WL),如此构成编程控制器件100与熔丝编程单元120的串联结构。
更具体的,在本发明一实施例中,反熔丝编程管123的栅极Ga与熔丝部件121的一端直接连接构成熔丝编程单元120的第二电极124。在本发明一实施例中,反熔丝编程管123的源极Sa与熔丝部件121的另一端直接连接构成熔丝编程单元120的第一电极122。
更具体的,在本发明一实施例中,反熔丝编程管123的熔合电压为Va,熔丝部件121在电压Vp下对应工作电流Ip,在编程时间tp时,熔丝部件121熔断,其中电压Vp小于熔合电压为Va。在本发明一实施例中,Va与Vp的差值大于3V以上。
如下,将具体说明图2所示的熔丝电路的工作过程,具体的,请参阅图3,图3为图2所示的熔丝电路的编程过程示意图。
如图3a所示,编程前:编程控制器件100不导通,熔丝编程单元120处于初始(pre)状态,熔丝部件121在初始状态时呈现低阻状态,而反熔丝编程管123的栅极Ga-源极Gs(gate-source)之间在初始状态呈现高阻状态,则由熔丝部件121与反熔丝编程管123构成的并联结构(也即熔丝编程单元120)在编程前呈现低阻状态,其逻辑态定义为“0”。
如图3b所示,进行第一次编程(正常编程)操作:编程控制器件100接收一高电平控制信号而导通,设置熔丝编程单元120的工作电压为Vp(电流Ip),编程时间tp时,则熔丝部件121熔断,呈现编程后的高阻状态,而反熔丝编程管123状态维持不变,仍为高阻状态,则由熔丝部件121与反熔丝编程管123构成的并联结构(也即熔丝编程单元120)在第一次编程后的呈现高阻状态,其逻辑态定义为“1”。
因反熔丝编程管123的熔合电压(Va)较大,因此,当工作电压设置为Vp时,熔丝部件121熔断而反熔丝编程管123维持不变。
如图3c所示,第二次编程(冗余编程)操作:编程控制器件100接收一控制信号而导通,设置熔丝编程单元120的工作电压为Va,编程时间ta时,则反熔丝编程管123熔合,呈现编程后的低阻状态,熔丝部件121仍呈现第一编程后的高阻状态,则由熔丝部件121与反熔丝编程管123构成的并联结构(也即熔丝编程单元120)在第二次编程后的呈现低阻态,其逻辑态定义为“0”。
如上所述,如果需要对第一次编程后的熔丝编程单元120的bit值修改,即需要从逻辑态“1”再修正回逻辑态“0”,可以对该熔丝编程单元120继续进行第二次编程操作,也即本发明的熔丝电路在正常编程后增加了一次再编程机会。如图3所示,在编程前,熔丝编程单元120处于状态“0”;第一次编程后,熔丝编程单元120处于状态“1”;通过第二次编程,熔丝编程单元120可以再修正回“0”。然而,现有技术中为了修正熔丝编程单元的错误编程结果,主要采用增加冗余bit而实现。即增加设置冗余位区域,并通过对冗余位编程,记录有错误发生的bit所在位置的信息和实际值。用户在遇到读出错误bit时,系统自动把冗余值读出。本发明另辟蹊径,没有采用传统的冗余bit来修正熔丝编程单元编程过程中发生的错误,而是直接利用二次编程操作进行直接修正,可以大大简化电路和版图设计,用户使用灵活性和可控性更高,编程可靠性更高。
在本发明一实施例中,还提供如上述所述的熔丝编程单元120,包括熔丝部件121与反熔丝(anti-efuse)编程管123构成的并联结构,使该熔丝编程单元120与编程控制器件100连接构成的熔丝电路具备第二次修正能力。
在本发明一实施例中,还提供一总控制开关S1,控制本发明的熔丝电路处于工作状态还是不工作状态。具体的请参阅图4,图4为本发明一实施例的熔丝电路示意图,如图4所示,该电路包括总控制开关S1,总控制开关S1包括栅极Sg、源极Ss和漏极Sd。其中总控制开关S1和如图2所示的熔丝电路构成串联结构,以控制熔丝电路处于工作状态还是不工作状态。更具体的,如图4所示,总控制开关S1的源极Ss连接熔丝编程单元120的第二电极124,总控制开关S1的漏极Sd连接一电压端,构成总控制开关S1与熔丝电路的串联结构。
综上所述,通过在熔丝部件的两端并联一个反熔丝编程管而构成熔丝编程单元,使熔丝电路具备了二次编程的能力,且电路和版图设计简单,用户使用灵活性和可控性高,编程可靠性高。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (11)
1.一种熔丝电路,其特征在于,包括:
熔丝编程单元,包括熔丝部件和反熔丝编程管,所述反熔丝编程管与所述熔丝部件并联连接,其中所述反熔丝编程管为电可编程器件,在编程前为高阻状态,在编程后为低阻状态;所述熔丝部件为电可编程器件,在编程前为低阻状态,在编程后为高阻状态;以及
编程控制器件,与所述熔丝编程单元串联连接。
2.根据权利要求1所述的熔丝电路,其特征在于,所述反熔丝编程管包括栅极Ga、漏极Da和源极Sa,其中所述栅极Ga连接所述熔丝部件的一端构成所述熔丝编程单元的第二电极,所述源极Sa连接所述熔丝部件的另一端构成所述熔丝编程单元的第一电极,所述反熔丝编程管的漏极Da开路。
3.根据权利要求2所述的熔丝电路,其特征在于,所述编程控制器件为一受控的开关器件,包括漏极、源极和栅极,所述编程控制器件的漏极连接所述熔丝编程单元的第一电极,所述编程控制器件的源极构成熔丝电路的低压端(VL),所述熔丝编程单元的第二电极构成熔丝电路的高压端(VH),所述编程控制器件的栅极接收一控制信号,构成熔丝电路的控制端。
4.根据权利要求2所述的熔丝电路,其特征在于,所述反熔丝编程管的栅极Ga与所述熔丝部件的一端直接连接构成熔丝编程单元的所述第二电极,所述反熔丝编程管的源极Sa与所述熔丝部件的另一端直接连接构成熔丝编程单元的所述第一电极。
5.根据权利要求1-4任一项所述的熔丝电路,其特征在于,所述反熔丝编程的熔合电压为Va,所述熔丝部件在电压Vp下对应工作电流Ip,在编程时间tp时,所述熔丝部件熔断,其中电压Vp小于熔合电压为Va。
6.根据权利要求3所述的熔丝电路,其特征在于,所述受控的开关器件为N型场效应晶体管。
7.根据权利要求5所述的熔丝电路,其特征在于,Va与Vp的差值大于3V以上。
8.根据权利要求1所述的熔丝电路,其特征在于,还包括总控制开关,所述总控制开关S1包括栅极Sg、源极Ss和漏极Sd,其中所述总控制开关的源极Ss连接所述熔丝编程单元的第二电极,所述总控制开关S1的漏极Sd连接一电压端。
9.权利要求1所述的熔丝电路的编程过程,其特征在于,包括:
编程前:所述编程控制器件不导通,所述熔丝编程单元处于初始状态,所述熔丝部件在初始状态时呈现低阻状态,而所述反熔丝编程管的栅极Ga-源极Gs之间在初始状态呈现高阻状态,则由所述熔丝部件与所述反熔丝编程管构成的并联结构在编程前呈现低阻状态,其逻辑态定义为“0”;
第一次编程操作:所述编程控制器件接收一高电平控制信号而导通,设置所述熔丝编程单元的工作电压为Vp(电流Ip),编程时间tp时,则所述熔丝部件熔断,呈现编程后的高阻状态,而所述反熔丝编程管状态维持不变,仍为高阻状态,则由所述熔丝部件与所述反熔丝编程管构成的并联结构在第一次编程后呈现高阻状态,其逻辑态定义为“1”;以及
第二次编程操作:所述编程控制器件接收一高电平控制信号而导通,设置所述熔丝编程单元的工作电压为Va,编程时间ta时,则所述反熔丝编程管熔合,呈现编程后的低阻状态,所述熔丝部件仍呈现第一编程后的高阻状态,则由所述熔丝部件与所述反熔丝编程管构成的并联结构在第二次编程后呈现低阻状态,其逻辑态定义为“0”。
10.一种熔丝编程单元,其特征在于,包括熔丝部件和反熔丝编程管,所述反熔丝编程管与所述熔丝部件并联连接,其中所述反熔丝编程管为电可编程器件,在编程前为高阻状态,在编程后为低阻状态;所述熔丝部件为电可编程器件,在编程前为低阻状态,在编程后为高阻状态。
11.根据权利要求10所述的熔丝编程单元,其特征在于,所述反熔丝编程管包括栅极Ga、漏极Da和源极Sa,所述反熔丝编程管的栅极Ga与所述熔丝部件的一端直接连接构成熔丝编程单元的第二电极,所述反熔丝编程管的源极Sa与所述熔丝部件的另一端直接连接构成熔丝编程单元的第一电极,所述反熔丝编程管的漏极Da开路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811632076.0A CN109712663A (zh) | 2018-12-29 | 2018-12-29 | 熔丝编程单元、熔丝电路及其编程过程 |
US16/684,989 US20200211667A1 (en) | 2018-12-29 | 2019-11-15 | Efuse Programming Unit, Efuse Circuit and Programming Process Thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811632076.0A CN109712663A (zh) | 2018-12-29 | 2018-12-29 | 熔丝编程单元、熔丝电路及其编程过程 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109712663A true CN109712663A (zh) | 2019-05-03 |
Family
ID=66258131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811632076.0A Pending CN109712663A (zh) | 2018-12-29 | 2018-12-29 | 熔丝编程单元、熔丝电路及其编程过程 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20200211667A1 (zh) |
CN (1) | CN109712663A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110400595A (zh) * | 2019-07-24 | 2019-11-01 | 上海华力微电子有限公司 | 一种具备修正功能的antifuse |
CN111161782A (zh) * | 2019-11-22 | 2020-05-15 | 浙江大学 | 一种新型anti-fuse单元 |
CN111489781A (zh) * | 2020-04-07 | 2020-08-04 | 上海华力微电子有限公司 | 一种一次性可编程存储器及其操作方法 |
CN113327641A (zh) * | 2020-02-28 | 2021-08-31 | 中芯国际集成电路制造(上海)有限公司 | eFuse存储单元、eFuse存储阵列及其使用方法、eFuse系统 |
CN114446242A (zh) * | 2022-04-07 | 2022-05-06 | 天宜微电子(北京)有限公司 | 像素电路及其驱动方法、显示面板 |
CN117457054A (zh) * | 2023-12-26 | 2024-01-26 | 芯瞳半导体技术(山东)有限公司 | Efuse控制方法、控制器、电子设备及存储介质 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6788587B2 (en) * | 2001-08-30 | 2004-09-07 | Micron Technology, Inc. | Small anti-fuse circuit to facilitate parallel fuse blowing |
CN103578559A (zh) * | 2012-07-19 | 2014-02-12 | 三星电子株式会社 | 多电平反熔丝存储器装置及其操作方法 |
US8743585B2 (en) * | 2011-11-08 | 2014-06-03 | Wafertech, Llc | Semiconductor device with one-time programmable memory cell including anti-fuse with metal/polycide gate |
CN103915440A (zh) * | 2013-01-08 | 2014-07-09 | 中芯国际集成电路制造(上海)有限公司 | 可多次编程器件、半导体器件的制作方法 |
CN104240762A (zh) * | 2013-06-09 | 2014-12-24 | 中芯国际集成电路制造(上海)有限公司 | 反熔丝结构及编程方法 |
CN107924703A (zh) * | 2015-09-01 | 2018-04-17 | 美国莱迪思半导体公司 | 多次可编程的非易失性存储器单元 |
CN108615718A (zh) * | 2018-05-11 | 2018-10-02 | 上海华力集成电路制造有限公司 | 电熔丝电路及熔丝单元结构 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5200652A (en) * | 1991-11-13 | 1993-04-06 | Micron Technology, Inc. | Programmable/reprogrammable structure combining both antifuse and fuse elements |
US5412593A (en) * | 1994-01-12 | 1995-05-02 | Texas Instruments Incorporated | Fuse and antifuse reprogrammable link for integrated circuits |
US8294505B2 (en) * | 2005-08-23 | 2012-10-23 | International Business Machines Corporation | Stackable programmable passive device and a testing method |
US8462575B2 (en) * | 2010-07-14 | 2013-06-11 | Broadcom Corporation | Multi-time programmable memory |
-
2018
- 2018-12-29 CN CN201811632076.0A patent/CN109712663A/zh active Pending
-
2019
- 2019-11-15 US US16/684,989 patent/US20200211667A1/en not_active Abandoned
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6788587B2 (en) * | 2001-08-30 | 2004-09-07 | Micron Technology, Inc. | Small anti-fuse circuit to facilitate parallel fuse blowing |
US8743585B2 (en) * | 2011-11-08 | 2014-06-03 | Wafertech, Llc | Semiconductor device with one-time programmable memory cell including anti-fuse with metal/polycide gate |
CN103578559A (zh) * | 2012-07-19 | 2014-02-12 | 三星电子株式会社 | 多电平反熔丝存储器装置及其操作方法 |
CN103915440A (zh) * | 2013-01-08 | 2014-07-09 | 中芯国际集成电路制造(上海)有限公司 | 可多次编程器件、半导体器件的制作方法 |
CN104240762A (zh) * | 2013-06-09 | 2014-12-24 | 中芯国际集成电路制造(上海)有限公司 | 反熔丝结构及编程方法 |
CN107924703A (zh) * | 2015-09-01 | 2018-04-17 | 美国莱迪思半导体公司 | 多次可编程的非易失性存储器单元 |
CN108615718A (zh) * | 2018-05-11 | 2018-10-02 | 上海华力集成电路制造有限公司 | 电熔丝电路及熔丝单元结构 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110400595A (zh) * | 2019-07-24 | 2019-11-01 | 上海华力微电子有限公司 | 一种具备修正功能的antifuse |
CN111161782A (zh) * | 2019-11-22 | 2020-05-15 | 浙江大学 | 一种新型anti-fuse单元 |
CN113327641A (zh) * | 2020-02-28 | 2021-08-31 | 中芯国际集成电路制造(上海)有限公司 | eFuse存储单元、eFuse存储阵列及其使用方法、eFuse系统 |
CN113327641B (zh) * | 2020-02-28 | 2024-05-03 | 中芯国际集成电路制造(上海)有限公司 | eFuse存储单元、eFuse存储阵列及其使用方法、eFuse系统 |
CN111489781A (zh) * | 2020-04-07 | 2020-08-04 | 上海华力微电子有限公司 | 一种一次性可编程存储器及其操作方法 |
CN114446242A (zh) * | 2022-04-07 | 2022-05-06 | 天宜微电子(北京)有限公司 | 像素电路及其驱动方法、显示面板 |
CN117457054A (zh) * | 2023-12-26 | 2024-01-26 | 芯瞳半导体技术(山东)有限公司 | Efuse控制方法、控制器、电子设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
US20200211667A1 (en) | 2020-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109712663A (zh) | 熔丝编程单元、熔丝电路及其编程过程 | |
CN1316744C (zh) | 管芯的反熔丝改路由 | |
TWI430276B (zh) | 電可編程熔絲裝置 | |
JP5137408B2 (ja) | 電気ヒューズ回路 | |
CN102117793B (zh) | 电熔丝巨集 | |
TWI570735B (zh) | 包含具有反熔絲組件之非揮發性記憶體結構之電子器件及其使用方法 | |
KR20090084531A (ko) | 퓨즈 회로 및 이를 포함하는 반도체 메모리 장치 | |
CN105139891A (zh) | 一种用于校准模拟集成电路的方法及装置 | |
US11183257B1 (en) | Programmable memory | |
CN207992860U (zh) | 数字输出电路及工业控制设备 | |
CN111445943B (zh) | 一种片上一次可编程电路 | |
US7764108B2 (en) | Electrical fuse circuit | |
US20240145018A1 (en) | Anti-fuse circuit and anti-fuse unit programming state real-time verification method | |
CN202018827U (zh) | 适用于存储器的反熔丝存储单元 | |
CN110400595B (zh) | 一种具备修正功能的antifuse电路 | |
US20100164604A1 (en) | Fuse circuit and layout designing method thereof | |
CN103714849B (zh) | 一种用于可编程芯片的可编程存储单元 | |
CN111899772A (zh) | efuse存储单元、存储器及其写入、读取方法 | |
CN102982845A (zh) | 一种电子可编程熔丝电路 | |
CN102903389B (zh) | 半导体集成电路及其驱动方法 | |
US20080062738A1 (en) | Storage element and method for operating a storage element | |
TW417276B (en) | Fuse circuit having zero power draw for partially blown condition | |
CN106057244B (zh) | 一种efuse电路及可编程存储装置 | |
CN202976857U (zh) | 一种电子可编程熔丝电路 | |
CN104409100A (zh) | 用于反熔丝的编程烧录电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20190625 Address after: 201203 No. 497 Gauss Road, Pudong New Area, Shanghai Applicant after: Shanghai Hua Li Microelectronics Co., Ltd. Address before: 201203 Room 1060, Building 298 Kangqiao East Road, Pudong New District, Shanghai Applicant before: Shanghai Huali integrated circuit manufacturing Co. Ltd. |
|
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190503 |