CN111489781A - 一种一次性可编程存储器及其操作方法 - Google Patents
一种一次性可编程存储器及其操作方法 Download PDFInfo
- Publication number
- CN111489781A CN111489781A CN202010264644.7A CN202010264644A CN111489781A CN 111489781 A CN111489781 A CN 111489781A CN 202010264644 A CN202010264644 A CN 202010264644A CN 111489781 A CN111489781 A CN 111489781A
- Authority
- CN
- China
- Prior art keywords
- time programmable
- programmable memory
- transistor
- port
- selection transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 157
- 238000000034 method Methods 0.000 title claims abstract description 39
- 230000008859 change Effects 0.000 claims description 21
- 230000004044 response Effects 0.000 claims description 21
- 238000011017 operating method Methods 0.000 claims description 6
- 238000007664 blowing Methods 0.000 claims description 5
- 238000012937 correction Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 16
- 238000013461 design Methods 0.000 description 7
- 238000003860 storage Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000004927 fusion Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000005184 irreversible process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000008672 reprogramming Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
- G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种一次性可编程存储器及其操作方法。上述一次性可编程存储器包括电熔丝结构、反熔丝晶体管以及字选择晶体管,电熔丝结构的一端与反熔丝晶体管的栅端电连接构成一次性可编程存储器的第一端口,电熔丝结构的另一端与反熔丝晶体管的源端电连接并连接至字选择晶体管的漏端,字选择晶体管的栅端和源端分别构成一次性可编程存储器的第二端口和第三端口。本发明还提供了上述一次性可编程存储器的操作方法。根据本发明提供的一次性可编程存储器及其操作方法,能够使得一次性可编程存储器具备一次可修正的能力,从而能够在保持一次性可编程存储器可靠性与安全性的情况下,扩大一次性可编程存储器的使用灵活性。
Description
技术领域
本发明涉及集成电路设计领域,尤其涉及集成电路设计领域中的一次性可编程存储器及其操作方法。
背景技术
熔丝(Fuse)亦指熔断体(Fuse-link),在电流异常升高到一定的高度和热度的时候,熔丝自身熔断,即从低阻态转变为高阻态,从而能够切断电流。因此,在常规的电路结构中,熔丝主要起到过载保护作用,能够保证电路的安全运行。反熔丝(anti-fuse)则指该结构原本具有高阻态,在发生熔断/熔合后,其自身阻值变小。
在集成电路领域,利用熔丝与反熔丝的特性,可以设计各种一次性可编程存储器(OTP,One-Time Programmable)。在集成电路领域中,熔丝主要指依据金属电子迁移特征(EM,Electric mess move)的电熔丝(eFuse),通过熔断电熔丝,使得电熔丝两端之间的电阻值改变(由小变大)。反熔丝则指通过击穿多晶硅层与N+扩散层之间的隔离层,改变两层之间的电阻值(由大变小)。这两种一次性可编程存储器都是通过将OTP电阻值的大小转换为逻辑值,实现对数据的存储。由于都采用标准CMOS工艺,这两类一次性可编程存储器单元面积小、总成本低,安全性好,但也有明显缺点,即都属于一次性编程,限制了用户使用,而且冗余性差。
图1A和图1B分别示出了现有技术中的两种一次性可编程存储器的实现方式。图1A和图1B所示出的一次性可编程存储器均是由一个电熔丝结构110和一个选择管120组成的,选择管120的栅极构成一次性可编程存储器的字线WL,但两者在端口结构和应用状态上有所不同。如图1A所示出的结构是将一次性可编程存储器的一端(Gnd端)设置为固定接地,在编程和读取操作下的电流方向都是从一次性可编程存储器的Q端到Gnd端。
而如图1B所示出的结构则将一次性可编程存储器的一端设置为FSource(理解为编程电源来源端),它在编程操作时外接编程电压Vddq,而在读操作时设置为地电压gnd。在这两种操作模式下,电熔丝结构110上的电流方向相反。
如图1A和图1B所示出的这两种类型的一次性可编程存储器,由于电熔丝结构发生熔断是不可逆的过程,因此,都只能进行一次编程操作。虽然不可逆的电熔丝结构具有稳定、安全、可靠的特性,能够长久地保存数据,但也正是由于其仅一次编程性,限制了用户使用。例如,为了修正一次性可编程存储器的编程错误,现有技术主要采用在一次性可编程存储器区域设置存储冗余位,通过对这些冗余位进行编程,把原先编程错误的一次性可编程存储器的位置信息和真实数据值记录在冗余位中。当读取到编程错误的位地址时,可以自动讲冗余位中存储的正确信息读取出来。但上述的冗余方法需要设置冗余存储位和相应的冗余控制电路,增加了制造成本,并且使得整个电路及其版图设计变得复杂,不够精简。
因此,亟需要一种一次性可编程存储器及其操作方法,能够具有一次修正功能,即具有一次能够修改其等效电阻值的功能,从而能够直接通过合适的编程控制,利用二次编程原理,实现对编程错误的位信息的冗余修正,从而能够省去冗余存储位和相应的冗余电路,控制制造成本,在兼具灵活性和可靠性的同时能够有效精简电路及其版图设计。
发明内容
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览,并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。
为了解决上述问题,本发明提供了一种可修正的一次性可编程存储器,具体包括电熔丝结构、反熔丝晶体管以及字选择晶体管,上述电熔丝结构的一端与上述反熔丝晶体管的栅端电连接构成上述一次性可编程存储器的第一端口,上述电熔丝结构的另一端与上述反熔丝晶体管的源端电连接并连接至上述字选择晶体管的漏端,上述字选择晶体管的栅端和源端分别构成上述一次性可编程存储器的第二端口和第三端口。
在上述一次性可编程存储器的一实施例中,可选的,上述电熔丝结构的熔断电流所对应的编程电压小于上述反熔丝晶体管的栅端和源端之间的熔合电压。
在上述一次性可编程存储器的一实施例中,可选的,响应于上述一次性可编程存储器处于编程状态,上述第一端口外接编程电压以改变上述一次性可编程存储器的电阻值;以及
响应于上述一次性可编程存储器处于读状态,上述第一端口接地。
在上述一次性可编程存储器的一实施例中,可选的,响应于上述一次性可编程存储器处于第一次可编程状态,上述第一端口外接第一编程电压,上述第一编程电压使上述电熔丝结构熔断以改变上述电熔丝结构的电阻值;以及
响应于上述一次性可编程存储器处于第二次可编程状态,上述第一端口外接大于上述第一编程电压的第二编程电压,上述第二编程电压使上述反熔丝晶体管发生熔合以改变上述反熔丝晶体管的电阻值。
在上述一次性可编程存储器的一实施例中,可选的,响应于上述一次性可编程存储器处于编程状态或读状态,上述第二端口外接使上述字选择晶体管导通的字线信号。
在上述一次性可编程存储器的一实施例中,可选的,上述第三端口与灵敏放大器模块以及位选择晶体管的漏端相连;
响应于上述一次性可编程存储器处于编程状态,上述位选择晶体管的栅端外接使上述位选择晶体管导通的位线控制信号,上述位选择晶体管的源端接地;以及
响应于上述一次性可编程存储器处于读状态,上述位选择晶体管的栅端外接使上述位选择晶体管关闭的位线控制信号,上述灵敏放大器模块获取上述一次性可编程存储器的读电流大小以读取上述一次性可编程存储器的状态数据。
在上述一次性可编程存储器的一实施例中,可选的,上述反熔丝晶体管和/或上述字选择晶体管和/或上述位选择晶体管为nMos管。
本发明还提供了一种一次性可编程存储器的操作方法,具体的,上述一次性可编程存储器包括电熔丝结构、反熔丝晶体管以及字选择晶体管,上述电熔丝结构的一端与上述反熔丝晶体管的栅端电连接构成上述一次性可编程存储器的第一端口,上述电熔丝结构的另一端与上述反熔丝晶体管的源端电连接并连接至上述字选择晶体管的漏端,上述字选择晶体管的栅端和源端分别构成上述一次性可编程存储器的第二端口和第三端口,上述第三端口与灵敏放大器模块以及位选择晶体管的漏端相连;上述操作方法至少包括编程方法,上述编程方法至少包括:
使上述第一端口外接第一编程电压以改变上述一次性可编程存储器的电阻值;
使上述第二端口外接使上述字选择晶体管导通的字线信号;以及
使上述位选择晶体管的栅端外接使上述位选择晶体管导通的位线控制信号,使上述位选择晶体管的源端接地;其中
上述第一编程电压使上述电熔丝结构熔断以改变上述电熔丝结构的电阻值。
在上述操作方法的一实施例中,可选的,上述编程方法还包括:
响应于需要在上述电熔丝结构熔断后修正上述一次性可编程存储器的电阻值,使上述第一端口外接大于上述第一编程电压的第二编程电压,上述第二编程电压使上述反熔丝晶体管发生熔合以改变上述反熔丝晶体管的电阻值。
在上述操作方法的一实施例中,可选的,上述操作方法还包括读方法,上述读方法包括:
使上述第一端口接地;
使上述第二端口外接使上述字选择晶体管导通的字线信号;
使上述位选择晶体管的栅端外接使上述位选择晶体管关闭的位线控制信号;以及
通过上述灵敏放大器模块获取上述一次性可编程存储器的读电流大小以读取上述一次性可编程存储器的状态数据。
根据本发明的一方法所提供的一次性可编程存储器,能够具有一次修正功能,即具有一次能够修改其等效电阻值的功能,从而能够直接通过合适的编程控制,利用二次编程原理,实现对编程错误的位信息的冗余修正,从而能够省去冗余存储位和相应的冗余电路,控制制造成本,在兼具灵活性和可靠性的同时能够有效精简电路及其版图设计。
附图说明
在结合以下附图阅读本公开的实施例的详细描述之后,能够更好地理解本发明的上述特征和优点。在附图中,各组件不一定是按比例绘制,并且具有类似的相关特性或特征的组件可能具有相同或相近的附图标记。
图1A、1B分别示出了现有技术中一次性可编程存储器的结构示意图。
图2示出了本发明的一方面所提供的一次性可编程存储器的结构示意图。
图3示出了本发明的一方面所提供的一次性可编程存储器的应用示意图。
图4A示出了本发明的一方面所提供的一次性可编程存储器的编程初始状态示意图。
图4B示出了本发明的一方面所提供的一次性可编程存储器的第一次编程状态示意图。
图4C示出了本发明的一方面所提供的一次性可编程存储器的第二次编程状态示意图。
图5A示出了本发明的一方面所提供的一次性可编程存储器的读取初始状态示意图。
图5B示出了本发明的一方面所提供的一次性可编程存储器的第一次编程后读状态示意图。
图5C示出了本发明的一方面所提供的一次性可编程存储器的第二次编程后读状态示意图。
附图标记
110 电熔丝结构
120 选择管
200 一次性可编程存储器
211 电熔丝结构
212 反熔丝晶体管
220 字选择晶体管
300 位选择晶体管
具体实施方式
给出以下描述以使得本领域技术人员能够实施和使用本发明并将其结合到具体应用背景中。各种变型、以及在不同应用中的各种使用对于本领域技术人员将是容易显见的,并且本文定义的一般性原理可适用于较宽范围的实施例。由此,本发明并不限于本文中给出的实施例,而是应被授予与本文中公开的原理和新颖性特征相一致的最广义的范围。
在以下详细描述中,阐述了许多特定细节以提供对本发明的更透彻理解。然而,对于本领域技术人员显而易见的是,本发明的实践可不必局限于这些具体细节。换言之,公知的结构和器件以框图形式示出而没有详细显示,以避免模糊本发明。
请读者注意与本说明书同时提交的且对公众查阅本说明书开放的所有文件及文献,且所有这样的文件及文献的内容以参考方式并入本文。除非另有直接说明,否则本说明书(包含任何所附权利要求、摘要和附图)中所揭示的所有特征皆可由用于达到相同、等效或类似目的的可替代特征来替换。因此,除非另有明确说明,否则所公开的每一个特征仅是一组等效或类似特征的一个示例。
注意,在使用到的情况下,标志左、右、前、后、顶、底、正、反、顺时针和逆时针仅仅是出于方便的目的所使用的,而并不暗示任何具体的固定方向。事实上,它们被用于反映对象的各个部分之间的相对位置和/或方向。
如本文使用的术语“在...上方(over)”、“在...下方(under)”、“在...之间(between)”和“在...上(on)”指的是这一层相对于其它层的相对位置。同样地,例如,被沉积或被放置于另一层的上方或下方的一层可以直接与另一层接触或者可以具有一个或多个中间层。此外,被沉积或被放置于层之间的一层可以直接与这些层接触或者可以具有一个或多个中间层。相比之下,在第二层“上”的第一层与该第二层接触。此外,提供了一层相对于其它层的相对位置(假设相对于起始基底进行沉积、修改和去除薄膜操作而不考虑基底的绝对定向)。
以下结合附图和具体实施例对本发明作详细描述。注意,以下结合附图和具体实施例描述的诸方面仅是示例性的,而不应被理解为对本发明的保护范围进行任何限制。
为了上述问题,本发明提供了一种一次性可编程存储器,请一并结合图2来理解本发明的一方面所提供的一次性可编程存储器的结构示意图。如图2所示出的,本发明的一方面所提供的一次性可编程存储器包括电熔丝结构211、反熔丝晶体管212以及字选择晶体管220,电熔丝结构211的一端与反熔丝晶体管212的栅端电连接构成一次性可编程存储器200的第一端口FSource,电熔丝结构211的另一端与反熔丝晶体管212的源端电连接并连接至字选择晶体管220的漏端,字选择晶体管220的栅端和源端分别构成一次性可编程存储器200的第二端口WL和第三端口Q。
可以理解的是,上述的电熔丝结构、反熔丝晶体管以及字选择晶体管都兼容地采用现有或将有的标准CMOS工艺。例如,电熔丝结构可以包括衬底、形成在衬底上的多晶硅(掺杂或未掺杂)以及形成在多晶硅表面的金属多晶硅化物,反熔丝晶体管和字选择晶体管可以为NMOS晶体管。
进一步的,在上述的实施例中,电熔丝结构211的熔断电流Im所对应的编程电压Vddq小于反熔丝晶体管212的栅端和源端之间的熔合电压Vpp。在上述实施例中,反熔丝晶体管212的漏端可以设置为浮空(floating),或者设置为与反熔丝晶体管212的源端短接。
请进一步结合图3来理解本发明的一方面所提供的一次性可编程存储器的应用示意图。如图3所示出的,一次性可编程存储器200的字选择晶体管220受字线(WL)控制,一次性可编程存储器200的Q端构成位线(BL),并接灵敏放大器模块SA(Sense Amplifier)和位选择晶体管300的漏端,位选择晶体管300的源端接地,其栅端连接位线控制信号(BLC)。
对于一次性可编程存储器200的第一端口FSourse,响应于一次性可编程存储器200处于编程状态,第一端口FSourse外接编程电压以改变一次性可编程存储器200的电阻值;响应于一次性可编程存储器200处于读状态,第一端口FSourse接地。
如上所述的,本发明的一方面所提供的一次性可编程存储器具有一次修正能力,因此,响应于一次性可编程存储器200处于第一次可编程状态,第一端口FSourse外接第一编程电压Vddq,该第一编程电压Vddq使电熔丝结构211熔断以改变电熔丝结构211的电阻值。可以理解的是,上述的熔断即指依据金属电子迁移特性,使熔丝两端电阻值发生改变(由小变大)的过程,。
当需要对一次性可编程存储器200的数据状态进行修正时,可以对一次性可编程存储器200进行二次编程。响应于一次性可编程存储器200处于第二次可编程状态,第一端口FSourse外接大于第一编程电压Vddq的第二编程电压Vpp,第二编程电压Vpp使反熔丝晶体管212发生熔合以改变反熔丝晶体管212的电阻值。可以理解的是,由于反熔丝晶体管212系NMOS管,其熔合即指晶体管的栅端与源端之间的绝缘层的击穿现象,其熔合电压即指栅-源之间绝缘层的击穿电压,上述的熔合使得反熔丝晶体管的电阻值从大变小。
根据本发明的一方面所提供的一次性可编程存储器,由于其所包含的电熔丝结构与反熔丝晶体管是并联设置的,因此,在第一次编程时,通过改变电熔丝结构的电阻值可以提高一次性可编程存储器的电阻值(小于100欧姆转化为兆欧以上),从而能够通过电阻值的变化改变一次性可编程存储器的数据状态。而在第二次编程时,通过改变反熔丝晶体管的电阻值,能够降低一次性可编程存储器的电阻值(降低至5-20K欧姆左右),从而能够通过电阻值的变化将一次性可编程存储器的数据状态恢复到第一次编程之前。从而能够使得一次性可编程存储器具有一次可以将错误数据修正的能力。
对于一次性可编程存储器200的第二端口WL,响应于一次性可编程存储200器处于编程状态或读状态,第二端口WL均外接使字选择晶体管220导通的字线信号。
对于一次性可编程存储器200的第三端口Q及其所连接的位选择晶体管300以及灵敏放大器模块SA,响应于一次性可编程存储器处于编程状态,位选择晶体管300的栅端外接使位选择晶体管300导通的位线控制信号,位选择晶体管300的源端接地;响应于一次性可编程存储器处于读状态,位选择晶体管300的栅端外接使位选择晶体管300关闭的位线控制信号,灵敏放大器模块SA获取一次性可编程存储器的读电流大小以读取一次性可编程存储器的状态数据。
也就是说,在读操作中,一次性可编程存储器的读电流从SA经过字选择晶体管220、电熔丝结构211和反熔丝晶体管212的并联组合、再流到地(FSource)。SA根据电流大小将电熔丝结构211和反熔丝晶体管212并联组合的等效阻值转化为对应逻辑值。在初始状态时,电熔丝结构211和反熔丝晶体管212的并联电阻为低阻值,SA输出为逻辑“0”;第一次编程后的读操作,电熔丝结构211和反熔丝晶体管212的并联电阻为高阻值,SA输出为逻辑“1”;第二次编程后的读操作,电熔丝结构211和反熔丝晶体管212的并联电阻为低阻值,SA输出为逻辑“0”。因此,本发明的一方面所提供的一次性可编程存储器单元通过第二次编程,对第一次编程后的输出逻辑值进行了修正,从“1”改回为“0”。由上述电阻特性可知,本发明的一方面所提供的一次性可编程存储器单元具有电熔丝结构的特性。
本发明的一方面所提供的一次性可编程存储器单元和现有的常规OTP单元相比,增加了一次再编程能力,即在正常对次性可编程存储器单元进行编程操作后,用户可以对编程结果进行一次修正操作。在编程前,本发明的一方面所提供的一次性可编程存储器单元处于状态“0”;第一次编程后,一次性可编程存储器单元的状态为“1”;通过第二次编程,一次性可编程存储器单元的状态可以再修正回“0”。
如上所描述的,现有技术中,为了修正常规OTP单元的编程错误,主要采用在OTP单元构成的存储区里设置冗余位,通过对这些冗余位进行编程,把错误数据所在位置的信息和真实值记录到冗余位里。当用户在读到有错误发生的位地址时,系统自动把冗余位所存储的正确信息读出。
而本发明的一方面所提供的一次性可编程存储器单元从硬件上已经具备修改其等效电阻值的条件,可以直接利用二次编程原理,通过合适的编程上电时序,实现对错误的位信息的冗余修正。由于省去了冗余位和冗余电路,简化了电路和版图设计,灵活性和可靠性都得到提高。本发明的一方面所提供的一次性可编程存储器单元既保持了存储数据的可靠性,又提供了一次存储数据的修正机会,拓展了一次性可编程存储器的应用范围和适应性。
本发明的另一方面还提供了上述的一次性可编程存储器的操作方法。上述操作方法至少包括编程方法,至少包括:使上述第一端口外接第一编程电压以改变上述一次性可编程存储器的电阻值;使上述第二端口外接使上述字选择晶体管导通的字线信号;以及使上述位选择晶体管的栅端外接使上述位选择晶体管导通的位线控制信号,使上述位选择晶体管的源端接地;其中上述第一编程电压使上述电熔丝结构熔断以改变上述电熔丝结构的电阻值。
由于上述的一次性可编程存储器具有一次修正能力,上述编程方法还包括:响应于需要在上述电熔丝结构熔断后修正上述一次性可编程存储器的电阻值,使上述第一端口外接大于上述第一编程电压的第二编程电压,上述第二编程电压使上述反熔丝晶体管发生熔合以改变上述反熔丝晶体管的电阻值。
在一实施例中,上述操作方法还包括读方法,具体包括:使上述第一端口接地;使上述第二端口外接使上述字选择晶体管导通的字线信号;使上述位选择晶体管的栅端外接使上述位选择晶体管关闭的位线控制信号;以及通过上述灵敏放大器模块获取上述一次性可编程存储器的读电流大小以读取上述一次性可编程存储器的状态数据。
请结合图4A、图4B、图4C来理解本发明的一方面所提供的上述一次性可编程存储管的编程操作。其中,图4A示出了本发明的一方面所提供的一次性可编程存储器的编程初始状态示意图。图4B示出了本发明的一方面所提供的一次性可编程存储器的第一次编程状态示意图。图4C示出了本发明的一方面所提供的一次性可编程存储器的第二次编程状态示意图。
如图4A所示,本发明一方面所提供的一次性可编程存储器,在编程前,电熔丝结构211在初始状态(pre)状态时呈现低阻态(0),而反熔丝晶体管212的栅端和源端之间呈现高阻态(1)。由于两者相互并联,所以整个一次性可编程存储器单元在编程前呈现低阻状态,其逻辑态定义为“0”。
由上述描述可以知道,电熔丝结构211的熔断电流Im(对应的编程电压为VDDQ),反熔丝晶体管212的栅端和源端之间绝缘层的击穿电压为VPP(大于VDDQ)。在第一次编程(正常编程)操作时,如图4B所示,FSource端设置为电压VDDQ、编程时间Te、WL为高电平,字选择晶体管220导通、BLC为高电平,位选择晶体管300导通,编程电流流过电熔丝结构211,发生电迁移现象,熔丝电阻急剧增大,呈现高阻状态。由于该VDDQ仍小于VPP值,因此反熔丝晶体管212的栅端和源端之间没有发生击穿现象,维持高阻态。所以,在正常编程后,整个一次性可编程存储器单元呈现高阻态,即定义为逻辑态“1”。
在第二次编程(修正编程)操作时,即需要对已编程的一次性可编程存储器单元的逻辑值进行修正时(需要从已编程的“1”再次修正回“0”时),可对一次性可编程存储器单元进行第二次编程操作。具体的,如图4C所示,将FSource端设置为VPP、编程时间Tm、WL置高电平,字选择晶体管220导通;BLC为高电平,位选择晶体管300管通。因此,编程电压VPP加载反熔丝晶体管212的栅端和源端之间,导致其绝缘层击穿,发生熔合现象,栅和端源端之间电阻值减小,整个一次性可编程存储器单元呈现低阻,即被再编程为逻辑态“0”。
请结合图5A、图5B、图5C来理解本发明的一方面所提供的上述一次性可编程存储管的读取操作。其中,图5A示出了本发明的一方面所提供的一次性可编程存储器的读取初始状态示意图。图5B示出了本发明的一方面所提供的一次性可编程存储器的第一次编程后读状态示意图。图5C示出了本发明的一方面所提供的一次性可编程存储器的第二次编程后读状态示意图。
在读取模式时,如图5A、图5B、图5C所示,一次性可编程存储器均被配置为Fsource端接地,WL为高,字选择晶体管220打开,BLC为低,位选择晶体管300关闭。读电流由一次性可编程存储器单元的Q端和Fsource端之间的等效电阻值(主要取决于电熔丝结构211和反熔丝晶体管212的并联电阻)决定,再经SA转换为逻辑值“0”或“1”输出。具体的,在图5A中,电熔丝结构211和反熔丝晶体管212的并联电阻为低阻态,经SA转换后输出逻辑值“0”。在图5B中,电熔丝结构211和反熔丝晶体管212的并联电阻为高阻态,经SA转换后输出逻辑值“1”。在图5C中,电熔丝结构211和反熔丝晶体管212的并联电阻为低阻态,经SA转换后输出逻辑值“0”。
综上所述,本发明的一方面所提供的一次性可编程存储管的操作方法可以概括为以下两张表格,表一示出了本发明的一方面所提供的一次性可编程存储管的编程操作方法,表二示出了本发明的一方面所提供的一次性可编程存储管的读取操作方法。其中,数值1表示接入VDD(高电平)、数值0表示GND(接地)。
信号 | 第一次编程 | 第二次编程 |
WL | 1 | 1 |
BLC | 1 | 1 |
FSOURCE | VDDQ | VPP |
表一
信号 | 初始读 | 第一次编程后读 | 第二次编程后读 |
WL | 1 | 1 | 1 |
BLC | 0 | 0 | 0 |
FSOURCE | 0 | 0 | 0 |
表二
由于本发明的一方面所提供的一次性可编程存储器单元从硬件上已经具备修改其等效电阻值的条件,在本发明的另一方面所提供的该单元的操作方法中,可以直接利用二次编程原理,通过合适的编程上电时序,实现对错误的位信息的冗余修正。由于省去了冗余位和冗余电路,简化了电路和版图设计,灵活性和可靠性都得到提高。本发明所提供的一次性可编程存储器单元及其操作方法既保持了存储数据的可靠性,又提供了一次存储数据的修正机会,拓展了一次性可编程存储器的应用范围和适应性。
因此,已经描述了本发明所提供的一次性可编程存储器及其操作方法的实施例。尽管已经关于特定的示例性实施例描述了本公开,但将明显的是,可以对这些实施例做出各种修改和改变而不偏离本公开的更广泛的精神和范围。因此,本说明书和附图应被视为是说明性的含义而不是限制性的含义。
应当理解的是,本说明书将不用于解释或限制权利要求的范围或意义。此外,在前面的详细描述中,可以看到的是,各种特征被在单个实施例中组合在一起以用于精简本公开的目的。本公开的此方法不应被解释为反映所要求保护的实施例要求比在每个权利要求中明确列举的特征更多的特征的目的。相反,如所附权利要求所反映的,创造性主题在于少于单个所公开的实施例的所有特征。因此,所附权利要求据此并入详细描述中,其中每个权利要求独立地作为单独的实施例。
在该描述中提及的一个实施例或实施例意在结合该实施例描述的特定的特征、结构或特性被包括在电路或方法的至少一个实施例中。在说明书中各处出现的短语一个实施例不一定全部指的是同一实施例。
Claims (10)
1.一种可修正的一次性可编程存储器,其特征在于,包括电熔丝结构、反熔丝晶体管以及字选择晶体管,所述电熔丝结构的一端与所述反熔丝晶体管的栅端电连接构成所述一次性可编程存储器的第一端口,所述电熔丝结构的另一端与所述反熔丝晶体管的源端电连接并连接至所述字选择晶体管的漏端,所述字选择晶体管的栅端和源端分别构成所述一次性可编程存储器的第二端口和第三端口。
2.如权利要求1所述的一次性可编程存储器,其特征在于,所述电熔丝结构的熔断电流所对应的编程电压小于所述反熔丝晶体管的栅端和源端之间的熔合电压。
3.如权利要求1所述的一次性可编程存储器,其特征在于,响应于所述一次性可编程存储器处于编程状态,所述第一端口外接编程电压以改变所述一次性可编程存储器的电阻值;以及
响应于所述一次性可编程存储器处于读状态,所述第一端口接地。
4.如权利要求3所述的一次性可编程存储器,其特征在于,响应于所述一次性可编程存储器处于第一次可编程状态,所述第一端口外接第一编程电压,所述第一编程电压使所述电熔丝结构熔断以改变所述电熔丝结构的电阻值;以及
响应于所述一次性可编程存储器处于第二次可编程状态,所述第一端口外接大于所述第一编程电压的第二编程电压,所述第二编程电压使所述反熔丝晶体管发生熔合以改变所述反熔丝晶体管的电阻值。
5.如权利要求1所述的一次性可编程存储器,其特征在于,响应于所述一次性可编程存储器处于编程状态或读状态,所述第二端口外接使所述字选择晶体管导通的字线信号。
6.如权利要求1所述的一次性可编程存储器,其特征在于,所述第三端口与灵敏放大器模块以及位选择晶体管的漏端相连;
响应于所述一次性可编程存储器处于编程状态,所述位选择晶体管的栅端外接使所述位选择晶体管导通的位线控制信号,所述位选择晶体管的源端接地;以及
响应于所述一次性可编程存储器处于读状态,所述位选择晶体管的栅端外接使所述位选择晶体管关闭的位线控制信号,所述灵敏放大器模块获取所述一次性可编程存储器的读电流大小以读取所述一次性可编程存储器的状态数据。
7.如权利要求6所述的一次性可编程存储器,其特征在于,所述反熔丝晶体管和/或所述字选择晶体管和/或所述位选择晶体管为nMos管。
8.一种一次性可编程存储器的操作方法,其特征在于,所述一次性可编程存储器包括电熔丝结构、反熔丝晶体管以及字选择晶体管,所述电熔丝结构的一端与所述反熔丝晶体管的栅端电连接构成所述一次性可编程存储器的第一端口,所述电熔丝结构的另一端与所述反熔丝晶体管的源端电连接并连接至所述字选择晶体管的漏端,所述字选择晶体管的栅端和源端分别构成所述一次性可编程存储器的第二端口和第三端口,所述第三端口与灵敏放大器模块以及位选择晶体管的漏端相连;所述操作方法至少包括编程方法,所述编程方法至少包括:
使所述第一端口外接第一编程电压以改变所述一次性可编程存储器的电阻值;
使所述第二端口外接使所述字选择晶体管导通的字线信号;以及
使所述位选择晶体管的栅端外接使所述位选择晶体管导通的位线控制信号,使所述位选择晶体管的源端接地;其中
所述第一编程电压使所述电熔丝结构熔断以改变所述电熔丝结构的电阻值。
9.如权利要求8所述的操作方法,其特征在于,所述编程方法还包括:
响应于需要在所述电熔丝结构熔断后修正所述一次性可编程存储器的电阻值,使所述第一端口外接大于所述第一编程电压的第二编程电压,所述第二编程电压使所述反熔丝晶体管发生熔合以改变所述反熔丝晶体管的电阻值。
10.如权利要求8所述的操作方法,其特征在于,所述操作方法还包括读方法,所述读方法包括:
使所述第一端口接地;
使所述第二端口外接使所述字选择晶体管导通的字线信号;
使所述位选择晶体管的栅端外接使所述位选择晶体管关闭的位线控制信号;以及
通过所述灵敏放大器模块获取所述一次性可编程存储器的读电流大小以读取所述一次性可编程存储器的状态数据。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010264644.7A CN111489781A (zh) | 2020-04-07 | 2020-04-07 | 一种一次性可编程存储器及其操作方法 |
US17/206,631 US11257557B2 (en) | 2020-04-07 | 2021-03-19 | One-time programmable memory and an operation method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010264644.7A CN111489781A (zh) | 2020-04-07 | 2020-04-07 | 一种一次性可编程存储器及其操作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111489781A true CN111489781A (zh) | 2020-08-04 |
Family
ID=71794773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010264644.7A Pending CN111489781A (zh) | 2020-04-07 | 2020-04-07 | 一种一次性可编程存储器及其操作方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11257557B2 (zh) |
CN (1) | CN111489781A (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11189356B2 (en) * | 2020-02-27 | 2021-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | One-time-programmable memory |
TWI795275B (zh) * | 2022-04-22 | 2023-03-01 | 國立清華大學 | 低電壓一次性寫入記憶體及其陣列 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070058473A1 (en) * | 2005-09-09 | 2007-03-15 | Kabushiki Kaisha Toshiba | Anti-fuse memory circuit |
CN102272854A (zh) * | 2009-12-16 | 2011-12-07 | 英特尔公司 | 反熔丝可编程存储器阵列 |
US20140022855A1 (en) * | 2012-07-19 | 2014-01-23 | Min-Soo Jang | Multi level antifuse memory device and method of operating the same |
CN107967929A (zh) * | 2017-11-30 | 2018-04-27 | 上海华力微电子有限公司 | 一种存储单元及其存储阵列结构、操作方法 |
CN109712663A (zh) * | 2018-12-29 | 2019-05-03 | 上海华力集成电路制造有限公司 | 熔丝编程单元、熔丝电路及其编程过程 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102106664B1 (ko) * | 2016-06-22 | 2020-05-06 | 매그나칩 반도체 유한회사 | Otp 셀 및 이를 이용한 otp 메모리 어레이 |
-
2020
- 2020-04-07 CN CN202010264644.7A patent/CN111489781A/zh active Pending
-
2021
- 2021-03-19 US US17/206,631 patent/US11257557B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070058473A1 (en) * | 2005-09-09 | 2007-03-15 | Kabushiki Kaisha Toshiba | Anti-fuse memory circuit |
CN102272854A (zh) * | 2009-12-16 | 2011-12-07 | 英特尔公司 | 反熔丝可编程存储器阵列 |
US20140022855A1 (en) * | 2012-07-19 | 2014-01-23 | Min-Soo Jang | Multi level antifuse memory device and method of operating the same |
CN107967929A (zh) * | 2017-11-30 | 2018-04-27 | 上海华力微电子有限公司 | 一种存储单元及其存储阵列结构、操作方法 |
CN109712663A (zh) * | 2018-12-29 | 2019-05-03 | 上海华力集成电路制造有限公司 | 熔丝编程单元、熔丝电路及其编程过程 |
Also Published As
Publication number | Publication date |
---|---|
US11257557B2 (en) | 2022-02-22 |
US20210312998A1 (en) | 2021-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3926634B1 (en) | Anti-fuse storage unit circuit and array circuit, and read/write method thereof | |
US7245546B2 (en) | Reduced area, reduced programming voltage CMOS efuse-based scannable non-volatile memory bitcell | |
US8395923B2 (en) | Antifuse programmable memory array | |
US7269081B2 (en) | Program circuit of semiconductor | |
US8305822B2 (en) | Fuse circuit and semiconductor memory device including the same | |
US11257557B2 (en) | One-time programmable memory and an operation method thereof | |
JP4818024B2 (ja) | 半導体記憶装置 | |
CN210271793U (zh) | 反熔丝存储单元电路及阵列电路 | |
US20080232148A1 (en) | Semiconductor memory device and redundancy method thereof | |
US11785766B2 (en) | E-fuse | |
US11183257B1 (en) | Programmable memory | |
CN110400595B (zh) | 一种具备修正功能的antifuse电路 | |
Li et al. | Reliable antifuse one-time-programmable scheme with charge pump for postpackage repair of DRAM | |
US20080062738A1 (en) | Storage element and method for operating a storage element | |
JP5636794B2 (ja) | 半導体装置及びその駆動方法 | |
US20070253236A1 (en) | Semiconductor memory device comprising memory element programming circuits having different programming threshold power supply voltages | |
JP2008071819A (ja) | 半導体記憶装置 | |
CN111696613A (zh) | 一种电可编程熔丝单元、阵列、存储单元和电子装置 | |
JP3799332B2 (ja) | オプションフェーズ回路 | |
JPH02236900A (ja) | 情報記憶回路 | |
TWI281671B (en) | An option fuse circuit using standard CMOS manufacturing process | |
KR100487491B1 (ko) | 반도체메모리장치의리던던시선택회로 | |
US20090080277A1 (en) | Memory cell fuse circuit and controlling method thereof | |
CN115993933A (zh) | 一种一次性可编程存储单元 | |
TW591794B (en) | Pure CMOS latch-type fuse circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200804 |