CN115993933A

CN115993933A - 一种一次性可编程存储单元

Info

Publication number: CN115993933A
Application number: CN202211484206.7A
Authority: CN
Inventors: 毕津顺
Original assignee: Tianjin Binhai New Area Microelectronics Research Institute
Current assignee: Tianjin Binhai New Area Microelectronics Research Institute
Priority date: 2022-11-24
Filing date: 2022-11-24
Publication date: 2023-04-21

Abstract

本发明提供了一种一次性可编程存储单元，其特征在于，包括N型沟道晶体管M1、P型沟道晶体管M2、字线WL、左位线LBL和右位线RBL，其中，所述N型沟道晶体管M1的栅极连接所述字线WL、源极连接所述左位线LBL、漏极连接所述P型沟道晶体管M2的漏极；所述P型沟道晶体管M2的栅极连接所述字线WL、源极连接所述右位线RBL；所述字线WL、所述左位线LBL和所述右位线RBL分别连接第一、第二、和第三电源模块。该可编程存储单元是一种CMOS(互补金属氧化物半导体)结构，存储单元结构简单，与逻辑工艺兼容，在保证可靠性的前提下成本低廉。

Description

一种一次性可编程存储单元

技术领域

本发明涉及半导体电路技术领域，具体涉及一种一次性可编程存储单元。

背景技术

存储芯片，也叫半导体存储器，是电子数字设备中用来存储的主要部件，在整个集成电路市场中有着非常重要的地位。存储器能够存储程序代码来处理各类数据，也能够在存储数据处理过程中存储产生的中间数据和最终结果，是当前应用范围最广的基础性通用集成电路产品。

依据存储芯片的功能、读取数据的方式、数据存储的原理大致可以将存储芯片分为挥发性存储器(Vo l at i l e Memory)和非挥发存储器(Non-vo l at i l e Memory)，非挥发存储器在外部电源切断后仍能够保持所存储的内容，读取速度较慢但存储容量更大，主要包括EEPROM、F l ash Memory(闪存芯片)、PROM(可编程只读存储器)和EPROM(可擦除可编程只读存储器)等。挥发性存储分为DRAM和SRAM。作为目前不挥发存储器的主流技术，F l ash存储器主要有两大类：基于浮栅(F l oat i ng gate)型的和基于缺陷(Trap)型的。

OTP代表“一次性可编程存储器”，一种只能编程一次的设备，用于永久存储数据，但理想情况下可以无限次读取。传统上，可测试性一直是OTP的一个问题，每个OTP位都应进行编程，以确保可编程性。然而，如果只编程了一个位元，则无法再使用OTP。传统的OTP编程概念是基于存储或破坏某些东西来创建“永久”的编程状态。这些机制都有不同程度的缺陷。在浮栅中存储电荷要求栅氧化层对于电荷注入来说不太厚，并且对于电荷保留来说不太薄。击穿栅氧化层需要高电压，高电压可能会吸引电荷进入栅氧化层并出现击穿，称为软击穿。这些电荷在烧入后可以恢复到其原来的状态，并且破裂的氧化物似乎可以自我修复。熔断电熔丝等同于击穿。在击穿过程中，会产生碎片，并且微桥会再次短路。这些类型的OTP具有严重的可靠性问题，需要实现冗余、纠错码(ECC)或双单元，极大的提高了生产成本。

因此，有必要提供一种OTP结构，在保证可靠性的前提下控制生产成本。

发明内容

解决的技术问题

针对现有技术所存在的上述缺点，本发明提供了一次性可编程存储单元，该可编程存储单元是一种CMOS(互补金属氧化物半导体)结构，存储单元结构简单，与逻辑工艺兼容，在保证可靠性的前提下成本低廉。

技术方案

为实现以上目的，本发明通过以下技术方案予以实现：

本发明一种一次性可编程存储单元，其特征在于，包括N型沟道晶体管M1、P型沟道晶体管M2、字线WL、左位线LBL和右位线RBL，其中，所述N型沟道晶体管M1的栅极连接所述字线WL、源极连接所述左位线LBL、漏极连接所述P型沟道晶体管M2的漏极；所述P型沟道晶体管M2的栅极连接所述字线WL、源极连接所述右位线RBL；所述字线WL、所述左位线LBL和所述右位线RBL分别连接第一、第二、和第三电源模块。

进一步地，所述第一、第二和第三电源模块分别用于在所述一次性可编程存储单元进行编程操作时输出高电平、高电平和低电平。

进一步地，所述高电平大于所述N型沟道晶体管M1的阈值电压，并且大于所述P型沟道晶体管M2的栅介质的击穿电压。

进一步地，所述第一、第二和第三电源模块分别用于在所述一次性可编程存储单元进行读取操作时保持高电平、高电平和电学浮空。

进一步地，所述高电平大于所述N型沟道晶体管M1的阈值电压。

有益效果

本发明设计了一种一次性可编程存储单元，是一种CMOS(互补金属氧化物半导体)结构，存储单元结构简单，与逻辑工艺兼容，在保证可靠性的前提下成本低廉。并且，该一次性可编程存储单元可以采用传统硅基沟道工艺，也可以采用新型半导体材料；可以在老工艺节点(微米级)采用，也可以在新工艺节点(纳米级)采用；可以采用传统的二氧化硅栅介质，也可以采用高k栅介质；因此，该一次性可编程存储单元适用范围广，技术可移植性高。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一实施例提供的一次性可编程存储单元结构示意图；

图2为本发明一实施例提供的一次性可编程存储单元编程操作示意图；

图3为本发明一实施例提供的一次性可编程存储单元读取操作示意；

图4为本发明一实施例提供的一次性可编程存储单元读取操作原理示意图；

图5为本发明一实施例提供的一次性可编程存储单元读取操作另一原理示意图；

图6为本发明一实施例提供的一次性可编程存储单元读取操作又一原理示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

此外，术语“第一”、“第二”仅用于描述目的，并非是指对时间顺序、数量、或者重要性的限定，不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量，而仅仅是为了将本技术方案中的一个技术特征与另一个技术特征相区分。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括一个或多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的规定。同样地，本文中出现的类似于“一”的限定语并非是指对数量的限定，而是描述在前文中未曾出现的技术特征。同样地，除非是有特定的数量量词修饰的名词，否则在本文中应当视作即包含单数形式又包含复数形式，在该技术方案中即可以包括单数个该技术特征，也可以包括复数个该技术特征。同样地，本文中在数词前出现的类似于“大约”、“近似地”的修饰语通常包含本数，并且其具体的含义应当结合上下文意理解。

参阅图1，本发明一实施例提供了一种一次性可编程存储单元，其特征在于，包括N型沟道晶体管M1、P型沟道晶体管M2、字线WL、左位线LBL和右位线RBL，其中，所述N型沟道晶体管M1的栅极连接所述字线WL、源极连接所述左位线LBL、漏极连接所述P型沟道晶体管M2的漏极；所述P型沟道晶体管M2的栅极连接所述字线WL、源极连接所述右位线RBL；所述字线WL、所述左位线LBL和所述右位线RBL分别连接第一、第二、和第三电源模块。该存储单元结构简单，通过所述字线WL、所述左位线LBL和所述右位线RBL分别连接不同的电源模块，使得所述字线WL、所述左位线LBL和所述右位线RBL的电源输入分别调节，从而使得该存储单元能够与逻辑工艺兼容，在保证可靠性的前提下成本低廉。

在本实施例中，参阅图2，所述第一、第二和第三电源模块分别用于在所述一次性可编程存储单元进行编程操作时输出高电平、高电平和低电平。在所述字线WL施加高电平，该高电平一般远大于所述N型沟道晶体管M1的阈值电压，并且大于所述P型沟道晶体管M2栅介质的击穿电压，同时所述左位线LBL也保持在高电平，所述右位线RBL处于低电平。由于所述字线WL为高电平，使得所述N型沟道晶体管M1开启，从源到沟道、到漏均为高电平，使得所述N型沟道晶体管M1的栅漏、栅源和栅沟道压降很小，所述N型沟道晶体管M1的栅介质保持完整；又由于所述字线WL高电平，使得所述P型沟道晶体管M2关断，所述P型沟道晶体管M2的栅漏电压压降很大，使得所述P型沟道晶体管M2的栅介质发生击穿，从而完成编程操作。

在本实施例中，参阅图3，所述第一、第二和第三电源模块分别用于在所述一次性可编程存储单元进行读取操作时保持高电平、高电平和电学浮空。在所述字线WL施加高电平，所述高电平大于所述N型沟道晶体管M1的阈值电压，同时所述左位线LBL也保持在高电平，所述右位线RBL电学浮空。此时，如果所述P型沟道晶体管M2的栅介质完整，没有发生击穿(初始状态)，则从所述左位线LBL到所述字线WL没有电流通路(所述N型沟道晶体管M1是导通的)，呈现高阻状态，如图5所示。如果所述P型沟道晶体管M2的栅介质被破坏，发生了击穿(编程状态)，则从所述左位线LBL到所述字线WL存在电流通路(M1是导通的)，呈现低阻状态，如图4所示。初始状态的高阻与编程后状态的低阻对应不同的逻辑状态，如图6所示，我们可以用高阻表征逻辑1，低阻表征逻辑0；反之亦可。

本发明的优点在于设计了一种一次性可编程存储单元，是一种CMOS(互补金属氧化物半导体)结构，存储单元结构简单，与逻辑工艺兼容，在保证可靠性的前提下成本低廉。并且，该一次性可编程存储单元可以采用传统硅基沟道工艺，也可以采用新型半导体材料；可以在老工艺节点(微米级)采用，也可以在新工艺节点(纳米级)采用；可以采用传统的二氧化硅栅介质，也可以采用高k栅介质；因此，该一次性可编程存储单元适用范围广，技术可移植性高。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不会使相应技术方案的本质脱离本发明各实施例技术方案的保护范围。

Claims

1.一种一次性可编程存储单元，其特征在于，包括N型沟道晶体管M1、P型沟道晶体管M2、字线WL、左位线LBL和右位线RBL，其中，所述N型沟道晶体管M1的栅极连接所述字线WL、源极连接所述左位线LBL、漏极连接所述P型沟道晶体管M2的漏极；所述P型沟道晶体管M2的栅极连接所述字线WL、源极连接所述右位线RBL；所述字线WL、所述左位线LBL和所述右位线RBL分别连接第一、第二、和第三电源模块。

2.根据权利要求1所述的一次性可编程存储单元，其特征在于，所述第一、第二和第三电源模块分别用于在所述一次性可编程存储单元进行编程操作时输出高电平、高电平和低电平。

3.根据权利要求2所述的一次性可编程存储单元，其特征在于，所述高电平远大于所述N型沟道晶体管M1的阈值电压，并且大于所述P型沟道晶体管M2的栅介质的击穿电压。

4.根据权利要求1所述的一次性可编程存储单元，其特征在于，所述第一、第二和第三电源模块分别用于在所述一次性可编程存储单元进行读取操作时保持高电平、高电平和电学浮空。

5.根据权利要求4所述的一次性可编程存储单元，其特征在于，所述高电平大于所述N型沟道晶体管M1的阈值电压。