CN111696613A - 一种电可编程熔丝单元、阵列、存储单元和电子装置 - Google Patents
一种电可编程熔丝单元、阵列、存储单元和电子装置 Download PDFInfo
- Publication number
- CN111696613A CN111696613A CN201910189881.9A CN201910189881A CN111696613A CN 111696613 A CN111696613 A CN 111696613A CN 201910189881 A CN201910189881 A CN 201910189881A CN 111696613 A CN111696613 A CN 111696613A
- Authority
- CN
- China
- Prior art keywords
- electrically programmable
- nmos transistor
- programmable fuse
- bit line
- write operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
Landscapes
- Read Only Memory (AREA)
Abstract
本发明提供一种电可编程熔丝单元、阵列、存储单元和电子装置,所述电可编程熔丝单元包括:电可编程熔丝、第一NMOS晶体管和第二NMOS晶体管;所述电可编程熔丝包括:第一端和第二端;所述第一端连接到写操作位线,所述第二端分别与所述第一NMOS晶体管和所述第二NMOS晶体管的漏极相连,所述第一NMOS晶体管的栅极连接至读操作字线,所述第一NMOS晶体管的源极连接至读操作位线,所述第二NMOS晶体管的栅极连接写操作字线,所述第二NMOS晶体管的源极接地。根据本发明的电可编程熔丝单元、阵列、存储单元和电子装置,实现通过在电熔丝上加载强电源克服漏电流的现象,解决了电可编程熔丝单元在高编程电压下的可靠性问题。
Description
技术领域
本发明涉及半导体制造领域,具体而言涉及一种电可编程熔丝单元、阵列、存储单元和电子装置。
背景技术
电熔丝(E-fuse)技术是根据多晶硅熔丝特性发展起来的一种技术。电熔丝的初始电阻值很小,当有大电流经过电熔丝时,电熔丝被熔断,其电阻值倍增。被熔断的电熔丝将永久地保持断开状态,而未被熔断的电熔丝则依然为导通状态。因此,由电熔丝构成的储存单元以判断电熔丝是否被熔断来得知其内部储存的数据。
对可编程电熔丝来说,高可编程电流是必须的。传统的可编程电熔丝阵列采用较高的电压和相应的IO器件(如3.3V)获得高可编程电流。随着半导体工艺进入在Fin-Fet工艺中,工艺节点越来越小,进入16nm甚至以下,同时,电熔丝采用金属熔丝,要求可编程电流越来越高(例如,50mA)。为了获得高可编程电流,现有电熔丝往往采用高压NMOS晶体管。由于NMOS晶体管的区域大于核心器件的区域使得电熔丝的单元变得越来越大。
为了减小器件尺寸并获得高可编程电流,现有eFuse阵列采用将所有器件都设置为核心器件。与高可编程电流对应,eFuse阵列的读写过程中,其核心器件需要面临高可编程电压。现有技术中有一些方法可以用来克服eFuse阵列的高编程电压下的器件可靠性问题:如果编程电压不是很高,例如小于核心电压的2倍,可以通过限制编程次数来解决这个问题。由于eFuse是一次编程器件,所以这已经不是问题;如果编程电压太高,需要采用低压差线性稳压器来将电压降低到可以接受的程度,而这限制了器件的最小工作电压。
采用具有较小器件尺寸的超低压(ULVT)核心器件,可以减小器件工作电压,但在相同的位线中具有数根电熔丝的情况下,其往往造成读取操作失败。而采用标准电压的核心器件,其并不能将最小器件工作电压减小到普通电路以下,因而不能用于很多低压装置中。
为此,有必要提出一种新的电可编程熔丝单元、阵列、存储单元和电子装置,用以解决现有技术中的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供了一种电可编程熔丝单元,包括:
电可编程熔丝、第一NMOS晶体管和第二NMOS晶体管;
所述电可编程熔丝包括:第一端和第二端;
所述第一端连接到写操作位线,所述第二端分别与所述第一NMOS晶体管和所述第二NMOS晶体管的漏极相连,所述第一NMOS晶体管的栅极连接至读操作字线,所述第一NMOS晶体管的源极连接至读操作位线,所述第二NMOS晶体管的栅极连接写操作字线,所述第二NMOS晶体管的源极接地。
示例性地,所述第一NMOS晶体管和所述第二NMOS晶体管均设置为超低压NMOS晶体管。
示例性地,所述第一NMOS晶体管和所述第二NMOS晶体管共用漏极。
示例性地,还包括与所述写操作位线相连的位线PMOS晶体管。
本发明还提供了一种电可编程熔丝阵列,包括n×m个如上任意一项所述的电可编程熔丝单元,其中n≥1,且n为自然数,m≥1,且为m自然数;其中,第i行的电可编程单元的第一NMOS晶体管的栅极均连接至第i个读操作字线,第i行的电可编程单元的第二NMOS晶体管的栅极均连接至第i个写操作字线,1≤i≤n,且i为自然数;
第j列的电可编程单元的电熔丝连接至第j个写操作位线,第j列的电可编程单元的第一NMOS晶体管的源极均连接至第j个读操作位线,1≤j≤m,且j为自然数。
示例性地,还包括m个位线PMOS晶体管,其中,第j个位线PMOS晶体管的源极连接至写操作电源,第j个位线PMOS晶体管漏极连接至第j个写操作位线,第j个位线PMOS晶体管的栅极连接至写操作位线译码器的第j个输出端。
本发明还提供了一种存储单元,包括如上任意一项所述的电可编程熔丝阵列。
本发明还提供了一种电子装置,包括如上所述的存储单元。
根据本发明的电可编程熔丝单元、阵列、存储单元和电子装置,包含两个NMOS晶体管,其中一个NMOS晶体管用以写入,一个NMOS晶体管用以读取,通过设置单独的读取NMOS晶体管使得电可编程熔丝单元的写入路径和读取路径不同,实现在写入晶体管上加载强电流进行写操作,在读取晶体管上加载弱电流进行读取,从而可以实现通过在电熔丝上加载强电源克服漏电流的现象,解决了电可编程熔丝单元在高编程电压下的可靠性问题。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1为根据一种电可编程熔丝单元的结构示意图;
图2A为根据本发明的一个实施例的一种电可编程熔丝单元的结构示意图;
图2B为图2A中一种电可编程熔丝单元的结构简图;
图3为根据本发明的一个实施例的一种电可编程熔丝阵列的结构示意图;
图4为根据本发明的一个实施例的一种电子装置的示意图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明,将在下列的描述中提出详细的描述,以说明本发明所述的电可编程熔丝单元、阵列、存储单元和电子装置。显然,本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
应予以注意的是,这里所使用的术语仅是为了描述具体实施例,而非意图限制根据本发明的示例性实施例。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式。此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在,将参照附图更详细地描述根据本发明的示例性实施例。然而,这些示例性实施例可以多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施例。应当理解的是,提供这些实施例是为了使得本发明的公开彻底且完整,并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中,为了清楚起见,夸大了层和区域的厚度,并且使用相同的附图标记表示相同的元件,因而将省略对它们的描述。
实施例一
一种典型的电可编程熔丝单元的结构如图1所示,电可编程熔丝单元100电可编程熔丝11和NMOS晶体管12,其中电可编程熔丝11包括第一端111和第二端112,第一端111连接字线,第二端112连接NMOS晶体管12的漏极,由于电可变成熔丝11采用金属熔丝,由于读操作和写操作均通过NMOS晶体管12实现其相应的电流路径,在写操作时的电流往往远远大于读操作时的电流,使得NMOS晶体管12必须适应高的编程电流或电压,为了保证高的编程电流和并在高的编程电压下克服器件的可靠性问题,NMOS晶体管12往往采用面积较大的晶体管,如高压晶体管或者标准电压晶体管,然而,这些晶体管往往使器件的尺寸较大,并且导致其器件工作电压较大,无法应用于低压装置中。
为此本发明提供了一种电可编程熔丝单元,用以解决现有技术中的问题。
下面参看图2A对根据本发明的一个实施例的一种电可编程熔丝单元进行示例性介绍。其中,图2A为根据本发明的一个实施例的一种电可编程熔丝单元进行示例性介绍。
参看图2A,根据本发明的一个实施例的一种电可编程熔丝单元200包括
电可编程熔丝21、第一NMOS晶体管22和第二NMOS晶体管23;
所述电可编程熔丝包括:第一端211和第二端212;
所述第一端211连接到写操作位线,所述第二端212分别与第一NMOS晶体管22和第二NMOS晶体管23的漏极相连,所述第一NMOS晶体管22的栅极连接至读操作字线,所述第一NMOS晶体管22的源极连接至读操作位线,所述第二NMOS晶体管23的栅极连接至写操作字线,所述第二NMOS晶体管24的源极接地。
上述的电可编程熔丝单元,相较于传统电可编程熔丝单元(参看图1),其改变了电可编程熔丝单元读写操作中的读取路径,实现在写入晶体管上加载强电流进行写操作,在读取晶体管上加载弱电流进行读取,从而可以实现在电熔丝上加载强电源的同时克服漏电流的现象,解决了电可编程熔丝单元在高编程电压下的可靠性问题。下面对具体的读写操作进行介绍。
在进行写操作时,与电可编程熔丝21的第一端211相连的写操作位线连接高电平,与第二NMOS晶体管23的栅极相连的写操作字线连接高电平,与第一NMOS晶体管相连的读操作字线连接低电平,使得第一NMOS晶体管关闭,第二NMOS晶体管导通,有写操作电流流过读操作位线、第二NMOS晶体管23、电可编程熔丝21。流过电可编程熔丝21的电流将电可编程熔丝21“烧断”(这里的“烧断”是指电可编程熔丝的阻值增加几个量级),从而可以认为在电可编程熔丝单元中存储了数字“1”。
在进行读操作时,与第一NMOS晶体管22的源极连接的读操作位线连接高电平,与第一NMOS晶体管22的栅极连接的读操作操作字线连接高电平,与第二NMOS晶体管23的栅极相连的写操作字线连接低电平,使得第二NMOS晶体管23关闭,第一NMOS晶体管22导通,有读操作电流流过第二位线、第一NMOS晶体管22、电可编程熔丝21。通过使该读操作电流流经电可编程熔丝21,可以获得该电可编程熔丝的电阻,从而得到该电可编程熔丝是否已经“烧断”,从而读出电可编程熔丝单元存储的是“1”还是“0”。
由于根据本发明的电可编程熔丝单元,其中包括两个分别连接到不同字线的NMOS晶体管,使电可编程熔丝单元的读操作和写操作电流流经不同的NMOS晶体管,相较于传统电可编程熔丝单元中通过同一NMOS晶体管同时进行读操作和写操作,改变了读取路径,减小了读电流,从而避免了由于读操作电流过大引起的漏电,从而避免了读操作失败,解决了电可编程熔丝单元在高编程电压下的可靠性问题。
同时,由于读写操作通过不同的NMOS晶体管,读操作时采用较小强度电流就能实现读取,从而可以使用面积较小的NMOS晶体管。根据本发明的一个示例,所述第一NMOS晶体管和第二NMOS晶体管采用低压或者超低压NMOS晶体管。
由于根据本发明的电可编程熔丝单元采用了两个NMOS晶体管分别作为读操作NMOS晶体管和写操作NMOS晶体管,相较于传统采用一个NMOS晶体管进行读写操作的电可编程熔丝,由于读电流很小,可以采用低压或者超低压NMOS晶体管,由于具有较低的阈值电压(VT)和较高的漏极电流(Ids),其可以采用面积减小的超低压NMOS晶体管,从而可以减少电可编程单元的面积,进一步减小存储单元和电子装置的尺寸。
根据本发明的一个示例,所述第一NMOS晶体管和所述第二NMOS晶体管共用漏极。在具体的半导体器件的制造工艺中,可以采用在图层设计中,将第一NMOS晶体管和第二NMOS晶体管设计为共用漏极。具体的,例如,在制作第二NMOS晶体管的栅极同时,增加一紧邻其漏极区的栅极,在后续形成位于两栅极两侧和之间的源漏极之后完成第一NMOS晶体管和第二NMOS晶体管的制造。将第一NMOS晶体管和第二NMOS晶体管设置为共同漏极,进一步减小了器件尺寸,减小了电可编程熔丝单元的面积,从而实现了在高编程电流下,存储单元的尺寸进一步减小。
示例性的,根据本发明的一个实施例的电可编程熔丝单元还包括与所述读操作位线相连的位线PMOS晶体管。位线PMOS的漏极与读操作位线相连。由于在电可编程单元与读操作位线相连的一端连接有位线PMOS晶体管,使得在进行读操作时,位线PMOS晶体管和写操作字线作为读操作的电流可选路径。为此在进行读操作时,选择将PMOS晶体管作为上拉晶体管打开,其作为强电流路径能够避免选择第二晶体管作为读操作的电流路径而产生的漏电流的问题。在一个示例中,所述位线PMOS晶体管在读操作和写操作中均保持为打开。
实施例二
下面参看图2A、图2B和图3对根据本发明的一个实施例的一种电可编程熔丝阵列进行示例性介绍。
根据本发明的实施例的一种电可编程熔丝阵列包括如实施例一所述的电可编程熔丝单元。参看图2A,可编程熔丝单元200包括
电可编程熔丝21、第一NMOS晶体管22和第二NMOS晶体管23;
所述电可编程熔丝包括:第一端211和第二端212;
所述第一端211连接到写操作位线,所述第二端212分别与第一NMOS晶体管22和第二NMOS晶体管23的漏极相连,所述第一NMOS晶体管22的栅极连接至读操作字线,所述第一NMOS晶体管22的源极连接至读操作位线,所述第二NMOS晶体管23的栅极连接至写操作字线,所述第二NMOS晶体管24的源极接地。
其中,在图2A中,电可编程熔丝单元200包括5个连接端:连接端201、连接端202、连接端203、连接端204和连接端205。连接端201为电可编程熔丝21的第一端211的连接端,用以连接写操作位线。连接端202为第一NMOS晶体管22的栅极连接端,用以连接读操作字线。连接端203为第一NMOS晶体管22的源极连接端,用以连接读操作位线。连接端204为第二NMOS晶体管23的栅极连接端,用以连接写操作字线。连接端205位第二NMOS晶体管23的漏极连接端用以接地。
图2B位图2A中电可编程熔丝单元的结构简图,其中,略去具体的电可编程熔丝21、第一NMOS晶体管22、第二NMOS晶体管23的结构和第二NMOS晶体管的接地连接端205,仅保留其四个连接端:连接端201、连接端202、连接端203和连接端204。
参看图3,对根据本发明的一个实施例的电可编程熔丝阵列进行示例性说明。如图3所述,根据本发明的一个实施例的电可编程熔丝阵列包括n×m个如实施例一所述的电可编程单元,其中n≥1,且n为正整数,m≥1,且为m正整数。
如图3所示,第1行的电可编程单元(包括电可编程单元20011...2001j…2001m,其中1≤j≤m)的连接端202均连接自第1个写操作字线,第1行的电可编程单元(包括电可编程单元20011...2001j…2001m,其中1≤j≤m,且j为正整数)的连接端204均连接自第1个写操作字线WL21。
第i行的电可编程单元(包括电可编程单元200i1...200ij…200im,其中1≤i≤n,且i为正整数,1≤j≤m,且j为正整数)的连接端202均连接自第i个写操作字线,第i行的电可编程单元(包括电可编程单元200i1...200ij…200im,其中1≤i≤n,且i为正整数,1≤j≤m,且j为正整数)的连接端204均连接自第i个写操作字线WL1i。
同样,第1列的电可编程单元(包括电可编程单元20011…200i1…200i1)的连接端201均连接至第一个读操作位线BL11,第1列的电可编程单元(包括电可编程单元20011…200i1…200i1)的连接端203均连接至第1个第一个读操作位线BL21。
第j列的电可编程单元(包括电可编程单元2001j…200ij…200nj)的连接端201均连接至第j个写操作位线BL1j,第j列的电可编程单元(包括电可编程单元2001j…200ij…200nj)的连接端203均连接至第j个读操作位线BL2j。
将每一行的电可编程熔丝单元的连接端201连接同一写操作位线,每一列的电可编程熔丝单元的连接端204连接同一写操作字线,使得在某一读操作位线和某一写操作字线同时接入高电平时,连接该读操作位线和该写操作字线的电可编程熔丝单元进行写操作。
将每一行的电可编程熔丝单元的连接端202连接同一读操作字线,每一列的电可编程熔丝单元的连接端203连接同一读操作位线,使得在某一写操作字线和某一读操作位线同时接入高电平时,连接该写操作字线和该第二位线的电可编程熔丝单元进行读操作。
传统的电可编程熔丝阵列将多个并行的电可编程熔丝单元连接到一个位线上进行读写操作,其中,由于读晶体管NMOS的漏电流往往造成读取失败。根据本发明的电可编程熔丝阵列,将读操作位线连接到读NMOS晶体管的源极,使得读操作过程写NMOS晶体管的漏电流的影响,有效克服了因为写NMOS晶体管的漏电流带来的读取失败的问题。
示例性的,根据本发明的电可编程熔丝阵列,还包括m个位线PMOS晶体管,m个位线PMOS晶体管。其中,每一个位线PMOS的漏极与每一列的第1个电可编程熔丝单元的读操作位线相连。由于在电可编程单元与读操作位线相连的一端连接有位线PMOS晶体管,使得在进行读操作时,位线PMOS晶体管和写操作字线作为读操作的电流可选路径。为此在进行读操作时,选择将PMOS晶体管作为上拉晶体管打开,其能够避免选择写操作晶体管作为读操作的电流路径而产生的漏电流的问题。在一个示例中,所述位线PMOS晶体管在读操作和写操作中均保持为打开。
实施例三
本发明还提供了一种存储单元,包括如实施例二所述的电可编程熔丝阵列。
其中,存储单元包括n×m个电可编程熔丝单元组成的电可编程熔丝阵列,以及m个位线PMOS晶体管。其中,位线PMOS的漏极与每一列的第1个电可编程熔丝单元的读操作位线相连。由于在电可编程单元与读操作位线相连的一端连接有位线PMOS晶体管,使得在进行读操作时,位线PMOS晶体管和写操作字线作为读操作的电流可选路径。为此在进行读操作时,选择将PMOS晶体管作为上拉晶体管打开,其能够避免选择写操作晶体管作为读操作的电流路径而产生的漏电流的问题。
在一个示例中,读操作和写操作中,所述位线PMOS晶体管均保持打开。
示例性的,存储单元还包括写操作字线译码器、写操作位线译码器、读操作字线译码器、读操作位线译码器等本领域技术人员所熟知的构成存储单元的必要元件。
实施例四
本发明还提供了一种电子装置,包括实施例三所述的存储单元。
本实施例的电子装置,可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、数码相框、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备,也可为任何包括电路的中间产品。本发明实施例的电子装置,由于使用了上述的存储单元,因而实现通过在电熔丝上加载强电源克服漏电流的现象,解决了电可编程熔丝单元在高编程电压下的可靠性问题。
其中,图4示出根据本发明的一个实施例的电子装置为移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括实施例三所述的电可编程熔丝存储单元。
综上所述,根据本发明的电可编程熔丝单元、阵列、存储单元和电子装置,包含两个NMOS晶体管,其中一个NMOS晶体管用以写入,一个NMOS晶体管用以读取,通过设置单独的读取NMOS晶体管使得电可编程熔丝单元的写入路径和读取路径不同,实现在写入晶体管上加载强电流进行写操作,在读取晶体管上加载弱电流进行读取,从而可以实现通过在电熔丝上加载强电源克服漏电流的现象,解决了电可编程熔丝单元在高编程电压下的可靠性问题。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (8)
1.一种电可编程熔丝单元,其特征在于,包括:
电可编程熔丝、第一NMOS晶体管和第二NMOS晶体管;
所述电可编程熔丝包括:第一端和第二端;
所述第一端连接到写操作位线,所述第二端分别与所述第一NMOS晶体管和所述第二NMOS晶体管的漏极相连,所述第一NMOS晶体管的栅极连接至读操作字线,所述第一NMOS晶体管的源极连接至读操作位线,所述第二NMOS晶体管的栅极连接写操作字线,所述第二NMOS晶体管的源极接地。
2.如权利要求1所述的电可编程熔丝单元,其特征在于,所述第一NMOS晶体管和所述第二NMOS晶体管均设置为超低压NMOS晶体管。
3.如权利要求1所述的电可编程熔丝单元,其特征在于,所述第一NMOS晶体管和所述第二NMOS晶体管共用漏极。
4.如权利要求1所述的电可编程熔丝单元,其特征在于,还包括与所述写操作位线相连的位线PMOS晶体管。
5.一种电可编程熔丝阵列,其特征在于,包括n×m个如权利要求1-4任意一项所述的电可编程熔丝单元,其中n≥1,且n为自然数,m≥1,且为m自然数;其中,
第i行的电可编程单元的第一NMOS晶体管的栅极均连接至第i个读操作字线,第i行的电可编程单元的第二NMOS晶体管的栅极均连接至第i个写操作字线,1≤i≤n,且i为自然数;
第j列的电可编程单元的电熔丝连接至第j个写操作位线,第j列的电可编程单元的第一NMOS晶体管的源极均连接至第j个读操作位线,1≤j≤m,且j为自然数。
6.如权利要求5所述的电可编程熔丝阵列,其特征在于,还包括m个位线PMOS晶体管,其中,第j个位线PMOS晶体管的源极连接至写操作电源,第j个位线PMOS晶体管漏极连接至第j个写操作位线,第j个位线PMOS晶体管的栅极连接至写操作位线译码器的第j个输出端。
7.一种存储单元,其特征在于,包括如权利要求5或6所述的电可编程熔丝阵列。
8.一种电子装置,其特征在于,包括如权利要求7所述的存储单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910189881.9A CN111696613A (zh) | 2019-03-13 | 2019-03-13 | 一种电可编程熔丝单元、阵列、存储单元和电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910189881.9A CN111696613A (zh) | 2019-03-13 | 2019-03-13 | 一种电可编程熔丝单元、阵列、存储单元和电子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111696613A true CN111696613A (zh) | 2020-09-22 |
Family
ID=72475673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910189881.9A Pending CN111696613A (zh) | 2019-03-13 | 2019-03-13 | 一种电可编程熔丝单元、阵列、存储单元和电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111696613A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112750491A (zh) * | 2020-12-30 | 2021-05-04 | 上海集成电路研发中心有限公司 | 一种efuse阵列结构及其编程方法和读方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5712588A (en) * | 1994-05-07 | 1998-01-27 | Samsung Electronics Co., Ltd. | Fuse element for a semiconductor memory device |
CN1832047A (zh) * | 2005-03-07 | 2006-09-13 | 台湾积体电路制造股份有限公司 | 有多余备份功能的电保险丝储存格及其多余备份的方法 |
CN102403017A (zh) * | 2010-09-08 | 2012-04-04 | 台湾积体电路制造股份有限公司 | 电保险丝存储器阵列 |
CN102959637A (zh) * | 2010-06-28 | 2013-03-06 | 高通股份有限公司 | 具有分离的写入和读取位线的非易失性存储器 |
CN106024064A (zh) * | 2016-02-05 | 2016-10-12 | 四川凯路威电子有限公司 | 高可靠低读电压一次性编程存储器 |
CN108346449A (zh) * | 2017-01-22 | 2018-07-31 | 中芯国际集成电路制造(上海)有限公司 | 一种eFuse存储电路 |
-
2019
- 2019-03-13 CN CN201910189881.9A patent/CN111696613A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5712588A (en) * | 1994-05-07 | 1998-01-27 | Samsung Electronics Co., Ltd. | Fuse element for a semiconductor memory device |
CN1832047A (zh) * | 2005-03-07 | 2006-09-13 | 台湾积体电路制造股份有限公司 | 有多余备份功能的电保险丝储存格及其多余备份的方法 |
CN102959637A (zh) * | 2010-06-28 | 2013-03-06 | 高通股份有限公司 | 具有分离的写入和读取位线的非易失性存储器 |
CN102403017A (zh) * | 2010-09-08 | 2012-04-04 | 台湾积体电路制造股份有限公司 | 电保险丝存储器阵列 |
CN106024064A (zh) * | 2016-02-05 | 2016-10-12 | 四川凯路威电子有限公司 | 高可靠低读电压一次性编程存储器 |
CN108346449A (zh) * | 2017-01-22 | 2018-07-31 | 中芯国际集成电路制造(上海)有限公司 | 一种eFuse存储电路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112750491A (zh) * | 2020-12-30 | 2021-05-04 | 上海集成电路研发中心有限公司 | 一种efuse阵列结构及其编程方法和读方法 |
CN112750491B (zh) * | 2020-12-30 | 2024-05-10 | 上海集成电路研发中心有限公司 | 一种efuse阵列结构及其编程方法和读方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10090027B2 (en) | Memory system with low read power | |
JP5043357B2 (ja) | プログラム可能メモリセル | |
KR102274259B1 (ko) | 멀티 비트 프로그램을 위한 오티피 메모리 셀 및 오티피 메모리 장치 | |
KR102520496B1 (ko) | 오티피 메모리 장치 및 오피 메모리 장치의 테스트 방법 | |
KR102496506B1 (ko) | 복수의 퓨즈 비트들을 독출하는 오티피 메모리 장치 | |
EP2867922A2 (en) | Integrated circuit device featuring an antifuse and method of making same | |
US9754680B2 (en) | Method and device for compact eFuse array | |
US6686791B2 (en) | Oxide anti-fuse structure utilizing high voltage transistors | |
US7161857B2 (en) | Memory redundancy programming | |
CN100419915C (zh) | 非易失性半导体存储器件 | |
JP2010520574A (ja) | 集積回路のヒューズアレイ | |
KR101762918B1 (ko) | 접합 다이오드를 이용한 이퓨즈 오티피 메모리 회로 | |
CN111128256A (zh) | 存储器器件及其中的存储器单元以及计算设备 | |
CN111696613A (zh) | 一种电可编程熔丝单元、阵列、存储单元和电子装置 | |
JP2014179481A (ja) | 半導体装置および電子機器 | |
TW544921B (en) | Semiconductor memory device | |
CN109256170B (zh) | 存储单元及存储阵列 | |
Jang et al. | Design of an 8 bit differential paired eFuse OTP memory IP reducing sensing resistance | |
US20220199177A1 (en) | Semiconductor device having a diode type electrical fuse (e-fuse) cell array | |
US7804701B2 (en) | Method of programming a memory having electrically programmable fuses | |
CN112750491A (zh) | 一种efuse阵列结构及其编程方法和读方法 | |
US10580499B2 (en) | Read only memory | |
CN112447226A (zh) | 可程式化电阻式装置存储器及用于该存储器的方法 | |
CN106601300B (zh) | 一种电熔丝存储单元、电熔丝存储阵列及其使用方法 | |
CN106601301B (zh) | 一种电熔丝存储单元和电熔丝存储阵列 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200922 |