CN1832047A - 有多余备份功能的电保险丝储存格及其多余备份的方法 - Google Patents

有多余备份功能的电保险丝储存格及其多余备份的方法 Download PDF

Info

Publication number
CN1832047A
CN1832047A CN200610058667.2A CN200610058667A CN1832047A CN 1832047 A CN1832047 A CN 1832047A CN 200610058667 A CN200610058667 A CN 200610058667A CN 1832047 A CN1832047 A CN 1832047A
Authority
CN
China
Prior art keywords
electrical fuses
group
redundancy backup
fuses
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200610058667.2A
Other languages
English (en)
Other versions
CN100419916C (zh
Inventor
庄建祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1832047A publication Critical patent/CN1832047A/zh
Application granted granted Critical
Publication of CN100419916C publication Critical patent/CN100419916C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提供一种有多余备份功能的电保险丝储存格及其多余备份的方法。该有多余备份功能的电保险丝储存格包含：一第一组电保险丝，其包含至少一电保险丝；以及一第二组电保险丝有至少一电保险丝，提供多余备份给第一组电保险丝的至少一电保险丝，其中如果第一组电保险丝的一电保险丝是有缺陷的，第二组电保险丝中至少一电保险丝能被规划提供有缺陷保险丝的一多余备份功能。本发明通过为电保险丝设置多余备份，使高密度的电保险丝阵列可能改善生产良率。多余备份的电保险丝能和原本的电保险丝的并联建立以修理引起错误位的任何的有缺陷的电保险丝。

Description

有多余备份功能的电保险丝储存格及其多余备份的方法
技术领域
本发明相关一集成电路设计，特别是相关于为集成电路设计的电保险丝提供多余备份的方法及装置。
背景技术
当一经过保险丝的电流超过一临限的时候，电保险丝被烧毁。因为烧毁的保险丝的状态不能还原，而可以提供不因电源消失而改变的数据储存的功能。电保险丝的适当设置能提供更多的弹性设计，例如放置保险丝在晶片中，因为配线被允许设置在金属层上及保险丝下面。此位置设置优势让电保险丝在高密度存储器装置中成为一很有价值的元件。
然而，一些电保险丝可能存在缺陷。因为这些缺陷，电保险丝时常不能正确地被编程写入。当这些保险丝在数字电路中不能正确地被编程写入时候，将存在错误的位。在一传统的保险丝阵列，因为传统保险丝阵列的容量有非常多的限制而通常只有数十到数千位，这些错误的位时常被忽略。这种低的容量能提供一项高正确的生产结果而无须修理任何一错误位。
然而，当集成电路技术继续降低实体尺寸大小，电保险丝能在非常小的尺寸被制造，以致于电保险丝的容量可以很高且尺寸很小。当容量因更新生产技术，例如0.13um或更精密的制程而增加，发生缺陷的密度将增加而且可能造成一项更低的生产良率。
图1表示一传统的保险丝储存格100，包含一电保险丝102连接到一程序编写设备104和一输出选择装置106。虽然程序编写设备104和输出选择装置106被显示为厚氧化物NMOS装置，熟知本发明相关技术者可知这些装置可以其他的已知技术实施。
电保险丝102能因一高状态的“WSel”选择线信号打开程序编写设备104而被编程规划烧断。通过程序编写设备104打开，来自电压源VDDQ的高编程电压能到达且烧断电保险丝102。电保险丝102也能被通过一低状态的“WSel”选择线信号关掉程序编写设备104并利用一高状态的“RSel”选择线信号打开输出选择装置106来读取。一信号在一节点108指出电保险丝102的电阻并输出到读取位线Rbl。
发明内容
通过介绍多余备份的电保险丝额外的方法，半导体制造业编程的生产良率可以提高。
本发明提供方法及电路给电保险丝以设置多余备份，借此利用以附加的电保险丝更换有缺陷的电保险丝的方式，允许有缺陷的电保险丝容易被处理。
本发明所述保险丝储存格包括一第一组电保险丝，其中包含至少一电保险丝，和一第二组电保险丝用以提供多余备份给第一组电保险丝中的至少一电保险丝，其中如果第一组电保险丝的一电保险丝是有缺陷的，第二组电保险丝中至少之一电保险丝能被规划来提供有缺陷保险丝的一多余备份功能。
本发明所述有多余备份功能的电保险丝储存格，个别电保险丝耦接于一程序编写设备。
本发明所述有多余备份功能的电保险丝储存格，该电保险丝与一输出选择装置耦接。
本发明所述有多余备份功能的电保险丝储存格，进一步包含一个附签位以与第一组电保险丝相关以指出其是否是有缺陷的。
本发明所述有多余备份功能的电保险丝储存格，附签位是一预先规划的保险丝用来决定选择第一组或第二组电保险丝。
本发明所述有多余备份功能的电保险丝储存格，第一组电保险丝的个别电保险丝分别相关于第二组电保险丝中一电保险丝，用以提供基于其各自编程数据的各种编程数据组合。
本发明还提供一种为电保险丝储存格提供多余备份的方法，所述为电保险丝储存格提供多余备份的方法包含：存取在一第一组电保险丝中至少一电保险丝；侦测到被存取的保险丝是有缺陷的；并且存取一个在一个第二组电的保险丝中被预定的多余备份保险丝，用以提供多余备份给该第一组电保险丝中该有缺陷的电保险丝。
本发明所述的为电保险丝储存格提供多余备份的方法，进一步包含识别在第一组电保险丝中被存取的该电保险丝的一个地址。
本发明所述的为电保险丝储存格提供多余备份的方法，该识别进一步包括把被存取的电保险丝的地址与一有缺陷保险丝的地址预存列表作比较。
本发明所述的为电保险丝储存格提供多余备份的方法，进一步包含当在第一组电保险丝中发现有缺陷的电保险丝时，启动该第二组电保险丝借以替换第一组电保险丝至少一电保险丝。
本发明所述的为电保险丝储存格提供多余备份的方法，进一步包含当在第一组电保险丝中发现有缺陷的电保险丝时，启动该第二组电保险丝以替换全部该第一组电保险丝。
本发明所述的为电保险丝储存格提供多余备份的方法，进一步包含当在第一组电保险丝中发现有缺陷的电保险丝时，使对该第一组电保险丝的任何存取失能。
本发明另提供一有多余备份功能的电保险丝储存格，所述多余备份功能的电保险丝储存格包含：一第一组电保险丝，其中包含至少一电保险丝；一第二组电保险丝为该第一组电保险丝中至少一电保险丝提供多余备份；一地址缓冲区，提供一地址用以存取该第一组电保险丝中至少一电保险丝；一第一译码器，其利用该地址缓冲区提供的地址来定位将被存取的该第一组电保险丝中的电保险丝；一对应多余备份地址模组，用以提供第一组电保险丝中一或多有缺陷电保险丝的地址；以及一第二译码器，用以依据地址缓冲区所提供的地址来定位来自第二组电保险丝中的一多余备份保险丝，以对应将被存取的该第一组电保险丝中的电保险丝；其中当发现被存取的该第一组电保险丝中的电保险丝有缺陷时，第二组电保险丝中的多余备份保险丝会被存取。
本发明所述的有多余备份功能的电保险丝储存格，如果将被存取的该第一组电保险丝中的电保险丝有缺陷，一信号会被产生以使该第一译码器失能。
本发明所述的有多余备份功能的电保险丝储存格，进一步的包含一选择模组选择性地根据被存取的第一组或第二组电保险丝中的电保险丝，产生一输出。
本发明所述的有多余备份功能的电保险丝储存格，该对应多余备份地址模组包含电保险丝以编程第一组电保险丝中有缺陷电保险丝的地址。
本发明所述的有多余备份功能的电保险丝储存格及其多余备份的方法，通过为电保险丝设置多余备份，使高密度的电保险丝阵列可能改善生产良率。多余备份的电保险丝能和原本的电保险丝的并联建立以修理引起错误位的任何的有缺陷的电保险丝。
附图说明
图1表示一传统的保险丝储存格100；
图2表示根据本发明的一第一实施例的一具有百分之百的多余备份的保险丝储存格200；
图3表示符合本发明的另一实施例，具有完全的多余备份的一保险丝阵列的二个样本方法302和304；
图4表示符合本发明的另一实施例的一电路400；
图5是示出本发明为电保险丝储存格提供多余备份的方法的流程图。
具体实施方式
本发明提供为电保险丝设置多余备份的方法和电路。
图2表示根据本发明的一第一实施例的一具有百分之百的多余备份的保险丝储存格200。保险丝储存格200包含电保险丝202和204。电保险丝204能被视为一多余备份的电保险丝，而电保险丝202能被视为一原本的电保险丝。电保险丝202和204被并联，因此如果最初的电保险丝变得有缺陷，多余备份的电保险丝能被使用当作一替换保险丝。电保险丝202被连接到一程序编写设备206和一输出选择装置208，而电保险丝204被连接到一程序编写设备210和一输出选择装置212。装置206，208，210和212被显示为厚氧化物的NMOS晶体管，然而其不被限制在被显示的设计，其他已知的设计可在不脱离本发明的精神被实现。
电保险丝202如同任何的保险丝储存格，能以一般的方法被一电保险丝所编程而且读取。当电保险丝202将被编程的时候，程序编写设备206被用一高态“WSel1”选择线信号来打开，从电压源极VDD Q允许高编程规划电压到达并烧断电保险丝202。如果将读取电保险丝202，程序编写设备206被一低态“WSel1”选择线信号关闭，而且输出选择装置208被一高态“RSel1”选择线信号打开，借此允许在一节点214的数据经过一读取位线Rbl输出。
如果电保险丝202是有缺陷的，电保险丝204能被选择来被编程规划或读取。电保险丝204能被通过在一高态“WSel2”选择线信号来打开，从电压源极VDDQ允许高编程规划电压到达并烧断电保险丝204。电保险丝204也能通过一低态“WSel2”选择线信号关闭程序编写设备210而且一高态“RSel1”选择线信号打开输出选择装置212，借此允许在一节点216的数据经过一读取位线Rbl输出。
有多种方法可用以选择哪一组编程信号(选择线“WSel1”或者“WSel2”)和阅读信号(选择线“RSel1”或者“RSel2”)被使用以决定选择何一特定电保险丝。一单独的附签位被设置来决定包括“WSel1”和“RSel1”的第一组或者包括“WSel2”和“RSel2”的第二组中，哪一组将被使用，这取决于是否这一附签位有被规划。如果附签位没有被规划，第一组将会被使用来选择电保险丝202，使用原本的电保险丝。相反地，如果附签位已经被规划，将会改为第二组被使用而选择电保险丝204，使用多余备份的电保险丝。值得注意的是附签位可在保险丝阵列的外部独立设置，也可以是保险丝阵列的一部分。
这一方法允许其他编程机制应用于此一有百分之百的多余备份的保险丝储存格配置。举例来说，电保险丝202和204两者能在同时被使用。如果保险丝非常容易被编程，两保险丝均能被编程而只有一特定的组合例如(1，1)能指出一真实的编程状态“1”。任何其他的组合例如(0，0)，(0，1)，或(1，0)将代表一真实的非编程状态“0”。这些组合能被逻辑操作决定。举例来说，逻辑操作可能是在二个保险丝之间的一“AND”。其他的独立或组合的逻辑操作也能被应用。因为保险丝储存格是非常难被编程的保险丝，两保险丝也均能被编程，而且如果二个保险丝中任何一个被编程而且被读为“1”，输出将是“1”。多余备份功能的保险丝储存格可以被编程以使来自第一组及第二组的保险丝能被组合使用。
图3表示符合本发明的另一实施例，具有完全的多余备份的一保险丝阵列的二个样本方法302和304。假设保险丝阵列包含32个位(于302或者304由一正方形表示)其中较高的16个位用于302，或较低的16个位用于304。但是如果一附签位未被编程，只有第一组或较高的16个位将在保险丝阵列被使用，其中该附签位可为任何类型的数字参数。然而，如果任何一较高16个位有缺陷，通过编程附签位将改为使用一第二组或者较低的16个位。值得注意的是只要保险丝阵列与至少一附签位相关，而附签位可在此保险丝阵列之外一单独的位或是从保险丝阵列本身一被指定的位构成。在此方式中，较高的16个位将被视为原本的电保险丝，而较低的16个位将被视为多余备份电保险丝。第一组和第二组能由一实际的保险丝阵列构成以作为本发明的一实施例。在另一实施例中，一保险丝阵列的最后一位被使用为附签位。最后一位最先读取以决定将使用较高的16个位或者较低的16个位。
图4表示符合本发明的另一实施例的一电路400其能以来自一多余备份的保险丝阵列的电保险丝替换在一原本的保险丝阵列中的有缺陷的保险丝。图5是示出本发明为电保险丝储存格提供多余备份的方法的流程图。如图4及图5所示，电路400提供实行多余备份的功能，即使当多余备份电保险丝的数目比原本电保险丝的数目更小的时候。一主要的保险丝阵列402被一译码器404控制，接受来自一地址缓冲区406的保险丝位置。一对应多余备份地址模组408，一多余备份译码器410，和一阵列412设置于电路400以提供部分的或完全的多余备份功能给主要的保险丝阵列402。同样地，阵列的部分或全部的有缺陷保险丝能被替换。
在一地址缓冲区406提供电保险丝的地址给译码器404之后，译码器404在主要保险丝阵列402里面定位出该电保险丝而且提供必需的信号给连接到特定电保险丝的装置。然而，当地址缓冲区406存取保险丝数据的时候，如果特定的位在那一地址中是错误的或有缺陷的，被缓冲的地址信号也馈入对应多余备份地址模组408检查。对应多余备份地址模组408被预先编程入包含错误位的地址。如果任何的错误位在测试期间被发现，这些地址将被永久地编程入对应多余备份地址模组408之内。如果从地址缓冲区406输入的地址位被显示为错误的，一信号将被多余备份译码器410产生而使译码器404失去能力。多余备份译码器410然后将打开来自多余备份数据阵列412的保险丝。一输出选择模组414也将被启动，从多余备份保险丝阵列选择被读的保险丝数据，以代替主要的保险丝阵列并产生一最后的输出。值得注意的是在这一实施例中使用的机制也能被应用到多余备份的地址，多余备份的行或多余备份的列和行。
本发明介绍一方法通过为电保险丝设置多余备份，使高密度的电保险丝阵列可能改善生产良率。多余备份的电保险丝能和原本的电保险丝的并联建立以修理引起错误位的任何的有缺陷的电保险丝。本发明也介绍设置不同形式的多余备份的方法，例如完全多余备份的方法，为每个原本的保险丝设置一额外的保险丝；和部分多余备份的方法，其中只有一额外的保险丝被增加给某一些最初的保险丝以节省空间。
虽然本发明已通过较佳实施例说明如上，但该较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例作出各种更改和补充，因此本发明的保护范围以权利要求书的范围为准。
附图中符号的简单说明如下：
202、204：电保险丝
206、210：程序编写设备
208、212：输出选择装置

Claims (16)

1.一有多余备份功能的电保险丝储存格，其特征在于，所述多余备份功能的电保险丝储存格包含：
一第一组电保险丝，其包含至少一电保险丝；以及一第二组电保险丝有至少一电保险丝，提供多余备份给第一组电保险丝的至少一电保险丝，其中如果第一组电保险丝的一电保险丝是有缺陷的，第二组电保险丝中至少一电保险丝能被规划提供有缺陷保险丝的一多余备份功能。
2.根据权利要求1所述有多余备份功能的电保险丝储存格，其特征在于，个别电保险丝耦接于一程序编写设备。
3.根据权利要求2所述有多余备份功能的电保险丝储存格，其特征在于，该电保险丝与一输出选择装置耦接。
4.根据权利要求1所述有多余备份功能的电保险丝储存格，其特征在于，进一步包含一个附签位以与第一组电保险丝相关以指出其是否是有缺陷的。
5.根据权利要求4所述有多余备份功能的电保险丝储存格，其特征在于，附签位是一预先规划的保险丝用来决定选择第一组或第二组电保险丝。
6.根据权利要求1所述有多余备份功能的电保险丝储存格，其特征在于，第一组电保险丝的个别电保险丝分别相关于第二组电保险丝中一电保险丝，用以提供基于其各自编程数据的各种编程数据组合。
7.一种为电保险丝储存格提供多余备份的方法，其特征在于，所述为电保险丝储存格提供多余备份的方法包含：
存取在一第一组电保险丝中至少一电保险丝；侦测到被存取的保险丝是有缺陷的；并且存取一个在一个第二组电的保险丝中被预定的多余备份保险丝，用以提供多余备份给该第一组电保险丝中该有缺陷的电保险丝。
8.根据权利要求7所述的为电保险丝储存格提供多余备份的方法，其特征在于，进一步包含识别在第一组电保险丝中被存取的该电保险丝的一个地址。
9.根据权利要求8所述的为电保险丝储存格提供多余备份的方法，其特征在于，该识别进一步包括把被存取的电保险丝的地址与一有缺陷保险丝的地址预存列表作比较。
10.根据权利要求7所述的为电保险丝储存格提供多余备份的方法，其特征在于，进一步包含当在第一组电保险丝中发现有缺陷的电保险丝时，启动该第二组电保险丝借以替换第一组电保险丝至少一电保险丝。
11.根据权利要求7所述的为电保险丝储存格提供多余备份的方法，其特征在于，进一步包含当在第一组电保险丝中发现有缺陷的电保险丝时，启动该第二组电保险丝以替换全部该第一组电保险丝。
12.根据权利要求7所述的为电保险丝储存格提供多余备份的方法，其特征在于，进一步包含当在第一组电保险丝中发现有缺陷的电保险丝时，使对该第一组电保险丝的任何存取失能。
13.一有多余备份功能的电保险丝储存格，其特征在于，所述多余备份功能的电保险丝储存格包含：
一第一组电保险丝，其中包含至少一电保险丝；
一第二组电保险丝为该第一组电保险丝中至少一电保险丝提供多余备份；
一地址缓冲区，提供一地址用以存取该第一组电保险丝中至少一电保险丝；
一第一译码器，其利用该地址缓冲区提供的地址来定位将被存取的该第一组电保险丝中的电保险丝；
一对应多余备份地址模组，用以提供第一组电保险丝中一或多有缺陷电保险丝的地址；以及
一第二译码器，用以依据地址缓冲区所提供的地址来定位来自第二组电保险丝中的一多余备份保险丝，以对应将被存取的该第一组电保险丝中的电保险丝；其中当发现被存取的该第一组电保险丝中的电保险丝有缺陷时，第二组电保险丝中的多余备份保险丝会被存取。
14.根据权利要求13所述的有多余备份功能的电保险丝储存格，其特征在于，如果将被存取的该第一组电保险丝中的电保险丝有缺陷，一信号会被产生以使该第一译码器失能。
15.根据权利要求13所述的有多余备份功能的电保险丝储存格，其特征在于，进一步的包含一选择模组选择性地根据被存取的第一组或第二组电保险丝中的电保险丝，产生一输出。
16.根据权利要求13所述的有多余备份功能的电保险丝储存格，其特征在于，该对应多余备份地址模组包含电保险丝以编程第一组电保险丝中有缺陷电保险丝的地址。
CNB2006100586672A 2005-03-07 2006-03-06 有多余备份功能的电保险丝单元及其多余备份的方法 Expired - Fee Related CN100419916C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/074,920 2005-03-07
US11/074,920 US7405989B2 (en) 2005-03-07 2005-03-07 Electrical fuses with redundancy

Publications (2)

Publication Number Publication Date
CN1832047A true CN1832047A (zh) 2006-09-13
CN100419916C CN100419916C (zh) 2008-09-17

Family

ID=36943335

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100586672A Expired - Fee Related CN100419916C (zh) 2005-03-07 2006-03-06 有多余备份功能的电保险丝单元及其多余备份的方法

Country Status (2)

Country Link
US (2) US7405989B2 (zh)
CN (1) CN100419916C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103765521A (zh) * 2011-07-29 2014-04-30 泰塞拉公司 用于测试集成电路的保险丝熔断可靠性的系统和方法
CN105319962A (zh) * 2015-10-28 2016-02-10 美核电气（济南）有限公司 一种双冗余供电保险系统
CN111199766A (zh) * 2018-11-19 2020-05-26 三星电子株式会社 存储器设备
CN111696613A (zh) * 2019-03-13 2020-09-22 中芯国际集成电路制造(上海)有限公司 一种电可编程熔丝单元、阵列、存储单元和电子装置
WO2022183649A1 (zh) * 2021-03-01 2022-09-09 长鑫存储技术有限公司 熔丝故障修复电路
US11587641B2 (en) 2021-03-01 2023-02-21 Changxin Memory Technologies, Inc. Fuse fault repair circuit

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405989B2 (en) * 2005-03-07 2008-07-29 Taiwan Semiconductor Manufacturing Co., Ltd. Electrical fuses with redundancy
JP4817701B2 (ja) * 2005-04-06 2011-11-16 株式会社東芝 半導体装置
US7684266B2 (en) * 2007-04-11 2010-03-23 Micron Technology, Inc. Serial system for blowing antifuses
JP2009016568A (ja) * 2007-07-04 2009-01-22 Toshiba Corp 半導体集積回路装置
US8331126B2 (en) * 2010-06-28 2012-12-11 Qualcomm Incorporated Non-volatile memory with split write and read bitlines
US8803590B2 (en) * 2012-07-26 2014-08-12 Globalfoundries Singapore Pte. Ltd. High speed low power fuse circuit
KR20160001499A (ko) * 2014-06-27 2016-01-06 에스케이하이닉스 주식회사 반도체 시스템 및 반도체 장치
CN106910525B (zh) 2015-12-23 2019-09-20 中芯国际集成电路制造(北京)有限公司 电可编程熔丝单元阵列及其操作方法
US11164610B1 (en) 2020-06-05 2021-11-02 Qualcomm Incorporated Memory device with built-in flexible double redundancy
US11177010B1 (en) 2020-07-13 2021-11-16 Qualcomm Incorporated Bitcell for data redundancy
WO2022059176A1 (ja) * 2020-09-18 2022-03-24 タワー パートナーズ セミコンダクター株式会社 半導体装置

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200922A (en) * 1990-10-24 1993-04-06 Rao Kameswara K Redundancy circuit for high speed EPROM and flash memory devices
JP3268823B2 (ja) * 1992-05-28 2002-03-25 日本テキサス・インスツルメンツ株式会社 半導体記憶装置
KR950015041B1 (ko) * 1992-11-23 1995-12-21 삼성전자주식회사 로우리던던시회로를 가지는 고집적 반도체 메모리 장치
US5452251A (en) * 1992-12-03 1995-09-19 Fujitsu Limited Semiconductor memory device for selecting and deselecting blocks of word lines
DE4242969A1 (de) * 1992-12-18 1994-06-23 Stoll & Co H Warenabzugswalzenanordnung für Flachstrickmaschinen
JP3020077B2 (ja) * 1993-03-03 2000-03-15 株式会社日立製作所 半導体メモリ
EP0632380A1 (en) * 1993-06-30 1995-01-04 International Business Machines Corporation A circuit allowing a two-pass fuse blow to memory chips combining abist and redundancy capabilities
US5422850A (en) * 1993-07-12 1995-06-06 Texas Instruments Incorporated Semiconductor memory device and defective memory cell repair circuit
KR0119888B1 (ko) * 1994-04-11 1997-10-30 윤종용 반도체 메모리장치의 결함구제방법 및 그 회로
US5659551A (en) * 1995-05-31 1997-08-19 International Business Machines Corporation Programmable computer system element with built-in self test method and apparatus for repair during power-on
US5731733A (en) * 1995-09-29 1998-03-24 Intel Corporation Static, low current sensing circuit for sensing the state of a fuse device
US5708291A (en) * 1995-09-29 1998-01-13 Intel Corporation Silicide agglomeration fuse device
KR100230393B1 (ko) * 1996-12-05 1999-11-15 윤종용 반도체 메모리장치
KR100258975B1 (ko) * 1996-12-10 2000-06-15 윤종용 반도체 메모리장치
JP3189886B2 (ja) * 1997-10-30 2001-07-16 日本電気株式会社 半導体記憶装置
US6061291A (en) * 1998-07-14 2000-05-09 Winbond Electronics Corporation America Memory integrated circuit supporting maskable block write operation and arbitrary redundant column repair
US6199177B1 (en) * 1998-08-28 2001-03-06 Micron Technology, Inc. Device and method for repairing a semiconductor memory
JP3164083B2 (ja) * 1998-10-20 2001-05-08 日本電気株式会社 半導体集積回路
KR100304700B1 (ko) * 1999-01-13 2001-09-26 윤종용 버퍼부를 내장하여 부하를 일정하게 하는 리던던시 회로
KR100334531B1 (ko) * 1999-04-03 2002-05-02 박종섭 반도체 메모리 장치
JP2001101892A (ja) * 1999-09-30 2001-04-13 Mitsubishi Electric Corp 半導体記憶装置
US6084807A (en) * 1999-11-08 2000-07-04 Choi; Jin H. Memory device with global redundancy
US6381115B1 (en) * 1999-12-20 2002-04-30 Stmicroelectronics, Inc. Redundant electric fuses
US20030001589A1 (en) * 1999-12-20 2003-01-02 Stmicroelectronics, Inc. Redundant electric fuses
US6166981A (en) * 2000-02-25 2000-12-26 International Business Machines Corporation Method for addressing electrical fuses
JP2001357694A (ja) * 2000-06-13 2001-12-26 Sharp Corp 半導体装置の冗長置換方法
US6542418B2 (en) * 2001-06-26 2003-04-01 International Business Machines Corporation Redundant memory array having dual-use repair elements
KR100413762B1 (ko) * 2001-07-02 2003-12-31 삼성전자주식회사 뱅크 수를 가변할 수 있는 반도체 장치 및 그 방법
JP2003045195A (ja) * 2001-07-31 2003-02-14 Mitsubishi Electric Corp 半導体メモリ
US7123512B2 (en) * 2002-07-19 2006-10-17 Micron Technology, Inc. Contiguous block addressing scheme
US7120068B2 (en) * 2002-07-29 2006-10-10 Micron Technology, Inc. Column/row redundancy architecture using latches programmed from a look up table
JP2004063023A (ja) * 2002-07-30 2004-02-26 Renesas Technology Corp 半導体記憶装置
KR100499640B1 (ko) * 2003-04-21 2005-07-07 주식회사 하이닉스반도체 로오 리던던시 회로 및 리페어 방법
US7405989B2 (en) * 2005-03-07 2008-07-29 Taiwan Semiconductor Manufacturing Co., Ltd. Electrical fuses with redundancy
JP4761980B2 (ja) * 2005-09-13 2011-08-31 株式会社東芝 半導体集積回路装置
JP4761959B2 (ja) * 2005-12-26 2011-08-31 株式会社東芝 半導体集積回路装置
US7602663B2 (en) * 2006-12-22 2009-10-13 Intel Corporation Fuse cell array with redundancy features

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103765521A (zh) * 2011-07-29 2014-04-30 泰塞拉公司 用于测试集成电路的保险丝熔断可靠性的系统和方法
US9557364B2 (en) 2011-07-29 2017-01-31 Tessera, Inc. System and method for testing fuse blow reliability for integrated circuits
CN105319962A (zh) * 2015-10-28 2016-02-10 美核电气（济南）有限公司 一种双冗余供电保险系统
CN111199766A (zh) * 2018-11-19 2020-05-26 三星电子株式会社 存储器设备
CN111199766B (zh) * 2018-11-19 2023-11-21 三星电子株式会社 存储器设备
CN111696613A (zh) * 2019-03-13 2020-09-22 中芯国际集成电路制造(上海)有限公司 一种电可编程熔丝单元、阵列、存储单元和电子装置
WO2022183649A1 (zh) * 2021-03-01 2022-09-09 长鑫存储技术有限公司 熔丝故障修复电路
US11587641B2 (en) 2021-03-01 2023-02-21 Changxin Memory Technologies, Inc. Fuse fault repair circuit

Also Published As

Publication number Publication date
US20060197178A1 (en) 2006-09-07
US7724601B2 (en) 2010-05-25
CN100419916C (zh) 2008-09-17
US7405989B2 (en) 2008-07-29
US20080252361A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
CN1832047A (zh) 有多余备份功能的电保险丝储存格及其多余备份的方法
CN1037721C (zh) 修复半导体存储器器件中缺陷的方法和电路
KR101957907B1 (ko) 메모리 디바이스들의 소프트 포스트 패키지 리페어
US6157583A (en) Integrated circuit memory having a fuse detect circuit and method therefor
US6922649B2 (en) Multiple on-chip test runs and repairs for memories
KR950008676B1 (ko) 반도체 메모리 장치 및 그의 결함 구제 방법
US20060077734A1 (en) Direct mapped repair cache systems and methods
US7366946B2 (en) ROM redundancy in ROM embedded DRAM
KR20080019211A (ko) 메모리 어레이의 프로그래밍 방법 및 장치
US20060080572A1 (en) Set associative repair cache systems and methods
JP2005518628A (ja) ヒューズ概念および操作方法
US8520434B2 (en) Method of storing E-fuse data in flash memory device
CN101331554A (zh) 具有可重定目标的存储器单元冗余的存储器
KR20030014572A (ko) 고체 반도체 장치
CN1901093A (zh) 用于非易失性存储设备的冗余选择器电路
CN1838327A (zh) 半导体存储器件和半导体存储器件测试方法
US6711056B2 (en) Memory with row redundancy
US7630258B2 (en) Decoder based set associative repair cache systems and methods
CN1359524A (zh) 用于检测存储器的测试装置
CN1405890A (zh) 非易失性半导体存储器件及其不良补救方法
CN114236366A (zh) 支持乱序成品测试的芯片及测试方法
CN1382296A (zh) 识别集成电路的方法
KR102580106B1 (ko) 최적화된 리던던시 활용을 이용한 메모리 복구
EP1357559A1 (en) Self-repair method for nonvolatile memory devices using a supersecure architecture, and nonvolatile memory device
US7339843B2 (en) Methods and circuits for programming addresses of failed memory cells in a memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080917

CF01 Termination of patent right due to non-payment of annual fee