CN106910525B - 电可编程熔丝单元阵列及其操作方法 - Google Patents
电可编程熔丝单元阵列及其操作方法 Download PDFInfo
- Publication number
- CN106910525B CN106910525B CN201510974772.XA CN201510974772A CN106910525B CN 106910525 B CN106910525 B CN 106910525B CN 201510974772 A CN201510974772 A CN 201510974772A CN 106910525 B CN106910525 B CN 106910525B
- Authority
- CN
- China
- Prior art keywords
- switch
- electrically programmable
- programmable fuse
- write
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了电可编程熔丝单元阵列及其操作方法。该电可编程单元阵列包括:第一布线、与第一布线连接的多个电可编程熔丝单元以及至少一个邻接开关。该至少一个邻接开关的控制端子连接到第一布线,各邻接开关分别设置在连接到该第一布线的相邻的两个电可编程熔丝单元之间,每一邻接开关操作连接与其相邻的两个电可编程熔丝单元的公共节点。通过在连接相同第一布线的每两个电可编程单元之间增设一个邻接开关,可以在制造电可编程熔丝单元阵列时,将每个写开关的尺寸或者面积减小,从而减小阵列的总体面积。
Description
技术领域
本发明涉及半导体技术领域,更具体地,涉及电可编程熔丝单元阵列及其操作方法。
背景技术
在传统的电可编程熔丝(eFuse)单元阵列中,eFuse单元包括电可编程熔丝和开关。在写操作时,例如,使较高的写电流流过电可编程熔丝,来使电可编程熔丝熔断或烧断(burning),从而将信息写入到该eFuse单元。因此,写操作有时也称为熔断操作,写电流有时也称为熔断电流。
由于写电流比较高,导致eFuse单元中的开关装置(例如,NMOS(N型金属-氧化物-半导体(Metal-Oxide-Semiconductor))晶体管)的面积占据了eFuse单元面积的大部分,例如占eFuse单元面积的80%。此外,在对eFuse单元进行读操作时,流过eFuse的电流受到最大读电流和读电流的持续时间限制,因而限制了读操作的次数。
在现有技术中,还存在被称为1R2T的eFuse单元,如图1所示。电可编程熔丝(R)11的一端可以连接到两个NMOS晶体管(T):一个为写NMOS晶体管12,另一个为读写NMOS晶体管13。在读操作时,写NMOS晶体管12关断,读写NMOS晶体管13导通;在写操作时,写NMOS晶体管12和读写NMOS晶体管13均导通。由于读电流很小,例如可以为写电流的1%,所以读写NMOS晶体管的面积可以很小。由于读电流减小,因此可以显著增加读操作的次数。然而,这样的eFuse单元相对于传统的1R1T的eFuse单元面积几乎没有缩减或者缩减很少,因而仍存在面积较大的问题。
发明内容
针对上述问题提出了本发明。
本发明的目的之一是:提供一种具有新颖结构的电可编程熔丝单元阵列。本发明的目的之一是:降低电可编程熔丝单元及其阵列的面积。本发明的目的之一是:提供电可编程熔丝单元阵列的驱动方法。应理解,本发明的不同实施例可以实现上述的以及其它的目的或效果中的一个或多个。
根据本发明的第一方面,提供了一种电可编程熔丝单元阵列,包括:第一布线;与第一布线连接的多个电可编程熔丝单元,每一电可编程熔丝单元包括:电可编程熔丝,具有第一端和第二端,写开关,具有第一电流传输端子和第二电流传输端子以及控制端子,其允许流过电可编程熔丝的写电流的一部分从其流过,读写开关,具有第一电流传输端子和第二电流传输端子以及控制端子,其允许流过电可编程熔丝的写电流的一部分或者流过电可编程熔丝的读电流从其流过,和公共节点,其中,所述电可编程熔丝的第一端连接到第二布线,所述电可编程熔丝的第二端、所述写开关的第一电流传输端子、以及所述读写开关的第一电流传输端子连接到所述公共节点,所述写开关的第二电流传输端子和所述读写开关的第二电流传输端子连接到第三布线,所述写开关的控制端子连接到所述第一布线,所述读写开关的控制端子连接到第四布线;以及至少一个邻接开关,所述至少一个邻接开关的控制端子连接到所述第一布线,各邻接开关分别设置在连接到所述第一布线的相邻的两个电可编程熔丝单元之间,每一所述邻接开关操作连接与其相邻的两个电可编程熔丝单元的公共节点。
在一些实施例中,所述多个电可编程熔丝单元包括2个电可编程熔丝单元,所述至少一个邻接开关包括1个邻接开关,所述1个邻接开关设置在所述2个电可编程熔丝单元之间。
在一些实施例中,所述多个电可编程熔丝单元包括4个电可编程熔丝单元,所述至少一个邻接开关包括3个邻接开关,所述3个邻接开关分别设置在所述4个电可编程熔丝单元中相邻的两个电可编程熔丝单元之间;在所述3个邻接开关的序列中:沿所述第一布线处于中间位置的邻接开关的导通电阻最小;处于中间位置两侧的邻接开关的导通电阻基本相等且大于所述处于中间位置的邻接开关的导通电阻。
在一些实施例中,所述多个电可编程熔丝单元包括2N个电可编程熔丝单元,所述至少一个邻接开关包括2N-1个邻接开关,其中N为大于2的正整数,所述2N-1个邻接开关分别设置在所述2N个电可编程熔丝单元中相邻的两个电可编程熔丝单元之间;在所述2N-1个邻接开关的序列中:沿所述第一布线处于中间位置的第2N-1个邻接开关的导通电阻为最小,并且分别位于第2N-1个邻接开关两侧的第1和第2N-1个的邻接开关的导通电阻与第2N-1个邻接开关的导通电阻基本相等;在所述第1和第2N-1个的邻接开关之间的邻接开关的导通电阻向着两者之间的序列中点而增加;在所述第2N-1和第2N-1个的邻接开关之间的邻接开关的导通电阻向着两者之间的序列中点而增加。
在一些实施例中,第2N-2个和第2N-2+1个以及第2N-2N-2-1个和第2N-2N-2个邻接开关的导通电阻为最大。
在一些实施例中,各电可编程熔丝单元中的读写开关的导通电阻基本相等,且大于该电可编程熔丝单元中的写开关的导通电阻。
在一些实施例中,所述多个电可编程熔丝单元包括2N个电可编程熔丝单元,其相应包括2N个写开关,其中,N为大于1的正整数;在所述2N个写开关的序列中:沿所述第一布线处于最外侧位置的第1个和第2N个写开关的导通电阻为最小;在第1个和第2N个写开关之间的写开关的导通电阻向着序列的中点而增加。
在一些实施例中,所述多个电可编程熔丝单元包括4个电可编程熔丝单元,所述至少一个邻接开关包括3个邻接开关,所述3个邻接开关分别设置在所述4个电可编程熔丝单元中相邻的两个电可编程熔丝单元之间;在所述3个邻接开关的序列中:沿所述第一布线处于中间位置的邻接开关的面积最大;处于中间位置两侧的邻接开关的面积基本相等且小于所述处于中间位置的邻接开关的面积。
在一些实施例中,所述多个电可编程熔丝单元包括2N个电可编程熔丝单元,所述至少一个邻接开关包括2N-1个邻接开关,其中N为大于2的正整数,所述2N-1个邻接开关分别设置在所述2N个电可编程熔丝单元中相邻的两个电可编程熔丝单元之间;在所述2N-1个邻接开关的序列中:沿所述第一布线处于中间位置的第2N-1个邻接开关的面积为最大,并且分别位于第2N-1个邻接开关两侧的第1和第2N-1个的邻接开关的面积与第2N-1个邻接开关的面积基本相等;在所述第1和第2N-1个的邻接开关之间的邻接开关的面积向着两者之间的序列中点而减小;在所述第2N-1和第2N-1个的邻接开关之间的邻接开关的面积向着两者之间的序列中点而减小。
在一些实施例中,第2N-2个和第2N-2+1个以及第2N-2N-2-1个和第2N-2N-2个邻接开关的面积为最小。
在一些实施例中,各电可编程熔丝单元中的读写开关的面积基本相等,且小于该电可编程熔丝单元中的写开关的面积。
在一些实施例中,所述多个电可编程熔丝单元包括2N个电可编程熔丝单元,其相应包括2N个写开关,其中,N为大于1的正整数;在所述2N个写开关的序列中:沿所述第一布线处于最外侧位置的第1个和第2N个写开关的面积为最大;在第1个和第2N个写开关之间的写开关的面积向着序列的中点而减小。
在一些实施例中,所述写开关、所述读写开关以及所述邻接开关为NMOS晶体管。
在一些实施例中,所述电可编程熔丝单元阵列还包括:第二布线驱动单元,用于向选定的第二布线分别提供写电流和读电流。
根据本发明的第二方面,提供了一种电可编程熔丝单元阵列的操作方法,包括:提供如前所述电可编程熔丝单元阵列;在写操作时,设置所述第一布线、所选择的电可编程熔丝单元连接的第二布线、所述第三布线和所述第四布线的电压电平,以使得所述多个电可编程熔丝单元的写开关和读写开关导通并且所述至少一个邻接开关导通,使得写电流流过所选择的电可编程熔丝单元的电可编程熔丝;在读操作时,设置所述第一布线、所述第二布线、所述第三布线和所述第四布线的电压电平,以使得所选择的电可编程熔丝单元的写开关关断并且读写开关导通并且所述至少一个邻接开关关断,使得读电流流过所选择的电可编程熔丝单元的电可编程熔丝。
在本发明的阵列中,在连接相同第一布线的每两个电可编程单元之间增设邻接开关,当写操作时,可以使得流过所选择的电可编程熔丝的写电流流过连接相同第一布线的多个电可编程熔丝单元的写开关和读写开关,因此在制造电可编程熔丝单元阵列时,可以将每个写开关的尺寸或者面积减小,进而减小阵列的总体面积。
通过以下参照附图对本发明的示例性实施例的详细描述,本发明的其它目的、特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例,并且连同说明书一起用于解释本发明的原理。
参照附图,根据下面的详细描述,可以更加清楚地理解本发明,其中:
图1是示意性地示出现有技术中的电可编程熔丝单元的结构图。
图2A是示意性地示出根据本发明一些实施例的电可编程熔丝单元阵列的示意图。
图2B是示意性地示出图2A中的电可编程熔丝单元的放大示意图。
图3是示意性地示出根据本发明另一些实施例的电可编程熔丝单元阵列的示意图。
图4是示意性地示出根据本发明另一些实施例的电可编程熔丝单元阵列的示意图。
图5是示出根据本发明一些实施例的电可编程熔丝单元阵列的操作方法的流程图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时,应当明白,为了便于描述,附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它示例可以具有不同的值。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
图2A是示意性地示出根据本发明一些实施例的电可编程熔丝单元阵列的示意图。如图2A所示,电可编程熔丝单元阵列20包括:第一布线201(例如,该第一布线可以用作写操作字线)、与第一布线连接的多个电可编程熔丝单元(例如,第一电可编程熔丝单元21和第二电可编程熔丝单元22)以及至少一个邻接开关(例如,NMOS晶体管)23。
图2B是示意性地示出图2A中的电可编程熔丝单元的放大示意图。图2A中的第二电可编程熔丝单元22具有与第一电可编程熔丝单元21相同或者类似的结构。如图2B所示,每一电可编程熔丝单元(例如,第一电可编程熔丝单元21)可以包括:电可编程熔丝211、用于写操作的写开关(例如用于写操作的NMOS晶体管,以下简称写NMOS晶体管)212、用于读/写操作的读写开关(例如用于读/写操作的NMOS晶体管,以下简称读写NMOS晶体管)213和公共节点214。电可编程熔丝211具有第一端2111和第二端2112。写开关212具有第一电流传输端子(例如,写NMOS晶体管的漏极)2121和第二电流传输端子(例如,写NMOS晶体管的源极)2122以及控制端子(例如,写NMOS晶体管的栅极)2123。该写开关允许流过电可编程熔丝的写电流的一部分从其流过。读写开关213具有第一电流传输端子(例如,读写NMOS晶体管的漏极)2131和第二电流传输端子(例如,读写NMOS晶体管的源极)2132以及控制端子(例如,读写NMOS晶体管的栅极)2133。该读写开关允许流过电可编程熔丝的写电流的一部分或者流过电可编程熔丝的读电流从其流过。
电可编程熔丝211的第一端2111连接到第二布线202(例如,位线,该位线可以被提供以用于读/写操作的高电位)。电可编程熔丝211的第二端2112、写开关212的第一电流传输端子2121、以及读写开关213的第一电流传输端子2131连接到公共节点214。写开关212的第二电流传输端子2122和读写开关213的第二电流传输端子2132连接到第三布线203(例如,该第三布线可以连接到低电位,例如接地)。写开关212的控制端子2123连接到第一布线201,读写开关213的控制端子2133连接到第四布线204。
优选地,邻接开关23的控制端子233可以连接到第一布线201。然而本发明并不限于此,例如,邻接开关23的控制端子233也可以连接到另外的布线。邻接开关23设置在连接到第一布线201的相邻的两个电可编程熔丝单元(例如,第一电可编程熔丝单元21和第二电可编程熔丝单元22)之间。该邻接开关23操作连接与其相邻的两个电可编程熔丝单元的公共节点,例如第一电可编程熔丝单元21的公共节点214和第二电可编程熔丝单元22的公共节点(图2A和图2B中未示出)。例如,邻接开关23的第一电流传输端子231连接到第一电可编程熔丝单元21的公共节点214,邻接开关23的第二电流传输端子232连接到第二电可编程熔丝单元22的公共节点。
也就是说,在该实施例中,所述多个电可编程熔丝单元包括2个电可编程熔丝单元;所述至少一个邻接开关包括1个邻接开关,该1个邻接开关设置在该2个电可编程熔丝单元之间。
在本发明的一些实施例中,写开关、读写开关以及邻接开关可以为NMOS晶体管,例如,如图2B所示。然而应理解,在另一些实施例中,写开关、读写开关以及邻接开关也可以用其它开关器件来实现,例如PMOS晶体管来实现。尽管在此没有示出,但本领域技术人员将理解,在采用PMOS晶体管来实现的情况下,写PMOS晶体管以及读写PMOS晶体管应相对于熔丝设置在高电位侧。
图2A示出了包含1(行)×2(列)的两个电可编程熔丝单元的阵列。在一些实施例中,本发明还可以提供X×Y个电可编程熔丝单元的阵列,即X行、Y列的单元阵列,其中X、Y为自然数,Y>2。优选地,Y为2的N次方,其中N为自然数。
在本发明的实施例中,电可编程熔丝单元阵列20还可以包括多个布线驱动单元,例如第二布线驱动单元24,用于向选定的第二布线分别提供写电流和读电流。例如,在写操作时,第二布线驱动单元24向选定的第二布线(例如,第二布线202)提供用于写操作的高电位以提供写电流;在读操作时,第二布线驱动单元24向选定的第二布线(例如,第二布线202)提供用于读操作的高电位以提供读电流。
在本发明的实施例中,电可编程熔丝单元阵列20还可以包括:第一布线驱动单元25,用于向选定的第一布线提供驱动电压。例如如图2A所示,第一布线驱动单元25可以提供高电压电平作为驱动电压来使得与第一布线连接的写开关和邻接开关导通。
在本发明的实施例中,电可编程熔丝单元阵列20还可以包括:第四布线驱动单元26,用于向选定的第四布线提供驱动电压。例如如图2A所示,在读操作或者写操作期间,第四布线驱动单元26可以提供高电压电平作为驱动电压来使得与第四布线连接的读写开关导通。尽管在图2A中,驱动单元25和26被示出为分立的驱动单元,然而应理解,其功能也可以合并到单元驱动单元中。
在本发明的实施例中,在写操作时,设置第一布线、所选择的电可编程熔丝单元连接的第二布线、第三布线和第四布线的电压电平,以使得所述多个电可编程熔丝单元的写开关和读写开关导通并且所述至少一个邻接开关导通,使得写电流流过所选择的电可编程熔丝单元的电可编程熔丝。具体地,如图2A和图2B所示,在写操作时,设置第一布线201、所选择的第二布线202和第四布线204均为高电平(注意,不是必须为相同的高电平),第三布线203接地,使得电可编程熔丝单元阵列的所有写开关、读写开关和邻接开关均导通,从而写电流流过所选择的电可编程熔丝单元的电可编程熔丝(例如,第一电可编程熔丝单元21的电可编程熔丝211),对所选择的电可编程熔丝执行写操作。
在本发明的实施例中,在读操作时,设置第一布线、第二布线、第三布线和第四布线的电压电平,以使得所选择的电可编程熔丝单元的写开关关断并且读写开关导通,所述至少一个邻接开关关断,使得读电流流过电可编程熔丝。具体地,如图2A和图2B所示,在读操作时,设置第一布线201为低电平、所选择的第二布线202为高电平、第三布线203接地和第四布线204为高电平,使得所选择的电可编程熔丝单元(例如第一电可编程熔丝单元21)的写开关(例如写开关212)关断,读写开关(例如读写开关213)导通,并且邻接开关(例如邻接开关23)关断,使得读电流流过所选择的电可编程熔丝单元的电可编程熔丝(例如电可编程熔丝211)。
在本发明的该实施例中,读电流要比写电流小的多,例如写电流可以为读电流的十倍或更大,优选为100倍或更大。这里假设写电流是100个单位,读取时不损坏熔丝的最大电流大约是10个单位,而正常读操作时的读电流为1个单位;以此为例来进行说明。由于读取电流小于(甚至远小于)在读操作时不损坏熔丝的最大电流,因此可以极大地增加能够对熔丝单元进行读取的次数。另一方面,由于所采用的读电流小,从而可以使用面积减小的开关装置(例如,晶体管)作为所述读写开关。例如,可以使用工艺所允许的最小尺寸的晶体管作为所述读写开关。
另外,在本发明的该实施例的阵列中,在连接相同第一布线的两个相邻电可编程单元之间增设邻接开关。当写操作时,使两个电可编程熔丝单元的写开关和读写开关导通,并使邻接开关导通,从而使得流过所选择的电可编程熔丝单元的熔丝的写电流流过连接相同第一布线(即位于阵列同一行)的两个电可编程熔丝单元的写开关和读写开关。
在多个电可编程熔丝单元连接到同一第一布线(即,位于阵列同一行)的情况下,可以在连接该第一布线的两个相邻电可编程单元之间增设邻接开关。理想地,可以使得流过所选择的电可编程熔丝单元的熔丝的该写电流流过位于同一行的所有写开关和读写开关(经过邻接开关)。由于写电流在多个开关之间分流,因此可以将每个写开关的尺寸或者面积减小。从而虽然在两个电可编程熔丝单元之间增加了邻接开关,但是能够减小阵列的总体面积。
下面参考图2A和图2B对此进行说明。在下面的说明中,假设写电流是100个单位,正常读操作时的读电流为1个单位。这里,为便于说明,假设在工艺条件基本一致而仅栅宽不同的情况下,MOS晶体管中流过的电流、其导通电阻以及其面积之间成线性关系。具体地,假设MOS晶体管中流过的电流与其导通电阻成反比,而MOS晶体管的面积与其导通电阻也近似成反比;相应地,MOS晶体管的面积则与流过其的电流成正比。
当对第一电可编程熔丝单元21的电可编程熔丝(即电可编程熔丝211)进行写(编程)操作时,使第一电可编程熔丝单元21和第二电可编程熔丝单元22的写开关、读写开关以及邻接开关23均导通,此时由写开关、读写开关和邻接开关的串、并联关系,可得第一等效导通电阻Ron1为:
其中,Rw1为第一电可编程熔丝单元21的写开关的导通电阻,Rr1为第一电可编程熔丝单元21的读写开关的导通电阻,RAN为邻接开关23的导通电阻,Rw2为第二电可编程熔丝单元22的写开关的导通电阻,Rr2为第二电可编程熔丝单元22的读写开关的导通电阻。
当对第二电可编程熔丝单元22的电可编程熔丝写操作时,使第一电可编程熔丝单元21和第二电可编程熔丝单元22的写开关、读写开关以及邻接开关23均导通,此时由写开关、读写开关和邻接开关的串、并联关系,可得第二等效导通电阻Ron2为:
可以根据所需的等效导通电阻来设计写开关、读写开关以及邻接开关的等效电阻。
下面估算图2A所示的电可编程熔丝单元的节省面积百分比。假设写电流是读电流的100倍(即,假设写电流为100个单位,读电流为1个单位,例如但不限于写电流为100mA,而读电流为1mA);并假设在图1所示的现有技术中,作为写开关和读写开关的NMOS晶体管占电可编程熔丝单元面积的80%;还假设本发明中的熔丝具有与现有技术中的熔丝同样的尺寸并使用相同的写电流。
在现有技术中的电可编程熔丝单元中,写操作时,读写开关分担的部分写电流为1个单位,而写开关分担的部分写电流为99个单位,总的写电流为99+1=100。由于晶体管的面积与流过其的电流成比例,因此可以设计读写开关的面积为1个单位,而写开关的面积为99个单位。注意,这里所使用的术语“单位”是虚拟的没有实际物理意义,仅仅是为了说明和理解本发明的便利。例如,读写开关可以具有工艺所允许的最小尺寸(例如,栅长为工艺允许的最小尺寸)的设计并且栅宽(W)/栅长(L)=1,而对应的写开关的W/L=99,相应地,其面积近似为读写开关的99倍。在下面的说明中,也可以仅描述对应的数值,而省略对应的虚拟单元。
根据本发明,两个电可编程熔丝单元连接同一条第一布线,并且两个电可编程熔丝单元之间设置邻接开关,如图2A所示。可以根据上面所述的公式来设计各个写开关、读写开关和邻接开关的导通电阻(对应地,面积),使得在写操作期间同样大小的写电流(例如,100单位)流过熔丝,并分流流过第一电可编程熔丝单元21的读写开关213、写开关212、邻接开关23、以及第二电可编程熔丝单元22的读写开关和写开关,并且各开关的总面积最优(最小化)。
根据一种优选的方案,可以将流过第一电可编程熔丝单元21的读写开关213、写开关212、邻接开关23、以及第二电可编程熔丝单元22的读写开关和写开关的写电流分别设定为:1个单位、79个单位、30个单位、1个单位、79个单位。由于晶体管的面积与流过其的电流正相关,因此相应的各个开关的面积分别是:1个单位、79个单位、30个单位、1个单位、79个单位。需要注意的时,这里所描述的流过各开关的写电流应不大于相应的开关分别单独导通时所允许通过的最大电流。一般地,在其它参数一致的情况下,面积越大(W/L越大)的开关,允许通过的电流也会越大。
因此,相比图1所示的现有技术的熔丝单元,图2A所示的电可编程熔丝单元阵列的每一电可编程熔丝单元(例如第一电可编程熔丝单元21或第二电可编程熔丝单元22)所节省的面积为:各开关(第一电可编程熔丝单元21的读写开关213(面积1)、写开关212(面积79)、邻接开关23(面积30)、以及第二电可编程熔丝单元22的读写开关(面积1)和写开关(面积79))的总面积/2–现有技术的熔丝单元中开关的面积(面积100),也即,(1+79+30+1+79)/2–100=-5。这里,负号表明面积减小。相应地,熔丝单元的面积减小的百分比为电可编程熔丝单元中的开关占该电可编程熔丝单元的面积百分比×[1-各开关的总面积/2/现有技术的熔丝单元中开关的面积],即80%×[1-(1+79+30+1+79)/2/100]=4%。因此,在如图2A所示的电可编程熔丝单元阵列中,每一电可编程熔丝单元可以比现有技术中的电可编程熔丝单元节省4%的面积。而随着阵列的列数的增加,参与写电流分流的开关数也增加,可以将各开关的尺寸设计得更小。并且,行数越多,节省的面积也越多。
图3是示意性地示出根据本发明另一些实施例的电可编程熔丝单元阵列的示意图。
在如图3所示的电可编程熔丝单元阵列30中,4个电可编程熔丝单元,即,第一电可编程熔丝单元31、第二电可编程熔丝单元32、第三电可编程熔丝单元33和第四电可编程熔丝单元34连接到第一布线201。3个邻接开关351、352和353分别设置在这4个电可编程熔丝单元中相邻的两个电可编程熔丝单元之间,如图3所示。其余的连接基本与图2A和图2B的方案中的相同或类似,在此不再详细说明。
类似地,可以设计阵列30的各个写开关、读写开关和邻接开关的导通电阻或者面积,使得分别流过第一电可编程熔丝单元31的读写开关和写开关、邻接开关351、第二电可编程熔丝单元32的读写开关和写开关、邻接开关352、第三电可编程熔丝单元33的读写开关和写开关、邻接开关353、第四电可编程熔丝单元34的读写开关和写开关的写电流分别为:1个单位、54个单位、39个单位、1个单位、39个单位、50个单位、1个单位、39个单位、39个单位、1个单位和54个单位。相应的各个开关的面积分别是:1个单位、54个单位、39个单位、1个单位、39个单位、50个单位、1个单位、39个单位、39个单位、1个单位和54个单位。
因此,图3所示的电可编程熔丝单元阵列的每一电可编程熔丝单元所节省的面积为:80%×[1-(1+54+39+1+39+50+1+39+39+1+54)/4/100]=16.4%。因此,在如图3所示的电可编程熔丝单元阵列中,每一电可编程熔丝单元可以比现有技术中的电可编程熔丝单元节省16.4%的面积。
优选地,在沿第一布线方向的方向(如图3所示,即从左至右的方向)上,在该3个邻接开关的序列中:处于中间位置的邻接开关352(第2开关)的面积最大;处于中间位置两侧的邻接开关(分别为邻接开关351和邻接开关353(第1和第3开关))的面积基本相等且小于处于中间位置的邻接开关352的面积。
由于晶体管的导通电阻与面积呈反比例关系,因此在沿第一布线方向的方向上,在该3个邻接开关的序列中,处于中间位置的邻接开关的导通电阻最小;处于中间位置两侧的邻接开关的导通电阻基本相等且大于处于中间位置的邻接开关的导通电阻。
优选地,将各电可编程熔丝单元中的读写开关的面积基本相等(例如,均为1个单位),且小于该电可编程熔丝单元中的写开关的面积。相应地,优选将各电可编程熔丝单元中的读写开关的导通电阻基本相等,且大于该电可编程熔丝单元中的写开关的导通电阻。
优选地,在沿第一布线方向的方向上,在这4个写开关的序列中,处于最外侧位置的第1和第4写开关(这里,第1写开关即为第一电可编程熔丝单元31的写开关,第4写开关即为第四电可编程熔丝单元34的写开关)的面积为最大;在第1写开关(面积为54)和第4写开关(面积为54)之间的写开关的面积向着序列的中点而减小,这里序列的中点位于序列编号2和3(对应于第2写开关,即第二电可编程熔丝单元32的写开关(面积为39)和第3写开关,即第三电可编程熔丝单元33的写开关(面积为39))的中间。也就是说,序列的中点是针对顺序编号的开关序列中开关的编号而言的。
相应地,由于晶体管的导通电阻与面积呈反比例关系,因此在沿第一布线方向的方向上,在该4个写开关的序列中,处于最外侧位置的第1和第4写开关的导通电阻为最小;在第1和第4写开关之间的写开关的导通电阻向着序列的中点而增加。
图4是示意性地示出根据本发明另一些实施例的电可编程熔丝单元阵列的示意图。
如图4所示,电可编程熔丝单元阵列40中,所述多个电可编程熔丝单元包括8个电可编程熔丝单元,分别是第一电可编程熔丝单元41、第二电可编程熔丝单元42、第三电可编程熔丝单元43、第四电可编程熔丝单元44、第五电可编程熔丝单元45、第六电可编程熔丝单元46、第七电可编程熔丝单元47和第八电可编程熔丝单元48。所述至少一个邻接开关包括7个邻接开关,分别是邻接开关491、492、493、494、495、496和497。7个邻接开关分别设置在8个电可编程熔丝单元中相邻的两个电可编程熔丝单元之间,如图4所示。其余的连接基本与图2A和图2B的方案中的相同或类似,在此不再详细说明。
如图4所示,可以设计各个写开关、读写开关和邻接开关的导通电阻或者面积,使得分别流过第一电可编程熔丝单元41的读写开关和写开关、邻接开关491、第二电可编程熔丝单元42的读写开关和写开关、邻接开关492、第三电可编程熔丝单元43的读写开关和写开关、邻接开关493、第四电可编程熔丝单元44的读写开关和写开关、邻接开关494、第五电可编程熔丝单元45的读写开关和写开关、邻接开关495、第六电可编程熔丝单元46的读写开关和写开关、邻接开关496、第七电可编程熔丝单元47的读写开关和写开关、邻接开关497、第八电可编程熔丝单元48的读写开关和写开关的写电流分别为:1个单位、42个单位、40个单位、1个单位、29个单位、35个单位、1个单位、25个单位、35个单位、1个单位、22个单位、40个单位、1个单位、22个单位、35个单位、1个单位、25个单位、35个单位、1个单位、29个单位、40个单位、1个单位和42个单位。相应的各个开关的面积分别是:1个单位、42个单位、40个单位、1个单位、29个单位、35个单位、1个单位、25个单位、35个单位、1个单位、22个单位、40个单位、1个单位、22个单位、35个单位、1个单位、25个单位、35个单位、1个单位、29个单位、40个单位、1个单位和42个单位。
因此图4所示的电可编程熔丝单元阵列的每一电可编程熔丝单元所节省的面积为:80%×[1-(1+42+40+1+29+35+1+25+35+1+22+40+1+22+35+1+25+35+1+29+40+1+42)/8/100]=29.6%。因此如图4所示的电可编程熔丝单元阵列中,每一电可编程熔丝单元可以比现有技术中的电可编程熔丝单元节省29.6%的面积。
优选地,在沿第一布线方向的方向(如图4所示,即从左至右的方向)上,在7个邻接开关的序列中:处于中间位置的第4邻接开关494的面积(为40个单位)为最大,并且分别位于第4邻接开关两侧的第1和第7个的邻接开关(即邻接开关491和邻接开关497)的面积与第4邻接开关494的面积基本相等。在第1和第4邻接开关之间的邻接开关的面积向着两者之间的序列中点而减小,这里两者之间的序列中点位于第2和第3个邻接开关之间的中间位置。在第7和第4的邻接开关之间的邻接开关的面积向着两者之间的序列中点而减小,这里两者之间的序列中点位于第5和第6个邻接开关之间的中间位置。第2个和第3个以及第5个和第6个邻接开关的面积为最小。
由于晶体管的导通电阻与面积呈反比例关系,因此在沿第一布线方向的方向上,在7个邻接开关的序列中:处于中间位置的第4邻接开关的导通电阻为最小,并且分别位于第4邻接开关两侧的第1和第7个的邻接开关的导通电阻与第4邻接开关的导通电阻基本相等。在第1和第4的邻接开关之间的邻接开关的导通电阻向着两者之间的序列中点而增加。在第7和第4的邻接开关之间的邻接开关的导通电阻向着两者之间的序列中点而增加。第2个和第3个以及第5个和第6个邻接开关的导通电阻为最大。
从上面还可以看出,各电可编程熔丝单元中的读写开关的面积基本相等,且小于该电可编程熔丝单元中的写开关的面积。相应地,各电可编程熔丝单元中的读写开关的导通电阻基本相等,且大于该电可编程熔丝单元中的写开关的导通电阻。
优选地,在沿第一布线方向的方向上,在该8个写开关的序列中,处于最外侧位置的第1写开关(即第一电可编程熔丝单元41的写开关)和第8写开关(第八电可编程熔丝单元48的写开关)的面积为最大(为42);在第1和第8写开关之间的写开关的面积向着序列的中点而减小。这里序列的中点位于序列中的编号4(第四电可编程熔丝单元44的写开关)和5(第五电可编程熔丝单元45的写开关)的中间位置。处于中间位置附近的两个写开关,即第四电可编程熔丝单元44的写开关和第五电可编程熔丝单元45的写开关的面积为最小(为22)。
相应地,由于晶体管的导通电阻与面积呈反比例关系,因此在沿第一布线方向的方向上,在该8个写开关的序列中,处于最外侧位置的第1和第8写开关的导通电阻为最小;在第1和第8写开关之间的写开关的导通电阻向着序列的中点而增加。处于中间位置附近的两个写开关,即第四电可编程熔丝单元44的写开关和第五电可编程熔丝单元45的写开关的导通电阻为最大。
进一步地,在本发明的实施例中,所述多个电可编程熔丝单元包括2N个电可编程熔丝单元,所述至少一个邻接开关包括2N-1个邻接开关,其中N为大于2的正整数,该2N-1个邻接开关分别设置在该2N个电可编程熔丝单元中相邻的两个电可编程熔丝单元之间。在沿第一布线方向的方向上,在该2N-1个邻接开关的序列中:处于中间位置的第2N-1邻接开关的面积为最大,并且分别位于第2N-1邻接开关两侧的第1和第2N-1邻接开关的面积与第2N-1邻接开关的面积基本相等。在第1和第2N-1邻接开关之间的邻接开关的面积向着两者之间的序列中点而减小(这里两者的序列中点位于序列中编号第2N-2和第2N-2+1之间的中间位置)。在第2N-1和第2N-1邻接开关之间的邻接开关的面积向着两者之间的序列中点而减小(这里两者的序列中点位于序列中编号2N-2N-2-1和2N-2N-2(分别对应于第2N-2N-2-1和第2N-2N-2邻接开关)的中间位置)。在一些实施例中,第2N-2和第2N-2+1邻接开关以及第2N-2N-2-1和第2N-2N-2邻接开关的面积为最小。
由于晶体管的导通电阻与面积呈反比例关系,因此在沿第一布线方向的方向上,在该2N-1个邻接开关的序列中,其中N为大于2的正整数:处于中间位置的第2N-1邻接开关的导通电阻为最小,并且分别位于第2N-1邻接开关两侧的第1和第2N-1个的邻接开关的导通电阻与第2N-1邻接开关的导通电阻基本相等。在第1和第2N-1邻接开关之间的邻接开关的导通电阻向着两者之间的序列中点而增加(这里两者的序列中点位于序列中编号2N-2和2N-2+1(分别对应于第2N-2和第2N-2+1邻接开关)的中间位置)。在第2N-1和第2N-1邻接开关之间的邻接开关的导通电阻向着两者之间的序列中点而增加(这里两者的序列中点位于序列中编号2N-2N-2-1和2N-2N-2(分别对应于第2N-2N-2-1和第2N-2N-2邻接开关)的中间位置)。在一些实施例中,第2N-2和第2N-2+1邻接开关以及第2N-2N-2-1和第2N-2N-2邻接开关的导通电阻为最大。
应理解,上面说明的实施例仅仅是示例性的,根据本发明可以根据需要适当地设置各开关的面积(尺寸或导通电阻)。
在本发明的实施例中,各电可编程熔丝单元中的读写开关的面积基本相等,且小于该电可编程熔丝单元中的写开关的面积。相应地,各电可编程熔丝单元中的读写开关的导通电阻基本相等,且大于该电可编程熔丝单元中的写开关的导通电阻。
在本发明的实施例中,所述多个电可编程熔丝单元包括2N个电可编程熔丝单元,其相应包括2N个写开关,其中,N为大于1的正整数。在沿第一布线方向的方向上,在该2N个写开关的序列中,处于最外侧位置的第1和第2N写开关的面积为最大;在第1和第2N写开关之间的写开关的面积向着序列的中点而减小。这里序列的中点位于序列中编号2N-1(对应于第2N -1写开关)和2N-1+1(对应于第2N-1+1写开关)的中间位置。在一些实施例中,处于中间位置附近的两个写开关,即第2N-1写开关和第2N-1+1写开关的面积为最小。
相应地,在沿第一布线方向的方向上,在该2N个写开关的序列中,其中N为大于1的正整数:处于最外侧位置的第1和第2N写开关的导通电阻为最小;在第1和第2N写开关之间的写开关的导通电阻向着序列的中点而增加。在一些实施例中,处于中间位置附近的两个写开关,即第2N-1写开关和第2N-1+1写开关的导通电阻为最大。
本发明中,在连接相同第一布线的每两个电可编程熔丝单元之间设置邻接开关,使得在写操作时,可以使得写电流流过多个写开关和读写开关,从而每个开关分担的写电流减小。因此,可以减小开关(例如,晶体管)的总面积,从而减小了熔丝单元本身以及熔丝单元阵列的总体面积。此外,还可以保持对不同电可编程熔丝执行写操作时的开关的总体等效导通电阻相等,从而可以使得通过不同电可编程熔丝的写电流相等,进而可以提高器件的稳定性和可靠性。
尽管上面的实施例中以一行中包括2N(N为自然数)的熔丝单元阵列作为示例进行说明,然而本领域技术人员应该明了,本发明的教导也同样适用于其中连接同一第一布线的电可编程熔丝单元的数量还可以为任意其他数量的情况。
图5是示出根据本发明一些实施例的电可编程熔丝单元阵列的操作方法的流程图。
在步骤S501,提供如前所述的电可编程熔丝单元阵列,例如前面所述的电可编程熔丝单元阵列20、30或40等。
在步骤S502,在写操作时,设置第一布线、所选择的电可编程熔丝单元连接的第二布线、第三布线和第四布线的电压电平,以使得与第一布线连接的多个电可编程熔丝单元的写开关和读写开关导通并且相应的邻接开关导通,使得写电流流过所选择的电可编程熔丝单元的电可编程熔丝。
在步骤S503,在读操作时,设置第一布线、第二布线、第三布线和第四布线的电压电平,以使得所选择的电可编程熔丝单元的写开关关断并且读写开关导通,相应的邻接开关关断,使得读电流流过电可编程熔丝。
本领域技术人员应该理解,用于所述方法的步骤的上述顺序仅是为了进行说明,本发明的方法的步骤不限于以上具体描述的顺序,除非以其它方式特别说明。本领域技术人员还应该理解,上面说明的实施例的特征根据需要可以相互组合来获得新的创造性的方面。
至此,已经详细描述了本发明。为了避免遮蔽本发明的构思,没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述,完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明,但是本领域的技术人员应该理解,以上示例仅是为了进行说明,而不是为了限制本发明的范围。本领域的技术人员应该理解,可在不脱离本发明的范围和精神的情况下,对以上实施例进行修改。本发明的范围由所附权利要求来限定。
Claims (15)
1.一种电可编程熔丝单元阵列,其特征在于,包括:
第一布线;
与第一布线连接的多个电可编程熔丝单元,每一电可编程熔丝单元包括:
电可编程熔丝,具有第一端和第二端,
写开关,具有第一电流传输端子和第二电流传输端子以及控制端子,其允许流过电可编程熔丝的写电流的一部分从其流过,
读写开关,具有第一电流传输端子和第二电流传输端子以及控制端子,其允许流过电可编程熔丝的写电流的一部分或者流过电可编程熔丝的读电流从其流过,和
公共节点,
其中,所述电可编程熔丝的第一端连接到第二布线,
所述电可编程熔丝的第二端、所述写开关的第一电流传输端子、以及所述读写开关的第一电流传输端子连接到所述公共节点,
所述写开关的第二电流传输端子和所述读写开关的第二电流传输端子连接到第三布线,
所述写开关的控制端子连接到所述第一布线,所述读写开关的控制端子连接到第四布线;以及
至少一个邻接开关,所述至少一个邻接开关的控制端子连接到所述第一布线,各邻接开关分别设置在连接到所述第一布线的相邻的两个电可编程熔丝单元之间,每一所述邻接开关连接与其相邻的两个电可编程熔丝单元的公共节点。
2.根据权利要求1所述电可编程熔丝单元阵列,其特征在于,
所述多个电可编程熔丝单元包括2个电可编程熔丝单元,所述至少一个邻接开关包括1个邻接开关,所述1个邻接开关设置在所述2个电可编程熔丝单元之间。
3.根据权利要求1所述电可编程熔丝单元阵列,其特征在于,
所述多个电可编程熔丝单元包括4个电可编程熔丝单元,所述至少一个邻接开关包括3个邻接开关,所述3个邻接开关分别设置在所述4个电可编程熔丝单元中相邻的两个电可编程熔丝单元之间;
在所述3个邻接开关的序列中:
沿所述第一布线处于中间位置的邻接开关的导通电阻最小;
处于中间位置两侧的邻接开关的导通电阻基本相等且大于所述处于中间位置的邻接开关的导通电阻。
4.根据权利要求1所述电可编程熔丝单元阵列,其特征在于,
所述多个电可编程熔丝单元包括2N个电可编程熔丝单元,所述至少一个邻接开关包括2N-1个邻接开关,其中N为大于2的正整数,所述2N-1个邻接开关分别设置在所述2N个电可编程熔丝单元中相邻的两个电可编程熔丝单元之间;
在所述2N-1个邻接开关的序列中:
沿所述第一布线处于中间位置的第2N-1个邻接开关的导通电阻为最小,并且分别位于第2N-1个邻接开关两侧的第1和第2N-1个的邻接开关的导通电阻与第2N-1个邻接开关的导通电阻基本相等;
在所述第1和第2N-1个的邻接开关之间的邻接开关的导通电阻向着两者之间的序列中点而增加;
在所述第2N-1和第2N-1个的邻接开关之间的邻接开关的导通电阻向着两者之间的序列中点而增加。
5.根据权利要求4所述电可编程熔丝单元阵列,其特征在于,
第2N-2个和第2N-2+1个以及第2N-2N-2-1个和第2N-2N-2个邻接开关的导通电阻为最大。
6.根据权利要求1所述电可编程熔丝单元阵列,其特征在于,
各电可编程熔丝单元中的读写开关的导通电阻基本相等,且大于该电可编程熔丝单元中的写开关的导通电阻。
7.根据权利要求1所述电可编程熔丝单元阵列,其特征在于,
所述多个电可编程熔丝单元包括2N个电可编程熔丝单元,其相应包括2N个写开关,其中,N为大于1的正整数;
在所述2N个写开关的序列中:
沿所述第一布线处于最外侧位置的第1个和第2N个写开关的导通电阻为最小;
在第1个和第2N个写开关之间的写开关的导通电阻向着序列的中点而增加。
8.根据权利要求1所述电可编程熔丝单元阵列,其特征在于,
所述多个电可编程熔丝单元包括4个电可编程熔丝单元,所述至少一个邻接开关包括3个邻接开关,所述3个邻接开关分别设置在所述4个电可编程熔丝单元中相邻的两个电可编程熔丝单元之间;
在所述3个邻接开关的序列中:
沿所述第一布线处于中间位置的邻接开关的面积最大;
处于中间位置两侧的邻接开关的面积基本相等且小于所述处于中间位置的邻接开关的面积。
9.根据权利要求1所述电可编程熔丝单元阵列,其特征在于,
所述多个电可编程熔丝单元包括2N个电可编程熔丝单元,所述至少一个邻接开关包括2N-1个邻接开关,其中N为大于2的正整数,所述2N-1个邻接开关分别设置在所述2N个电可编程熔丝单元中相邻的两个电可编程熔丝单元之间;
在所述2N-1个邻接开关的序列中:
沿所述第一布线处于中间位置的第2N-1个邻接开关的面积为最大,并且分别位于第2N-1个邻接开关两侧的第1和第2N-1个的邻接开关的面积与第2N-1个邻接开关的面积基本相等;
在所述第1和第2N-1个的邻接开关之间的邻接开关的面积向着两者之间的序列中点而减小;
在所述第2N-1和第2N-1个的邻接开关之间的邻接开关的面积向着两者之间的序列中点而减小。
10.根据权利要求9所述电可编程熔丝单元阵列,其特征在于,
第2N-2个和第2N-2+1个以及第2N-2N-2-1个和第2N-2N-2个邻接开关的面积为最小。
11.根据权利要求1所述电可编程熔丝单元阵列,其特征在于,
各电可编程熔丝单元中的读写开关的面积基本相等,且小于该电可编程熔丝单元中的写开关的面积。
12.根据权利要求1所述电可编程熔丝单元阵列,其特征在于,
所述多个电可编程熔丝单元包括2N个电可编程熔丝单元,其相应包括2N个写开关,其中,N为大于1的正整数;
在所述2N个写开关的序列中:
沿所述第一布线处于最外侧位置的第1个和第2N个写开关的面积为最大;
在第1个和第2N个写开关之间的写开关的面积向着序列的中点而减小。
13.根据权利要求1所述电可编程熔丝单元阵列,其特征在于,
所述写开关、所述读写开关以及所述邻接开关为NMOS晶体管。
14.根据权利要求1所述电可编程熔丝单元阵列,其特征在于,还包括:
第二布线驱动单元,用于向选定的第二布线分别提供写电流和读电流。
15.一种电可编程熔丝单元阵列的操作方法,其特征在于,包括:
提供如权利要求1至14任一所述电可编程熔丝单元阵列;
在写操作时,设置所述第一布线、所选择的电可编程熔丝单元连接的第二布线、所述第三布线和所述第四布线的电压电平,以使得所述多个电可编程熔丝单元的写开关和读写开关导通并且所述至少一个邻接开关导通,使得写电流流过所选择的电可编程熔丝单元的电可编程熔丝;
在读操作时,设置所述第一布线、所述第二布线、所述第三布线和所述第四布线的电压电平,以使得所选择的电可编程熔丝单元的写开关关断并且读写开关导通并且所述至少一个邻接开关关断,使得读电流流过所选择的电可编程熔丝单元的电可编程熔丝。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510974772.XA CN106910525B (zh) | 2015-12-23 | 2015-12-23 | 电可编程熔丝单元阵列及其操作方法 |
US15/374,064 US9747999B2 (en) | 2015-12-23 | 2016-12-09 | Compact eFuse array with different MOS sizes according to physical location in a word line |
EP16204643.7A EP3188189B1 (en) | 2015-12-23 | 2016-12-16 | Compact efuse array with different mos sizes according to physical location in a word line |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510974772.XA CN106910525B (zh) | 2015-12-23 | 2015-12-23 | 电可编程熔丝单元阵列及其操作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106910525A CN106910525A (zh) | 2017-06-30 |
CN106910525B true CN106910525B (zh) | 2019-09-20 |
Family
ID=57570374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510974772.XA Active CN106910525B (zh) | 2015-12-23 | 2015-12-23 | 电可编程熔丝单元阵列及其操作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9747999B2 (zh) |
EP (1) | EP3188189B1 (zh) |
CN (1) | CN106910525B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10892637B2 (en) | 2018-02-16 | 2021-01-12 | Monolithic Power Systems, Inc. | Power supply and power supplying method with power backup |
US10523048B2 (en) * | 2018-02-16 | 2019-12-31 | Monolithic Power Systems, Inc. | Power supply and power supplying method with power backup and power sharing |
US10855174B2 (en) * | 2018-02-16 | 2020-12-01 | Monolithic Power Systems, Inc. | Power supply and power supply method with power sharing and overshoot preventing |
US10923483B2 (en) * | 2018-05-31 | 2021-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | EFuse |
CN109493909B (zh) | 2018-11-21 | 2021-06-25 | 上海华虹宏力半导体制造有限公司 | 电可编程熔丝电路以及电可编程熔丝编程方法、检测方法 |
CN113327641B (zh) * | 2020-02-28 | 2024-05-03 | 中芯国际集成电路制造(上海)有限公司 | eFuse存储单元、eFuse存储阵列及其使用方法、eFuse系统 |
CN114826232B (zh) * | 2022-06-28 | 2022-10-04 | 南京燧锐科技有限公司 | 耐高压的efuse烧写单元、电路及烧写读取方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104064548A (zh) * | 2013-03-19 | 2014-09-24 | 中芯国际集成电路制造(上海)有限公司 | 一种电可编程熔丝器件结构及其制作方法 |
CN104751895A (zh) * | 2013-12-31 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 存储器、电熔丝存储阵列的检测电路及方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7405989B2 (en) | 2005-03-07 | 2008-07-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electrical fuses with redundancy |
US7701226B2 (en) * | 2007-07-03 | 2010-04-20 | Kabushiki Kaisha Toshiba | Systems and methods for determining the state of a programmable fuse in an IC |
US7405590B1 (en) * | 2007-07-18 | 2008-07-29 | Kabushiki Kaisha Toshiba | Systems and methods for controlling a fuse programming current in an IC |
US8331126B2 (en) * | 2010-06-28 | 2012-12-11 | Qualcomm Incorporated | Non-volatile memory with split write and read bitlines |
KR101752151B1 (ko) * | 2010-08-27 | 2017-06-30 | 삼성전자주식회사 | 퓨즈 회로, 이를 포함하는 퓨즈 어레이, 반도체 메모리 장치 및 반도체 소자의 제조 방법 |
US8542549B2 (en) | 2011-08-08 | 2013-09-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse bit cell |
US8760955B2 (en) * | 2011-10-21 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse memory arrays |
US8861297B2 (en) * | 2012-10-04 | 2014-10-14 | Micron Technology, Inc. | Apparatuses and methods for sensing fuse states |
CN105336376A (zh) * | 2014-07-30 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 存储阵列、存储器及编程、无冗余和冗余读取、操作方法 |
-
2015
- 2015-12-23 CN CN201510974772.XA patent/CN106910525B/zh active Active
-
2016
- 2016-12-09 US US15/374,064 patent/US9747999B2/en active Active
- 2016-12-16 EP EP16204643.7A patent/EP3188189B1/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104064548A (zh) * | 2013-03-19 | 2014-09-24 | 中芯国际集成电路制造(上海)有限公司 | 一种电可编程熔丝器件结构及其制作方法 |
CN104751895A (zh) * | 2013-12-31 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 存储器、电熔丝存储阵列的检测电路及方法 |
Also Published As
Publication number | Publication date |
---|---|
US20170186495A1 (en) | 2017-06-29 |
CN106910525A (zh) | 2017-06-30 |
US9747999B2 (en) | 2017-08-29 |
EP3188189A1 (en) | 2017-07-05 |
EP3188189B1 (en) | 2019-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106910525B (zh) | 电可编程熔丝单元阵列及其操作方法 | |
USRE49662E1 (en) | Semiconductor integrated circuit and power-supply control method | |
JP3951773B2 (ja) | リーク電流遮断回路を有する半導体集積回路 | |
CN101174455B (zh) | 静态随机存取存储单元 | |
CN110036484B (zh) | 电阻式随机存取存储器单元 | |
US7723867B2 (en) | Power gating of circuits | |
JP4262678B2 (ja) | メモリマトリクスの複数の横列に対して同時書き込みを行うデバイス | |
JP2016511933A (ja) | nウェル切替回路 | |
CN1742342B (zh) | 源极偏置的存储器单元阵列 | |
KR102115639B1 (ko) | 전원 스위치 회로 | |
US8189365B2 (en) | Semiconductor device configuration method | |
WO2012032937A1 (ja) | 再構成可能回路 | |
JP2016514392A (ja) | 不揮発性メモリベースの同期式論理回路 | |
KR100214195B1 (ko) | 필드 프로그램가능 게이트 어레이 및 그 방법 | |
US9711208B2 (en) | Semiconductor storage device with reduced current in standby mode | |
CN100547927C (zh) | 输入/输出电路 | |
US6333876B1 (en) | Semiconductor memory device | |
US20130021854A1 (en) | Anti-fuse circuit | |
US20190253057A1 (en) | Integrated circuit | |
US20060187725A1 (en) | Semiconductor memory device | |
TW202145226A (zh) | 記憶體元件及其操作方法 | |
US5610535A (en) | Programmable two-line, two-phase logic array | |
KR102482147B1 (ko) | 이퓨즈 otp 메모리 | |
WO2019208414A1 (ja) | 論理集積回路および書き込み方法 | |
CN103441126A (zh) | 一种静电释放保护装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |