KR20030014572A - 고체 반도체 장치 - Google Patents

고체 반도체 장치 Download PDF

Info

Publication number
KR20030014572A
KR20030014572A KR1020020043150A KR20020043150A KR20030014572A KR 20030014572 A KR20030014572 A KR 20030014572A KR 1020020043150 A KR1020020043150 A KR 1020020043150A KR 20020043150 A KR20020043150 A KR 20020043150A KR 20030014572 A KR20030014572 A KR 20030014572A
Authority
KR
South Korea
Prior art keywords
address
component
components
group
memory
Prior art date
Application number
KR1020020043150A
Other languages
English (en)
Inventor
호간조쉬엔
Original Assignee
휴렛-팩커드 컴퍼니(델라웨어주법인)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 컴퍼니(델라웨어주법인) filed Critical 휴렛-팩커드 컴퍼니(델라웨어주법인)
Publication of KR20030014572A publication Critical patent/KR20030014572A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

고체 반도체 메모리 장치(410)의 레벨(412)은 메인 메모리(10)와 어드레스 로직(12, 14)을 포함한다. 어드레스 로직(12, 14)은 제 1 및 제 2 그룹의 어드레스 구성 요소(26a, 26b)를 포함한다. 제 1 그룹의 어드레스 구성 요소(26b)의 전류 수송 능력은 제 2 그룹의 어드레스 구성 요소(26a)의 전류 수송 능력보다 크다. 프로그래밍동안에 어드레스 구성 요소(26a, 26b)에 흐르는 전류로 인해, 오직 제 2 그룹의 어드레스 구성 요소(26a)만의 저항 상태가 변한다.

Description

고체 반도체 장치{PROGRAMMABLE ADDRESS LOGIC FOR SOLID STATE DIODE-BASED MEMORY}
본 발명은 정보 저장 장치에 관한 것이며, 보다 상세하게는, 1회 프로그램가능(One-Time Programmable : OTP) 고체 메모리(solid state memory)에 관한 것이다.
PDA, 휴대용 컴퓨터, 디지털 카메라, 디지털 뮤직 플레이어와 같은 휴대용 장치는 데이터, 디지털 화상 및 MP3 파일을 저장하는 메모리를 포함하고 있다. 상이한 유형의 메모리가 이러한 휴대용 장치에 이용가능하다. 종래의 메모리 유형은 플래쉬 메모리, 소형 장치, 소형 디스크, 및 자기 테이프를 포함한다. 그러나, 이러한 메모리 유형 각각은 하나 이상의 단점, 즉, 물리적으로 큰 사이즈, 낮은 저장 용량, 상대적으로 비싼 가격, 열약한 로버스트성(robustness), 저속의 액세스 시간및 높은 소비 전력을 가지고 있다.
고체 다이오드 기반의 OTP 메모리는 2001년 6월 5일 출원의 동일 출원인의 미국 출원 번호 제 09/875,356 호에 개시되어 있다. 종래의 메모리와 비교하여, 그 다이오드 기반의 메모리는 높은 쇼크 내성, 낮은 소비 전력, 고속 액세스 시간, 적당한 전송 속도와 양호한 저장 용량을 가지고 있다. 다이오드 기반의 메모리는 휴대용 장치의 표준 휴대용 인터페이스(예, PCMCIA, CF)에 적합할 수 있다.
다이오드 기반의 메모리 장치의 어드레스 로직(Logic)은 메인 메모리와 동일한 레벨 상에 형성된다. 멀티 레벨의 다이오드 기반의 메모리 장치에서, 각각의 레벨은 메인 메모리와 어드레스 로직(DRAM과 같은 종래의 고체 메모리와 달리)을 가지고 있다. 또한, 그 다이오드 기반의 메모리 장치의 어드레스 로직은 프로그램가능하다. 그 어드레스 로직은 각각의 층이 제조된 후에 프로그램될 수 있다. 마스크 공정이 필요하지 않기 때문에, 물리적인 프로세싱이 간략해 진다.
본 발명의 일측면에 따르면, 고체 메모리 장치는 제 1 그룹과 제 2 그룹의 어드레스 구성 요소를 가진 디코더를 포함하며, 제 1 그룹의 어드레스 구성 요소는 제 1 로직 값이 할당되어 있으며, 제 2 그룹의 어드레스 구성 요소는 제 2 로직 값이 할당되어 있다. 제 1 그룹의 어드레스 구성 요소의 전류 전송 능력은 제 2 그룹의 어드레스 구성 요소의 전류 전송 능력보다 크다. 프로그래밍 동안에 그 어드레스 구성 요소에 흐르는 전류에 의해 제 2 그룹의 어드레스 구성 요소만의 저항상태가 변한다.
본 발명의 다른 측면 및 장점은 본 발명의 이론을 예로서 예시하는 첨부한 도면과 결부시켜 다음의 상세한 설명으로부터 알 수 있을 것이다.
도 1은 고체 메모리 장치의 일레벨의 블록도,
도 2a 내지 도 2c는 그 레벨에서의 상이한 유형의 프로그램가능 구성 요소의 예를 도시하는 도면,
도 3은 프로그램가능 구성 요소의 다른 예를 도시하는 도면,
도 4는 어드레스 구성 요소의 저항 상태를 변경하는 방법의 예를 도시하는 도면,
도 5a 내지 도 5c는 디코더의 선택된 어드레스 구성 요소와 선택되지 않은 어드레스 구성 요소에 대한 상이한 배치의 예를 도시하는 도면,
도 6a 및 도 6b는 불량 관리가 가능한 고체 메모리 장치의 일레벨의 예를 도시하는 도면,
도 7은 멀티 레벨의 고체 메모리 장치에서 불량을 막는 방법의 예를 도시하는 도면, 및
도 8은 멀티 레벨의 고체 메모리 장치의 예를 도시하는 도면.
도면의 주요 부분에 대한 부호의 설명
10 : 메인 메모리12 : 행 디코더
16 : 메모리 구성 요소18 : 워드 라인
20 : 비트 라인22 : 행 어드레스 라인
34 : 행 감지 로직36 : 감지 저항기
38 : 행 전력 라인40 : 행 감지 라인
42 : 감지 구성 요소132 : 다이오드
도 1을 참조하면, 고체 메모리 장치의 레벨 8을 도시하고 있다. 레벨 8은 메인 메모리(10)와 프로그램가능 어드레스 로직(12, 14)을 포함하고 있다. 메인 메모리(10)는 OTP 메모리 구성 요소(16)의 교차점 저항 어레이와, 그 메모리 구성 요소(16)의 행을 따라 연장되어 있는 워드 라인(18)으로서 작용하는 트레이스와, 그 메모리 구성 요소(16)의 열을 따라 연장되어 있는 비트 라인(20)으로서 작용하는 트레이스를 포함한다. 그 메모리 구성 요소(16)의 각각의 행에 대해서 하나의 워드 라인(18)이 존재하고, 그 메모리 구성 요소(16)의 각각의 열에 대해서 하나의 비트 라인(20)이 존재할 수 있다. 각각의 메모리 구성 요소(16)는 워드 라인(18)과 비트 라인(20)의 교차점에 위치되어 있다. 레벨 8의 예를 간략하기 위해서 상대적으로 적은 수의 메모리 구성 요소(16)만이 도시되어 있다. 실제로, 임의 크기의 어레이가 사용될 수 있다.
어드레스 로직(12, 14)은 판독 및 기록 동작 동안에 메모리 구성 요소(16)를 어드레싱하기 위한 조합형의 다이오드 로직을 사용한다. 어드레스 로직(12, 14)은 워드 라인(18)을 선택하기 위한 OTP 행 디코더(12)를 포함한다. 행 디코더(12)는 행 어드레스 라인(22) 상에 공급되는 어드레스(이 어드레스는 외부의 행 어드레스드라이버(24)에 의해 공급될 수 있음)를 디코딩함으로써 워드 라인(18)을 선택한다. 행 디코더(12)는 복수의 OTP 어드레스 구성 요소(26)를 포함한다. 행 디코더(12)의 각각의 어드레스 구성 요소(26)는 워드 라인(18)과 행 어드레스 라인(22)의 교차점에 존재한다.
어드레스 로직(12, 14)은 비트 라인(20)을 선택하기 위한 OTP 열 디코더(14)를 또한 포함한다. 열 디코더(14)는 열 어드레스 라인(28) 상에 공급되는 어드레스(이 어드레스는 외부 열 어드레스 드라이버(30)에 의해 공급될 수 있음)를 디코딩함으로써 비트 라인(20)을 선택한다. 열 디코더(14)는 복수의 OTP 어드레스 구성 요소(26)를 또한 포함한다. 열 디코더(14)의 각각의 어드레스 구성 요소(26)는 비트 라인(20)과 열 어드레스 라인(28)의 교차점에 존재한다.
각각의 워드 라인(18)의 한 단부는 행 감지 로직(34)까지 뻗어 있다. 행 감지 로직(34)은 다수의 감지 저항기(36)를 포함하며, 각각의 감지 저항기(36)는 행 전력 라인(38)과 워드 라인(18)의 한 단부 사이에 접속되어 있다. 행 감지 라인(40)은 워드 라인(18)과 교차한다. 행 감지 로직(34)은 또한 다수의 감지 구성 요소(42)를 또한 포함하며, 각각의 감지 구성 요소(42)는 행 감지 라인(40)과 워드 라인(18) 사이에 접속되어 있다.
각각의 비트 라인(20)의 한 단부는 열 감지 로직(44)까지 뻗어 있다. 열 감지 로직(44)은 다수의 감지 저항기(36)를 포함하며, 각각의 감지 저항기(36)는 열 전력 라인(46)과 비트 라인(20)의 한 단부 사이에 접속되어 있다. 열 감지 라인(48)은 비트 라인(20)과 교차한다. 열 감지 로직(44)은 다수의 감지 구성 요소(42)를 또한 포함하며, 각각의 감지 구성 요소(42)는 열 감지 라인(48)과 비트 라인(20) 사이에 접속되어 있다.
메인 메모리(10)와 열 디코더(14) 사이에 있는 행 프로그래밍 라인(50)은 워드 라인(18)과 교차한다. 프로그래밍 구성 요소(52)는 행 프로그래밍 라인(50)과 워드 라인(18) 사이에 접속되어 있다.
메인 메모리(10)와 열 디코더(14) 사이에 있는 열 프로그래밍 라인(54)은 비트 라인(20)과 교차한다. 프로그래밍 구성 요소(52)는 열 프로그래밍 라인(54)과 비트 라인(20) 사이에 접속되어 있다.
메모리 구성 요소(16), 어드레스 구성 요소(26), 감지 구성 요소(42) 및 프로그래밍 구성 요소(52)는 모두 다이오드를 기반으로 할 수 있다. 이로써, 레벨 8의 제조를 간략하게 할 수 있다.
상이한 유형의 프로그램가능 구성 요소(16/26/42/52)는 도 2a 내지 도 2c에 도시되어 있다. 도 2a의 프로그램가능 구성 요소는 다이오드(12)와 직렬로 결합된 퓨즈(110)를 포함한다. 프로그래밍에 앞서서, 이러한 구성 요소의 저항 상태는 퓨즈(110)가 그대로 있는 상태에서, 로우(low)가 된다. 프로그래밍 동안에, 이러한 구성 요소의 저항 상태는 퓨즈(110)를 "끊음(blow)"으로써 로우에서 하이로 변경될 수 있다.
도 2b의 프로그램가능 구성 요소는 다이오드(122)와 직렬로 결합된 저항기(120)를 포함한다. 프로그래밍에 앞서서, 이러한 구성 요소의 저항 상태는 저항기(120)가 그대로 있는 상태에서 로우가 된다. 프로그래밍 동안에, 그 구성요소의 저항 상태는 저항기(120)를 "끊음"으로써 로우에서 하이로 변경된다.
도 2c의 프로그램가능 구성 요소는 다이오드(132) 만을 포함하고 있다. 프로그램밍에 앞서서, 다이오드는 그대로 있어서, 그 저항 상태는 로우가 된다. 프로그래밍 동안에, 다이오드(132)는 개방되어 그 저항 상태가 로우에서 하이로 변경될 수 있다. 이러한 다이오드(132)는 퓨즈 역할을 한다. 대안으로, 다이오드(132)는 프로그래밍 동안에 고저항 상태에서 저저항 상태로 진행하는 반 퓨즈 역할을 한다.
프로그램가능 구성 요소(16/26/42/52)는 도 2a 내지 도 2c에 도시된 유형으로 제한되어 있지 않다. 예를 들어, 프로그램가능 구성 요소(16/26/42/52)는 다이오드 대신에 트랜지스터를 포함할 수 있다.
도 1를 다시 참조하면, 레벨 8은 다음과 같이 제조될 수 있다. 열 라인(20)은 기판 상에 형성되고, 실리콘의 멀티 층 필름은 열 라인(20) 상에 형성되고, 워드 라인(18)은 그 필름 상에 형성된다. 각각의 프로그램가능 구성 요소(16/26/42/52)는 2개의 교차하는 트레이스(T)(도 3 참조) 사이에서 필름(F)의 그 부분으로서 형성될 수 있다. 프로그램가능 구성 요소(16/26/42/52)의 크기는 교차하는 트레이스 사이의 겹치는 영역과 그 필름의 두께에 의해서 결정된다. 예를 들어, 메인 메모리(10) 내의 다이오드는 교차하는 워드 라인 및 비트 라인(18, 20) 사이에서 필름의 그 부분으로서 형성된다.
상이한 층의 필름은 다이오드(112, 122, 132)를 형성하기 위해서 적절한 도핑(및/또는 결정체 및 비정질의 실리콘의 결합체)을 가지고 있다. 적절한 도핑을가진 다른 층이 부가되어 저항(120), 퓨즈(110), 또는 반 퓨즈를 형성할 수 있다. 감지 저항기(36)는 워드 라인(18)과 비트 라인(20)의 단부를 변경함으로써 형성될 수 있다. 행 어드레스 드라이버(24) 및 열 어드레스 드라이버(30)는 기판 상에 형성될 수 있다.
행 디코더(12) 및 열 디코더(14)는, 레벨 8이 제조된 후에, 장치 제조 동안에 프로그래밍될 수 있다. 디코더(12, 14)는, 선택된 어드레스 구성 요소의 저항 상태를 저저항 상태에서 고저항 상태(또는 그 역)로 변경함으로써 프로그래밍된다. 메인 메모리를 어드레싱하기 위한 조합형의 로직에 대한 상세한 설명(즉, 어드레스 구성 요소가 선택되는 것에 대한 설명)은 동일 출원인의 미국 출원 번호 제 09/875,356 호에 개시되어 있다. 디코더(12, 14)를 프로그래밍하는 여러 방법이 아래에 설명될 것이다.
데이터는 행 및 열 어드레스를 행 및 열 디코더(12, 14)에 공급함으로써 메인 메모리(10)에 기록될 수 있다. 기록 전류(write current)는 선택된 워드 라인(18)과 선택된 비트 라인(20)에 흐르게 되어, 그 선택된 워드 라인(18)과 비트 라인(20)의 교차점에서 메모리 구성 요소(16)를 통과하게 된다. 기록 전류의 크기는 그 선택된 구성 요소의 저항 상태를 변경하기에 충분하다(예, 도 2a의 퓨즈(110)를 개방함으로써, 도 2b의 저항기(120)를 개방함으로써, 도 2c의 다이오드(132)를 개방함으로써, 또한, 반 퓨즈를 단락함으로써).
메모리 구성 요소(16)의 저항 상태는 행 어드레스와 열 어드레스를 행 및 열 디코더(12, 14)에 공급함으로써 감지될 수 있다. 전압은 두번째의 행 감지라인(40)에 인가되고, 반대 극성의 전압은 두번째의 열 감지 라인(48)에 인가된다. 감지 전류는 선택된 워드 라인(18)과 선택된 비트 라인(20)에 흐르게 되어, 그 선택된 워드 및 비트 라인(18, 20)의 교차점에서 메모리 구성 요소(16)를 관통하게 된다. 감지 전류의 크기는 그 선택된 메모리 구성 요소(16)의 저항 상태를 나타낸다.
각각의 어드레스 구성 요소(26)는 프로그래밍 동안에 단절될 수 있는 링크를 가지고 있다. 예를 들어, 퓨즈(110)는 도 2a에 도시된 어드레스 구성 요소에 대한 링크이며, 저항기(120)는 도 2b의 어드레스 구성 요소에 대한 링크이며, 다이오드(132)는 도 2c의 어드레스 구성 요소에 대한 링크이다. 각각의 링크는 태양 전지 및 디스플레이에 전형적으로 사용되는 광감지 물질로 구성되어 있다. 예를 들어, 링크는 P형 도핑층을 가진 비정질 실리콘으로 구성되어 있다. 진성의 비정질 실리콘의 전도율은 도핑된 비정질 실리콘보다 전형적으로 106배 낮다. 그러나, 방사될 때, 진성 영역의 도전율은 도핑된 영역의 도전율과 유사한 레벨까지 증가한다. 어드레스 구성 요소(26)에 방사함으로써, 어드레스 구성 요소(26)에 흐르는 전류의 밀도는 링크가 끊어지는 지점에서 증가된다.
도 4를 참조하면, "선택된" 어드레스 구성 요소(26)의 저항 상태를 변경하는 방법이 예시되어 있다. 선택되는 어드레스 구성 요소는 X로 표시된다. 선택된 이러한 구성 요소는 프로그래밍 동안에 변경된 그들의 저항 상태를 가질 것이다. 선택되지 않은 어드레스 구성 요소는 O로 표시된다. 선택되지 않은 이러한 어드레스구성 요소는 프로그래밍 동안에 그들의 저항 상태를 가지지 않을 것이다.
행 디코더(12)의 프로그래밍 동안에, 전압(-V)은 행 프로그래밍 라인(50) 양단에 인가되고, 반대 극성의 전압(+V)은 행 감지 라인(40)에 인가된다. (열 디코더(14)의 프로그래밍 동안에, 전압은 열 프로그래밍 라인(54) 양단에 인가되고, 반대 극성의 전압은 열 감지 라인(48)에 인가된다.) 이로써, 서로 연속적으로 접속된 2개의 다이오드 양단에 전압을 효과적으로 인가할 수 있다. 그 전압은 프로그래밍 구성 요소(52)내의 다이오드가 순방향으로 바이어싱되고, 어드레스 구성 요소(26)내의 다이오드가 역 방향으로 바이어싱되도록 인가된다. 그 전압은 행 어드레스 드라이버(24) 및 열 어드레스 드라이버(30)에 의해 인가될 수 있다.
선택된 어드레스 구성 요소(26)에 전자파 방사선(ElectroMagnetic radiation : EM)이 인가된다. 전자파 방사선은 그 선택된 어드레스 구성 요소의 도전율을 상당히 증가시키기에 충분한 강도를 가지고 있다. 결과적으로, 그 선택된 어드레스 구성 요소에 흐르는 전류의 밀도는 증가된다. 이러한 전류 밀도의 증가로 인해, 그 선택된 어드레스 구성 요소의 링크는 개방된다. 선택되지 않은 어드레스 구성 요소의 링크는 여전히 단절되지 않는다.
프로그래밍 구성 요소(52)는 그 선택된 어드레스 구성 요소(26)보다 높은 전류 수송 능력을 가질 수 있다.
어드레스 다이오드(26)의 광학적인 프로그래밍은 어드레스가능 레이저 다이오드를 포함하는 지그(jig)를 이용하여 실행될 수 있다. 레이저 다이오드는 그 선택된 어드레스 구성 요소(26)에만 방사한다. 렌즈 및 다른 광학 구성 요소는 EM방사선을 그 선택된 어드레스 구성 요소(26) 상에서 집속하는데 사용될 수 있다. 선택된 모든 구성 요소(26)는 동시에 방사됨으로써, 선택된 모든 어드레스 구성 요소(26)의 저항 상태를 동시에 변경시킨다.
대안으로, 선택되지 않은 어드레스 구성 요소는 방사선으로부터 마스킹될 수 있고, 블랭킷 방사선(blanket irradiation)이 그 층에 인가될 수 있다. 마스크된 어드레스 구성 요소의 저항 상태는 변경되지 않을 것이다.
선택된 어드레스 구성 요소에 인가되는 EM 방사선에 있어서, 트레이스는 그 EM 방사선에 대해 투명하도록 만들어질 수 있다. 이러한 투명 트레이스에 적합한 물질은 액정 디스플레이에 사용되는 유형이 될 수 있다. 투명한 트레이스를 만드는 것에 대한 대안으로서, EM 방사선이 그 선택된 어드레스 구성 요소(26)로 가이드될 수 있다.
그 선택된 어드레스 구성 요소(26)의 저항 상태를 변경하는 다른 대안이 아래에 설명될 것이다. 각각의 디코더(12, 14)내의 선택되지 않은 어드레스 구성 요소는 선택된 어드레스 구성 요소(26)보다 큰 전류 수송 능력을 가지게 형성된다. 디코더(12, 14)의 프로그래밍 동안에, 상술한 방식으로 모든 어드레스 구성 요소는 역방향으로 바이어싱되고, 감지 구성 요소는 순방향으로 바이어싱된다. 결과적으로, 선택된 어드레스 구성 요소와 선택되지 않은 어드레스 구성 요소에 전류가 흐르게 된다. 이 전류로 인해, 선택된 어드레스 구성 요소(26)의 링크는 끊어지지만, 선택되지 않은 어드레스 구성 요소의 링크는 끊어지지 않는다.
링크는 선택된 어드레스 구성 요소(26)에 EM 방사선을 인가하지 않고도 끊어질 수 있다. 따라서, 링크는 광도전성이 아닌 물질로 구성될 수 있다. 그러나, 링크를 끊을 때의 신뢰성은, 링크를 광도전성 물질로부터 제조하여 프로그래밍 동안에 그 선택된 어드레스 구성 요소(26)에 방사함으로써, 증가될 수 있다.
메모리 구성 요소(16)와 그 선택된 어드레스 구성 요소(26)는 최소 해상도(minimum resolution)로 제조될 수 있어서, 최적의 저장 능력이 가능하다. 선택되지 않은 어드레스 구성 요소는, 최소 해상도보다 어드레스 라인의 크기를 증가시킴으로써, 또한 어드레스 라인과 교차하는 메모리 라인(즉, 워드 라인 및 비트 라인)의 일부를 증가시킴으로써, 면적을 크게 할 수 있다.
도 5a 내지 도 5c는 선택된 어드레스 구성 요소(26a)와 확대된, 선택되지 않은 어드레스 구성 요소(26b)의 상이한 배치를 도시하고 있다. 어드레스 프로토콜에 의해 어떠한 열도 인접하는 확대된(선택되지 않은) 어드레스 구성 요소(26b)를 가지고 있지 않게 보장한다면, 어드레스 로직은 도 5a에 도시된 구성을 가질 수 있다. 도 5a는 열이 임의의 인접하는 확대된(선택되지 않은) 어드레스 구성 요소(26b)를 포함하지 않는 행 디코더(12)를 도시하고 있다. 그 자체만으로 도시되어 있지 않지만, 어드레스 구성 요소(26a, 26b)는 완전 밀착 피치(full contact pitch)로 형성될 수 있다.
어드레스 프로토콜이 이러한 보장을 제공할 수 없어서, 어드레스 로직인 인접하는 확대된 어드레스 구성 요소를 하나의 열에 포함할 수 있다면, 워드 라인(18)간의 거리는 증가될 것이다. 그러나, 이로써, 메인 메모리의 데이터 저장 밀도를 감소시킬 것이다.
대신에, 행 디코더(12)는, 도 5b에 도시된 바와 같이, 2개의 이격된 세트(12a, 12b)로 분할될 수 있다. 홀수 번호의 워드 라인(18a)은 짝수 번호의 워드 라인(18b)과 맞물려 있다. 제 1 세트의 어드레스 라인(22a)은 홀수 번호의 워드 라인(18a)과 교차하고, 제 2 세트의 어드레스 라인(22b)은 짝수 번호의 워드 라인(18b)과 교차한다. 제 1 및 제 2 세트의 어드레스 라인(22a, 22b)은 동일한 어드레스 신호를 수신한다.
이러한 방법에 의해 인접한 메모리 구성 요소(26b)의 크기를 3배로 증가시킬 수 있고, 또한, 선택된 메모리 구성 요소(26a)를 최소 해상도로 제조할 수 있다. 어드레스 프로토콜에 의해 어떠한 열도 인접하는 확대된(선택되지 않은) 어드레스 구성 요소(26b)를 가지지 않게 보장한다면, 인접하지 않은 확대된 메모리 구성 요소(26b)의 크기는 5배로 증가될 것이다(도 5c 참조).
도 5a 내지 도 5c는 행 디코더(12)와 결부시켜 설명되었다. 그러나, 동일한 이론이 열 디코더(14)에 적용될 것이다.
도 6a를 참조하면, 불량 관리가 가능한 메모리 장치의 레벨 208의 일부를 도시하고 있다. 레벨 208은 메인 메모리(210), 행 디코더(212), 및 행 감지 로직(234)를 포함한다. 행 감지 로직(234)은 감지 저항기(236)를 포함한다. 레벨 208는 워드 라인(218), 비트 라인(220), 행 어드레스 라인(222), 전원 라인(238), 행 감지 라인(240), 및 행 프로그래밍 라인(242)를 더 포함한다. 열 사이드 상에 어드레싱, 감지 및 프로그래밍하기 위한 구성 요소는 도시되어 있지 않다. 선택된 어드레스 구성 요소는 X로 표시되고 선택되지 않은 어드레스 구성 요소는 O로 표시되어 있다.
레벨 8에서의 불량 영역은 문자 D에 의해 식별된다. 예를 들어, 불량 영역(D)은 2개의 인접하는 워드 라인(218) 중 짧은 워드 라인에 의해 발생될 수 있다. 불량 영역(D)에 의해 2개의 관련된 행은 사용불가능하게 된다.
행 디코더(212)는 불량 영역(D)을 막기 위해 프로그래밍될 수 있다. 불량 영역(D)에 대응하는 워드 라인(218)은 메인 메모리(210)로부터 분리된다. 예를 들어, 이들 워드 라인(218)에 브레이크(불연속성)가 형성될 수 있다. 대안으로, 이들 워드 라인(218)의 감지 저항기(236)는 개방될 것이다. 감지 저항기(236)가 비정질 실리콘과 같은 광전도성 물질로부터 구성된다면, 저항기는, 전류를 그 저항기에 흐르게 하여(예, 어드레스 및 기록 라인을 구동 전압에 대하여 바이어싱함으로써) EM 방사선을 인가함으로써, 개방 또는 "끊어" 진다. EM 방사선을 인가하면 전도율이 증가한다. 전류의 증가로 인해 방사된 감지 저항기는 끊어진다.
단절된 워드 라인은 스페어(spare) 워드 라인으로 대체된다. 특정 워드 라인 및 그들의 연결된 메모리, 어드레스 및 감지 구성 요소는 스페어로서 보존된다. 도 6a는 레벨 8의 최종 몇몇 워드 라인이 스페어(블록(211)로 표시)로서 보존되어 있음을 도시하고 있다. 그러나, 스페어의 위치는 제한된 것이 아니며, 그 스페어 워드 라인은 레벨 208에서 어디에도 위치할 수 있다. 초기에, 스페어에 접속된 모든 어드레스 구성 요소는 선택되지 않는다.
스페어 워드 라인은 또 다른 로직(252)을 가지고 있다. 각각의 어드레스 라인(254)은 스페어 어드레스 구성 요소(256)에 의해 대응하는 스페어 워드 라인에접속된다. 그 선택된 스페어 어드레스 구성 요소(256)를 옵션으로 프로그래밍함으로써 인코딩이 행해질 수 있다.
도 6b는 불량 영역(D)을 막기 위해 재 매핑(re-mapped)된 디코더(212)를 도시하고 있다. 불량 영역(D)과 관련된 2개의 워드 라인(218a, 218b)은 그들의 감지 저항기(236)를 개방함으로써 단절된다.
2개의 스페어 라인(218c, 218d)은 단절된 2개의 라인(218a, 218b)을 대신한다. 이러한 2개의 대체 스페어 라인(218c, 218d)에 접속된 어드레스 구성 요소(256)는 2개의 단절된 라인(218a, 218b)에 대하여 선택된 어드레스 구성 요소와 선택되지 않은 어드레스 구성 요소의 저항 상태를 일치시키도록 프로그램되었다. 따라서, 이러한 2개의 대체 스페어 라인(218c, 218d)은 단절된 워드 라인(218a, 218b)과 동일한 어드레스를 가진다. 이들 2개의 대체 스페어 라인(218c, 218d)에 접속된 스페어 어드레스 구성 요소는 고저항 상태로 변경되어, 행 디코더(212)로부터 효과적으로 제거된다.
사용되지 않은 스페어 라인(218e)은 그 감지 저항기(236)를 개방함으로써 단절된다.
여기서, 도 7를 참조하면, 멀티 레벨의 고체 메모리 장치를 제조하는 방법이 예시되어 있다. 제 1 레벨의 장치가 형성된 후에(블록 302), 제 1 레벨에서의 불량이 식별된다(블록 304). 이러한 불량은, 제한되는 것은 아니며, 하나 또는 둘 다의 교차점 와이어에서의 불연속성 또는 불량을 포함하며, 데이터 라인간을 단락시킨다. 불량은 메인 메모리에서 각각의 교차점의 I-V 특성을 측정함으로써 식별될 수 있다.
불량이 식별된 후에, 디코더는 상당 수의 불량을 막기 위해 프로그래밍된다(블록 306). 프로그래밍은 불량 레벨을 0 또는 에러 수정을 위한 수용가능한 레벨(즉, 에러 수정을 압박하거나 과부하로 하지 않는 레벨)로 감소시킨다.
다음 레벨이 형성된다(블록 308). 레벨이 형성되는 각각의 시간에(블록 302), 레벨의 불량이 식별되며(블록 304), 어드레스 라인은 접속되고, 인터페이스 회로는 추가되어 레벨은 패키지된다.
메인 메모리의 설계 및 제조, 멀티 레벨의 어드레싱, 멀티층의 단일 칩으로의 패키징, 메인 메모리의 판독 및 기록 등에 대한 상세한 설명은 동일 출원인의 미국 특허 출원 제 09/875,356 호에 개시되어 있다.
이러한 방법으로 불량 관리를 개별적인 레벨 상에서 실행하게 되어, 다른 레벨의 동일 메모리 영역의 사용을 제거하는 하나의 레벨에서의 불량 영역의 문제점을 막을 수 있다. 불량 어드레스 위치를 물리적으로 재배치하는 방식으로 불량 관리를 실행하여 재 매핑을 위한 불량 리스트를 필요로 하지 않는다. 이로써, 메모리 시스템의 사용을 간략하게 한다.
도 8를 참조하면, 멀티 레벨의 고체 메모리 장치(410)가 도시되어 있다. 멀티 레벨 412는 서로의 상부에 적층되어 있다. 종래의 반도체 메모리와 달리, 디코더는 각각의 층(412)에 형성된다. 각각의 층(410)은 메모리 시스템 인터페이스(416)에 의해 제어/인터페이스 회로(414)에 접속된다. 제어/인터페이스 회로(414)는 기판에 형성된다. 제어/인터페이스 회로(414)는 장치(410)를 동작시키는 기능 뿐만 아니라, 에러 코드 수정(ECC) 및 불량 관리 기능을 실행한다. 이러한 기능은 기록 전압을 설정하는 것, 기록 인에이블 라인을 설정하는 것, 전력 감지 스트립을 제어하는 것, 물리적인 메모리 위치에 액세스하는데 필요한 라인 패턴을 어드레스하기 위해 논리적인 어드레스를 변환함으로써 메모리를 어드레싱하는 것, 및 감지 라인 출력의 데이터 판독 프로세싱을 포함한다.
장치(410)는 층에 의해 공유되는 제어/인터페이스 회로로 제한되지 않는다. 각각의 레벨 412 대신에 자신의 제어/인터페이스 회로를 가질 수 있다.
메인 메모리는 어드레스 로직과 동일한 방식 및 동일한 시간에 공장에서 프로그래밍될 수 있다. 메인 메모리는 마이크로코드, 맵 데이터 등과 사전 프로그래밍될 수 있다.
본 발명은 상술한 특정 실시예로 제한되는 것은 아니다. 대신에, 본 발명은 다음의 청구 범위에 따라서 구성된다.
본 발명에 따르면, 그 어드레스 로직은 각각의 층이 제조된 후에 프로그램될 수 있으며, 마스크 공정이 필요하지 않기 때문에, 물리적인 프로세싱이 간략해진다.

Claims (9)

  1. 고체 반도체 장치(solid state memory)에 있어서,
    제 1 및 제 2 그룹의 어드레스 구성 요소(26b, 26a)를 가진 디코더(12)를 포함하며,
    상기 제 1 그룹의 어드레스 구성 요소(26b)는 제 1 논리값이 할당되며, 상기 제 2 그룹의 어드레스 구성 요소(26a)는 제 2 논리값이 할당되며, 상기 제 1 그룹의 어드레스 구성 요소(26b)의 전류 수송 능력(current-carrying capability)은 상기 제 2 그룹의 어드레스 구성 요소(26a)의 전류 수송 능력보다 큰 고체 반도체 장치.
  2. 제 1 항에 있어서,
    상기 어드레스 구성 요소(26b, 26a)는 다이오드를 포함하는 고체 반도체 장치.
  3. 제 1 항에 있어서,
    프로그램 로직(50, 52) 및 감지 로직(34)를 더 포함하며,
    상기 프로그램 로직(52)은 프로그램 라인(50)과 프로그램 구성 요소(52)를포함하며, 상기 감지 로직은 감지 라인(40)을 포함하는 고체 반도체 장치.
  4. 제 3 항에 있어서,
    상기 프로그래밍 구성 요소(52)는 상기 제 1 그룹의 어드레스 구성 요소(26b)와 동일한 전류 수송 능력을 가지는 고체 반도체 장치.
  5. 제 1 항에 있어서,
    상기 어드레스 구성 요소(26a, 26b)는 광도전성 물질(photoconductive material)로 구성되는 고체 반도체 장치.
  6. 제 1 항에 있어서,
    상기 제 1 그룹의 어드레스 구성 요소(26b)는 상기 제 2 그룹의 어드레스 구성 요소(26a)보다 물리적으로 큰 고체 반도체 장치.
  7. 제 6 항에 있어서,
    상기 디코더(12)의 어드레스 구성 요소(26a, 26b)는 이격된 2개의 세트(12a,12b)로 분리되며, 각각의 세트(12a, 12b)는 상기 제 1 및 제 2 그룹으로부터의 어드레스 구성 요소(26a, 26b)를 포함하는 고체 반도체 장치.
  8. 제 7 항에 있어서,
    상기 제 1 그룹의 어드레스 구성 요소(26b)는 상기 제 2 그룹의 어드레스 구성 요소(26a)보다 대략 3배인 고체 반도체 장치.
  9. 제 1 항에 있어서,
    메인 메모리(10)를 더 포함하며, 상기 제 2 그룹의 어드레스 구성 요소(26a)는 상기 메인 메모리(10)의 메모리 구성 요소(16)와 동일한 전류 수송 능력을 가진 고체 반도체 장치.
KR1020020043150A 2001-07-24 2002-07-23 고체 반도체 장치 KR20030014572A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/911,919 2001-07-24
US09/911,919 US6587394B2 (en) 2001-07-24 2001-07-24 Programmable address logic for solid state diode-based memory

Publications (1)

Publication Number Publication Date
KR20030014572A true KR20030014572A (ko) 2003-02-19

Family

ID=25431099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020043150A KR20030014572A (ko) 2001-07-24 2002-07-23 고체 반도체 장치

Country Status (7)

Country Link
US (1) US6587394B2 (ko)
EP (1) EP1288957B1 (ko)
JP (1) JP3989781B2 (ko)
KR (1) KR20030014572A (ko)
CN (1) CN1327451C (ko)
DE (1) DE60206230T2 (ko)
TW (1) TWI223270B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5673218A (en) 1996-03-05 1997-09-30 Shepard; Daniel R. Dual-addressed rectifier storage device
US6956757B2 (en) * 2000-06-22 2005-10-18 Contour Semiconductor, Inc. Low cost high density rectifier matrix memory
US7219271B2 (en) 2001-12-14 2007-05-15 Sandisk 3D Llc Memory device and method for redundancy/self-repair
KR100574961B1 (ko) 2003-12-20 2006-05-02 삼성전자주식회사 입력버퍼 및 이를 구비하는 반도체 장치
US7151709B2 (en) * 2004-08-16 2006-12-19 Micron Technology, Inc. Memory device and method having programmable address configurations
US7277336B2 (en) * 2004-12-28 2007-10-02 Sandisk 3D Llc Method and apparatus for improving yield in semiconductor devices by guaranteeing health of redundancy information
US7212454B2 (en) * 2005-06-22 2007-05-01 Sandisk 3D Llc Method and apparatus for programming a memory array
US7304888B2 (en) * 2005-07-01 2007-12-04 Sandisk 3D Llc Reverse-bias method for writing memory cells in a memory array
KR100655078B1 (ko) * 2005-09-16 2006-12-08 삼성전자주식회사 비트 레지스터링 레이어를 갖는 반도체 메모리 장치 및그의 구동 방법
US7593256B2 (en) * 2006-03-28 2009-09-22 Contour Semiconductor, Inc. Memory array with readout isolation
KR100791341B1 (ko) * 2006-09-04 2008-01-03 삼성전자주식회사 비휘발성 메모리 장치의 기입 방법 및 그 방법을 사용하는비휘발성 메모리 장치
US7958390B2 (en) * 2007-05-15 2011-06-07 Sandisk Corporation Memory device for repairing a neighborhood of rows in a memory array using a patch table
US7966518B2 (en) * 2007-05-15 2011-06-21 Sandisk Corporation Method for repairing a neighborhood of rows in a memory array using a patch table
US7630246B2 (en) * 2007-06-18 2009-12-08 Micron Technology, Inc. Programming rate identification and control in a solid state memory
US20090086521A1 (en) * 2007-09-28 2009-04-02 Herner S Brad Multiple antifuse memory cells and methods to form, program, and sense the same
US7813157B2 (en) * 2007-10-29 2010-10-12 Contour Semiconductor, Inc. Non-linear conductor memory
WO2009061834A1 (en) * 2007-11-05 2009-05-14 Contour Semiconductor, Inc. Low-cost, high-density rectifier matrix memory
US7995368B2 (en) * 2008-02-20 2011-08-09 Toshiba America Research, Inc. Memory cell architecture
US20090225621A1 (en) * 2008-03-05 2009-09-10 Shepard Daniel R Split decoder storage array and methods of forming the same
US20090296445A1 (en) * 2008-06-02 2009-12-03 Shepard Daniel R Diode decoder array with non-sequential layout and methods of forming the same
US8325556B2 (en) * 2008-10-07 2012-12-04 Contour Semiconductor, Inc. Sequencing decoder circuit
WO2010099622A1 (en) * 2009-03-04 2010-09-10 Microbridge Technologies Inc. Passive resistive-heater addressing network
US8866121B2 (en) 2011-07-29 2014-10-21 Sandisk 3D Llc Current-limiting layer and a current-reducing layer in a memory device
US8659001B2 (en) 2011-09-01 2014-02-25 Sandisk 3D Llc Defect gradient to boost nonvolatile memory performance
US8637413B2 (en) 2011-12-02 2014-01-28 Sandisk 3D Llc Nonvolatile resistive memory element with a passivated switching layer
US8698119B2 (en) 2012-01-19 2014-04-15 Sandisk 3D Llc Nonvolatile memory device using a tunnel oxide as a current limiter element
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US20140241031A1 (en) 2013-02-28 2014-08-28 Sandisk 3D Llc Dielectric-based memory cells having multi-level one-time programmable and bi-level rewriteable operating modes and methods of forming the same
CN111312321A (zh) * 2020-03-02 2020-06-19 电子科技大学 一种存储器装置及其故障修复方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1266353B (de) * 1964-03-13 1968-04-18 Bbc Brown Boveri & Cie Matrixfoermige Anordnung von Oxydschichtdioden zur Verwendung als manipulierbarer Festwertspeicher oder Informationsumsetzer
US3656120A (en) * 1969-06-05 1972-04-11 Optical Memory Systems Read only memory
JPS607388B2 (ja) * 1978-09-08 1985-02-23 富士通株式会社 半導体記憶装置
US4795657A (en) * 1984-04-13 1989-01-03 Energy Conversion Devices, Inc. Method of fabricating a programmable array
US5140189A (en) * 1991-08-26 1992-08-18 Westinghouse Electric Corp. WSI decoder and patch circuit
US5889694A (en) * 1996-03-05 1999-03-30 Shepard; Daniel R. Dual-addressed rectifier storage device
US6087689A (en) * 1997-06-16 2000-07-11 Micron Technology, Inc. Memory cell having a reduced active area and a memory array incorporating the same
US5991225A (en) * 1998-02-27 1999-11-23 Micron Technology, Inc. Programmable memory address decode array with vertical transistors
US6373742B1 (en) * 2000-10-12 2002-04-16 Advanced Micro Device, Inc. Two side decoding of a memory array

Also Published As

Publication number Publication date
EP1288957A3 (en) 2003-10-01
TWI223270B (en) 2004-11-01
JP2003109394A (ja) 2003-04-11
CN1399282A (zh) 2003-02-26
DE60206230D1 (de) 2006-02-02
EP1288957B1 (en) 2005-09-21
CN1327451C (zh) 2007-07-18
US20030021176A1 (en) 2003-01-30
DE60206230T2 (de) 2006-07-20
US6587394B2 (en) 2003-07-01
EP1288957A2 (en) 2003-03-05
JP3989781B2 (ja) 2007-10-10

Similar Documents

Publication Publication Date Title
US6587394B2 (en) Programmable address logic for solid state diode-based memory
US7859884B2 (en) Structure and method for biasing phase change memory array for reliable writing
CN101189683B (zh) 用于编程存储器阵列的方法
US5764577A (en) Fusleless memory repair system and method of operation
JP5575243B2 (ja) メモリブロック・スイッチングを改善した半導体メモリ
KR101129135B1 (ko) 반도체 기억 장치
KR102549173B1 (ko) 메모리 장치
US6744681B2 (en) Fault-tolerant solid state memory
US6535418B2 (en) Optically programmable address logic for solid state diode-based memory
US6459648B1 (en) Fault-tolerant address logic for solid state memory
US6535455B1 (en) Fault-tolerant neighborhood-disjoint address logic for solid state memory

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020723

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070723

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20020723

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080714

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20080930

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20080714

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I