CN1327451C - 用于基于二极管的固态存储器的可编程地址逻辑 - Google Patents

用于基于二极管的固态存储器的可编程地址逻辑 Download PDF

Info

Publication number
CN1327451C
CN1327451C CNB021269572A CN02126957A CN1327451C CN 1327451 C CN1327451 C CN 1327451C CN B021269572 A CNB021269572 A CN B021269572A CN 02126957 A CN02126957 A CN 02126957A CN 1327451 C CN1327451 C CN 1327451C
Authority
CN
China
Prior art keywords
address
group
diode
memory
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021269572A
Other languages
English (en)
Other versions
CN1399282A (zh
Inventor
J·N·霍甘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1399282A publication Critical patent/CN1399282A/zh
Application granted granted Critical
Publication of CN1327451C publication Critical patent/CN1327451C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

固态存储器装置(410)的一级(412)包括主存储器(10)和地址逻辑(12，14)。此地址逻辑(12，14)包括第一和第二组地址元件(26a，26b)。第一组地址元件(26b)的载流能力大于第二组地址元件(26a)的载流能力。在编程期间流过地址元件(26a，26b)的电流仅引起了第二组地址元素(26a)的电阻状态改变。

Description

用于基于二极管的固态存储器的可编程地址逻辑
技术领域
本发明涉及一种信息存储装置。更具体地说，本发明涉及一次可编程(OTP)固态存储器。
背景技术
便携装置例如PDA，掌上电脑，数字照相机和数字音乐播放器包括用于存储数据、数字图像和MP3文件的存储器。不同类型的存储器可用于这些便携装置。常规的存储器包括快速存储器，小型硬盘驱动器，小型光盘和磁带。然而，这些存储器中的每种都具有一个或几个以下的限制：大的物理尺寸，低的存储容量，相对高的成本，差的坚固性，慢的存取时间和高的功率消耗。
在2001年6月5日申请的序列号为09/875,356受让人的美国专利中披露了一种基于二极管的OTP固态存储器。和常规的存储器相比，基于二极管的存储器具有高的耐冲击能力，低的功率消耗，快的存取时间，合适的传送速率和好的存储能力。基于二极管的存储器可以装配在便携装置的标准的便携接口中(例如PCMCIA，CF)。
基于二极管的存储器装置的地址逻辑被形成在与主存储器的相同的级上。在多级的基于二极管的存储器装置中，每级具有主存储器和地址逻辑(和常规的固态存储器不同，例如DRAM)。此外，基于二极管的存储器装置的地址逻辑是可编程的。在每层被制成之后，地址逻辑可被编程。因为不需要掩模过程，所以物理处理被简化了。
发明内容
按照本发明的一个方面，一种固态存储器装置包括具有第一和第二组地址元件的译码器，第一组的地址元件被分配了一第一逻辑值，第二组的地址元件被分配了一第二逻辑值。第一组地址元件的载流能力大于第二组地址元件的载流能力。在编程期间流过地址元件的电流仅引起第二组地址元件的电阻状态改变。
本发明的其它方面和优点从下面结合附图进行的详细说明中将会清楚地看出，下面以举例方式说明本发明的原理。
附图说明
图1是固态存储器装置的一个级的方块图。
图2a-2c说明在该级中的不同类型的可编程元件。
图3说明另一种可编程元件。
图4说明改变地址元件的电阻状态的方法。
图5a-5c说明对于译码器的选择的和未选择的地址元件的不同的布局。
图6a和6b说明允许进行缺陷管理的固态存储器装置的级。
图7说明在多级固态存储器装置中避免缺陷的方法。
图8说明一种多级固态存储器装置。
具体实施方式
参见图1，图中示出了固态存储器装置的一个级8。该级8包括主存储器10和可编程的地址逻辑12，14。主存储器10包括OTP存储元件16的交点电阻阵列，沿着存储元件16的行延伸的作为字线18的轨迹，以及沿着存储元件16的列延伸的作为位线20的轨迹。可以对于存储元件16的每一行具有一个字线18，并且对于存储元件16的每一列具有一个位线20。每个存储元件16位于字线18和位线20的交点上。为了简明地表示所述的级8，只示出了相对少数的存储元件16。实际上，可以使用任意大小的阵列。
地址逻辑12，14在读写操作期间使用组合的二极管逻辑寻址存储元件16。地址逻辑12，14包括用于选择字线18的OTP行译码器12。行译码器12通过译码在行地址线22上提供的地址(该地址可以由外部行地址驱动器24提供)选择字线18。行译码器12包括多个OTP地址元件26。行译码器12的每个地址元件26位于字线18和行地址线22的交叉点上。
地址逻辑12，14还包括用于选择位线20的OTP列译码器14。列译码器14通过译码在列地址线28上提供的地址(该地址可以由外部列地址驱动器30提供)选择位线20。列译码器14包括多个OTP地址元件26。列译码器14的每个地址元件26位于位线20和列地址线28的交叉点上。
每个字线18的一端在行读出逻辑34终止。行读出逻辑34包括多个读出电阻36，每个读出电阻36被连接在行电源线38和字线18的端部之间。行读出线40和字线18交叉。行读出逻辑34还包括多个读出元件42，每个读出元件42被连接在行读出线40和字线18之间。
每个位线20在列读出逻辑44终止。列读出逻辑44包括多个读出电阻36，每个读出电阻36被连接在列电源线46和位线20的一端之间。列读出线48和位线20交叉。列读出逻辑44还包括多个读出元件42，每个读出元件42被连接在列读出线48和位线20之间。
位于主存储器10和行译码器12之间的行编程线50和字线18交叉。编程元件52被连接在行编程线50和字线18之间。
位于主存储器10和列译码器14之间的列编程线54和位线20交叉。编程元件52被连接在列编程线54和位线20之间。
存储元件16，地址元件26，读出元件42和编程元件52可以都是基于二极管的元件。这简化了级8的制造。
图2a-2c示出了不同类型的可编程元件16/26/42/52。图2a的可编程元件包括和二极管112串联耦合的熔断器110。在编程之前，所述元件的电阻状态是低的，因为此时熔断器110是完好的。在编程期间，通过“烧断”熔断器110，该元件的电阻状态可以由低变为高。
图2b的可编程元件包括和二极管122串联耦合的电阻120。在编程之前，所述元件的电阻状态是低的，因为电阻120是完好的。在编程期间，通过“烧断”电阻120，可以使该元件的电阻状态由低变为高。
图2c的可编程元件只包括二极管132。在编程之前，二极管132是完好的，因而其电阻状态为低。在编程期间，二极管132可被断开，从而使其电阻状态由低变为高。这种二极管132作为一个熔断器。在另一种方案中，二极管132可以作为反熔断器，在编程期间其电阻状态由高变为低。
可编程元件16/26/42/52不限于图2a-2c所示的这些类型。例如，可编程元件16/26/42/52可以包括晶体管代替二极管。
现在返回图1，所示的级8可以按如下方法制造。在衬底上形成列线20，在列线20上形成多层硅膜，在所述膜上形成字线18。每个可编程元件16/26/42/52可以作为在两个交叉轨迹(T)之间的那部分的膜(F)被形成(见图3)。可编程元件16/26/42/52的大小由交叉的轨迹之间的重叠区域和膜的厚度确定。例如，在主存储器10中的二极管作为在交叉的字线18和位线20之间的那个部分的膜被形成。
膜的不同的层具有适量的掺杂(和/或晶体硅和无定形硅的组合)，从而形成二极管112，122，132。可以增加具有适量掺杂的附加层，从而形成电阻120，熔断器110或反熔断器。读出电阻36可以通过修改字线18和位线20的端部而被形成。在衬底上可以形成行和列地址驱动器24和30。
行和列译码器12和14可以在装置的制造期间在级8被制成之后被编程。通过把选择的地址元件的电阻状态由低电阻状态改变为高电阻状态(反之亦然)对译码器12和14进行编程。用于寻址主存储器的组合逻辑的细节(即关于选择地址元件的细节)在序列号为09/875,356的受让人的美国专利中披露。下面说明对译码器12和14编程的几种方法。
通过对行和列译码器12和14提供行和列地址可以把数据写入主存储器10。写电流通过选择的字线18和选择的位线20流过，因此，通过在选择的字线和位线18和20的交叉点的存储元件16流过。写电流的幅值足以改变选择的元件的电阻状态(例如，通过断开图2a的熔断器110，断开图2b的电阻120，断开图2c的二极管132，使反熔断器短路)。
存储元件16的电阻状态通过对行和列译码器12和14提供行和列地址进行读出。将一个电压加于第二行读出线40，并将一个极性相反的电压加于第二列读出线48。读出电流通过选择的字线18和选择的位线20流动，因此，通过在选择的字线和位线18和20的交叉点的存储元件16流动。读出电流的幅值表示选择的存储元件16的电阻状态。
每个地址元件26具有可以在编程期间中断的连接。例如，熔断器110是用于图2a所示的地址元件的连接，电阻120是用于图2b所示的地址元件的连接，二极管132是用于图2c所示的地址元件的连接。每个连接都由用于太阳电池和显示器的光敏材料制成。例如，所述连接可以由具有p掺杂层的无定形硅制成。本征无定形硅的电导率一般是掺杂的无定形硅的电导率的10-6倍。然而，当用光照射时，本征区域的电导率增加到和掺杂区域的电导率近似的程度。通过照射地址元件26，流过地址元件26的电流密度增加到使所述连接烧断的值。
现在参看图4，该图说明了用于改变“选择的”地址元件26的电阻状态的方法。被选择的地址元件由×表示。这些选择的元件将在编程期间使其电阻状态改变。未被选择的地址元件由0表示。这些未选择的地址元件在编程期间不改变其电阻状态。
在行译码器12的编程期间，在行编程线50上施加电压(-V)，并在行读出线40上施加相反极性的电压(+V)。(在列译码器14的编程期间，在列编程线54上施加一个电压，并在列读出线48上施加一个相反极性的电压)。这将有效地在背对背连接的两个二极管上施加电压。所述电压以这样的方式施加，使得在编程元件52中的二极管正向偏置，而在地址元件26中的二极管反向偏置。所述电压可以通过行和列地址驱动器24和30施加。
电磁辐射(EM)被施加于选择的地址元件26。所述电磁辐射具有足够的强度，使得大大增加选择的地址元件的电导率。因而，流过选择的地址元件的电流的密度增加。所述电流密度的增加使选择的地址元件的连接断开。未选择的地址元件的连接保持不中断。
编程元件52可以具有比选择的地址元件26更高的载流能力。
地址二极管26的这种光学编程可以通过使用包括可寻址的激光二极管的夹具(jig)来实现。激光二极管仅照射选择的地址元件26。可以使用透镜和其它光学元件把EM辐射聚焦在选择的地址元件26上。所有选择的元件26可以被同时照射，借以使所有选择的地址元件26的电阻状态被同时改变。
在另一种方案中，未被选择的地址元件可被掩蔽不受照射，因而可以对层施加掩盖照射。被掩盖的地址元件的电阻状态将不被改变。
为了对选择的地址元件26施加EM照射，轨迹可制成对于EM照射是透明的。用于这些透明轨迹的材料可以是液晶显示器中使用的那种材料。作为把轨迹制成透明的这种方案的一种替代方案，可以把EM照射引导到选择的地址元件26上。
现在说明用于改变选择的地址元件26的电阻状态的另一种方法。在每个译码器12和14中的未被选择的地址元件被制成具有大于选择的地址元件26的载流能力。在译码器12和14的编程期间，所有的地址元件被反向偏置，并用上述的方式使读出元件正向偏置。因而，电流通过选择的和未被选择的地址元件流动。所述电流使得选择的地址元件26的连接中断，但是所述电流不使未被选择的地址元件的连接中断。
不用对选择的地址元件26施加EM照射也可使连接中断。因此，所述连接可以用不光电导的材料制成。不过，通过使所述连接由光电导材料制成，并在编程期间照射选择的地址元件26，可以增加中断所述连接的可靠性。
存储元件16和选择的地址元件26可以以最低分辨率制成，因而使得能够获得最佳的存储容量。通过增加在最小分辨率以上的地址线的尺寸，并增加存储线(即字线和位线)和地址线交叉的那些部分，未被选择的地址元件可被制成具有较大的尺寸。
图5a-5c表示选择的地址元件26a和被加大的未被选择的地址元件26b的不同的布局。如果地址协议能够保证没有具有相邻的加大的(未被选择的)地址元件26b的列，则地址逻辑可以具有图5a的结构。图5a表示一种行译码器12，其中的列没有任何相邻的加大的(未被选择的)地址元件26b。虽然没有示出，地址元件26a，26b可以以整个接触间距被构成。
如果地址协议不能提供这种保证，因而地址逻辑可以在一个列中包括相邻的加大的地址元件，则在字线18之间的距离可被增加。不过，这将减少主存储器的数据存储密度。
另一种方案是，行译码器12可被分成两个分开的组12a，12b，如图5b所示。奇数的字线18a和偶数的字线18b相互交叉。第一组地址线22a和奇数的字线18a交叉，第二组地址线22b和偶数的字线18b交叉。第一和第二组地址线22a，22b接收相同的地址信号。
这种方法使得相邻的存储元件26b的尺寸增加到3倍，然而其还使得选择的元件26b能够以最小分辨率制造。如果地址协议能够保证没有含有相邻加大的(未被选择的)地址元件26b，则不相邻的加大的存储元件26b的尺寸可以增加到5倍(见图5C)。
图5a-5c只结合行译码器12进行了说明。不过，相同的原理可以应用于列译码器14。
现在参看图6a，该图表示能够进行缺陷管理的存储器装置的级208的几个部分。级208包括主存储器210，行译码器212，和行读出逻辑234。行读出逻辑234包括读出电阻236。级208还包括字线218，位线220，行地址线222，电源线238，行读出线240和行编程线242。在列一侧上的用于寻址，读出和编程的元件未示出。选择的地址元件用×表示，未被选择的用0表示。
在级8中的有缺陷的区域由字母D标出。例如，有缺陷的区域D可能是由于两个相邻的字线218的短路引起的。有缺陷的区域D使得两个相关的行不能被使用。
行译码器212可被编程以便避开有缺陷的区域D。相应于有缺陷的区域D的字线218和主存储器210断开连接。例如，在这些字线218中可以形成断点(不连续性)。在另一种情况下，这些字线218的读出电阻236可能断开。如果读出电阻236由光电导材料例如无定形硅制成，则通过使电流流过这些电阻(例如通过地址线和写入线相对于驱动电压被偏置)，然后施加EM照射，从而使它们被断开或“烧断”。施加EM照射使得电导率增加。电流的增加使得被照射的读出电阻被烧断。
断开连接的字线由备用的字线代替。一些字线以及和与它们相连的存储器，地址和读出元件留作备用。图6a表示级208的最后的几个字线留作备用(由方块211表示)。不过，备用元件的位置不受上述的限制，备用的字线可以在级208的任何位置。最初，和备用的线相连的所有地址元件都不被选择。
备用字线具有附加逻辑252。每个地址线254通过备用地址元件256和相应的备用字线相连。通过对选择的备用地址元件256以光学方式进行编程，可以进行编码。
图6b表示重新构成以便避开有缺陷的区域D的译码器212。和有缺陷的区域D相关的两个字线218a和218b通过断开其读出电阻236被断开连接。
两个备用线218c，218d代替被断开连接的两个线218a，218b。和这两个替代备用线218c，218d相连的地址元件256已被编程，使得满足两个断开连接的线218a，218b的选择的和未被选择的地址元件的电阻状态。因而这两个替代备用线218c，218d现在具有和断开连接的字线218a，218b相同的地址。和这两个替代备用线218c，218d相连的备用地址元件被改变为高阻状态，因而被有效地从行译码器212中除去。
未被使用的备用线218e通过断开其读出电阻236被断开连接。
现在参看图7，该图示出了用于制造多级固态存储器装置的方法。在装置的第一级被形成之后(块302)，第一级中的缺陷被识别(块304)。所述缺陷包括，但不限于，不连续性，或者在一个或两个交叉点线路中的缺陷，以及在数据线之间的短路。这些缺陷可以通过测量主存储器中的每个交叉点的I-V特性进行识别。
在缺陷被识别之后，译码器被编程，使得避开若干有影响的缺陷(块306)。所述的编程把缺陷的水平减少到0，或者减少到一个对于错误校正是可接受的水平(即不使错误校正困难或者过载的水平)。
接着形成以后的级(块308)，每当形成一个级时(块302)，便识别该级中的缺陷(块304)，并对该级上的译码器编程使得避开所述的缺陷(块306)。
在这些级被形成之后，存储器装置便被制成(块310)。作为形成存储器装置的一个部分，连接地址线，加上接口电路，并对所述的级进行封装。
主存储器的设计和制造的细节，多级的寻址，在单个芯片内的多层的封装，主存储器的读写等等在序列号为09/875,356的受让人的美国专利中披露了。
这种方法使得能够在各个级上实现缺陷管理，因此避免了在一个级上的有缺陷的区域使得在另一级上的同一个存储器区域不能使用的问题。还以这样的方式实现了缺陷管理，使得在物理上重新确定有缺陷的地址的位置，因此不需要用于重新构型的缺陷表。这简化了存储器系统的使用。
现在参看图8，该图表示多级固态存储器装置410。多个级412被逐个堆叠。和常规的半导体存储器不同，在每层412中形成译码器。每层410通过存储器系统接口416和控制/接口电路414相连。控制/接口电路414被形成在衬底中。控制/接口电路414进行错误码校正(ECC)和缺陷管理功能，并用于运行装置410。这些功能包括设置写电压，设置写启动线和控制读出功率的波动，通过把逻辑地址转换成用于访问物理存储器位置所需的地址线图形，对存储器寻址，以及读出线输出端的数据读出处理。
所述装置410不限于由这些层共用的控制/接口电路。而是每个级412可以具有其自己的控制/接口电路。
主存储器可以在工厂以和地址逻辑相同的方式并与地址逻辑同时被编程。主存储器可以利用微代码、图数据等被预先编程。
本发明不限于上述的特定实施例，本发明的范围由所附权利要求限定。

Claims (9)

1.一种固态存储器装置，包括一个具有第一和第二组地址元件(26b，26a)的译码器(12)，第一组的地址元件(26b)被分配第一逻辑值，且第二组的地址元件(26a)被分配了第二逻辑值；第一组地址元件(26b)的载流能力大于第二组地址元件(26a)的载流能力。
2.权利要求1的装置，其中地址元件(26a，26b)包括二极管。
3.权利要求1的装置，进一步包括编程逻辑(50，52)和读出逻辑(34)，编程逻辑(52)包括编程线(50)和编程元件(52)，读出逻辑包括读出线(40)。
4.权利要求3的装置，其中编程元件(52)具有和第一组地址元件(26b)相同的载流能力。
5.权利要求1的装置，其中地址元件(26a，26b)由光电导材料制成。
6.权利要求1的装置，其中第一组的元件(26b)在物理上大于第二组的元件(26a)。
7.权利要求6的装置，其中译码器(12)的地址元件(26a，26b)被分成空间隔离的两个集合(12a，12b)，每个集合(12a，12b)包括来自第一和第二组的地址元件(26a，26b)。
8.权利要求7的装置，其中第一组的元件(26b)大约是第二组元件(26a)的三倍大。
9.权利要求1的装置，进一步包括主存储器(10)；其中第二组的元件(26a)具有和主存储器(10)的存储元件(16)相同的载流能力。
CNB021269572A 2001-07-24 2002-07-24 用于基于二极管的固态存储器的可编程地址逻辑 Expired - Fee Related CN1327451C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/911,919 US6587394B2 (en) 2001-07-24 2001-07-24 Programmable address logic for solid state diode-based memory
US09/911919 2001-07-24
US09/911,919 2001-07-24

Publications (2)

Publication Number Publication Date
CN1399282A CN1399282A (zh) 2003-02-26
CN1327451C true CN1327451C (zh) 2007-07-18

Family

ID=25431099

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021269572A Expired - Fee Related CN1327451C (zh) 2001-07-24 2002-07-24 用于基于二极管的固态存储器的可编程地址逻辑

Country Status (7)

Country Link
US (1) US6587394B2 (zh)
EP (1) EP1288957B1 (zh)
JP (1) JP3989781B2 (zh)
KR (1) KR20030014572A (zh)
CN (1) CN1327451C (zh)
DE (1) DE60206230T2 (zh)
TW (1) TWI223270B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5673218A (en) 1996-03-05 1997-09-30 Shepard; Daniel R. Dual-addressed rectifier storage device
US6956757B2 (en) * 2000-06-22 2005-10-18 Contour Semiconductor, Inc. Low cost high density rectifier matrix memory
US7219271B2 (en) 2001-12-14 2007-05-15 Sandisk 3D Llc Memory device and method for redundancy/self-repair
KR100574961B1 (ko) * 2003-12-20 2006-05-02 삼성전자주식회사 입력버퍼 및 이를 구비하는 반도체 장치
US7151709B2 (en) * 2004-08-16 2006-12-19 Micron Technology, Inc. Memory device and method having programmable address configurations
US7277336B2 (en) * 2004-12-28 2007-10-02 Sandisk 3D Llc Method and apparatus for improving yield in semiconductor devices by guaranteeing health of redundancy information
US7212454B2 (en) * 2005-06-22 2007-05-01 Sandisk 3D Llc Method and apparatus for programming a memory array
US7304888B2 (en) * 2005-07-01 2007-12-04 Sandisk 3D Llc Reverse-bias method for writing memory cells in a memory array
KR100655078B1 (ko) * 2005-09-16 2006-12-08 삼성전자주식회사 비트 레지스터링 레이어를 갖는 반도체 메모리 장치 및그의 구동 방법
US7593256B2 (en) * 2006-03-28 2009-09-22 Contour Semiconductor, Inc. Memory array with readout isolation
KR100791341B1 (ko) * 2006-09-04 2008-01-03 삼성전자주식회사 비휘발성 메모리 장치의 기입 방법 및 그 방법을 사용하는비휘발성 메모리 장치
US7966518B2 (en) * 2007-05-15 2011-06-21 Sandisk Corporation Method for repairing a neighborhood of rows in a memory array using a patch table
US7958390B2 (en) * 2007-05-15 2011-06-07 Sandisk Corporation Memory device for repairing a neighborhood of rows in a memory array using a patch table
US7630246B2 (en) * 2007-06-18 2009-12-08 Micron Technology, Inc. Programming rate identification and control in a solid state memory
US20090086521A1 (en) * 2007-09-28 2009-04-02 Herner S Brad Multiple antifuse memory cells and methods to form, program, and sense the same
US7813157B2 (en) * 2007-10-29 2010-10-12 Contour Semiconductor, Inc. Non-linear conductor memory
WO2009061834A1 (en) * 2007-11-05 2009-05-14 Contour Semiconductor, Inc. Low-cost, high-density rectifier matrix memory
US7995368B2 (en) * 2008-02-20 2011-08-09 Toshiba America Research, Inc. Memory cell architecture
US20090225621A1 (en) * 2008-03-05 2009-09-10 Shepard Daniel R Split decoder storage array and methods of forming the same
WO2009149061A2 (en) * 2008-06-02 2009-12-10 Contour Semiconductor, Inc. Diode decoder array with non-sequential layout and methods of forming the same
US8325556B2 (en) * 2008-10-07 2012-12-04 Contour Semiconductor, Inc. Sequencing decoder circuit
US8907718B2 (en) * 2009-03-04 2014-12-09 Sensortechnics GmbH Passive resistive-heater addressing network
US8866121B2 (en) 2011-07-29 2014-10-21 Sandisk 3D Llc Current-limiting layer and a current-reducing layer in a memory device
US8659001B2 (en) 2011-09-01 2014-02-25 Sandisk 3D Llc Defect gradient to boost nonvolatile memory performance
US8637413B2 (en) 2011-12-02 2014-01-28 Sandisk 3D Llc Nonvolatile resistive memory element with a passivated switching layer
US8698119B2 (en) 2012-01-19 2014-04-15 Sandisk 3D Llc Nonvolatile memory device using a tunnel oxide as a current limiter element
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US20140241031A1 (en) 2013-02-28 2014-08-28 Sandisk 3D Llc Dielectric-based memory cells having multi-level one-time programmable and bi-level rewriteable operating modes and methods of forming the same
CN111312321A (zh) * 2020-03-02 2020-06-19 电子科技大学 一种存储器装置及其故障修复方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795657A (en) * 1984-04-13 1989-01-03 Energy Conversion Devices, Inc. Method of fabricating a programmable array
US5140189A (en) * 1991-08-26 1992-08-18 Westinghouse Electric Corp. WSI decoder and patch circuit
US5991225A (en) * 1998-02-27 1999-11-23 Micron Technology, Inc. Programmable memory address decode array with vertical transistors
US6225142B1 (en) * 1997-06-16 2001-05-01 Micron Technology, Inc. Memory cell having a reduced active area and a memory array incorporating the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1266353B (de) * 1964-03-13 1968-04-18 Bbc Brown Boveri & Cie Matrixfoermige Anordnung von Oxydschichtdioden zur Verwendung als manipulierbarer Festwertspeicher oder Informationsumsetzer
US3656120A (en) * 1969-06-05 1972-04-11 Optical Memory Systems Read only memory
JPS607388B2 (ja) * 1978-09-08 1985-02-23 富士通株式会社 半導体記憶装置
US5889694A (en) * 1996-03-05 1999-03-30 Shepard; Daniel R. Dual-addressed rectifier storage device
US6373742B1 (en) * 2000-10-12 2002-04-16 Advanced Micro Device, Inc. Two side decoding of a memory array

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795657A (en) * 1984-04-13 1989-01-03 Energy Conversion Devices, Inc. Method of fabricating a programmable array
US5140189A (en) * 1991-08-26 1992-08-18 Westinghouse Electric Corp. WSI decoder and patch circuit
US6225142B1 (en) * 1997-06-16 2001-05-01 Micron Technology, Inc. Memory cell having a reduced active area and a memory array incorporating the same
US5991225A (en) * 1998-02-27 1999-11-23 Micron Technology, Inc. Programmable memory address decode array with vertical transistors

Also Published As

Publication number Publication date
US20030021176A1 (en) 2003-01-30
DE60206230T2 (de) 2006-07-20
EP1288957A3 (en) 2003-10-01
KR20030014572A (ko) 2003-02-19
EP1288957B1 (en) 2005-09-21
CN1399282A (zh) 2003-02-26
TWI223270B (en) 2004-11-01
DE60206230D1 (de) 2006-02-02
EP1288957A2 (en) 2003-03-05
US6587394B2 (en) 2003-07-01
JP3989781B2 (ja) 2007-10-10
JP2003109394A (ja) 2003-04-11

Similar Documents

Publication Publication Date Title
CN1327451C (zh) 用于基于二极管的固态存储器的可编程地址逻辑
US6462984B1 (en) Biasing scheme of floating unselected wordlines and bitlines of a diode-based memory array
JP3623454B2 (ja) メモリ回路のワード線に対するシフト冗長スキーム回路
US8004873B2 (en) Resistance change memory device
US8400816B2 (en) Resistance change memory device
US5646879A (en) Zener programmable read only memory
CN1136579C (zh) 存储电路以及其中所使用的备份电路
US5502676A (en) Integrated circuit memory with column redundancy having shared read global data lines
US7986575B2 (en) Semiconductor memory device and redundancy method therefor
US8644072B2 (en) Three dimensionally stacked memory and the isolation of memory cell layer
CN1316505C (zh) 一种用于制造固态存储器装置的方法
KR960011960B1 (ko) 반도체 기억장치
US5687125A (en) Semiconductor memory device having redundancy memory cells incorporated into sub memory cell blocks
US6556468B2 (en) High bit density, high speed, via and metal programmable read only memory core cell architecture
TWI292151B (en) Half density rom embedded dram
US5058070A (en) High speed memory with row redundancy
US6535418B2 (en) Optically programmable address logic for solid state diode-based memory
US6459648B1 (en) Fault-tolerant address logic for solid state memory
US5487041A (en) Semiconductor memory device which can be programmed to indicate defective memory cell
US6535455B1 (en) Fault-tolerant neighborhood-disjoint address logic for solid state memory
CN113078160A (zh) 一种电可编程熔丝单元及电可编程熔丝阵列
JPS62176000A (ja) 半導体メモリ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070718

Termination date: 20100724