JP3623454B2 - メモリ回路のワード線に対するシフト冗長スキーム回路 - Google Patents
メモリ回路のワード線に対するシフト冗長スキーム回路 Download PDFInfo
- Publication number
- JP3623454B2 JP3623454B2 JP2001009519A JP2001009519A JP3623454B2 JP 3623454 B2 JP3623454 B2 JP 3623454B2 JP 2001009519 A JP2001009519 A JP 2001009519A JP 2001009519 A JP2001009519 A JP 2001009519A JP 3623454 B2 JP3623454 B2 JP 3623454B2
- Authority
- JP
- Japan
- Prior art keywords
- word line
- row
- circuit
- redundancy scheme
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/812—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a reduced amount of fuses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
- G11C29/848—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by adjacent switching
Description
【０００１】
【発明の属する技術分野】
本発明は、メモリ回路用の回路に係り、特に欠陥メモリ・セルが及ぼす悪影響を克服するための行冗長機能を実行するメモリ回路用の制御回路に関する。
【０００２】
【従来の技術】
読出し／書込みメモリ回路は、書込みというプロセスによりデータを記憶し、読出しというプロセスによりそのデータの以降の検索を可能にする。従来のメモリ回路の場合には、メモリ・セル・アレイの形に配列された、複数の記憶場所にデータが記憶される。各記憶場所は、行識別子および列識別子の両方を含むアドレスにより識別される。メモリ回路のセル内に記憶することができるデータの量は、その回路の記憶容量と呼ばれる。各セルは、デコーダ回路によりアクセスされる。列デコーダおよび行デコーダを、メモリ回路のセルにアクセスするために使用することができる。従来のメモリ回路の場合には、データ・ラインが、書込みサイクル中にデータを記憶場所に転送し、読出しサイクル中にデータを記憶場所から転送する。
【０００３】
ある特定のタイプのメモリ回路は、ランダム・アクセス・メモリ回路（「ＲＡＭ」）と呼ばれる。ランダム・アクセス・メモリ回路を使用した場合には、記憶場所にランダムにアクセスすることができるし、さらにデータをメモリ回路の記憶場所から読み出すこともできるし、記憶場所に書き込むこともできる。ＲＡＭ回路は、通常、二つのタイプに分類される。第一のタイプのＲＡＭは、スタティックＲＡＭ回路（「ＳＲＡＭ」）と呼ばれる。ＳＲＡＭ回路の主な特徴は、回路に電力を供給されている限り、回路の記憶場所が、その内部に記憶しているデータをいつまでも保持するようにラッチを使用していることである。第二のタイプのＲＡＭは、ダイナミックＲＡＭ回路（「ＤＲＡＭ」）と呼ばれる。ＤＲＡＭ回路の主な特徴は、この回路が、記憶場所内に記憶したデータを保持するために、コンデンサのような電荷記憶素子を使用していることであり、この回路の場合、データを保持するために、データを周期的に再充電（すなわち、リフレッシュ）してやらなければならないことである。
【０００４】
【発明が解決しようとする課題】
当業者であれば理解できると思うが、ときどき、メモリ回路内のメモリ・セルおよび／またはメモリ・アレイが、一つまたはそれ以上の欠陥を持っている場合がある。このような欠陥は、種々の原因により発生する。ある種の欠陥は、製造プロセス中の変異により発生する。他の欠陥は、メモリ回路の動作中に発生した問題が原因で発生する。
【０００５】
一つのセルの欠陥が分離して、メモリ・アレイ全体に広がる場合がある。また、一つのグループの欠陥セルが相互に関連している場合もある。複数のセルに欠陥が発生した場合には、これらのセルのうちのいくつかのセルの欠陥は、これらの欠陥セルが共通のワード線（行）アドレスを共有している場合には、ワード線（すなわち、行）欠陥として特徴づけられる。複数のセルの欠陥は、これらの欠陥セルが共通のビット・ライン（列）アドレスを共有している場合には、ビット・ライン（すなわち、列）欠陥として特徴づけられる。このような複数のセルの欠陥はまた、両方に特徴づけられる場合がある。
【０００６】
多くの場合、メモリ回路は欠陥セルを持っている場合でも、正常に機能することができる。欠陥セルを検出した場合には、予備のセルがアレイ内に含まれている場合には、これらの欠陥セルを予備セルに交換することができる。セルの欠陥を修復するためのオンチップ予備セルを含んでいることを、当業者はオンチップ冗長と呼ぶ。通常の冗長スキーム技術は、一つまたはそれ以上の予備の行（行冗長）、および／または一つまたはそれ以上の予備の列（列冗長）を有する。これらの予備の行および／または列は、欠陥のある行または列の、ワード線（行）アドレスまたはビット・ライン（列）アドレスに反応するヒューズとプログラム可能な制御回路を有する。上記制御回路は、また、欠陥セルの選択を禁止する。電気的には、冗長スキームにより修復されたメモリ回路は、欠陥のあるセルを全然含まないメモリ回路と同じものである。
【０００７】
従来技術のワード線冗長スキームは、ある種の用途には有用であったが、このようなスキームは、それらに関連して少なくとも三つの重要な問題を抱えている。第一の問題は、従来技術のワード線冗長スキームを実行する制御回路を使用すると、メモリ回路の性能が低下するという問題である。この点に関して、主素子の代わりに予備の素子を使用するメモリ回路は、通常、欠陥セルを全然含んでいないメモリ回路と比較して相対的に速度が遅い。特に、ワード線（行）選択ラインの場合、予備の素子に対する速度は、主素子に対する速度より遅い。通常、その原因は、修復されたアドレスは、ヒューズまたは追加の制御回路に迂回されるためである。
【０００８】
第二の問題は、従来技術のワード線冗長スキームを実行する制御回路を使用すると、エリア・ペナルティが発生するという問題である。特に、従来技術のワード線冗長スキーム下では、欠陥メモリ・セルを有するワード線の行アドレスをデコードし、これらの行アドレスを無効にするために、通常、行デコーダ・ピッチ上にヒューズを必要とする。望ましくは、行アドレスを選択的に無効にするために、各ワード線ドライバは、通常、少なくとも一つのヒューズを必要とする。これらのヒューズは、通常、比較的広いスペースを必要とするため、メモリ・アレイは比較的広い面積を必要とする。
【０００９】
第二の問題に関連する従来技術のワード線冗長スキームの第三の問題は、従来技術のワード線冗長スキームを実行する制御回路を使用すると、通常、比較的多数のヒューズが必要になるという問題である。さらに、その場所およびその対応するメモリ・アドレスを含む各ヒューズに関連する情報を示す比較的大量のデータを記憶しなければならない。ギガビット単位の記憶容量を有する現代のＤＲＡＭを使用した場合、行デコーダ・ピッチに対して比較的多数のヒューズが必要であり、比較的大量のデータを記憶し、そのデータに容易にアクセスできなければならない。
【００１０】
本発明の好適な実施形態の一つの目的は、従来技術のワード線冗長スキームの上記問題を解決することである。
本発明の好適な実施形態のもう一つの目的は、欠陥メモリ・セルが及ぼす悪影響を克服するために、新しい、改良されたワード線冗長スキームを提供することである。
本発明の好適な実施形態のさらにもう一つの目的は、欠陥または不良メモリ・セル周囲のワード線アドレス指定をシフトするワード線冗長スキームを提供することである。
【００１１】
本発明の好適な実施形態の上記およびその他の目的は、以下の説明を読めば明らかになるだろう。しかし、以下の詳細な説明から手に入れることができるものを含めて、これらの各目的および全目的を達成しなくても、ある装置は、本明細書に記載する発明に該当することを理解されたい。本発明の主題を定義しているのは、本発明の目的の部分ではなく、特許請求の範囲である。任意の目的およびすべての目的は、必ずしも本発明全体を使用しなくても、本発明の好適な実施形態により達成することができる。
【００１２】
【課題を解決するための手段】
本発明は、行シフト回路および行シフト制御ラインにより行シフト回路に電気的に接続している行デコーダ回路からなるワード線行冗長スキーム回路に関する。特定のワード線に対して、行シフト冗長が必要ない場合には、行シフト回路は、行シフト制御ラインに第一の行シフト制御信号を供給する。そのワード線に対して行シフト冗長が必要な場合には、行シフト回路は、行シフト制御ラインに第二の行シフト制御信号を供給する。第一の行シフト制御信号、および第二の行シフト制御信号は識別特性を持つ。行シフト制御ラインに供給された信号は、選択的に第一の電子スイッチおよび第二の電子スイッチのうちの一方を作動させる。少なくとも一方の電子スイッチは、第一の電子スイッチおよび第二の電子スイッチに直列に接続している。第一の電子スイッチも、第一のワード線選択ラインに電気的に直列に接続している。第二の電子スイッチも、第一のワード線選択ラインに対応するワード線に隣接するワード線に対応する第二のワード線選択ラインに、電気的に直列に接続している。行アドレス・ラインは、少なくとも一方の電子スイッチを選択的に作動させる行アドレス選択制御信号を搬送するために、少なくとも一方の電子スイッチに、電気的に接続している。ワード線ドライバ・ラインも、アドレス制御信号が少なくとも一方の電子スイッチを作動させた場合、少なくとも一方の電子スイッチを通過するワード線選択信号を搬送するために、少なくとも一方の電子スイッチに電気的に接続している。第一の電子スイッチおよび少なくとも一方の電子スイッチが作動した場合には、第一のワード線選択ラインとワード線ドライバ・ラインとの間に導電性の通路が形成される。第二の電子スイッチおよび少なくとも一方の電子スイッチが作動した場合には、第二のワード線選択ラインとワード線ドライバ・ラインとの間に導電性の通路が形成される。
【００１３】
本発明はまた、メモリ回路用のワード線冗長スキームを提供するための方法に関する。上記方法に従えば、ワード線内に含まれている欠陥のあるメモリ・セルが検出される。欠陥のあるメモリ・セルの検出に反応する行シフト制御信号が発生して、制御回路を作動させ、制御回路は、ワード線ドライバ・ラインと隣接するワード線選択ラインとの間に導電性通路を形成することにより、ワード線選択信号を隣接するワード線選択ラインにシフトさせる。
【００１４】
【発明の実施の形態】
添付の図面を参照しながら、本発明の例示としての実施形態を以下に説明するが、類似の部品には類似の番号がつけてある。
図１は、メモリ回路の一部として、またはメモリ回路に関連して内蔵されている、全体を参照番号１０で示す制御回路である。制御回路１０は、メモリ回路の欠陥のあるメモリ素子またはセルを迂回して、ワード線のアドレス指定をシフトすることによって、メモリ回路用の一意のワード線冗長スキームを実行する。
【００１５】
制御回路１０は、メモリ回路の各ワード線選択回路１１に関連する回路構成部材からなる。各ワード線選択回路１１は、第一のワード線選択回路に対する、図１に示す、行シフト回路１２および行デコーダ回路１３の両方からなる。各行シフト回路１２は、好適には、メモリ回路に対する予備のアドレス、または修復アドレスを示す信号を搬送することができる入力ライン１５を有するＮＡＮＤゲート１４を含むことが好ましい。各ワード線選択回路１１用の入力ライン１５は、好適には、入力ライン１５により搬送される予備のアドレスまたは修復アドレス制御信号を設定するために、ヒューズ・バンクおよび関連制御回路（図示せず）に電気的に接続していることが好ましい。
【００１６】
二入力ＡＮＤゲート１６も、好適には、各行シフト回路１２に内蔵されていることが好ましい。ＡＮＤゲート１６の一方の入力は、好適には、ＮＡＮＤゲート１４の出力に電気的に接続していることが好ましい。ＡＮＤゲート１６の他の入力は、（最初のまたは最後の）最終ワード線選択回路の場合を除いて、好適には、隣接するワード線選択回路１１の行シフト回路１２に関連するＡＮＤゲート１６の出力に、電気的に接続していることが好ましい。図に示すように、最終ワード線選択回路１１の場合には、そのＡＮＤゲート１６の第二の入力は、好適には、当業者が、通常、Ｖｃｃで示す標準高電位レベルを有する電源に、電気的に接続していることが好ましい。その入力を、ＮＡＮＤゲート１４の出力およびＶｃｃにそれぞれ接続した場合には、この最終ワード線選択回路１１の行シフト回路１２に内蔵されているＡＮＤゲート１６の出力上に存在する信号は、ＮＡＮＤゲート１４の出力上に存在する信号に「追随」し、そのため、上記出力上に存在する信号に対応する。
【００１７】
図１に示すように、各ワード線選択回路１１について、シフト制御ライン１７は、行デコーダ回路１３を有する行シフト回路１２に電気的に接続している。各ワード線選択回路１１の行デコーダ回路１３は、好適には、ＮＭＯＳデバイスとして図示するトランジスタ１８を含むことが好ましい。各ワード線選択回路１１について、トランジスタ１８の制御電極（すなわち、そのゲート端子）は、好適には、シフト制御ライン１７により、ＡＮＤゲート１６の出力に電気的に接続していて、すでに説明したように、同様に、隣接するワード線選択回路１１に関連するＡＮＤゲート１６への入力に電気的に接続していることが好ましい。各ワード線選択回路１１はさらに、好適には、図にトランジスタ２０、２２で示す、一つまたはそれ以上の別の直列接続トランジスタを含むことが好ましい。説明上の都合で、図のトランジスタ２０、２２は、ＮＭＯＳデバイスとする。ワード線アドレス・ビット・ライン２４は、好適には、トランジスタ２０の制御電極に電気的に接続していることが好ましい。同様に、ワード線アドレス・ビット・ライン２６は、好適には、トランジスタ２２の制御電極に電気的に接続していることが好ましい。
【００１８】
図１には、一方の電極がトランジスタ１８に直列に接続し、他方の電極がトランジスタ２２に直列に接続しているトランジスタ２０が示されている。図に示すように、トランジスタ２２は、基準電圧（すなわち、アースまたはＶｓｓ）に接続している。
各ワード線選択回路１１用の行デコーダ回路１３も、好適には、図にＰＭＯＳデバイスとして示すトランジスタ２８を含むことが好ましい。トランジスタ２８は、好適には、その制御電極のところで、プレチャージ制御ライン３０に接続していることが好ましい。その他の二つの電極のところで、トランジスタ２８は、好適には、それぞれ、Ｖｃｃおよびトランジスタ１８に直列接続していることが好ましい。出力ノード３２は、トランジスタ２８および１８間の接合部に形成される。ワード線選択ライン３４は、好適には、一つまたはそれ以上の直列接続インバータ３６を通して出力ノード３２に接続していることが好ましい。インバータ３６は、ワード線選択ライン３４上の電圧をその必要な電圧レベルに至らせるために、電圧レベルシフティング機能を実行する。
【００１９】
各ワード線選択回路１１用の行デコーダ回路１３も、好適には、図にＮＭＯＳデバイスとして示すトランジスタ３８を内蔵することが好ましい。トランジスタ３８の制御電極は、好適には、インバータ４０を通して、ＡＮＤゲート１６の出力およびシフト制御ライン１７に電気的に接続していることが好ましい。その他の電極のうちの一方は、好適には、トランジスタ１８とトランジスタ２０との間の接合部に電気的に接続していることが好ましい。一方、その他の電極のうちの他方は、好適には、隣接するワード線選択回路１１に関連する出力ノード３２に電気的に接続していることが好ましい。
【００２０】
動作中、制御回路１０は、ワード線のアドレス指定を、メモリ回路の欠陥のあるメモリ素子またはセルを迂回してシフトさせる。プレチャージ段階では、各ワード線選択ライン３４は、プレチャージ状態を示す信号を搬送するためにプレチャージされる。図１の制御回路１０の場合には、各ワード線選択ライン３４は、電位がＶｓｓにほぼ近い相対的に低い電圧信号を搬送するためにプレチャージされる。
【００２１】
特定のワード線に関連するメモリ素子が機能的である場合には、それに関連するアドレスは、データを記憶し、および／または検索するためにそのワード線にアクセスすることができる。ワード線アドレスをシフトする必要がないので、行シフト回路１２が内蔵している入力ライン１５のうちの少なくとも一つは、Ｖｓｓ電位にほぼ近い相対的に低い電圧信号を搬送する。この入力ライン１５および他の入力ライン１５に搬送される信号は、ヒューズ・バンクまたは他の制御回路（図示せず）により設定されることを理解することができるだろう。さらに、ヒューズ・バンクを使用するにもかかわらず、この電流ワード線冗長スキーム回路１０は、従来技術のワード線冗長スキーム回路より、実質的に少ないヒューズしか必要としないことも理解することができるだろう。
【００２２】
特定のワード線用の入力ライン１５のうちの少なくとも一つが、相対的に低い電圧信号を搬送する上記条件下では、そのワード線に対するＡＮＤゲート１６の入力に電気的に接続している、そのワード線に対するＮＡＮＤゲート１４の出力は、相対的に高い電圧レベルに設定される。さしあたって、ＡＮＤゲート１６用の他の入力も、相対的に高い電圧信号を搬送すると仮定した場合、ＡＮＤゲート１６の出力に電気的に接続しているシフト制御ライン１７は、Ｖｃｃ電位にほぼ近い相対的に高い電圧信号を搬送する。その結果、隣接するワード線用の、ワード線選択回路１１の行シフト回路１２に内蔵されているＡＮＤゲート１６の一つの入力は、相対的に高い電圧レベルに至る。さらに、トランジスタ１８が動作可能になり（すなわち、オンになり）、トランジスタ３８が動作不能になる（すなわち、オフになる）。
【００２３】
この状況の下では、各ワード線に対するワード線アドレス・ビット・ライン２４、２６が、相対的に高い電圧信号を搬送し、トランジスタ２０、２２をオンにする場合には、特定のワード線に対するワード線選択ライン３４は、プレチャージされた低い状態から、Ｖｃｃ電位にほぼ近い高い電圧レベルに遷移する。その後で、ワード線選択ライン３４は、そのワード線から読み出すために、および／またはそのワード線に書き込むために、そのワード線を選択する目的で使用され、または上記選択を行うために、他の制御回路（図示せず）に電気的に接続される。特定のワード線に対するワード線アドレス・ビット・ライン２４、２６は、読出し動作または書込み動作のために、そのワード線を選択したい場合には、相対的に高い電圧信号を搬送することが理解できるだろう。さらに、上記信号は、図１に示していない他の行選択制御回路により供給されることも理解することができるだろう。
【００２４】
特定のワード線に関連するメモリ素子に欠陥がある場合、そうしたい場合には、そのワード線に対応するアドレスを、次に使用可能なワード線を選択的に動作できるようにするためにシフトすることができる。このような状況の下では、欠陥のある素子を含む不良ワード線に関連するすべての入力ライン１５は、Ｖｃｃ電位にほぼ近い相対的に高い電圧信号を搬送する。これら入力ライン１５は、その行アドレスに関連するワード線が、一つまたはそれ以上の欠陥のある素子を含むことを示す。ここでもまた、この入力ライン１５および他の入力ライン１５に搬送される信号は、ヒューズ・バンクおよび他の制御回路（図示せず）により設定される。
【００２５】
このような状況下では、欠陥のあるワード線用の行シフト回路１２が内蔵しているＮＡＮＤゲート１４の出力は、相対的に低い電圧信号を搬送し、その関連するシフト制御ライン１７上の信号を相対的に低い電圧レベルに保持する。各シフト制御ライン１７は、好適には、次のワード線用の選択回路に関連するＡＮＤゲート１６の入力に電気的に接続していることが好ましいので、後続の各シフト制御ライン１７も相対的に低い電圧レベルに保持される。
【００２６】
相対的に低い電圧信号に保持された、その関連するシフト制御ライン１７を有する上記各ワード線の場合には、その関連するトランジスタ１８はオフになり、一方、その関連するトランジスタ３８はオンになる。その結果、欠陥のあるワード線は、もはや選択されないで、後続のすべてのワード線は、その先行するワード線に対する行アドレスにより制御され、選択される。このことは、先行するワード線用の選択回路に関連するワード線アドレス・ビット・ライン２４、２６へ、相対的に高い電圧信号を供給することにより達成される。これにより、今度は、隣接する選択したワード線に対するワード線選択ライン３４が、そのプレチャージされた低い電圧レベルから、読出し動作または書込み動作を同時に発生させる目的で、対応するワード線にアクセスしなければならない高い電圧レベルに遷移する。
【００２７】
図２は、全体を参照番号１１０で示す制御回路の第二の実施形態である。図２の制御回路１１０の構造および機能は、図１の制御回路１０の構造および機能とほとんど同じである。各ワード線選択回路についての、注意すべき相違点は下記の通りである。（１）図２の場合には、図１のＡＮＤゲート１６の代わりに、ＮＡＮＤゲート１１６が使用されている；（２）上記変更が行われたために、図２の場合には、図１のインバータ４０が除去されている；（３）同様に、インバータ１４０が、ＮＡＮＤゲート１１６の出力とトランジスタ１８の制御電極との間に直列に挿入されている；（４）好適には、追加のシフト制御ライン１１７により、ＮＡＮＤゲート１１６の出力をトランジスタ３８の制御電極に接続した方が好ましい；（５）レベルシフティング・インバータ３６が除去されているが、好適には、行デコーダ回路の後続の段（図示せず）に設置できれば好ましい；（６）追加の予備アドレス・ライン１１５に加えて、追加のワード線アドレス・ビット・ライン１２４、およびトランジスタ１２０が内蔵されている。しかし、ワード線アドレス・ビット・ラインおよび予備アドレス・ビット・ラインの数が、メモリ回路用に使用する特定のアドレス指定スキーム、および前置デコーダ回路の形の追加の制御回路が、その用途に使用されているかどうかに依存することが理解できるだろう。
【００２８】
例示としての２つの実施形態を参照しながら、本発明を説明してきたが、この説明は、本発明を制限するものでないことを理解されたい。それどころか、下記の特許請求の範囲に記載する、本発明の精神および範囲から逸脱することなしに、例示としての実施形態を種々に変更および修正することができる。さらに、当業者であれば、上記のすべての変更および修正は、下記特許請求の範囲の一つまたはそれ以上の素子と等しいものであることを認めることができ、法律により許可された最も広い範囲で、上記特許請求の範囲に含まれることを理解することができるだろう。
【図面の簡単な説明】
【図１】メモリ回路に対して一意のワード線冗長スキームを実行するメモリ回路用の制御回路の第一の実施形態を説明する回路の概略図である。
【図２】メモリ回路に対して一意のワード線冗長スキームを実行するメモリ回路用の制御回路の第二の実施形態を説明する回路の概略図である。
【符号の説明】
１０：制御回路
１１：ワード線選択回路
１２：行シフト回路
１３：行デコーダ回路
１４：ＮＡＮＤゲート
１５：入力ライン
１６：ＡＮＤゲート
１７：シフト制御ライン
１８：トランジスタ
２０：トランジスタ
２２：トランジスタ
２４：ワード線アドレス・ビット・ライン
２６：ワード線アドレス・ビット・ライン
２８：トランジスタ
３０：プレチャージ制御ライン
３２：出力ノード
３４：ワード線選択ライン
３６：直列接続インバータ
３８：トランジスタ
４０：インバータ
１１０：制御回路
１１５：予備アドレス・ライン
１１６：ＮＡＮＤゲート
１１７：シフト制御ライン
１２０：トランジスタ
１２４：ワード線アドレス・ビット・ライン
１４０：インバータ
【発明の属する技術分野】
本発明は、メモリ回路用の回路に係り、特に欠陥メモリ・セルが及ぼす悪影響を克服するための行冗長機能を実行するメモリ回路用の制御回路に関する。
【０００２】
【従来の技術】
読出し／書込みメモリ回路は、書込みというプロセスによりデータを記憶し、読出しというプロセスによりそのデータの以降の検索を可能にする。従来のメモリ回路の場合には、メモリ・セル・アレイの形に配列された、複数の記憶場所にデータが記憶される。各記憶場所は、行識別子および列識別子の両方を含むアドレスにより識別される。メモリ回路のセル内に記憶することができるデータの量は、その回路の記憶容量と呼ばれる。各セルは、デコーダ回路によりアクセスされる。列デコーダおよび行デコーダを、メモリ回路のセルにアクセスするために使用することができる。従来のメモリ回路の場合には、データ・ラインが、書込みサイクル中にデータを記憶場所に転送し、読出しサイクル中にデータを記憶場所から転送する。
【０００３】
ある特定のタイプのメモリ回路は、ランダム・アクセス・メモリ回路（「ＲＡＭ」）と呼ばれる。ランダム・アクセス・メモリ回路を使用した場合には、記憶場所にランダムにアクセスすることができるし、さらにデータをメモリ回路の記憶場所から読み出すこともできるし、記憶場所に書き込むこともできる。ＲＡＭ回路は、通常、二つのタイプに分類される。第一のタイプのＲＡＭは、スタティックＲＡＭ回路（「ＳＲＡＭ」）と呼ばれる。ＳＲＡＭ回路の主な特徴は、回路に電力を供給されている限り、回路の記憶場所が、その内部に記憶しているデータをいつまでも保持するようにラッチを使用していることである。第二のタイプのＲＡＭは、ダイナミックＲＡＭ回路（「ＤＲＡＭ」）と呼ばれる。ＤＲＡＭ回路の主な特徴は、この回路が、記憶場所内に記憶したデータを保持するために、コンデンサのような電荷記憶素子を使用していることであり、この回路の場合、データを保持するために、データを周期的に再充電（すなわち、リフレッシュ）してやらなければならないことである。
【０００４】
【発明が解決しようとする課題】
当業者であれば理解できると思うが、ときどき、メモリ回路内のメモリ・セルおよび／またはメモリ・アレイが、一つまたはそれ以上の欠陥を持っている場合がある。このような欠陥は、種々の原因により発生する。ある種の欠陥は、製造プロセス中の変異により発生する。他の欠陥は、メモリ回路の動作中に発生した問題が原因で発生する。
【０００５】
一つのセルの欠陥が分離して、メモリ・アレイ全体に広がる場合がある。また、一つのグループの欠陥セルが相互に関連している場合もある。複数のセルに欠陥が発生した場合には、これらのセルのうちのいくつかのセルの欠陥は、これらの欠陥セルが共通のワード線（行）アドレスを共有している場合には、ワード線（すなわち、行）欠陥として特徴づけられる。複数のセルの欠陥は、これらの欠陥セルが共通のビット・ライン（列）アドレスを共有している場合には、ビット・ライン（すなわち、列）欠陥として特徴づけられる。このような複数のセルの欠陥はまた、両方に特徴づけられる場合がある。
【０００６】
多くの場合、メモリ回路は欠陥セルを持っている場合でも、正常に機能することができる。欠陥セルを検出した場合には、予備のセルがアレイ内に含まれている場合には、これらの欠陥セルを予備セルに交換することができる。セルの欠陥を修復するためのオンチップ予備セルを含んでいることを、当業者はオンチップ冗長と呼ぶ。通常の冗長スキーム技術は、一つまたはそれ以上の予備の行（行冗長）、および／または一つまたはそれ以上の予備の列（列冗長）を有する。これらの予備の行および／または列は、欠陥のある行または列の、ワード線（行）アドレスまたはビット・ライン（列）アドレスに反応するヒューズとプログラム可能な制御回路を有する。上記制御回路は、また、欠陥セルの選択を禁止する。電気的には、冗長スキームにより修復されたメモリ回路は、欠陥のあるセルを全然含まないメモリ回路と同じものである。
【０００７】
従来技術のワード線冗長スキームは、ある種の用途には有用であったが、このようなスキームは、それらに関連して少なくとも三つの重要な問題を抱えている。第一の問題は、従来技術のワード線冗長スキームを実行する制御回路を使用すると、メモリ回路の性能が低下するという問題である。この点に関して、主素子の代わりに予備の素子を使用するメモリ回路は、通常、欠陥セルを全然含んでいないメモリ回路と比較して相対的に速度が遅い。特に、ワード線（行）選択ラインの場合、予備の素子に対する速度は、主素子に対する速度より遅い。通常、その原因は、修復されたアドレスは、ヒューズまたは追加の制御回路に迂回されるためである。
【０００８】
第二の問題は、従来技術のワード線冗長スキームを実行する制御回路を使用すると、エリア・ペナルティが発生するという問題である。特に、従来技術のワード線冗長スキーム下では、欠陥メモリ・セルを有するワード線の行アドレスをデコードし、これらの行アドレスを無効にするために、通常、行デコーダ・ピッチ上にヒューズを必要とする。望ましくは、行アドレスを選択的に無効にするために、各ワード線ドライバは、通常、少なくとも一つのヒューズを必要とする。これらのヒューズは、通常、比較的広いスペースを必要とするため、メモリ・アレイは比較的広い面積を必要とする。
【０００９】
第二の問題に関連する従来技術のワード線冗長スキームの第三の問題は、従来技術のワード線冗長スキームを実行する制御回路を使用すると、通常、比較的多数のヒューズが必要になるという問題である。さらに、その場所およびその対応するメモリ・アドレスを含む各ヒューズに関連する情報を示す比較的大量のデータを記憶しなければならない。ギガビット単位の記憶容量を有する現代のＤＲＡＭを使用した場合、行デコーダ・ピッチに対して比較的多数のヒューズが必要であり、比較的大量のデータを記憶し、そのデータに容易にアクセスできなければならない。
【００１０】
本発明の好適な実施形態の一つの目的は、従来技術のワード線冗長スキームの上記問題を解決することである。
本発明の好適な実施形態のもう一つの目的は、欠陥メモリ・セルが及ぼす悪影響を克服するために、新しい、改良されたワード線冗長スキームを提供することである。
本発明の好適な実施形態のさらにもう一つの目的は、欠陥または不良メモリ・セル周囲のワード線アドレス指定をシフトするワード線冗長スキームを提供することである。
【００１１】
本発明の好適な実施形態の上記およびその他の目的は、以下の説明を読めば明らかになるだろう。しかし、以下の詳細な説明から手に入れることができるものを含めて、これらの各目的および全目的を達成しなくても、ある装置は、本明細書に記載する発明に該当することを理解されたい。本発明の主題を定義しているのは、本発明の目的の部分ではなく、特許請求の範囲である。任意の目的およびすべての目的は、必ずしも本発明全体を使用しなくても、本発明の好適な実施形態により達成することができる。
【００１２】
【課題を解決するための手段】
本発明は、行シフト回路および行シフト制御ラインにより行シフト回路に電気的に接続している行デコーダ回路からなるワード線行冗長スキーム回路に関する。特定のワード線に対して、行シフト冗長が必要ない場合には、行シフト回路は、行シフト制御ラインに第一の行シフト制御信号を供給する。そのワード線に対して行シフト冗長が必要な場合には、行シフト回路は、行シフト制御ラインに第二の行シフト制御信号を供給する。第一の行シフト制御信号、および第二の行シフト制御信号は識別特性を持つ。行シフト制御ラインに供給された信号は、選択的に第一の電子スイッチおよび第二の電子スイッチのうちの一方を作動させる。少なくとも一方の電子スイッチは、第一の電子スイッチおよび第二の電子スイッチに直列に接続している。第一の電子スイッチも、第一のワード線選択ラインに電気的に直列に接続している。第二の電子スイッチも、第一のワード線選択ラインに対応するワード線に隣接するワード線に対応する第二のワード線選択ラインに、電気的に直列に接続している。行アドレス・ラインは、少なくとも一方の電子スイッチを選択的に作動させる行アドレス選択制御信号を搬送するために、少なくとも一方の電子スイッチに、電気的に接続している。ワード線ドライバ・ラインも、アドレス制御信号が少なくとも一方の電子スイッチを作動させた場合、少なくとも一方の電子スイッチを通過するワード線選択信号を搬送するために、少なくとも一方の電子スイッチに電気的に接続している。第一の電子スイッチおよび少なくとも一方の電子スイッチが作動した場合には、第一のワード線選択ラインとワード線ドライバ・ラインとの間に導電性の通路が形成される。第二の電子スイッチおよび少なくとも一方の電子スイッチが作動した場合には、第二のワード線選択ラインとワード線ドライバ・ラインとの間に導電性の通路が形成される。
【００１３】
本発明はまた、メモリ回路用のワード線冗長スキームを提供するための方法に関する。上記方法に従えば、ワード線内に含まれている欠陥のあるメモリ・セルが検出される。欠陥のあるメモリ・セルの検出に反応する行シフト制御信号が発生して、制御回路を作動させ、制御回路は、ワード線ドライバ・ラインと隣接するワード線選択ラインとの間に導電性通路を形成することにより、ワード線選択信号を隣接するワード線選択ラインにシフトさせる。
【００１４】
【発明の実施の形態】
添付の図面を参照しながら、本発明の例示としての実施形態を以下に説明するが、類似の部品には類似の番号がつけてある。
図１は、メモリ回路の一部として、またはメモリ回路に関連して内蔵されている、全体を参照番号１０で示す制御回路である。制御回路１０は、メモリ回路の欠陥のあるメモリ素子またはセルを迂回して、ワード線のアドレス指定をシフトすることによって、メモリ回路用の一意のワード線冗長スキームを実行する。
【００１５】
制御回路１０は、メモリ回路の各ワード線選択回路１１に関連する回路構成部材からなる。各ワード線選択回路１１は、第一のワード線選択回路に対する、図１に示す、行シフト回路１２および行デコーダ回路１３の両方からなる。各行シフト回路１２は、好適には、メモリ回路に対する予備のアドレス、または修復アドレスを示す信号を搬送することができる入力ライン１５を有するＮＡＮＤゲート１４を含むことが好ましい。各ワード線選択回路１１用の入力ライン１５は、好適には、入力ライン１５により搬送される予備のアドレスまたは修復アドレス制御信号を設定するために、ヒューズ・バンクおよび関連制御回路（図示せず）に電気的に接続していることが好ましい。
【００１６】
二入力ＡＮＤゲート１６も、好適には、各行シフト回路１２に内蔵されていることが好ましい。ＡＮＤゲート１６の一方の入力は、好適には、ＮＡＮＤゲート１４の出力に電気的に接続していることが好ましい。ＡＮＤゲート１６の他の入力は、（最初のまたは最後の）最終ワード線選択回路の場合を除いて、好適には、隣接するワード線選択回路１１の行シフト回路１２に関連するＡＮＤゲート１６の出力に、電気的に接続していることが好ましい。図に示すように、最終ワード線選択回路１１の場合には、そのＡＮＤゲート１６の第二の入力は、好適には、当業者が、通常、Ｖｃｃで示す標準高電位レベルを有する電源に、電気的に接続していることが好ましい。その入力を、ＮＡＮＤゲート１４の出力およびＶｃｃにそれぞれ接続した場合には、この最終ワード線選択回路１１の行シフト回路１２に内蔵されているＡＮＤゲート１６の出力上に存在する信号は、ＮＡＮＤゲート１４の出力上に存在する信号に「追随」し、そのため、上記出力上に存在する信号に対応する。
【００１７】
図１に示すように、各ワード線選択回路１１について、シフト制御ライン１７は、行デコーダ回路１３を有する行シフト回路１２に電気的に接続している。各ワード線選択回路１１の行デコーダ回路１３は、好適には、ＮＭＯＳデバイスとして図示するトランジスタ１８を含むことが好ましい。各ワード線選択回路１１について、トランジスタ１８の制御電極（すなわち、そのゲート端子）は、好適には、シフト制御ライン１７により、ＡＮＤゲート１６の出力に電気的に接続していて、すでに説明したように、同様に、隣接するワード線選択回路１１に関連するＡＮＤゲート１６への入力に電気的に接続していることが好ましい。各ワード線選択回路１１はさらに、好適には、図にトランジスタ２０、２２で示す、一つまたはそれ以上の別の直列接続トランジスタを含むことが好ましい。説明上の都合で、図のトランジスタ２０、２２は、ＮＭＯＳデバイスとする。ワード線アドレス・ビット・ライン２４は、好適には、トランジスタ２０の制御電極に電気的に接続していることが好ましい。同様に、ワード線アドレス・ビット・ライン２６は、好適には、トランジスタ２２の制御電極に電気的に接続していることが好ましい。
【００１８】
図１には、一方の電極がトランジスタ１８に直列に接続し、他方の電極がトランジスタ２２に直列に接続しているトランジスタ２０が示されている。図に示すように、トランジスタ２２は、基準電圧（すなわち、アースまたはＶｓｓ）に接続している。
各ワード線選択回路１１用の行デコーダ回路１３も、好適には、図にＰＭＯＳデバイスとして示すトランジスタ２８を含むことが好ましい。トランジスタ２８は、好適には、その制御電極のところで、プレチャージ制御ライン３０に接続していることが好ましい。その他の二つの電極のところで、トランジスタ２８は、好適には、それぞれ、Ｖｃｃおよびトランジスタ１８に直列接続していることが好ましい。出力ノード３２は、トランジスタ２８および１８間の接合部に形成される。ワード線選択ライン３４は、好適には、一つまたはそれ以上の直列接続インバータ３６を通して出力ノード３２に接続していることが好ましい。インバータ３６は、ワード線選択ライン３４上の電圧をその必要な電圧レベルに至らせるために、電圧レベルシフティング機能を実行する。
【００１９】
各ワード線選択回路１１用の行デコーダ回路１３も、好適には、図にＮＭＯＳデバイスとして示すトランジスタ３８を内蔵することが好ましい。トランジスタ３８の制御電極は、好適には、インバータ４０を通して、ＡＮＤゲート１６の出力およびシフト制御ライン１７に電気的に接続していることが好ましい。その他の電極のうちの一方は、好適には、トランジスタ１８とトランジスタ２０との間の接合部に電気的に接続していることが好ましい。一方、その他の電極のうちの他方は、好適には、隣接するワード線選択回路１１に関連する出力ノード３２に電気的に接続していることが好ましい。
【００２０】
動作中、制御回路１０は、ワード線のアドレス指定を、メモリ回路の欠陥のあるメモリ素子またはセルを迂回してシフトさせる。プレチャージ段階では、各ワード線選択ライン３４は、プレチャージ状態を示す信号を搬送するためにプレチャージされる。図１の制御回路１０の場合には、各ワード線選択ライン３４は、電位がＶｓｓにほぼ近い相対的に低い電圧信号を搬送するためにプレチャージされる。
【００２１】
特定のワード線に関連するメモリ素子が機能的である場合には、それに関連するアドレスは、データを記憶し、および／または検索するためにそのワード線にアクセスすることができる。ワード線アドレスをシフトする必要がないので、行シフト回路１２が内蔵している入力ライン１５のうちの少なくとも一つは、Ｖｓｓ電位にほぼ近い相対的に低い電圧信号を搬送する。この入力ライン１５および他の入力ライン１５に搬送される信号は、ヒューズ・バンクまたは他の制御回路（図示せず）により設定されることを理解することができるだろう。さらに、ヒューズ・バンクを使用するにもかかわらず、この電流ワード線冗長スキーム回路１０は、従来技術のワード線冗長スキーム回路より、実質的に少ないヒューズしか必要としないことも理解することができるだろう。
【００２２】
特定のワード線用の入力ライン１５のうちの少なくとも一つが、相対的に低い電圧信号を搬送する上記条件下では、そのワード線に対するＡＮＤゲート１６の入力に電気的に接続している、そのワード線に対するＮＡＮＤゲート１４の出力は、相対的に高い電圧レベルに設定される。さしあたって、ＡＮＤゲート１６用の他の入力も、相対的に高い電圧信号を搬送すると仮定した場合、ＡＮＤゲート１６の出力に電気的に接続しているシフト制御ライン１７は、Ｖｃｃ電位にほぼ近い相対的に高い電圧信号を搬送する。その結果、隣接するワード線用の、ワード線選択回路１１の行シフト回路１２に内蔵されているＡＮＤゲート１６の一つの入力は、相対的に高い電圧レベルに至る。さらに、トランジスタ１８が動作可能になり（すなわち、オンになり）、トランジスタ３８が動作不能になる（すなわち、オフになる）。
【００２３】
この状況の下では、各ワード線に対するワード線アドレス・ビット・ライン２４、２６が、相対的に高い電圧信号を搬送し、トランジスタ２０、２２をオンにする場合には、特定のワード線に対するワード線選択ライン３４は、プレチャージされた低い状態から、Ｖｃｃ電位にほぼ近い高い電圧レベルに遷移する。その後で、ワード線選択ライン３４は、そのワード線から読み出すために、および／またはそのワード線に書き込むために、そのワード線を選択する目的で使用され、または上記選択を行うために、他の制御回路（図示せず）に電気的に接続される。特定のワード線に対するワード線アドレス・ビット・ライン２４、２６は、読出し動作または書込み動作のために、そのワード線を選択したい場合には、相対的に高い電圧信号を搬送することが理解できるだろう。さらに、上記信号は、図１に示していない他の行選択制御回路により供給されることも理解することができるだろう。
【００２４】
特定のワード線に関連するメモリ素子に欠陥がある場合、そうしたい場合には、そのワード線に対応するアドレスを、次に使用可能なワード線を選択的に動作できるようにするためにシフトすることができる。このような状況の下では、欠陥のある素子を含む不良ワード線に関連するすべての入力ライン１５は、Ｖｃｃ電位にほぼ近い相対的に高い電圧信号を搬送する。これら入力ライン１５は、その行アドレスに関連するワード線が、一つまたはそれ以上の欠陥のある素子を含むことを示す。ここでもまた、この入力ライン１５および他の入力ライン１５に搬送される信号は、ヒューズ・バンクおよび他の制御回路（図示せず）により設定される。
【００２５】
このような状況下では、欠陥のあるワード線用の行シフト回路１２が内蔵しているＮＡＮＤゲート１４の出力は、相対的に低い電圧信号を搬送し、その関連するシフト制御ライン１７上の信号を相対的に低い電圧レベルに保持する。各シフト制御ライン１７は、好適には、次のワード線用の選択回路に関連するＡＮＤゲート１６の入力に電気的に接続していることが好ましいので、後続の各シフト制御ライン１７も相対的に低い電圧レベルに保持される。
【００２６】
相対的に低い電圧信号に保持された、その関連するシフト制御ライン１７を有する上記各ワード線の場合には、その関連するトランジスタ１８はオフになり、一方、その関連するトランジスタ３８はオンになる。その結果、欠陥のあるワード線は、もはや選択されないで、後続のすべてのワード線は、その先行するワード線に対する行アドレスにより制御され、選択される。このことは、先行するワード線用の選択回路に関連するワード線アドレス・ビット・ライン２４、２６へ、相対的に高い電圧信号を供給することにより達成される。これにより、今度は、隣接する選択したワード線に対するワード線選択ライン３４が、そのプレチャージされた低い電圧レベルから、読出し動作または書込み動作を同時に発生させる目的で、対応するワード線にアクセスしなければならない高い電圧レベルに遷移する。
【００２７】
図２は、全体を参照番号１１０で示す制御回路の第二の実施形態である。図２の制御回路１１０の構造および機能は、図１の制御回路１０の構造および機能とほとんど同じである。各ワード線選択回路についての、注意すべき相違点は下記の通りである。（１）図２の場合には、図１のＡＮＤゲート１６の代わりに、ＮＡＮＤゲート１１６が使用されている；（２）上記変更が行われたために、図２の場合には、図１のインバータ４０が除去されている；（３）同様に、インバータ１４０が、ＮＡＮＤゲート１１６の出力とトランジスタ１８の制御電極との間に直列に挿入されている；（４）好適には、追加のシフト制御ライン１１７により、ＮＡＮＤゲート１１６の出力をトランジスタ３８の制御電極に接続した方が好ましい；（５）レベルシフティング・インバータ３６が除去されているが、好適には、行デコーダ回路の後続の段（図示せず）に設置できれば好ましい；（６）追加の予備アドレス・ライン１１５に加えて、追加のワード線アドレス・ビット・ライン１２４、およびトランジスタ１２０が内蔵されている。しかし、ワード線アドレス・ビット・ラインおよび予備アドレス・ビット・ラインの数が、メモリ回路用に使用する特定のアドレス指定スキーム、および前置デコーダ回路の形の追加の制御回路が、その用途に使用されているかどうかに依存することが理解できるだろう。
【００２８】
例示としての２つの実施形態を参照しながら、本発明を説明してきたが、この説明は、本発明を制限するものでないことを理解されたい。それどころか、下記の特許請求の範囲に記載する、本発明の精神および範囲から逸脱することなしに、例示としての実施形態を種々に変更および修正することができる。さらに、当業者であれば、上記のすべての変更および修正は、下記特許請求の範囲の一つまたはそれ以上の素子と等しいものであることを認めることができ、法律により許可された最も広い範囲で、上記特許請求の範囲に含まれることを理解することができるだろう。
【図面の簡単な説明】
【図１】メモリ回路に対して一意のワード線冗長スキームを実行するメモリ回路用の制御回路の第一の実施形態を説明する回路の概略図である。
【図２】メモリ回路に対して一意のワード線冗長スキームを実行するメモリ回路用の制御回路の第二の実施形態を説明する回路の概略図である。
【符号の説明】
１０：制御回路
１１：ワード線選択回路
１２：行シフト回路
１３：行デコーダ回路
１４：ＮＡＮＤゲート
１５：入力ライン
１６：ＡＮＤゲート
１７：シフト制御ライン
１８：トランジスタ
２０：トランジスタ
２２：トランジスタ
２４：ワード線アドレス・ビット・ライン
２６：ワード線アドレス・ビット・ライン
２８：トランジスタ
３０：プレチャージ制御ライン
３２：出力ノード
３４：ワード線選択ライン
３６：直列接続インバータ
３８：トランジスタ
４０：インバータ
１１０：制御回路
１１５：予備アドレス・ライン
１１６：ＮＡＮＤゲート
１１７：シフト制御ライン
１２０：トランジスタ
１２４：ワード線アドレス・ビット・ライン
１４０：インバータ
Claims (23)
- ワード線行冗長スキーム回路であって、
行シフト回路と、
行シフト制御ラインにより前記行シフト回路に電気的に接続している行デコーダ回路とを備え、
前記行シフト回路が、行シフト冗長が必要ない場合には、前記行シフト制御ラインに第一の行シフト制御信号レベルを供給するように構成され、
前記行シフト回路が、行シフト冗長が必要な場合には、前記行シフト制御ラインに第二の行シフト制御信号レベルを供給するように構成され、前記第一の行シフト制御信号レベル、および前記第二の行シフト制御信号レベルが識別特性を有し、さらに、前記行デコーダ回路が、
アドレス選択電子スイッチと第一のワード線選択ラインとの間に直列に電気的に接続し、前記第一の行シフト制御信号レベルに応答する第一の電子スイッチと、
前記アドレス選択電子スイッチと第二のワード線選択ラインとの間に直列に電気的に接続し、前記第二の行シフト制御信号レベルに応答する第二の電子スイッチとを備えることを特徴とするワード線行冗長スキーム回路。 - 請求項１に記載のワード線行冗長スキーム回路において、
前記第一のワード線選択ラインが第一のワード線アドレスと対応し、前記第二のワード線選択ラインが第二のワード線アドレスに対応し、前記第一のワード線アドレスが前記第二のワード線アドレスに隣接することを特徴とするワード線行冗長スキーム回路。 - 請求項１に記載のワード線行冗長スキーム回路において、
さらに、前記アドレス選択電子スイッチに直列に電気的に接続している追加のアドレス選択電子スイッチを備えることを特徴とするワード線行冗長スキーム回路。 - 請求項１に記載のワード線行冗長スキーム回路において、
前記行シフト回路が、予備行アドレスに対応する制御信号に応答することを特徴とするワード線行冗長スキーム回路。 - 請求項１に記載のワード線行冗長スキーム回路において、
前記行デコーダ回路が、プレチャージ回路を含むことを特徴とするワード線行冗長スキーム回路。 - 請求項５に記載のワード線行冗長スキーム回路において、
前記プレチャージ回路が、プレチャージ電子スイッチを含むことを特徴とするワード線行冗長スキーム回路。 - 請求項６に記載のワード線行冗長スキーム回路において、
前記プレチャージ電子スイッチが、トランジスタからなることを特徴とするワード線行冗長スキーム回路。 - 請求項１に記載のワード線行冗長スキーム回路において、
前記行デコーダ回路が、複数のレベルシフティング・インバータを備えることを特徴とするワード線行冗長スキーム回路。 - 請求項１に記載のワード線行冗長スキーム回路において、
前記第一の電子スイッチが、トランジスタからなることを特徴とするワード線行冗長行スキーム回路。 - 請求項１に記載のワード線行冗長スキーム回路において、
前記第二の電子スイッチが、トランジスタからなることを特徴とするワード線行冗長スキーム回路。 - 請求項１に記載のワード線行冗長スキーム回路において、
前記アドレス選択スイッチが、トランジスタからなることを特徴とするワード線行冗長スキーム回路。 - ワード線行冗長スキーム回路であって、
行シフト回路入力ラインと、行シフト回路制御回路と、行シフト制御ラインに対応する行シフト回路出力ラインとを有する行シフト回路を備え、
前記行シフト回路入力ラインが、予備のワード線アドレスを示す電気信号を搬送するように適合され、さらに、
前記行シフト制御ラインにより前記行シフト回路に電気的に接続している行デコーダ回路を備え、前記行シフト回路は、行シフト冗長が必要ない場合には、前記行シフト制御ラインに、第一の行シフト制御信号レベルを供給するように構成され、行シフト冗長が必要な場合には、前記行シフト制御ラインに第二の行シフト制御信号レベルを供給するように構成され、前記第一の行シフト制御信号レベルおよび前記第二の行シフト制御信号レベルが識別特性を有し、さらに、前記行デコーダ回路が、
前記行シフト制御ラインに電気的に接続している第一のトランジスタ制御電極を有し、前記第一の行シフト制御信号レベルに応答する第一のトランジスタを備え、前記第一のトランジスタがさらに、アドレス選択トランジスタと第一のワード線選択ラインとの間に電気的に直列に接続され、さらに、
前記行シフト制御ラインに電気的に接続している第二のトランジスタ制御電極を有し、前記第二の行シフト制御信号レベルに応答する第二のトランジスタを備え、前記第二のトランジスタがさらに、前記アドレス選択トランジスタと第二のワード線選択ラインとの間に電気的に直列に接続していることを特徴とするワード線行冗長スキーム回路。 - 請求項１２に記載のワード線行冗長スキーム回路において、
前記第一のワード線選択ラインが、第一のワード線アドレスと対応し、前記第二のワード線選択ラインが、第二のワード線アドレスに対応し、前記第一のワード線アドレスが、前記第二のワード線アドレスに隣接することを特徴とするワード線行冗長スキーム回路。 - 請求項１２に記載のワード線行冗長スキーム回路において、
さらに、前記アドレス選択トランジスタに直列に電気的に接続する追加のアドレス選択トランジスタを備えることを特徴とするワード線行冗長スキーム回路。 - 請求項１２に記載のワード線行冗長スキーム回路において、
前記行デコーダ回路が、プレチャージ回路を含むことを特徴とするワード線行冗長スキーム回路。 - 請求項１５に記載のワード線行冗長スキーム回路において、
前記プレチャージ回路が、プレチャージ・トランジスタからなることを特徴とするワード線行冗長スキーム回路。 - 請求項１６に記載のワード線行冗長スキーム回路において、
前記プレチャージ電子スイッチが、電界効果トランジスタからなることを特徴とするワード線行冗長スキーム回路。 - 請求項１２に記載のワード線行冗長スキーム回路において、
前記行デコーダ回路が、複数のレベルシフティング・インバータを含むことを特徴とするワード線行冗長スキーム回路。 - 請求項１２に記載のワード線行冗長スキーム回路において、
前記第一のトランジスタが、電界効果トランジスタからなることを特徴とするワード線行冗長スキーム回路。 - 請求項１２に記載のワード線行冗長スキーム回路において、
前記電界効果トランジスタが、ＮＭＯＳデバイスからなることを特徴とするワード線行冗長スキーム回路。 - 請求項１２に記載のワード線行冗長スキーム回路において、
前記第二のトランジスタが、電界効果トランジスタからなることを特徴とするワード線行冗長スキーム回路。 - 請求項１２に記載のワード線行冗長スキーム回路において、
前記アドレス選択トランジスタが、電界効果トランジスタからなることを特徴とするワード線行冗長スキーム回路。 - メモリ回路のために、シフト行冗長スキームを実行する方法であって、
（ａ）前記メモリ回路のワード線内に含まれている、欠陥のあるメモリ・セルを検出するステップと、
（ｂ）前記欠陥メモリ・セルの検出に応答して、前記欠陥メモリ・セルを含む前記ワード線に関連するワード線アドレス選択制御回路用の行シフト制御信号を発生させるステップと、
（ｃ）前記行シフト制御信号の発生に基づいて、前記欠陥メモリ・セルを含む前記ワード線に関連する制御回路を作動させるステップと、
（ｄ）前記ワード線に対するワード線選択信号を、隣接するワード線に関連するワード線選択ラインへ、前記ワード線に関連するワード線ドライバ・ラインと前記隣接するワード線に関連する前記ワード線選択ラインとの間に導電性通路を形成することによりシフトするステップとからなることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/595149 | 2000-06-17 | ||
| US09/595,149 US6262935B1 (en) | 2000-06-17 | 2000-06-17 | Shift redundancy scheme for wordlines in memory circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002015592A JP2002015592A (ja) | 2002-01-18 |
| JP3623454B2 true JP3623454B2 (ja) | 2005-02-23 |
Family
ID=24381941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001009519A Expired - Lifetime JP3623454B2 (ja) | 2000-06-17 | 2001-01-17 | メモリ回路のワード線に対するシフト冗長スキーム回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6262935B1 (ja) |
| JP (1) | JP3623454B2 (ja) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6549470B2 (en) | 2000-08-31 | 2003-04-15 | United Memories, Inc. | Small signal, low power read data bus driver for integrated circuit devices incorporating memory arrays |
| KR100481175B1 (ko) | 2002-08-08 | 2005-04-07 | 삼성전자주식회사 | 시프트 리던던시 회로들을 가지는 반도체 메모리 장치 |
| JP4012474B2 (ja) * | 2003-02-18 | 2007-11-21 | 富士通株式会社 | シフト冗長回路、シフト冗長回路の制御方法及び半導体記憶装置 |
| JP2004296040A (ja) | 2003-03-28 | 2004-10-21 | Renesas Technology Corp | 半導体記憶装置 |
| US20050050400A1 (en) * | 2003-08-30 | 2005-03-03 | Wuu John J. | Shift redundancy encoding for use with digital memories |
| US7035152B1 (en) * | 2004-10-14 | 2006-04-25 | Micron Technology, Inc. | System and method for redundancy memory decoding |
| US7606066B2 (en) | 2005-09-07 | 2009-10-20 | Innovative Silicon Isi Sa | Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same |
| US7492632B2 (en) | 2006-04-07 | 2009-02-17 | Innovative Silicon Isi Sa | Memory array having a programmable word length, and method of operating same |
| WO2007128738A1 (en) | 2006-05-02 | 2007-11-15 | Innovative Silicon Sa | Semiconductor memory cell and array using punch-through to program and read same |
| US7499352B2 (en) * | 2006-05-19 | 2009-03-03 | Innovative Silicon Isi Sa | Integrated circuit having memory array including row redundancy, and method of programming, controlling and/or operating same |
| US8069377B2 (en) | 2006-06-26 | 2011-11-29 | Micron Technology, Inc. | Integrated circuit having memory array including ECC and column redundancy and method of operating the same |
| US7542340B2 (en) | 2006-07-11 | 2009-06-02 | Innovative Silicon Isi Sa | Integrated circuit including memory array having a segmented bit line architecture and method of controlling and/or operating same |
| US8264041B2 (en) | 2007-01-26 | 2012-09-11 | Micron Technology, Inc. | Semiconductor device with electrically floating body |
| WO2009031052A2 (en) | 2007-03-29 | 2009-03-12 | Innovative Silicon S.A. | Zero-capacitor (floating body) random access memory circuits with polycide word lines and manufacturing methods therefor |
| US8064274B2 (en) | 2007-05-30 | 2011-11-22 | Micron Technology, Inc. | Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same |
| US8085594B2 (en) | 2007-06-01 | 2011-12-27 | Micron Technology, Inc. | Reading technique for memory cell with electrically floating body transistor |
| WO2009039169A1 (en) | 2007-09-17 | 2009-03-26 | Innovative Silicon S.A. | Refreshing data of memory cells with electrically floating body transistors |
| US8536628B2 (en) | 2007-11-29 | 2013-09-17 | Micron Technology, Inc. | Integrated circuit having memory cell array including barriers, and method of manufacturing same |
| US8349662B2 (en) | 2007-12-11 | 2013-01-08 | Micron Technology, Inc. | Integrated circuit having memory cell array, and method of manufacturing same |
| US8773933B2 (en) | 2012-03-16 | 2014-07-08 | Micron Technology, Inc. | Techniques for accessing memory cells |
| US8014195B2 (en) | 2008-02-06 | 2011-09-06 | Micron Technology, Inc. | Single transistor memory cell |
| US8189376B2 (en) | 2008-02-08 | 2012-05-29 | Micron Technology, Inc. | Integrated circuit having memory cells including gate material having high work function, and method of manufacturing same |
| US7957206B2 (en) | 2008-04-04 | 2011-06-07 | Micron Technology, Inc. | Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same |
| US7947543B2 (en) | 2008-09-25 | 2011-05-24 | Micron Technology, Inc. | Recessed gate silicon-on-insulator floating body device with self-aligned lateral isolation |
| US7933140B2 (en) | 2008-10-02 | 2011-04-26 | Micron Technology, Inc. | Techniques for reducing a voltage swing |
| US8223574B2 (en) | 2008-11-05 | 2012-07-17 | Micron Technology, Inc. | Techniques for block refreshing a semiconductor memory device |
| US8213226B2 (en) | 2008-12-05 | 2012-07-03 | Micron Technology, Inc. | Vertical transistor memory cell and array |
| US8319294B2 (en) | 2009-02-18 | 2012-11-27 | Micron Technology, Inc. | Techniques for providing a source line plane |
| US8710566B2 (en) * | 2009-03-04 | 2014-04-29 | Micron Technology, Inc. | Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device |
| KR20120006516A (ko) | 2009-03-31 | 2012-01-18 | 마이크론 테크놀로지, 인크. | 반도체 메모리 디바이스를 제공하기 위한 기술들 |
| US8139418B2 (en) | 2009-04-27 | 2012-03-20 | Micron Technology, Inc. | Techniques for controlling a direct injection semiconductor memory device |
| US8508994B2 (en) | 2009-04-30 | 2013-08-13 | Micron Technology, Inc. | Semiconductor device with floating gate and electrically floating body |
| US8498157B2 (en) | 2009-05-22 | 2013-07-30 | Micron Technology, Inc. | Techniques for providing a direct injection semiconductor memory device |
| US8537610B2 (en) | 2009-07-10 | 2013-09-17 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device |
| JP5526634B2 (ja) * | 2009-07-21 | 2014-06-18 | 富士通株式会社 | 半導体記憶装置 |
| US9076543B2 (en) | 2009-07-27 | 2015-07-07 | Micron Technology, Inc. | Techniques for providing a direct injection semiconductor memory device |
| US8199595B2 (en) | 2009-09-04 | 2012-06-12 | Micron Technology, Inc. | Techniques for sensing a semiconductor memory device |
| US8174881B2 (en) | 2009-11-24 | 2012-05-08 | Micron Technology, Inc. | Techniques for reducing disturbance in a semiconductor device |
| US8310893B2 (en) | 2009-12-16 | 2012-11-13 | Micron Technology, Inc. | Techniques for reducing impact of array disturbs in a semiconductor memory device |
| US8416636B2 (en) | 2010-02-12 | 2013-04-09 | Micron Technology, Inc. | Techniques for controlling a semiconductor memory device |
| US8411513B2 (en) | 2010-03-04 | 2013-04-02 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device having hierarchical bit lines |
| US8576631B2 (en) | 2010-03-04 | 2013-11-05 | Micron Technology, Inc. | Techniques for sensing a semiconductor memory device |
| US8369177B2 (en) | 2010-03-05 | 2013-02-05 | Micron Technology, Inc. | Techniques for reading from and/or writing to a semiconductor memory device |
| EP2548227B1 (en) | 2010-03-15 | 2021-07-14 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device |
| US8411524B2 (en) | 2010-05-06 | 2013-04-02 | Micron Technology, Inc. | Techniques for refreshing a semiconductor memory device |
| US8531878B2 (en) | 2011-05-17 | 2013-09-10 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device |
| US9559216B2 (en) | 2011-06-06 | 2017-01-31 | Micron Technology, Inc. | Semiconductor memory device and method for biasing same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0235697A (ja) * | 1988-07-26 | 1990-02-06 | Nec Corp | メモリ回路 |
| JP2837433B2 (ja) * | 1989-06-05 | 1998-12-16 | 三菱電機株式会社 | 半導体記憶装置における不良ビット救済回路 |
| JP2600018B2 (ja) * | 1990-09-29 | 1997-04-16 | 三菱電機株式会社 | 半導体記憶装置 |
| JP3526894B2 (ja) * | 1993-01-12 | 2004-05-17 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
| JP3691113B2 (ja) * | 1995-06-07 | 2005-08-31 | 株式会社ルネサステクノロジ | メモリ回路、メモリ回路のデータ制御回路、およびメモリ回路のアドレス指定回路 |
| US5796662A (en) | 1996-11-26 | 1998-08-18 | International Business Machines Corporation | Integrated circuit chip with a wide I/O memory array and redundant data lines |
-
2000
- 2000-06-17 US US09/595,149 patent/US6262935B1/en not_active Expired - Lifetime
-
2001
- 2001-01-17 JP JP2001009519A patent/JP3623454B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6262935B1 (en) | 2001-07-17 |
| JP2002015592A (ja) | 2002-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3623454B2 (ja) | メモリ回路のワード線に対するシフト冗長スキーム回路 | |
| US6281739B1 (en) | Fuse circuit and redundant decoder | |
| KR100790442B1 (ko) | 글로벌 리던던시를 갖는 메모리소자 및 그 동작 방법 | |
| EP0049629A2 (en) | Redundancy scheme for a dynamic RAM | |
| JP4534141B2 (ja) | 半導体記憶装置 | |
| US6353562B2 (en) | Integrated semiconductor memory with redundant units for memory cells | |
| US20050157572A1 (en) | Semiconductor memory having a defective memory cell relieving circuit | |
| JPS6329360B2 (ja) | ||
| EP0881571B1 (en) | Semiconductor memory device with redundancy | |
| KR0164377B1 (ko) | 반도체 메모리장치의 서브워드라인 드라이버 | |
| US6697289B1 (en) | Redundant address setting circuit and semiconductor memory device including the same | |
| US6144591A (en) | Redundancy selection circuit for semiconductor memories | |
| US6535438B2 (en) | Semiconductor memory device adopting redundancy system | |
| JPH1186587A (ja) | 半導体記憶装置 | |
| KR100248645B1 (ko) | 반도체 기억 장치 및 그 테스트 방법 | |
| US7266036B2 (en) | Semiconductor memory device | |
| CA2223222C (en) | Data-bit redundancy for semiconductor memories | |
| US5612917A (en) | Semiconductor memory device including improved redundancy circuit | |
| US6809972B2 (en) | Circuit technique for column redundancy fuse latches | |
| KR100368096B1 (ko) | 스페어 메모리 셀을 구비한 반도체 기억 장치 | |
| JPH10334692A (ja) | 集積回路メモリのための、冗長ヒューズを備えたマトリクス装置 | |
| US6882585B2 (en) | ROM memory device having repair function for defective cell and method for repairing the defective cell | |
| US6519193B2 (en) | Semiconductor integrated circuit device having spare word lines | |
| US20100165764A1 (en) | Memory device with reduced current leakage | |
| JP2000200498A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040630 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040705 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040907 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041124 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3623454 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |