TWI430276B - 電可編程熔絲裝置 - Google Patents

電可編程熔絲裝置 Download PDF

Info

Publication number
TWI430276B
TWI430276B TW098134747A TW98134747A TWI430276B TW I430276 B TWI430276 B TW I430276B TW 098134747 A TW098134747 A TW 098134747A TW 98134747 A TW98134747 A TW 98134747A TW I430276 B TWI430276 B TW I430276B
Authority
TW
Taiwan
Prior art keywords
electrically programmable
programmable fuse
switching device
coupled
node
Prior art date
Application number
TW098134747A
Other languages
English (en)
Other versions
TW201101311A (en
Inventor
Chia Hsien Liu
Rei Fu Huang
Chien Chung Chen
Che Yuan Jao
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=32908792&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI430276(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW201101311A publication Critical patent/TW201101311A/zh
Application granted granted Critical
Publication of TWI430276B publication Critical patent/TWI430276B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G04—HOROLOGY
    • G04B—MECHANICALLY-DRIVEN CLOCKS OR WATCHES; MECHANICAL PARTS OF CLOCKS OR WATCHES IN GENERAL; TIME PIECES USING THE POSITION OF THE SUN, MOON OR STARS
    • G04B37/00—Cases
    • G04B37/04—Mounting the clockwork in the case; Shock absorbing mountings
    • G04B37/0481—Mountings relative to wall-clockworks and to pendulums allowing certain movements
    • G—PHYSICS
    • G04—HOROLOGY
    • G04B—MECHANICALLY-DRIVEN CLOCKS OR WATCHES; MECHANICAL PARTS OF CLOCKS OR WATCHES IN GENERAL; TIME PIECES USING THE POSITION OF THE SUN, MOON OR STARS
    • G04B19/00—Indicating the time by visual means
    • G04B19/06—Dials
    • G04B19/065—Dials with several parts
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

電可編程熔絲裝置
本發明有關於一次編程(one-time-programmable,OTP)儲存裝置，更具體地，有關於可編程熔絲裝置，亦稱電可編程熔絲(Electrically programmable fuse,e-fuse)裝置。
電可編程熔絲裝置是一種廣泛用於半導體裝置中的一次編程儲存裝置，其可用於記錄如晶片ID或序列號等客製(customized)資料，或可用於修復在積體電路中由於半導體製程而不可避免殘留的不良元件(defective element)。由於所述電可編程熔絲裝置已經成為積體電路中必不可少的組件，如何設計電可編程熔絲裝置因而成為電路設計領域的重要課題。
如上所述，所述電可編程熔絲裝置是積體電路中必不可少的組件，如何設計電可編程熔絲裝置是電路設計領域的重要課題，有鑑於此，本發明提供一種電可編程熔絲裝置。
根據本發明之一實施例，提供一種電可編程熔絲裝置。所述電可 編程熔絲裝置，包含：電可編程熔絲巨集，設置於積體電路中，所述電可編程熔絲巨集包含多個電可編程熔絲單元；以及切換裝置，設置於所述積體電路中，所述切換裝置具有輸出節點以及第一輸入節點，所述輸出節點耦接於所述多個電可編程熔絲單元，所述第一輸入節點耦接於第一電源，所述第一電源提供第一參考電壓作為所述電可編程熔絲巨集的編程電壓，其中，當所述電可編程熔絲巨集操作於編程模式下時，所述切換裝置將所述第一電源連接至所述多個電可編程熔絲單元。
根據本發明之一實施例，提供一種電可編程熔絲裝置。所述電可編程熔絲裝置，包含：電可編程熔絲巨集，設置於積體電路中，所述電可編程熔絲巨集包含多個電可編程熔絲單元；以及切換裝置，設置於所述積體電路中，所述切換裝置具有輸出節點以及輸入節點，所述輸出節點耦接於所述多個電可編程熔絲單元，所述輸入節點耦接於一電源，所述電源提供參考電壓，其中，當所述電可編程熔絲巨集操作於讀取模式下時，所述切換裝置將所述電源連接至所述多個電可編程熔絲單元，所述電源位於所述積體電路的外部，並且所述切換裝置通過所述積體電路的一特定接腳耦接於所述電源。
根據本發明的設計，切換裝置設置於與電可編程熔絲巨集所在的同一積體電路中，因此可更簡便、更高效、更精確地控制所述電可編程熔絲裝置。
根據本發明，提出了多個電可編程熔絲裝置實施例，其中每一者皆可控制參考電壓，所述參考電壓係對積體電路中的電可編程熔絲巨集(e-fuse macro)進行編程/讀取時所需用到的，該編程/讀取動作透過實作於同一積體電路中的切換裝置完成。對於用以控制上述饋入(fed into)電可編程熔絲巨集的參考電壓的切換裝置，該切換裝置設置於與電可編程熔絲巨集所在的同一積體電路中，因此可更簡便、更高效、更精確地控制所述電可編程熔絲裝置。清楚起見，舉出如下電可編程熔絲裝置的較佳實施方式。
第1圖顯示的是根據本發明的電可編程熔絲裝置之第一較佳實施例。電可編程熔絲裝置100包含電可編程熔絲巨集102、切換裝置104、電可編程熔絲控制器106、第一電源(power source)108以及第二電源109。在本實施例中，電可編程熔絲巨集102、切換裝置104、電可編程熔絲控制器106、第一電源108以及第二電源109皆設置於積體電路110中。第一電源108提供第一參考電壓V1作為電可編程熔絲巨集102的編程電壓，而第二電源109提供不同於第一參考電壓V1的第二參考電壓V2。具體地，在編程模式下對電可編程熔絲巨集102進行編程時需要用到第一參考電壓V1，而在讀取模式下對電可編程熔絲巨集102進行讀取時需要用到第二參考電壓V2。對提供第一參考電壓V1的第一電源108而言，其可從積體電路110的已有內部電源中選取而滿足編程需求。
第2圖顯示的是第1圖中所示的電可編程熔絲巨集102的較佳實 施例。僅作為例舉說明而非用以限定本發明，電可編程熔絲102包含多個電可編程熔絲單元202、204以及206。須注意，為簡潔起見而僅在第2圖中顯示了3個電可編程熔絲單元。電可編程熔絲單元202包含可編程熔絲元件212以及控制元件222，電可編程熔絲單元204包含可編程熔絲元件214以及控制元件224，電可編程熔絲單元206包含可編程熔絲元件216以及控制元件226，其中，控制元件222、224、226以金屬氧化物半導體(metal-oxide semiconductor,MOS)簡單實作。在對電可編程熔絲巨集102進行編程之前，可編程熔絲元件212、214、216全都沒有熔斷(blown)。在電可編程熔絲巨集102操作於編程模式下時，編程電壓(如為3.3V或2.5V的第一參考電壓V1)會饋入電可編程熔絲巨集102的電源連接節點NP。控制元件222、224、226中之每一者分別由相應控制信號C0、C1、C2控制，其中相應控制信號C0、C1、C2是由第1圖中的電可編程熔絲控制器106產生以確定是否熔斷相應的可編程熔絲元件212、214、216。更具體地，電可編程熔絲單元202、204、206之每一者根據其電阻(resistance)狀態儲存0或1。例如，在一種情況中電可編程熔絲單元202、204、206需要分別儲存1、0、1，控制元件(如NMOS電晶體)222、226由控制信號C0、C2控制，而控制元件(如NMOS電晶體)224由控制信號C1控制。因此，由於控制元件222、226可電導通(electrically conductive)，在電源連接節點NP上施加的編程電壓而產生的較大電流會流過可編程熔絲元件212、216。故此，由上述較大電流導致的足夠散熱(heat dissipation)而使得可編程熔絲元件212、216熔斷。第3圖顯示的是電可編程熔絲巨集102的編程結果。
當電可編程熔絲巨集102操作於讀取模式下時，第二參考電壓V2(如0V)將會提供至電可編程熔絲巨集102的電源連接節點NP。第3圖中清楚所示，電可編程熔絲單元202與206具有高電阻，電可編程熔絲單元204具有低電阻。因此，基於每一電可編程熔絲單元的即時(instant)電阻狀態，自電可編程熔絲巨集102讀取的資料可包含三個位元1、0、1。
須注意，上述的第一參考電壓V1以及第二參考電壓V2的電壓位準僅作為舉例。在實際的應用中，第一參考電壓V1與第二參考電壓V2的電壓位準取決於半導體製程以及操作條件。
如上所述，電可編程熔絲巨集102的電源連接節點NP接收第一參考電壓V1或第二參考電壓V2其中之一，而接收其中之何者取決於電可編程熔絲巨集102的操作模式。在本實施例中，在編程模式下將第一參考電壓V1提供至電可編程熔絲巨集102的電源連接節點NP的傳送(delivery)過程，以及在讀取模式之下將第二參考電壓V2提供至電可編程熔絲巨集102的電源連接節點NP的傳送過程，受實作於積體電路110內的切換裝置104控制。如第1圖中所示，切換裝置104具有輸出節點NO、第一輸入節點NI_1以及第二輸入節點NI_2，其中，輸出節點NO通過電源連接節點NP耦接於電可編程熔絲單元202、204、206，第一輸入節點NI_1耦接於提供第一參考電壓V1的第一電源108，以及第二輸入節點NI_2耦接於提供第二參考電壓V2的第二電源109。因此，當電可編程熔絲巨集102操作於編程模式下時，切 換裝置104實作為將第一電源108與電可編程熔絲單元202、204、206連接，而當電可編程熔絲巨集102操作於讀取模式下時，實作切換裝置104將第二電源109(而非第一電源108)與電可編程熔絲單元202、204、206連接。
第4圖顯示的是第1圖中所示的切換裝置104的第一實施例的示意圖。切換裝置104包含第一傳輸閘402以及第二傳輸閘404，其中第一傳輸閘402由第1圖中的電可編程熔絲控制器106產生的控制信號WEN/WEN控制，而第二傳輸閘404由第1圖中的電可編程熔絲控制器106產生的控制信號REN/REN控制。第一傳輸閘402耦接於第一輸入節點NI_1與輸出節點NO(輸出節點NO進一步耦接於電源連接節點NP)之間，其中當電可編程熔絲巨集102操作於編程模式下時，第一傳輸閘402開啟。第二傳輸閘404耦接於第二輸入節點NI_2與輸出節點NO(輸出節點NO進一步耦接於電源連接節點NP)之間，其中當電可編程熔絲巨集102操作於讀取模式下時，第二傳輸閘404開啟。
第5圖顯示的是第1圖中所示的切換裝置104的第二實施例的示意圖。切換裝置104包含第一電晶體(如PMOS電晶體)502以及第二電晶體(如NMOS電晶體)504，其中第一電晶體502由第1圖中的電可編程熔絲控制器106產生的控制信號WEN控制，第二電晶體504由第1圖中的電可編程熔絲控制器106產生的控制信號REN控制。第一電晶體502耦接於第一輸入節點NI_1與輸出節點NO(輸出節點NO進一步耦接於電源連接節點NP)之間，其中當電可編程熔絲巨集102操 作於編程模式下時，第一電晶體502開啟。第二電晶體504耦接於第二輸入節點NI_2與輸出節點NO(輸出節點NO進一步耦接於電源連接節點NP)之間，其中當電可編程熔絲巨集102操作於讀取模式下時，第二電晶體504開啟。
如第1圖中所示，電可編程熔絲控制器106包含保護電路107，實作保護電路107以防止在達到預設條件(predetermined criterion)之前切換設備104將第一電源108連接至電可編程熔絲巨集102的電可編程熔絲單元202、204、206。在本實施例中，當第一電源108是定電壓源(constant voltage)時(保持輸出第一參考電壓V1)，第一輸入節點NI_1持續接收第一參考電壓V1(如高電壓位準)。如果切換單元104由於不可預期的因素而錯誤開啟時，電可編程熔絲巨集102的電可編程熔絲單元202、204、206則可能會不正確地熔斷而儲存錯誤資料。因此，實作保護電路107以保證在不準備對電可編程熔絲巨集102進行編程時，切換裝置104不會將第一參考電壓V1傳送至電可編程熔絲巨集102。例如，在正確的16位元密碼(password)輸入至保護電路107以解鎖編程保護之前，保護電路107通過恰當地設定控制信號WEN/WEN迫使第一傳輸閘402保持為關閉狀態，或者通過恰當地設定控制信號WEN迫使第一電晶體502保持為關閉狀態。須注意，保護電路107為可選組件，在本發明的其他實施例中可以省略。
如第1圖中所示的較佳實施例，須將第二參考電壓V2(如接地電壓)提供至電源連接節點NP以正確地讀出儲存於電可編程熔絲巨集 102中的資料。然而，如果電可編程熔絲巨集本身可提供於讀取模式下所需的參考電壓，那麼則不再需要提供其他的外部參考電壓至操作於讀取模式下的電可編程熔絲巨集。請參照第6圖，第6圖顯示的是根據本發明的電可編程熔絲裝置600的第二實施例示意圖。電可編程熔絲裝置600包含電可編程熔絲巨集602、切換裝置604、電可編程熔絲控制器606以及電源608。在本實施例中，電可編程熔絲巨集602、切換裝置604、電可編程熔絲控制器606以及電源608皆設置於積體電路610中。電源608提供參考電壓V1作為電可編程熔絲巨集602的編程電壓。須注意，在讀取模式下並不需要提供外部參考電壓至電可編程熔絲巨集602的電源連接節點NP。第7圖顯示的是第6圖中所示的電可編程熔絲巨集602的較佳實施例。僅作為舉例，而非用以限定，電可編程熔絲巨集602包含上述第3圖中所示的電可編程熔絲單元202、204、206以及提供靜電放電保護(electrostatic discharge,ESD)的MOS電晶體702。電可編程熔絲單元202、204、206分別由控制信號C0、C1、C2控制，MOS電晶體702由控制信號C3控制。當電可編程熔絲巨集602操作於編程模式下時，編程電壓(如為3.3V或2.5V的參考電壓V1)會饋入電可編程熔絲巨集602的電源連接節點NP，而由第6圖中的可編程熔絲控制器606產生的控制信號C0、C1、C2用於確定資料是否應當被電可編程熔絲巨集602記錄。當電可編程熔絲巨集602操作於讀取模式下時，電可編程熔絲巨集602的電源連接節點NP浮接(floating)，由控制信號C3控制的MOS電晶體702開啟而藉此提供讀取模式下所需的參考電壓V2(如接地電壓)。
如第6圖所示，切換裝置604具有輸出節點NO以及單輸入節點NI，其中輸出節點NO耦接於電可編程熔絲巨集602的電源連接節點NP，單輸入節點NI耦接於電源608。因此，在本實施例中，當電可編程熔絲巨集602操作於編程模式下時，實作切換裝置604將電源608與電可編程熔絲巨集602連接，而當電可編程熔絲巨集602操作於讀取模式下時，切換裝置604將輸入節點NI與輸出節點NO斷開連接，藉此使電源連接節點NP浮接。作為舉例，切換裝置604可簡單地利用一個傳輸閘(如第4圖中所示的傳輸閘402)實作，該傳輸閘由電可編程熔絲控制器606產生的控制信號WEN/WEN控制，或者，切換裝置604也可簡單地利用一個MOS電晶體(如第5圖中所示的PMOS電晶體502)實作，該電晶體則由電可編程熔絲控制器606產生的信號WEN控制。
相似於第1圖所示的較佳實施例，在第6圖所示的較佳實施例中的電可編程熔絲控制器606也包含可選的保護電路607，以防止在達到預設條件之前切換裝置604將電源608連接至電可編程熔絲巨集602中的電可編程熔絲單元202、204、206。由於保護電路607的功能與操作與保護電路107相同，所以此處為簡潔起見略去進一步的描述。
在第1圖所示的較佳實施例中，第一電源108與第二電源109皆設置於積體電路110中；此外，在第6圖所示的較佳實施例中，電源608設置於積體電路610中。藉此，積體電路110、610中之每一者不需要預留用於連接外部電源的接腳。接腳數目可以得到減少。此外，由於切換裝置104、604設置於積體電路110、610中以控制提供給電 可編程熔絲巨集102、602的內部參考電壓，所以不需要設置在積體電路110、610之外的控制電路來控制參考電壓的傳送。而且，由於電可編程熔絲巨集102、602形成於積體電路110、610中(分別與切換裝置104、604所在的積體電路相同)，可以驗證並且保證分別在積體電路110、610內的切換裝置104、604具有傳送高電流的能力，其中該高電流係在編程模式下熔斷一個或多個可編程熔絲元件時所需要的。然而，對於設置於積體電路110、610外部以控制參考電壓傳送的控制電路的使用，該外部控制電路(如外部切換裝置)可能無法滿足對於在編程模式下熔斷一個或多個可編程熔絲元件所需的高電流的傳送需求。換言之，如果外部控制電路未能適當的選取，那麼可能會發生電可編程熔絲巨集102、602的編程失敗。更進一步，由於切換裝置104、604分別設置於與電可編程熔絲巨集102、602所處的相同積體電路中，在將積體電路110、610安裝(mount)於目標應用的電路板上之後，對電可編程熔絲巨集102、602的編程即可完成。因此，與傳統編程方法相比，本發明的電可編程熔絲巨集102、602的編程操作更為簡單更加高效。
第1圖與第6圖中所示的較佳實施例僅作為舉例說明。對於切換裝置設置於與電可編程熔絲巨集所處的同一積體電路中的任何選替設計，皆符合本發明之精神。例如，在本發明的其他實施例中，在編程模式下所需的用於提供參考電壓的電源，以及/或者在讀取模式下所需的提供參考電壓的電源可以位於積體電路(其中置有電可編程熔絲巨集與切換裝置)的外部。這種情況也會落入本發明的範圍。簡而言之， 只要是用於對參考電壓(提供給電可編程熔絲巨集)進行控制的切換裝置位於積體電路之內，電可編程熔絲裝置就會受益於本發明的創新設計(具有設置於積體電路/晶片中的內部切換裝置)。
第8圖顯示的是根據本發明的電可編程熔絲裝置的第三實施例的示意圖。如第8圖中所示的電可編程熔絲裝置800相似於第1圖中的電可編程熔絲裝置100。主要的差別在於提供第一參考電壓V1的第一電源808位於積體電路810的外部，而切換裝置104位於積體電路810的內部。因此，切換裝置104的第一輸入節點NI_1通過積體電路810的特定接腳PI耦接於第一電源808。在一個實施例中，第一電源808為定電壓源，其在被賦能(enabled)時保持輸出第一參考電壓V1。因此，較佳地實作保護電路107以為電可編程熔絲巨集102提供編程保護。在閱讀以上第1圖所示的實施例的相關描述段落之後，本領域習知技藝者應可理解第8圖中所示的組件功能與操作，簡潔起見省略進一步的敘述。
第9圖中顯示的是根據本發明的電可編程熔絲裝置的第四實施例的示意圖。第9圖中所示的電可編程熔絲裝置900相似於第1圖中的電可編程熔絲裝置100。主要的差別在於提供第二參考電壓V2的第二電源909位於積體電路910的外部，而切換裝置104位於積體電路910的內部。因此，切換裝置104的第二輸入節點NI_2通過積體電路910的特定接腳PI耦接於第二電源909。在一個實施例中，內部的第一電源108為定電壓源，其在被賦能時保持輸出第一參考電壓V1。因此， 較佳地實作保護電路107以為電可編程熔絲巨集102提供適當的編程保護。在閱讀以上第1圖所示的實施例的相關描述段落之後，本領域習知技藝者應可理解第9圖中所示的組件功能與操作，簡潔起見省略進一步的敘述。
第10圖顯示的是根據本發明的電可編程熔絲裝置的第五實施例的示意圖。如第10圖中所示的電可編程熔絲裝置1000相似於第1圖中的電可編程熔絲裝置100。主要的差別在於提供第一參考電壓V1的第一電源1008，以及提供第二參考電壓V2的第二電源1009皆位於積體電路1010的外部，而切換裝置104位於積體電路1010的內部。在一個實施例中，切換裝置104的第一輸入節點NI_1通過積體電路1010的第一特定接腳PI_1耦接於第一電源1008，切換裝置104的第二輸入節點NI_2通過積體電路1010的第二特定接腳PI_2耦接於第二電源1009。在一個實施例中，第一電源1008為定電壓源，其在被賦能時保持輸出第一參考電壓V1。因此，較佳地實作保護電路107以為電可編程熔絲巨集102提供編程保護。在閱讀以上第1圖所示的實施例的相關描述段落之後，本領域習知技藝者應可理解第10圖中所示的組件功能與操作，簡潔起見省略進一步的敘述。
第11圖中顯示的是根據本發明的電可編程熔絲裝置的第六實施例的示意圖。第11圖中所示的電可編程熔絲裝置1100相似於第6圖中的電可編程熔絲裝置600。主要的差別在於提供參考電壓V1的電源1108位於積體電路1110的外部，而切換裝置604位於積體電路1110 的內部。因此，切換裝置604的輸入節點NI通過積體電路1110的特定接腳PI耦接於電源1108。在一個實施例中，電源1108為定電壓源，其在被賦能時保持輸出參考電壓V1。因此，較佳地實作保護電路607以為電可編程熔絲巨集602提供編程保護。在閱讀以上第6圖所示的實施例的相關描述段落之後，本領域習知技藝者應可理解第11圖中所示的組件功能與操作，簡潔起見省略進一步的敘述。
上述之實施例僅用來例舉本發明之實施態樣，以及闡釋本發明之技術特徵，並非用來限制本發明之範疇。任何習知技藝者可依據本發明之精神輕易完成之改變或均等性之安排均屬於本發明所主張之範圍，本發明之權利範圍應以申請專利範圍為準。
100、600、800、900、1000、1100‧‧‧電可編程熔絲裝置
102、602‧‧‧電可編程熔絲巨集
104、604‧‧‧切換裝置
106、606‧‧‧電可編程熔絲控制器
108、808、1008‧‧‧第一電源
109、909、1009‧‧‧第二電源
110、610、810、910、1010、1110‧‧‧積體電路
107、607‧‧‧保護電路
202、204、206‧‧‧電可編程熔絲單元
212、214、216‧‧‧可編程熔絲元件
222、224、226‧‧‧控制元件
402‧‧‧第一傳輸閘
404‧‧‧第二傳輸閘
502‧‧‧第一電晶體
504‧‧‧第二電晶體
608、1108‧‧‧電源
702‧‧‧MOS電晶體
第1圖顯示的是根據本發明的電可編程熔絲裝置之第一較佳實施例。
第2圖顯示的是第1圖中所示的電可編程熔絲巨集的較佳實施例。
第3圖顯示的是電可編程熔絲巨集的編程結果。
第4圖顯示的是第1圖中所示的切換裝置的第一實施例的示意圖。
第5圖顯示的是第1圖中所示的切換裝置的第二實施例的示意圖。
第6圖顯示的是根據本發明的電可編程熔絲裝置的第二實施例示 意圖。
第7圖顯示的是第6圖中所示的電可編程熔絲巨集的較佳實施例。
第8圖顯示的是根據本發明的電可編程熔絲裝置的第三實施例的示意圖。
第9圖中顯示的是根據本發明的電可編程熔絲裝置的第四實施例的示意圖。
第10圖顯示的是根據本發明的電可編程熔絲裝置的第五實施例的示意圖。
第11圖中顯示的是根據本發明的電可編程熔絲裝置的第六實施例的示意圖。
100‧‧‧電可編程熔絲裝置
102‧‧‧電可編程熔絲巨集
104‧‧‧切換裝置
106‧‧‧電可編程熔絲控制器
107‧‧‧保護電路
108‧‧‧第一電源
109‧‧‧第二電源
110‧‧‧積體電路

Claims (16)

  1. 一種電可編程熔絲裝置，包含：一電可編程熔絲巨集，設置於一積體電路中，所述電可編程熔絲巨集包含多個電可編程熔絲單元；以及一切換裝置，設置於所述積體電路中，所述切換裝置具有一輸出節點以及一第一輸入節點，所述輸出節點耦接於所述多個電可編程熔絲單元，所述第一輸入節點耦接於一第一電源，所述第一電源提供一第一參考電壓作為所述電可編程熔絲巨集的一編程電壓，其中，當所述電可編程熔絲巨集操作於一編程模式下時，所述切換裝置將所述第一電源連接至所述多個電可編程熔絲單元；所述第一電源位於所述積體電路之內；所述電可編程熔絲巨集具有一電源連接節點，所述電源連接節點耦接於所述切換裝置的輸出節點，並配置為接收所述第一參考電壓；當所述電可編程熔絲巨集操作於所述編程模式下時，所述切換裝置將所述第一輸入節點連接至所述電源連接節點；而當所述電可編程熔絲巨集操作於一讀取模式下以輸出儲存的位元時，所述切換裝置將所述第一輸入節點與所述電源連接節點的連接斷開以使得所述電源連接節點浮接以使得沒有外部參考電壓經由所述電源連接節點來提供給所述電可編程熔絲巨集。
  2. 一種電可編程熔絲裝置，包含：一電可編程熔絲巨集，設置於一積體電路中，所述電可編程熔絲巨集包含多個電可編程熔絲單元；以及 一切換裝置，設置於所述積體電路中，所述切換裝置具有一輸出節點以及一第一輸入節點，所述輸出節點耦接於所述多個電可編程熔絲單元，所述第一輸入節點耦接於一第一電源，所述第一電源提供一第一參考電壓作為所述電可編程熔絲巨集的一編程電壓，其中，當所述電可編程熔絲巨集操作於一編程模式下時，所述切換裝置將所述第一電源連接至所述多個電可編程熔絲單元，其中，所述第一電源位於所述積體電路之內；所述切換裝置進一步具有耦接於一第二電源的一第二輸入節點；當所述電可編程熔絲巨集操作於一讀取模式下時，所述切換裝置將所述第二電源連接至所述多個電可編程熔絲單元；以及所述第二電源位於所述積體電路內部，並提供不同於所述第一參考電壓的一第二參考電壓。
  3. 如申請專利範圍第2項所述之電可編程熔絲裝置，其中，所述電可編程熔絲巨集具有一電源連接節點，所述電源連接節點耦接於所述切換裝置的輸出節點，並配置為接收所述第一參考電壓或所述第二參考電壓其中之一者；以及所述切換裝置包含：一第一傳輸閘，耦接於所述第一輸入節點與所述電源連接節點之間，其中，當所述電可編程熔絲巨集操作於所述編程模式下時，所述第一傳輸閘開啟；以及一第二傳輸閘，耦接於所述第二輸入節點與所述電源連接節點之間，其中，當所述電可編程熔絲巨集操作於所述讀取模式下時，所述第二傳輸閘開啟。
  4. 如申請專利範圍第2項所述之電可編程熔絲裝置，其中，所述電可編程熔絲巨集具有一電源連接節點，所述電源連接節點耦接於所述切換裝置的輸出節點，並配置為接收所述第一參考電壓或所述第二參考電壓中之一者；以及所述切換裝置包含：一第一電晶體，耦接於所述第一輸入節點與所述電源連接節點之間，其中，當所述電可編程熔絲巨集操作於所述編程模式下時，所述第一電晶體開啟；以及一第二電晶體，耦接於所述第二輸入節點與所述電源連接節點之間，其中，當所述電可編程熔絲巨集操作於所述讀取模式下時，所述第二電晶體開啟。
  5. 一種電可編程熔絲裝置，包含：一電可編程熔絲巨集，設置於一積體電路中，所述電可編程熔絲巨集包含多個電可編程熔絲單元；以及一切換裝置，設置於所述積體電路中，所述切換裝置具有一輸出節點以及一第一輸入節點，所述輸出節點耦接於所述多個電可編程熔絲單元，所述第一輸入節點耦接於一第一電源，所述第一電源提供一第一參考電壓作為所述電可編程熔絲巨集的一編程電壓，其中，當所述電可編程熔絲巨集操作於一編程模式下時，所述切換裝置將所述第一電源連接至所述多個電可編程熔絲單元，其中，所述第一電源位於所述積體電路之內；所述切換裝置進一步具有耦接於一第二電源的一第二輸入節點；當所述電可編程熔絲巨集操作於一讀取模式下時，所述切換裝置將所述第二電源連接至所述多個電可編程熔絲單元；以及 所述第二電源位於所述積體電路外部，並提供不同於所述第一參考電壓的一第二參考電壓；以及所述切換裝置通過所述積體電路的一特定接腳耦接於所述第二電源。
  6. 如申請專利範圍第5項所述之電可編程熔絲裝置，其中，所述電可編程熔絲巨集具有一電源連接節點，所述電源連接節點耦接於所述切換裝置的輸出節點，並配置為接收所述第一參考電壓或所述第二參考電壓其中之一者；以及所述切換裝置包含：一第一傳輸閘，耦接於所述第一輸入節點與所述電源連接節點之間，其中，當所述電可編程熔絲巨集操作於所述編程模式下時，所述第一傳輸閘開啟；以及一第二傳輸閘，耦接於所述第二輸入節點與所述電源連接節點之間，其中，當所述電可編程熔絲巨集操作於所述讀取模式下時，所述第二傳輸閘開啟。
  7. 如申請專利範圍第5項所述之電可編程熔絲裝置，其中，所述電可編程熔絲巨集具有一電源連接節點，所述電源連接節點耦接於所述切換裝置的輸出節點，並配置為接收所述第一參考電壓或所述第二參考電壓其中之一者；以及所述切換裝置包含：一第一電晶體，耦接於所述第一輸入節點與所述電源連接節點之間，其中，當所述電可編程熔絲巨集操作於所述編程模式下時，所述第一電晶體開啟；以及一第二電晶體，耦接於所述第二輸入節點與所述電源連接節點之 間，其中，當所述電可編程熔絲巨集操作於所述讀取模式下時，所述第二電晶體開啟。
  8. 一種電可編程熔絲裝置，包含：一電可編程熔絲巨集，設置於一積體電路中，所述電可編程熔絲巨集包含多個電可編程熔絲單元；以及一切換裝置，設置於所述積體電路中，所述切換裝置具有一輸出節點以及一第一輸入節點，所述輸出節點耦接於所述多個電可編程熔絲單元，所述第一輸入節點耦接於一第一電源，所述第一電源提供一第一參考電壓作為所述電可編程熔絲巨集的一編程電壓，其中，當所述電可編程熔絲巨集操作於一編程模式下時，所述切換裝置將所述第一電源連接至所述多個電可編程熔絲單元，其中，所述第一電源位於所述積體電路的外部，並且提供所述第一參考電壓；而所述切換裝置通過所述積體電路的一特定接腳耦接於所述第一電源；所述電可編程熔絲巨集具有一電源連接節點，所述電源連接節點耦接於所述切換裝置的輸出節點，並配置為接收所述第一參考電壓；當所述電可編程熔絲巨集操作於所述編程模式下時，所述切換裝置將所述第一輸入節點連接至所述電源連接節點；而當所述電可編程熔絲巨集操作於一讀取模式下時，所述切換裝置將所述第一輸入節點與所述電源連接節點的連接斷開以使得所述電源連接節點浮接以使得沒有外部參考電壓經由所述電源連接節點來提供給所述電可編程熔絲巨集。
  9. 一種電可編程熔絲裝置，包含： 一電可編程熔絲巨集，設置於一積體電路中，所述電可編程熔絲巨集包含多個電可編程熔絲單元；以及一切換裝置，設置於所述積體電路中，所述切換裝置具有一輸出節點以及一第一輸入節點，所述輸出節點耦接於所述多個電可編程熔絲單元，所述第一輸入節點耦接於一第一電源，所述第一電源提供一第一參考電壓作為所述電可編程熔絲巨集的一編程電壓，其中，當所述電可編程熔絲巨集操作於一編程模式下時，所述切換裝置將所述第一電源連接至所述多個電可編程熔絲單元，其中，所述第一電源位於所述積體電路的外部，並且提供所述第一參考電壓；而所述切換裝置通過所述積體電路的一特定接腳耦接於所述第一電源；所述切換裝置進一步具有耦接於一第二電源的一第二輸入節點；當所述電可編程熔絲巨集操作於一讀取模式下時，所述切換裝置將所述第二電源連接至所述多個電可編程熔絲單元；以及所述第二電源位於所述積體電路內部，並提供不同於所述第一參考電壓的一第二參考電壓。
  10. 如申請專利範圍第9項所述之電可編程熔絲裝置，其中，所述電可編程熔絲巨集具有一電源連接節點，所述電源連接節點耦接於所述切換裝置的輸出節點，並配置為接收所述第一參考電壓或所述第二參考電壓其中之一者；以及所述切換裝置包含：一第一傳輸閘，耦接於所述第一輸入節點與所述電源連接節點之間，其中，當所述電可編程熔絲巨集操作於所述編程模式下時，所述第一傳輸閘開啟；以及一第二傳輸閘，耦接於所述第二輸入節點與所述電源連接節點之 間，其中，當所述電可編程熔絲巨集操作於所述讀取模式下時，所述第二傳輸閘開啟。
  11. 如申請專利範圍第9項所述之電可編程熔絲裝置，其中，所述電可編程熔絲巨集具有一電源連接節點，所述電源連接節點耦接於所述切換裝置的輸出節點，並配置為接收所述第一參考電壓或所述第二參考電壓中之一者；以及所述切換裝置包含：一第一電晶體，耦接於所述第一輸入節點與所述電源連接節點之間，其中，當所述電可編程熔絲巨集操作於所述編程模式下時，所述第一電晶體開啟；以及一第二電晶體，耦接於所述第二輸入節點與所述電源連接節點之間，其中，當所述電可編程熔絲巨集操作於所述讀取模式下時，所述第二電晶體開啟。
  12. 一種電可編程熔絲裝置，包含：一電可編程熔絲巨集，設置於一積體電路中，所述電可編程熔絲巨集包含多個電可編程熔絲單元；以及一切換裝置，設置於所述積體電路中，所述切換裝置具有一輸出節點以及一第一輸入節點，所述輸出節點耦接於所述多個電可編程熔絲單元，所述第一輸入節點耦接於一第一電源，所述第一電源提供一第一參考電壓作為所述電可編程熔絲巨集的一編程電壓，其中，當所述電可編程熔絲巨集操作於一編程模式下時，所述切換裝置將所述第一電源連接至所述多個電可編程熔絲單元，其中，所述第一電源位於 所述積體電路的外部，並且提供所述第一參考電壓；而所述切換裝置通過所述積體電路的一特定接腳耦接於所述第一電源；所述切換裝置進一步具有耦接於一第二電源的一第二輸入節點；當所述電可編程熔絲巨集操作於一讀取模式下時，所述切換裝置將所述第二電源連接至所述多個電可編程熔絲單元；以及所述第二電源位於所述積體電路外部，並提供不同於所述第一參考電壓的一第二參考電壓；以及所述切換裝置通過所述積體電路的另一特定接腳耦接於所述第二電源。
  13. 如申請專利範圍第12項所述之電可編程熔絲裝置，其中，所述電可編程熔絲巨集具有一電源連接節點，所述電源連接節點耦接於所述切換裝置的輸出節點，並配置為接收所述第一參考電壓或所述第二參考電壓其中之一者；以及所述切換裝置包含：一第一傳輸閘，耦接於所述第一輸入節點與所述電源連接節點之間，其中，當所述電可編程熔絲巨集操作於所述編程模式下時，所述第一傳輸閘開啟；以及一第二傳輸閘，耦接於所述第二輸入節點與所述電源連接節點之間，其中，當所述電可編程熔絲巨集操作於所述讀取模式下時，所述第二傳輸閘開啟。
  14. 如申請專利範圍第12項所述之電可編程熔絲裝置，其中，所述電可編程熔絲巨集具有一電源連接節點，所述電源連接節點耦接於所述切換裝置的輸出節點，並配置為接收所述第一參考電壓或所述第二參考電壓其中之一者；以及所述切換裝置包含： 一第一電晶體，耦接於所述第一輸入節點與所述電源連接節點之間，其中，當所述電可編程熔絲巨集操作於所述編程模式下時，所述第一電晶體開啟；以及一第二電晶體，耦接於所述第二輸入節點與所述電源連接節點之間，其中，當所述電可編程熔絲巨集操作於所述讀取模式下時，所述第二電晶體開啟。
  15. 一種電可編程熔絲裝置，包含：一電可編程熔絲巨集，設置於一積體電路中，所述電可編程熔絲巨集包含多個電可編程熔絲單元；一切換裝置，設置於所述積體電路中，所述切換裝置具有一輸出節點以及一第一輸入節點，所述輸出節點耦接於所述多個電可編程熔絲單元，所述第一輸入節點耦接於一第一電源，所述第一電源提供一第一參考電壓作為所述電可編程熔絲巨集的一編程電壓，其中，當所述電可編程熔絲巨集操作於一編程模式下時，所述切換裝置將所述第一電源連接至所述多個電可編程熔絲單元，以及一保護電路，用於防止在一密碼輸入至保護電路以解鎖編程保護之前所述切換裝置將所述第一電源與所述多個電可編程熔絲單元相連接。
  16. 一種電可編程熔絲裝置，包含：一電可編程熔絲巨集，設置於一積體電路中，所述電可編程熔絲巨集包含多個電可編程熔絲單元；以及 一切換裝置，設置於所述積體電路中，所述切換裝置具有一輸出節點以及一輸入節點，所述輸出節點耦接於所述多個電可編程熔絲單元，所述輸入節點耦接於一電源，所述電源提供一參考電壓，其中，當所述電可編程熔絲巨集操作於一讀取模式下以輸出儲存的位元時，所述切換裝置將所述電源連接至所述多個電可編程熔絲單元，所述電源位於所述積體電路的外部，並且所述切換裝置通過所述積體電路的一特定接腳耦接於所述電源。
TW098134747A 2009-06-25 2009-10-14 電可編程熔絲裝置 TWI430276B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/491,247 US8050129B2 (en) 2009-06-25 2009-06-25 E-fuse apparatus for controlling reference voltage required for programming/reading e-fuse macro in an integrated circuit via switch device in the same integrated circuit

Publications (2)

Publication Number Publication Date
TW201101311A TW201101311A (en) 2011-01-01
TWI430276B true TWI430276B (zh) 2014-03-11

Family

ID=32908792

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098134747A TWI430276B (zh) 2009-06-25 2009-10-14 電可編程熔絲裝置

Country Status (4)

Country Link
US (1) US8050129B2 (zh)
EP (1) EP2273505B1 (zh)
CN (1) CN101930802A (zh)
TW (1) TWI430276B (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102065156B (zh) * 2009-11-11 2013-08-07 中兴通讯股份有限公司 一种用于断开手持终端下载通道的装置及方法
US8717093B2 (en) * 2010-01-08 2014-05-06 Mindspeed Technologies, Inc. System on chip power management through package configuration
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US9019742B2 (en) 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US9431127B2 (en) * 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US9025357B2 (en) 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US8488359B2 (en) * 2010-08-20 2013-07-16 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US8830720B2 (en) 2010-08-20 2014-09-09 Shine C. Chung Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US8760916B2 (en) 2010-08-20 2014-06-24 Shine C. Chung Circuit and system of using at least one junction diode as program selector for memories
US9042153B2 (en) 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US8988965B2 (en) 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
US8913449B2 (en) 2012-03-11 2014-12-16 Shine C. Chung System and method of in-system repairs or configurations for memories
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
US9076513B2 (en) 2010-11-03 2015-07-07 Shine C. Chung Low-pin-count non-volatile memory interface with soft programming capability
US9496265B2 (en) 2010-12-08 2016-11-15 Attopsemi Technology Co., Ltd Circuit and system of a high density anti-fuse
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US8648500B1 (en) * 2011-05-18 2014-02-11 Xilinx, Inc. Power supply regulation and optimization by multiple circuits sharing a single supply
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US8912576B2 (en) 2011-11-15 2014-12-16 Shine C. Chung Structures and techniques for using semiconductor body to construct bipolar junction transistors
US9007804B2 (en) 2012-02-06 2015-04-14 Shine C. Chung Circuit and system of protective mechanisms for programmable resistive memories
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
US9412473B2 (en) 2014-06-16 2016-08-09 Shine C. Chung System and method of a novel redundancy scheme for OTP
TW201606779A (zh) * 2014-08-05 2016-02-16 創傑科技股份有限公司 電子裝置及其電子熔絲
CN104616696A (zh) * 2015-02-06 2015-05-13 浪潮电子信息产业股份有限公司 一种efuse的控制方法
CN105895158B (zh) * 2016-04-23 2020-01-31 华为技术有限公司 芯片中的die id的读取电路以及芯片
CN106328187A (zh) * 2016-08-31 2017-01-11 西安紫光国芯半导体有限公司 一种动态存储器芯片e‑fuse操作电压生成电路及方法
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10664035B2 (en) * 2017-08-31 2020-05-26 Qualcomm Incorporated Reconfigurable power delivery networks
CN107369472B (zh) * 2017-09-01 2020-08-14 瑞芯微电子股份有限公司 一种Efuse模块烧写装置及其应用方法
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
US10734991B1 (en) * 2019-07-02 2020-08-04 Nanya Technology Corporation Voltage switching device, integrated circuit device and voltage switching method
US11935844B2 (en) 2020-12-31 2024-03-19 Texas Instruments Incorporated Semiconductor device and method of the same
US11756882B2 (en) 2020-12-31 2023-09-12 Texas Instruments Incorporated Semiconductor die with blast shielding

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2698222B1 (fr) 1992-11-18 1994-12-16 Gemplus Card Int Procédé et circuit de claquage de fusible dans un circuit intégré.
JP2002217295A (ja) * 2001-01-12 2002-08-02 Toshiba Corp 半導体装置
FR2836751A1 (fr) * 2002-02-11 2003-09-05 St Microelectronics Sa Cellule memoire a programmation unique non destructrice
JP2004022736A (ja) * 2002-06-14 2004-01-22 Nec Electronics Corp 不揮発性ラッチ回路および半導体装置
US7136322B2 (en) * 2004-08-05 2006-11-14 Analog Devices, Inc. Programmable semi-fusible link read only memory and method of margin testing same
US7098721B2 (en) * 2004-09-01 2006-08-29 International Business Machines Corporation Low voltage programmable eFuse with differential sensing scheme
US7268577B2 (en) 2004-12-17 2007-09-11 International Business Machines Corporation Changing chip function based on fuse states
DE102005019587B4 (de) * 2005-04-27 2007-05-10 Infineon Technologies Ag Fuse-Speicherzelle mit verbessertem Schutz gegen unberechtigten Zugriff
JP2009506577A (ja) * 2005-08-31 2009-02-12 インターナショナル・ビジネス・マシーンズ・コーポレーション ランダム・アクセス電気的プログラム可能なｅヒューズｒｏｍ
JP4764115B2 (ja) 2005-09-09 2011-08-31 株式会社東芝 半導体集積回路
US7200064B1 (en) * 2005-10-07 2007-04-03 International Business Machines Corporation Apparatus and method for providing a reprogrammable electrically programmable fuse
US7254078B1 (en) 2006-02-22 2007-08-07 International Business Machines Corporation System and method for increasing reliability of electrical fuse programming
JP4946260B2 (ja) * 2006-08-16 2012-06-06 富士通セミコンダクター株式会社 アンチヒューズ書込電圧発生回路を内蔵する半導体メモリ装置
CN101556825B (zh) * 2009-05-20 2011-11-30 炬力集成电路设计有限公司 一种集成电路

Also Published As

Publication number Publication date
US8050129B2 (en) 2011-11-01
EP2273505B1 (en) 2015-12-02
US20100328987A1 (en) 2010-12-30
CN101930802A (zh) 2010-12-29
TW201101311A (en) 2011-01-01
EP2273505A1 (en) 2011-01-12

Similar Documents

Publication Publication Date Title
TWI430276B (zh) 電可編程熔絲裝置
US8724418B2 (en) Memory cell of semiconductor memory device and method for driving the same
US7551497B2 (en) Memory circuits preventing false programming
US8305822B2 (en) Fuse circuit and semiconductor memory device including the same
JP2006294085A (ja) 半導体装置
KR100729368B1 (ko) 반도체 집적회로의 전기적 퓨즈 옵션 장치
US8159894B2 (en) One time programmable memory
US8258856B2 (en) Antifuse circuit having protection circuit
TWI344152B (en) Memory circuits and malfunction protection methods thereof
US9159453B2 (en) Memory device and method for measuring resistance of memory cell
US20070268062A1 (en) Fuse circuit for repair and detection
US8213256B2 (en) Anti-fuse circuit and semiconductor integrated circuit including the same
US9025406B2 (en) Semiconductor integrated circuit and method of driving the same
US8570094B2 (en) Semiconductor integrated circuit and method for driving the same
US9805815B1 (en) Electrical fuse bit cell and mask set
CN117133343A (zh) 反熔丝电路及反熔丝单元烧写状态实时验证方法
US11101011B2 (en) Circuit for generating bias current for reading OTP cell and control method thereof
JP2004013930A (ja) 半導体装置
KR102133356B1 (ko) 반도체 장치 및 그 동작방법
KR101226271B1 (ko) 안티퓨즈를 이용한 프로그래밍회로
WO2023221389A1 (zh) 反熔丝电路及反熔丝单元烧写状态验证方法
US20100226193A1 (en) Semiconductor memory device
KR20130077626A (ko) 안티 퓨즈 회로
KR20120063393A (ko) 안티 퓨즈 회로