CN101930802A - 电可编程熔丝装置 - Google Patents

电可编程熔丝装置 Download PDF

Info

Publication number
CN101930802A
CN101930802A CN2009101810081A CN200910181008A CN101930802A CN 101930802 A CN101930802 A CN 101930802A CN 2009101810081 A CN2009101810081 A CN 2009101810081A CN 200910181008 A CN200910181008 A CN 200910181008A CN 101930802 A CN101930802 A CN 101930802A
Authority
CN
China
Prior art keywords
electrically programmable
power supply
switching device
device shifter
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009101810081A
Other languages
English (en)
Inventor
刘佳宪
黄睿夫
陈建仲
饶哲源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=32908792&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN101930802(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101930802A publication Critical patent/CN101930802A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G04—HOROLOGY
    • G04B—MECHANICALLY-DRIVEN CLOCKS OR WATCHES; MECHANICAL PARTS OF CLOCKS OR WATCHES IN GENERAL; TIME PIECES USING THE POSITION OF THE SUN, MOON OR STARS
    • G04B37/00—Cases
    • G04B37/04—Mounting the clockwork in the case; Shock absorbing mountings
    • G04B37/0481—Mountings relative to wall-clockworks and to pendulums allowing certain movements
    • G—PHYSICS
    • G04—HOROLOGY
    • G04B—MECHANICALLY-DRIVEN CLOCKS OR WATCHES; MECHANICAL PARTS OF CLOCKS OR WATCHES IN GENERAL; TIME PIECES USING THE POSITION OF THE SUN, MOON OR STARS
    • G04B19/00—Indicating the time by visual means
    • G04B19/06—Dials
    • G04B19/065—Dials with several parts
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供一种电可编程熔丝装置。所述电可编程熔丝装置包含：电可编程熔丝宏，设置于集成电路中，电可编程熔丝宏包含多个电可编程熔丝单元；以及切换装置，设置于所述集成电路中，其具有耦接于多个电可编程熔丝单元的输出节点以及耦接于第一电源的第一输入节点，第一电源提供第一参考电压作为电可编程熔丝宏的编程电压，其中，当电可编程熔丝宏操作于编程模式下时，切换装置将第一电源连接至多个电可编程熔丝单元。本发明的切换装置与电可编程熔丝宏位于同一集成电路，因此可更简便、高效、精确地控制电可编程熔丝装置。

Description

电可编程熔丝装置
技术领域
本发明有关于一次性编程(one-time-programmable，OTP)储存装置，更具体地，有关于可编程熔丝装置，亦称电可编程熔丝(Electrically programmablefuse，e-fuse)装置。
背景技术
电可编程熔丝装置是一种广泛用于半导体装置中的一次性编程储存装置，其可用于记录如芯片ID或序列号等定制(customized)数据，或可用于修复在集成电路中由于半导体工艺而不可避免残留的不良元件(defectiveelement)。由于所述电可编程熔丝装置已经成为集成电路中必不可少的元件，如何设计电可编程熔丝装置因而成为电路设计领域的重要课题。
发明内容
如上所述，所述电可编程熔丝装置是集成电路中必不可少的元件，如何设计电可编程熔丝装置是电路设计领域的重要课题，有鉴于此，本发明提供一种电可编程熔丝装置。
根据本发明之一实施例，提供一种电可编程熔丝装置。所述电可编程熔丝装置，包含：电可编程熔丝宏，设置于集成电路中，所述电可编程熔丝宏包含多个电可编程熔丝单元；以及切换装置，设置于所述集成电路中，所述切换装置具有输出节点以及第一输入节点，所述输出节点耦接于所述多个电可编程熔丝单元，所述第一输入节点耦接于第一电源，所述第一电源提供第一参考电压作为所述电可编程熔丝宏的编程电压，其中，当所述电可编程熔丝宏操作于编程模式下时，所述切换装置将所述第一电源连接至所述多个电可编程熔丝单元。
根据本发明之一实施例，提供一种电可编程熔丝装置。所述电可编程熔丝装置，包含：电可编程熔丝宏，设置于集成电路中，所述电可编程熔丝宏包含多个电可编程熔丝单元；以及切换装置，设置于所述集成电路中，所述切换装置具有输出节点以及输入节点，所述输出节点耦接于所述多个电可编程熔丝单元，所述输入节点耦接于一电源，所述电源提供参考电压，其中，当所述电可编程熔丝宏操作于读取模式下时，所述切换装置将所述电源连接至所述多个电可编程熔丝单元，所述电源位于所述集成电路的外部，并且所述切换装置通过所述集成电路的一特定引脚耦接于所述电源。
根据本发明的设计，切换装置设置于与电可编程熔丝宏所在的同一集成电路中，因此可更简便、更高效、更精确地控制所述电可编程熔丝装置。
附图说明
图1显示的是根据本发明的电可编程熔丝装置的第一实施例。
图2显示的是图1中所示的电可编程熔丝宏的实施例。
图3显示的是电可编程熔丝宏的编程结果。
图4显示的是图1中所示的切换装置的第一实施例的示意图。
图5显示的是图1中所示的切换装置的第二实施例的示意图。
图6显示的是根据本发明的电可编程熔丝装置的第二实施例示意图。
图7显示的是图6中所示的电可编程熔丝宏的实施例。
图8显示的是根据本发明的电可编程熔丝装置的第三实施例的示意图。
图9中显示的是根据本发明的电可编程熔丝装置的第四实施例的示意图。
图10显示的是根据本发明的电可编程熔丝装置的第五实施例的示意图。
图11中显示的是根据本发明的电可编程熔丝装置的第六实施例的示意图。
具体实施方式
在说明书及前述的权利要求当中使用了某些词汇来指称特定的元件。所属领域中普通技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及前述的权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及前述的权利要求当中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。以外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接于该第二装置，或透过其它装置或连接手段间接地电气连接至该第二装置。
根据本发明，提出了多个电可编程熔丝装置实施例，其中每一者皆可控制参考电压，所述参考电压是对集成电路中的电可编程熔丝宏(e-fuse macro)进行编程/读取时所需用到的，该编程/读取动作透过实现于同一集成电路中的切换装置完成。对于用以控制上述馈入(fed into)电可编程熔丝宏的参考电压的切换装置，该切换装置设置于与电可编程熔丝宏所在的同一集成电路中，因此可更简便、更高效、更精确地控制所述电可编程熔丝装置。清楚起见，举出如下电可编程熔丝装置的较佳实施方式。
图1显示的是根据本发明的电可编程熔丝装置之第一实施例。电可编程熔丝装置100包含电可编程熔丝宏102、切换装置104、电可编程熔丝控制器106、第一电源(power source)108以及第二电源109。在本实施例中，电可编程熔丝宏102、切换装置104、电可编程熔丝控制器106、第一电源108以及第二电源109皆设置于集成电路110中。第一电源108提供第一参考电压V1作为电可编程熔丝宏102的编程电压，而第二电源109提供不同于第一参考电压V1的第二参考电压V2。具体地，在编程模式下对电可编程熔丝宏102进行编程时需要用到第一参考电压V1，而在读取模式下对电可编程熔丝宏102进行读取时需要用到第二参考电压V2。对提供第一参考电压V1的第一电源108而言，其可从集成电路110的已有内部电源中选取而满足编程需求。
图2显示的是图1中所示的电可编程熔丝宏102的实施例。仅作为例举说明而非用以限定本发明，电可编程熔丝102包含多个电可编程熔丝单元202、204以及206。须注意，为简洁起见而仅在图2中显示了3个电可编程熔丝单元。电可编程熔丝单元202包含可编程熔丝元件212以及控制元件222，电可编程熔丝单元204包含可编程熔丝元件214以及控制元件224，电可编程熔丝单元206包含可编程熔丝元件216以及控制元件226，其中，控制元件222、224、226以金属氧化物半导体(metal-oxide semiconductor，MOS)简单实现。在对电可编程熔丝宏102进行编程之前，可编程熔丝元件212、214、216全都没有熔断(blown)。在电可编程熔丝宏102操作于编程模式下时，编程电压(如为3.3V或2.5V的第一参考电压V1)会馈入电可编程熔丝宏102的电源连接节点NP。控制元件222、224、226中的每一个分别由相应控制信号C0、C1、C2控制，其中相应控制信号C0、C1、C2是由图1中的电可编程熔丝控制器106产生以确定是否熔断相应的可编程熔丝元件212、214、216。更具体地电可编程熔丝单元202、204、206中的每一个根据其电阻(resistance)状态储存0或1。例如，在一种情况中电可编程熔丝单元202、204、206需要分别储存1、0、1，控制元件(如NMOS晶体管)222、226由控制信号C0、C2控制，而控制元件(如NMOS晶体管)224由控制信号C1控制。因此，由于控制元件222、226可电导通(electrically conductive)，在电源连接节点NP上施加的编程电压而产生的较大电流会流过可编程熔丝元件212、216。故此，由上述较大电流导致的足够散热(heat dissipation)而使得可编程熔丝元件212、216熔断。图3显示的是电可编程熔丝宏102的编程结果。
当电可编程熔丝宏102操作于读取模式下时，第二参考电压V2(如0V)将会提供至电可编程熔丝宏102的电源连接节点NP。图3中清楚所示，电可编程熔丝单元202与206具有高电阻，电可编程熔丝单元204具有低电阻。因此，基于每一电可编程熔丝单元的实时(instant)电阻状态，自电可编程熔丝宏102读取的数据可包含三个位1、0、1。
须注意，上述的第一参考电压V1以及第二参考电压V2的电压电平仅作为举例。在实际的应用中，第一参考电压V1与第二参考电压V2的电压电平取决于半导体工艺以及操作条件。
如上所述，电可编程熔丝宏102的电源连接节点NP接收第一参考电压V1或第二参考电压V2其中之一，而接收的具体对象则取决于电可编程熔丝宏102的操作模式。在本实施例中，在编程模式下将第一参考电压V1提供至电可编程熔丝宏102的电源连接节点NP的传送(delivery)过程，以及在读取模式之下将第二参考电压V2提供至电可编程熔丝宏102的电源连接节点NP的传送过程，受到制作于集成电路110内的切换装置104控制。如图1中所示，切换装置104具有输出节点NO、第一输入节点NI_1以及第二输入节点NI_2，其中，输出节点NO通过电源连接节点NP耦接于电可编程熔丝单元202、204、206，第一输入节点NI_1耦接于提供第一参考电压V1的第一电源108，以及第二输入节点NI_2耦接于提供第二参考电压V2的第二电源109。因此，当电可编程熔丝宏102操作于编程模式下时，切换装置104实现为将第一电源108与电可编程熔丝单元202、204、206连接，而当电可编程熔丝宏102操作于读取模式下时，切换装置104实现为将第二电源109(而非第一电源108)与电可编程熔丝单元202、204、206连接。
图4显示的是图1中所示的切换装置104的第一实施例的示意图。切换装置104包含第一传输门402以及第二传输门404，其中第一传输门402由图1中的电可编程熔丝控制器106产生的控制信号
Figure B2009101810081D0000051
控制，而第二传输门404由图1中的电可编程熔丝控制器106产生的控制信号
Figure B2009101810081D0000052
控制。第一传输门402耦接于第一输入节点NI_1与输出节点NO(输出节点NO进一步耦接于电源连接节点NP)之间，其中当电可编程熔丝宏102操作于编程模式下时，第一传输门402开启。第二传输门404耦接于第二输入节点NI_2与输出节点NO(输出节点NO进一步耦接于电源连接节点NP)之间，其中当电可编程熔丝宏102操作于读取模式下时，第二传输门404开启。
图5显示的是图1中所示的切换装置104的第二实施例的示意图。切换装置104包含第一晶体管(如PMOS晶体管)502以及第二晶体管(如NMOS晶体管)504，其中第一晶体管502由图1中的电可编程熔丝控制器106产生的控制信号WEN控制，第二晶体管504由图1中的电可编程熔丝控制器106产生的控制信号REN控制。第一晶体管502耦接于第一输入节点NI_1与输出节点NO(输出节点NO进一步耦接于电源连接节点NP)之间，其中当电可编程熔丝宏102操作于编程模式下时，第一晶体管502开启。第二晶体管504耦接于第二输入节点NI_2与输出节点NO(输出节点NO进一步耦接于电源连接节点NP)之间，其中当电可编程熔丝宏102操作于读取模式下时，第二晶体管504开启。
如图1中所示，电可编程熔丝控制器106包含保护电路107，制作保护电路107以便防止在达到预设条件(predetermined criterion)之前，切换设备104将第一电源108连接至电可编程熔丝宏102的电可编程熔丝单元202、204、206。在本实施例中，当第一电源108是定电压源(constant voltage)时(保持输出第一参考电压V1)，第一输入节点NI_1持续接收第一参考电压V1(如高电压电平)。如果切换单元104由于不可预期的因素而错误开启时，电可编程熔丝宏102的电可编程熔丝单元202、204、206则可能会不正确地熔断而储存错误数据。因此，制作保护电路107以保证在不准备对电可编程熔丝宏102进行编程时，切换装置104不会将第一参考电压V1传送至电可编程熔丝宏102。例如，在正确的16位密码(password)输入至保护电路107以解锁编程保护之前，保护电路107通过恰当地设定控制信号迫使第一传输门402保持为关闭状态，或者通过恰当地设定控制信号WEN迫使第一晶体管502保持为关闭状态。须注意，保护电路107为可选元件，在本发明的其它实施例中可以省略。
如图1中所示的实施例，须将第二参考电压V2(如接地电压)提供至电源连接节点NP以正确地读出储存于电可编程熔丝宏102中的数据。然而，如果电可编程熔丝宏本身可提供于读取模式下所需的参考电压，那么则不再需要提供其它的外部参考电压至操作于读取模式下的电可编程熔丝宏。请参照图6，图6显示的是根据本发明的电可编程熔丝装置600的第二实施例示意图。电可编程熔丝装置600包含电可编程熔丝宏602、切换装置604、电可编程熔丝控制器606以及电源608。在本实施例中，电可编程熔丝宏602、切换装置604、电可编程熔丝控制器606以及电源608均设置于集成电路610中。电源608提供参考电压V1作为电可编程熔丝宏602的编程电压。须注意，在读取模式下并不需要提供外部参考电压至电可编程熔丝宏602的电源连接节点NP。图7显示的是图6中所示的电可编程熔丝宏602的实施例。仅作为举例，而非用以限定，电可编程熔丝宏602包含上述图3中所示的电可编程熔丝单元202、204、206以及提供静电放电保护(electrostatic discharge，ESD)的MOS晶体管702。电可编程熔丝单元202、204、206分别由控制信号C0、C1、C2控制，MOS晶体管702由控制信号C3控制。当电可编程熔丝宏602操作于编程模式下时，编程电压(如为3.3V或2.5V的参考电压V1)会馈入电可编程熔丝宏602的电源连接节点NP，而由图6中的可编程熔丝控制器606产生的控制信号C0、C1、C2用于确定数据是否应当被电可编程熔丝宏602记录。当电可编程熔丝宏602操作于读取模式下时，电可编程熔丝宏602的电源连接节点NP浮接(floating)，由控制信号C3控制的MOS晶体管702开启而藉此提供读取模式下所需的参考电压V2(如接地电压)。
如图6所示，切换装置604具有输出节点NO以及单输入节点NI，其中输出节点NO耦接于电可编程熔丝宏602的电源连接节点NP，单输入节点NI耦接于电源608。因此，在本实施例中，当电可编程熔丝宏602操作于编程模式下时，实现切换装置604将电源608与电可编程熔丝宏602连接，而当电可编程熔丝宏602操作于读取模式下时，切换装置604将输入节点NI与输出节点NO断开连接，藉此使电源连接节点NP浮接。作为举例，切换装置604可简单地利用一个传输门(如图4中所示的传输门402)实现，该传输门由电可编程熔丝控制器606产生的控制信号
Figure B2009101810081D0000071
控制，或者，切换装置604也可简单地利用一个MOS晶体管(如图5中所示的PMOS晶体管502)实现，该晶体管则由电可编程熔丝控制器606产生的信号WEN控制。
相似于图1所示的实施例，在图6所示的实施例中的电可编程熔丝控制器606也包含可选的保护电路607，以防止在达到预设条件之前切换装置604将电源608连接至电可编程熔丝宏602中的电可编程熔丝单元202、204、206、由于保护电路607的功能与操作与保护电路107相同，所以此处为简洁起见略去进一步的描述。
在图1所示的实施例中，第一电源108与第二电源109皆设置于集成电路110中；此外，在图6所示的实施例中，电源608设置于集成电路610中。藉此，集成电路110、610中的每一个不需要预留用于连接外部电源的引脚。引脚数目可以得到减少。此外，由于切换装置104、604设置于集成电路110、610中以控制提供给电可编程熔丝宏102、602的内部参考电压，所以不需要设置在集成电路110、610之外的控制电路来控制参考电压的传送。而且，由于电可编程熔丝宏102、602形成于集成电路110、610中(分别与切换装置104、604所在的集成电路相同)，可以验证并且保证分别在集成电路110、610内的切换装置104、604具有传送高电流的能力，其中该高电流是在编程模式下熔断一个或多个可编程熔丝元件时所需要的。然而，对于设置于集成电路110、610外部以控制参考电压传送的控制电路的使用，该外部控制电路(如外部切换装置)可能无法满足对于在编程模式下熔断一个或多个可编程熔丝元件所需的高电流的传送需求。换言之，如果外部控制电路未能适当的选取，那么可能会发生电可编程熔丝宏102、602的编程失败。更进一步，由于切换装置104、604分别设置于与电可编程熔丝宏102、602所处的相同集成电路中，在将集成电路110、610安装(mount)于目标应用的电路板上之后，对电可编程熔丝宏102、602的编程即可完成。因此，与传统编程方法相比，本发明的电可编程熔丝宏102、602的编程操作更为简单更加高效。
图1与图6中所示的实施例仅作为举例说明。对于切换装置设置于与电可编程熔丝宏所处的同一集成电路中的任何选替设计，皆符合本发明之精神。例如，在本发明的其它实施例中，在编程模式下所需的用于提供参考电压的电源，以及/或者在读取模式下所需的提供参考电压的电源可以位于集成电路(其中置有电可编程熔丝宏与切换装置)的外部。这种情况也会落入本发明的范围。简而言之，只要是用于对参考电压(提供给电可编程熔丝宏)进行控制的切换装置位于集成电路之内，电可编程熔丝装置就会受益于本发明的创新设计(具有设置于集成电路/芯片中的内部切换装置)。
图8显示的是根据本发明的电可编程熔丝装置的第三实施例的示意图。如图8中所示的电可编程熔丝装置800相似于图1中的电可编程熔丝装置100。主要的差别在于提供第一参考电压V1的第一电源808位于集成电路810的外部，而切换装置104位于集成电路810的内部。因此，切换装置104的第一输入节点NI_1通过集成电路810的特定引脚PI耦接于第一电源808。在一个实施例中，第一电源808为定电压源，其在被赋能(enabled)时保持输出第一参考电压V1。因此，较佳地实现保护电路107以为电可编程熔丝宏102提供编程保护。在阅读以上图1所示的实施例的相关描述段落之后，本领域普通技术人员应可理解图8中所示的元件功能与操作，简洁起见省略进一步的叙述。
图9中显示的是根据本发明的电可编程熔丝装置的第四实施例的示意图。图9中所示的电可编程熔丝装置900相似于图1中的电可编程熔丝装置100。主要的差别在于提供第二参考电压V2的第二电源909位于集成电路910的外部，而切换装置104位于集成电路910的内部。因此，切换装置104的第二输入节点NI_2通过集成电路910的特定引脚PI耦接于第二电源909。在一个实施例中，内部的第一电源108为定电压源，其在被赋能时保持输出第一参考电压V1。因此，较佳地实现保护电路107以为电可编程熔丝宏102提供适当的编程保护。在阅读以上图1所示的实施例的相关描述段落之后，本领域普通技术人员应可理解图9中所示的元件功能与操作，简洁起见省略进一步的叙述。
图10显示的是根据本发明的电可编程熔丝装置的第五实施例的示意图。如图10中所示的电可编程熔丝装置1000相似于图1中的电可编程熔丝装置100。主要的差别在于提供第一参考电压V1的第一电源1008，以及提供第二参考电压V2的第二电源1009皆位于集成电路1010的外部，而切换装置104位于集成电路1010的内部。在一个实施例中，切换装置104的第一输入节点NI_1通过集成电路1010的第一特定引脚PI_1耦接于第一电源1008，切换装置104的第二输入节点NI_2通过集成电路1010的第二特定引脚PI_2耦接于第二电源1009。在一个实施例中，第一电源1008为定电压源，其在被赋能时保持输出第一参考电压V1。因此，较佳地实现保护电路107以为电可编程熔丝宏102提供编程保护。在阅读以上图1所示的实施例的相关描述段落之后，本领域普通技术人员应可理解图10中所示的元件功能与操作，简洁起见省略进一步的叙述。
图11中显示的是根据本发明的电可编程熔丝装置的第六实施例的示意图。图11中所示的电可编程熔丝装置1100相似于图6中的电可编程熔丝装置600。主要的差别在于提供参考电压V1的电源1108位于集成电路1110的外部，而切换装置604位于集成电路1110的内部。因此，切换装置604的输入节点NI通过集成电路1110的特定引脚PI耦接于电源1108。在一个实施例中，电源1108为定电压源，其在被赋能时保持输出参考电压V1。因此，较佳地实现保护电路607以为电可编程熔丝宏602提供编程保护。在阅读以上图6所示的实施例的相关描述段落之后，本领域普通技术人员应可理解图11中所示的元件功能与操作，简洁起见省略进一步的叙述。
虽然本发明已就较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作各种的变更和润饰。因此，本发明的保护范围当视之前的权利要求书所界定者为准。

Claims (19)

1.一种电可编程熔丝装置，其特征在于，包含：
电可编程熔丝宏，设置于集成电路中，所述电可编程熔丝宏包含多个电可编程熔丝单元；以及
切换装置，设置于所述集成电路中，所述切换装置具有输出节点以及第一输入节点，所述输出节点耦接于所述多个电可编程熔丝单元，所述第一输入节点耦接于第一电源，所述第一电源提供第一参考电压作为所述电可编程熔丝宏的编程电压，其中，当所述电可编程熔丝宏操作于编程模式下时，所述切换装置将所述第一电源连接至所述多个电可编程熔丝单元。
2.根据权利要求1所述的电可编程熔丝装置，其特征在于，所述第一电源位于所述集成电路之内。
3.根据权利要求2所述的电可编程熔丝装置，其特征在于，所述电可编程熔丝宏具有电源连接节点，所述电源连接节点耦接于所述切换装置的输出节点，并配置为接收所述第一参考电压；当所述电可编程熔丝宏操作于所述编程模式下时，所述切换装置将所述第一输入节点连接至所述电源连接节点；而当所述电可编程熔丝宏操作于读取模式下时，所述切换装置将所述第一输入节点与所述电源连接节点的连接断开以使得所述电源连接节点浮接。
4.根据权利要求2所述的电可编程熔丝装置，其特征在于，所述切换装置进一步具有耦接于第二电源的第二输入节点；当所述电可编程熔丝宏操作于读取模式下时，所述切换装置将所述第二电源连接至所述多个电可编程熔丝单元；以及所述第二电源位于所述集成电路内部，并提供不同于所述第一参考电压的第二参考电压。
5.根据权利要求4所述的电可编程熔丝装置，其特征在于，所述电可编程熔丝宏具有电源连接节点，所述电源连接节点耦接于所述切换装置的输出节点，并配置为接收所述第一参考电压或所述第二参考电压；以及所述切换装置包含：
第一传输门，耦接于所述第一输入节点与所述电源连接节点之间，其中，当所述电可编程熔丝宏操作于所述编程模式下时，所述第一传输门开启；以及
第二传输门，耦接于所述第二输入节点与所述电源连接节点之间，其中，当所述电可编程熔丝宏操作于所述读取模式下时，所述第二传输门开启。
6.根据权利要求4所述的电可编程熔丝装置，其特征在于，所述电可编程熔丝宏具有电源连接节点，所述电源连接节点耦接于所述切换装置的输出节点，并配置为接收所述第一参考电压或所述第二参考电压；以及所述切换装置包含：
第一晶体管，耦接于所述第一输入节点与所述电源连接节点之间，其中，当所述电可编程熔丝宏操作于所述编程模式下时，所述第一晶体管开启；以及
第二晶体管，耦接于所述第二输入节点与所述电源连接节点之间，其中，当所述电可编程熔丝宏操作于所述读取模式下时，所述第二晶体管开启。
7.根据权利要求2所述的电可编程熔丝装置，其特征在于，所述切换装置进一步具有耦接于第二电源的第二输入节点；当所述电可编程熔丝宏操作于读取模式下时，所述切换装置将所述第二电源连接至所述多个电可编程熔丝单元；以及所述第二电源位于所述集成电路外部，并提供不同于所述第一参考电压的第二参考电压；以及所述切换装置通过所述集成电路的特定引脚耦接于所述第二电源。
8.根据权利要求7所述的电可编程熔丝装置，其特征在于，所述电可编程熔丝宏具有电源连接节点，所述电源连接节点耦接于所述切换装置的输出节点，并配置为接收所述第一参考电压或所述第二参考电压；以及所述切换装置包含：
第一传输门，耦接于所述第一输入节点与所述电源连接节点之间，其中，当所述电可编程熔丝宏操作于所述编程模式下时，所述第一传输门开启；以及
第二传输门，耦接于所述第二输入节点与所述电源连接节点之间，其中，当所述电可编程熔丝宏操作于所述读取模式下时，所述第二传输门开启。
9.根据权利要求7所述的电可编程熔丝装置，其特征在于，所述电可编程熔丝宏具有电源连接节点，所述电源连接节点耦接于所述切换装置的输出节点，并配置为接收所述第一参考电压或所述第二参考电压；以及所述切换装置包含：
第一晶体管，耦接于所述第一输入节点与所述电源连接节点之间，其中，当所述电可编程熔丝宏操作于所述编程模式下时，所述第一晶体管开启；以及
第二晶体管，耦接于所述第二输入节点与所述电源连接节点之间，其中，当所述电可编程熔丝宏操作于所述读取模式下时，所述第二晶体管开启。
10.根据权利要求1所述的电可编程熔丝装置，其特征在于，所述第一电源位于所述集成电路的外部，并且提供所述第一参考电压；而所述切换装置通过所述集成电路的特定引脚耦接于所述第一电源。
11.根据权利要求10所述的电可编程熔丝装置，其特征在于，所述电可编程熔丝宏具有电源连接节点，所述电源连接节点耦接于所述切换装置的输出节点，并配置为接收所述第一参考电压；当所述电可编程熔丝宏操作于所述编程模式下时，所述切换装置将所述第一输入节点连接至所述电源连接节点；而当所述电可编程熔丝宏操作于读取模式下时，所述切换装置将所述第一输入节点与所述电源连接节点的连接断开以使得所述电源连接节点浮接。
12.根据权利要求10所述的电可编程熔丝装置，其特征在于，所述切换装置进一步具有耦接于第二电源的第二输入节点；当所述电可编程熔丝宏操作于读取模式下时，所述切换装置将所述第二电源连接至所述多个电可编程熔丝单元；以及所述第二电源位于所述集成电路内部，并提供不同于所述第一参考电压的第二参考电压。
13.根据权利要求12所述的电可编程熔丝装置，其特征在于，所述电可编程熔丝宏具有电源连接节点，所述电源连接节点耦接于所述切换装置的输出节点，并配置为接收所述第一参考电压或所述第二参考电压；以及所述切换装置包含：
第一传输门，耦接于所述第一输入节点与所述电源连接节点之间，其中，当所述电可编程熔丝宏操作于所述编程模式下时，所述第一传输门开启；以及
第二传输门，耦接于所述第二输入节点与所述电源连接节点之间，其中，当所述电可编程熔丝宏操作于所述读取模式下时，所述第二传输门开启。
14.根据权利要求12所述的电可编程熔丝装置，其特征在于，所述电可编程熔丝宏具有电源连接节点，所述电源连接节点耦接于所述切换装置的输出节点，并配置为接收所述第一参考电压或所述第二参考电压；以及所述切换装置包含：
第一晶体管，耦接于所述第一输入节点与所述电源连接节点之间，其中，当所述电可编程熔丝宏操作于所述编程模式下时，所述第一晶体管开启；以及
第二晶体管，耦接于所述第二输入节点与所述电源连接节点之间，其中，当所述电可编程熔丝宏操作于所述读取模式下时，所述第二晶体管开启。
15.根据权利要求10所述的电可编程熔丝装置，其特征在于，所述切换装置进一步具有耦接于第二电源的第二输入节点；当所述电可编程熔丝宏操作于读取模式下时，所述切换装置将所述第二电源连接至所述多个电可编程熔丝单元；以及所述第二电源位于所述集成电路外部，并提供不同于所述第一参考电压的第二参考电压；以及所述切换装置通过所述集成电路的另一特定引脚耦接于所述第二电源。
16.根据权利要求15所述的电可编程熔丝装置，其特征在于，所述电可编程熔丝宏具有电源连接节点，所述电源连接节点耦接于所述切换装置的输出节点，并配置为接收所述第一参考电压或所述第二参考电压；以及所述切换装置包含：
第一传输门，耦接于所述第一输入节点与所述电源连接节点之间，其中，当所述电可编程熔丝宏操作于所述编程模式下时，所述第一传输门开启；以及
第二传输门，耦接于所述第二输入节点与所述电源连接节点之间，其中，当所述电可编程熔丝宏操作于所述读取模式下时，所述第二传输门开启。
17.根据权利要求15所述的电可编程熔丝装置，其特征在于，所述电可编程熔丝宏具有电源连接节点，所述电源连接节点耦接于所述切换装置的输出节点，并配置为接收所述第一参考电压或所述第二参考电压；以及所述切换装置包含：
第一晶体管，耦接于所述第一输入节点与所述电源连接节点之间，其中，当所述电可编程熔丝宏操作于所述编程模式下时，所述第一晶体管开启；以及
第二晶体管，耦接于所述第二输入节点与所述电源连接节点之间，其中，当所述电可编程熔丝宏操作于所述读取模式下时，所述第二晶体管开启。
18.根据权利要求1所述的电可编程熔丝装置，其中，进一步包含：
保护电路，用于防止在达到预设条件之前所述切换装置将所述第一电源与所述多个电可编程熔丝单元相连接。
19.一种电可编程熔丝装置，其特征在于，包含：
电可编程熔丝宏，设置于集成电路中，所述电可编程熔丝宏包含多个电可编程熔丝单元；以及
切换装置，设置于所述集成电路中，所述切换装置具有输出节点以及输入节点，所述输出节点耦接于所述多个电可编程熔丝单元，所述输入节点耦接于电源，所述电源提供参考电压，其中，当所述电可编程熔丝宏操作于读取模式下时，所述切换装置将所述电源连接至所述多个电可编程熔丝单元，所述电源位于所述集成电路的外部，并且所述切换装置通过所述集成电路的特定引脚耦接于所述电源。
CN2009101810081A 2009-06-25 2009-10-27 电可编程熔丝装置 Pending CN101930802A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/491,247 US8050129B2 (en) 2009-06-25 2009-06-25 E-fuse apparatus for controlling reference voltage required for programming/reading e-fuse macro in an integrated circuit via switch device in the same integrated circuit
US12/491,247 2009-06-25

Publications (1)

Publication Number Publication Date
CN101930802A true CN101930802A (zh) 2010-12-29

Family

ID=32908792

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101810081A Pending CN101930802A (zh) 2009-06-25 2009-10-27 电可编程熔丝装置

Country Status (4)

Country Link
US (1) US8050129B2 (zh)
EP (1) EP2273505B1 (zh)
CN (1) CN101930802A (zh)
TW (1) TWI430276B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104616696A (zh) * 2015-02-06 2015-05-13 浪潮电子信息产业股份有限公司 一种efuse的控制方法
CN105322931A (zh) * 2014-08-05 2016-02-10 密克罗奇普技术公司 电子装置及其电子熔丝
CN106328187A (zh) * 2016-08-31 2017-01-11 西安紫光国芯半导体有限公司 一种动态存储器芯片e‑fuse操作电压生成电路及方法
CN107369472A (zh) * 2017-09-01 2017-11-21 福州瑞芯微电子股份有限公司 一种Efuse模块烧写装置及其应用方法

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102065156B (zh) * 2009-11-11 2013-08-07 中兴通讯股份有限公司 一种用于断开手持终端下载通道的装置及方法
US8717093B2 (en) * 2010-01-08 2014-05-06 Mindspeed Technologies, Inc. System on chip power management through package configuration
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US8576602B2 (en) 2010-08-20 2013-11-05 Shine C. Chung One-time programmable memories using polysilicon diodes as program selectors
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US8830720B2 (en) 2010-08-20 2014-09-09 Shine C. Chung Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US9019742B2 (en) 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US9025357B2 (en) 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US8488359B2 (en) * 2010-08-20 2013-07-16 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
US9431127B2 (en) * 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US9042153B2 (en) 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
US9076513B2 (en) 2010-11-03 2015-07-07 Shine C. Chung Low-pin-count non-volatile memory interface with soft programming capability
US8913449B2 (en) 2012-03-11 2014-12-16 Shine C. Chung System and method of in-system repairs or configurations for memories
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
US8988965B2 (en) 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
CN102544011A (zh) 2010-12-08 2012-07-04 庄建祥 反熔丝存储器及电子系统
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US8648500B1 (en) * 2011-05-18 2014-02-11 Xilinx, Inc. Power supply regulation and optimization by multiple circuits sharing a single supply
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US8912576B2 (en) 2011-11-15 2014-12-16 Shine C. Chung Structures and techniques for using semiconductor body to construct bipolar junction transistors
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US9007804B2 (en) 2012-02-06 2015-04-14 Shine C. Chung Circuit and system of protective mechanisms for programmable resistive memories
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
US9412473B2 (en) 2014-06-16 2016-08-09 Shine C. Chung System and method of a novel redundancy scheme for OTP
CN105895158B (zh) * 2016-04-23 2020-01-31 华为技术有限公司 芯片中的die id的读取电路以及芯片
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US10664035B2 (en) * 2017-08-31 2020-05-26 Qualcomm Incorporated Reconfigurable power delivery networks
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
US10734991B1 (en) * 2019-07-02 2020-08-04 Nanya Technology Corporation Voltage switching device, integrated circuit device and voltage switching method
US11935844B2 (en) 2020-12-31 2024-03-19 Texas Instruments Incorporated Semiconductor device and method of the same
US11756882B2 (en) 2020-12-31 2023-09-12 Texas Instruments Incorporated Semiconductor die with blast shielding

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030231534A1 (en) * 2002-06-14 2003-12-18 Nec Electronics Corporation Data latch circuit having anti-fuse elements
US7110277B2 (en) * 2002-02-11 2006-09-19 Stmicroelectronics S.A. Memory cell with non-destructive one-time programming
CN1993768A (zh) * 2004-08-05 2007-07-04 阿纳洛格装置公司 可编程半熔丝连接只读存储器及其极限测试方法
CN101010762A (zh) * 2004-09-01 2007-08-01 国际商业机器公司 具有差动检测方案的低电压可编程eFuse
CN101253573A (zh) * 2005-08-31 2008-08-27 国际商业机器公司 随机存取电可编程e-fuse rom
CN101283412A (zh) * 2005-10-07 2008-10-08 国际商业机器公司 电一次可编程和一次可擦除熔丝
CN101556825A (zh) * 2009-05-20 2009-10-14 炬力集成电路设计有限公司 一种集成电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2698222B1 (fr) * 1992-11-18 1994-12-16 Gemplus Card Int Procédé et circuit de claquage de fusible dans un circuit intégré.
JP2002217295A (ja) * 2001-01-12 2002-08-02 Toshiba Corp 半導体装置
US7268577B2 (en) * 2004-12-17 2007-09-11 International Business Machines Corporation Changing chip function based on fuse states
DE102005019587B4 (de) * 2005-04-27 2007-05-10 Infineon Technologies Ag Fuse-Speicherzelle mit verbessertem Schutz gegen unberechtigten Zugriff
JP4764115B2 (ja) * 2005-09-09 2011-08-31 株式会社東芝 半導体集積回路
US7254078B1 (en) * 2006-02-22 2007-08-07 International Business Machines Corporation System and method for increasing reliability of electrical fuse programming
JP4946260B2 (ja) * 2006-08-16 2012-06-06 富士通セミコンダクター株式会社 アンチヒューズ書込電圧発生回路を内蔵する半導体メモリ装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7110277B2 (en) * 2002-02-11 2006-09-19 Stmicroelectronics S.A. Memory cell with non-destructive one-time programming
US20030231534A1 (en) * 2002-06-14 2003-12-18 Nec Electronics Corporation Data latch circuit having anti-fuse elements
CN1993768A (zh) * 2004-08-05 2007-07-04 阿纳洛格装置公司 可编程半熔丝连接只读存储器及其极限测试方法
CN101010762A (zh) * 2004-09-01 2007-08-01 国际商业机器公司 具有差动检测方案的低电压可编程eFuse
CN101253573A (zh) * 2005-08-31 2008-08-27 国际商业机器公司 随机存取电可编程e-fuse rom
CN101283412A (zh) * 2005-10-07 2008-10-08 国际商业机器公司 电一次可编程和一次可擦除熔丝
CN101556825A (zh) * 2009-05-20 2009-10-14 炬力集成电路设计有限公司 一种集成电路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105322931A (zh) * 2014-08-05 2016-02-10 密克罗奇普技术公司 电子装置及其电子熔丝
CN104616696A (zh) * 2015-02-06 2015-05-13 浪潮电子信息产业股份有限公司 一种efuse的控制方法
CN106328187A (zh) * 2016-08-31 2017-01-11 西安紫光国芯半导体有限公司 一种动态存储器芯片e‑fuse操作电压生成电路及方法
CN107369472A (zh) * 2017-09-01 2017-11-21 福州瑞芯微电子股份有限公司 一种Efuse模块烧写装置及其应用方法
CN107369472B (zh) * 2017-09-01 2020-08-14 瑞芯微电子股份有限公司 一种Efuse模块烧写装置及其应用方法

Also Published As

Publication number Publication date
EP2273505A1 (en) 2011-01-12
TWI430276B (zh) 2014-03-11
TW201101311A (en) 2011-01-01
US20100328987A1 (en) 2010-12-30
EP2273505B1 (en) 2015-12-02
US8050129B2 (en) 2011-11-01

Similar Documents

Publication Publication Date Title
CN101930802A (zh) 电可编程熔丝装置
USRE48625E1 (en) Memory circuit having non-volatile memory cell and methods of using
US7609578B2 (en) Quad SRAM based one time programmable memory
US8179732B2 (en) Flash memory devices including ready/busy control circuits and methods of testing the same
US20090109724A1 (en) Differential Latch-Based One Time Programmable Memory
US8305822B2 (en) Fuse circuit and semiconductor memory device including the same
US7606058B2 (en) Autonomous antifuse cell
US7167408B2 (en) Circuitry for a programmable element
JP2016511933A5 (zh)
US20120274391A1 (en) Fuse circuit for semiconductor device
US7355878B1 (en) Programmable logic devices optionally convertible to one time programmable devices
US8159894B2 (en) One time programmable memory
US8213256B2 (en) Anti-fuse circuit and semiconductor integrated circuit including the same
JP2008153588A (ja) 電気ヒューズ回路
TWI234165B (en) Semiconductor device
US9025406B2 (en) Semiconductor integrated circuit and method of driving the same
CN117133343A (zh) 反熔丝电路及反熔丝单元烧写状态实时验证方法
CN110400595B (zh) 一种具备修正功能的antifuse电路
US6611165B1 (en) Antifuse circuit with improved gate oxide reliabilty
KR20130012802A (ko) 반도체 집적회로 및 그의 구동 방법
USRE48570E1 (en) Memory circuit having non-volatile memory cell and methods of using
CN104979014A (zh) 电阻式存储器件
KR20140081345A (ko) 반도체 메모리 장치
US7541834B1 (en) System and the methods of managing a set of programmable fuses on an integrated circuit
CN116343637A (zh) 驱动电路、驱动方法和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20101229