CN104979014A - 电阻式存储器件 - Google Patents

Abstract

一种电阻式存储器件包括：电阻式存储器单元，其电阻值基于储存于其中的数据的逻辑值而变化；电流放大块，其适于将流经电阻式存储器单元的电流放大N倍，其中，N是大于1的自然数；以及感测块，其适于基于放大的电流来感测数据。

Description

电阻式存储器件

相关申请的交叉引用

本申请要求2014年4月4日提交的申请号为10-2014-0040558的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的各种实施例涉及电阻式存储器件，且更具体地涉及电阻式存储器件的读取操作。

背景技术

通常，由于在激光熔断器中编程的数据可以通过激光熔断器是否被激光切断来确定，所以激光熔断器仅在晶片状态下可编程。然而，在晶片被封装之后，激光熔断器是不可编程的。

在下文中，被称为电熔丝(e-fuse)的电子熔断器被用于克服激光熔断器的这种限制。电熔丝使用晶体管，晶体管基于晶体管的栅极和漏极/源极之间的电阻的变化来储存数据。

图1是图示由作为电阻器或电容器进行操作的晶体管形成的电熔丝的示图。

参见图1，电熔丝包括晶体管T，晶体管T具有栅极G和漏极D/源极S，接地电压被供应至漏极D/源极S。

当对于晶体管T可耐受的电源电压被供应至栅极G时，电熔丝作为电容器C进行操作。因而，在栅极G和漏极D/源极S之间不存在电流流动。然而，当对于晶体管T不可耐受的高电压被施加至栅极G时，晶体管T的栅氧化物被破坏，使得栅极G和漏极D/源极S彼此短路，因而电熔丝作为电阻器R进行操作。因此，电流在电熔丝的栅极G和漏极D/源极S之间流动。电熔丝的数据通过栅极G和漏极D/源极S之间的电阻值来识别。

图2是图示包括电熔丝的存储器件(即，电阻式存储元件)的图示。

参见图2，存储器件包括电阻式存储元件M、数据线DL、负载210和感测放大器220。在下文中，描述对电阻式存储元件M进行编程的操作和读取储存在电阻式存储元件M中的数据的操作。

在编程操作或破裂操作期间，可以破坏电熔丝的栅氧化物的高电压被施加至电阻式存储元件M的栅极G。一般使用大于约6V的电源电压通过电荷泵浦方法来产生高电压。因而，电阻式存储元件M作为具有相对低的电阻值的电阻器进行操作。当电阻式存储元件M未被编程时，电阻式存储元件M作为具有相对高的电阻值的电容器进行操作。

在读取操作期间，适于读取操作的电压(例如，约3V)被施加至电阻式存储元件M的栅极G。因而，从电阻式存储元件M经由数据线DL和负载210形成电流路径。由于电阻式存储元件M在电阻式存储元件M被编程时具有相对低的电阻值，所以电流流经负载210。数据线DL的电压电平由于流动的电流的原因而增加。由于电阻式存储元件M作为电容器进行操作，即，电阻式存储元件M在电阻式存储元件M未被编程时具有高电阻值，所以少量电流流经负载210。因而，数据线DL的电压电平处于低状态。感测放大器220通过将数据线DL的电压电平与参考电压VREF进行比较来产生输出数据DATA。

由于用来感测数据的充足电流流经数据线DL，所以相对高的电压(例如，约3V)必须在读取操作期间被施加至电阻式存储元件M的栅极。因此，从外部施加的电源电压(例如，小于约1.5V)通过被升高而用于读取操作。然而，高电压的使用给存储器件的读取操作带来大负担。尽管必须在编程操作期间使用具有范围从约6V至约7V的较高电平的电压，但是由于编程操作不如读取操作执行得频繁，所以高电压的使用不会给存储器件的编程操作带来大负担。

发明内容

本发明的各种实施例针对可以在不使用高电平电压的情况下执行读取操作的电阻式存储器件。

根据本发明的一个实施例，一种电阻式存储器件包括：电阻式存储器单元，其具有基于储存于其中的数据的逻辑值而变化的电阻值；电流放大块，其适于将流经电阻式存储器单元的电流放大N倍，其中，N是大于1的自然数；以及感测块，其适于基于放大的电流来感测数据。

根据本发明的一个实施例，一种电阻式存储器件包括：单元阵列，其包括多个电阻式存储器单元，每个电阻式存储器单元具有电阻式存储元件和开关元件；行控制电路，其适于将读取电压施加至所述单元阵列的列线之中选中的行的存储元件，并且通过接通选中行的开关元件来将所述选中行的存储元件与列线电连接；列控制电路，其适于将所述单元阵列的列线之中选中的列线与数据线电连接；第一电流放大块，其适于将流经所述数据线的电流放大N倍，其中，N是大于1的自然数；以及第一感测块，其适于基于放大的电流来感测数据。

根据本发明的一个实施例，一种电阻式存储器件包括：单元阵列，其包括多个电阻式存储器单元，每个电阻式存储器单元具有电阻式存储元件和开关元件；行控制电路，其适于将读取电压施加至所述单元阵列的列线之中选中的行的存储元件，并且通过接通选中行的开关元件来将所述选中行的存储元件与列线电连接；列控制电路，其适于将所述单元阵列的列线之中选中的列线与数据线电连接；第一电流放大块，其适于将流经所述数据线的电流放大N倍，其中，N是大于1的自然数；第一感测块，其适于基于放大的电流来感测数据；第二电流放大块，其与所述列线之中的一个列线耦接，并且适于将流经耦接的列线的电流放大N倍；以及第二感测块，其适于基于被所述第二电流放大块放大的电流来感测数据。

附图说明

图1是图示由作为电阻器或电容器进行操作的晶体管形成的电熔丝的示图；

图2是图示包括电熔丝的存储器件的示图；

图3是图示根据本发明的第一实施例的电阻式存储器件的示图；

图4是图示根据本发明的第二实施例的电阻式存储器件的示图；

图5是图示根据本发明的第三实施例的电阻式存储器件的示图；

图6是图示根据本发明的第四实施例的电阻式存储器件的示图。

具体实施方式

在下文中，以下将参照附图更详细地描述本发明的示例性实施例。更确切地，提供了这些实施例，使得本公开充分和完整，并且向本领域的技术人员全面地传达本发明的范围。在本公开中，同样的附图标记在本发明的各种附图和实施例中指代同样的部分。

在附图中，为了便于图示，与实际物理厚度和间隔相比，部件的厚度和长度被夸大。在以下描述中，可以省略已知相关功能和构成的详细解释以避免不必要地模糊本发明的主题。此外，“连接/耦接”表示一个部件与另一个部件直接耦接，或者经由另一个部件间接耦接。在本说明书中，只要未在句中特意提及，单数形式可以包括复数形式。此外，在说明书中使用的“包括/包含”或“包括有/包含有”表示存在或添加一个或更多个部件、步骤、操作和元件。

图3是图示根据本发明的第一实施例的电阻式存储器件的示图。

参见图3，电阻式存储器件可以包括电阻式存储器单元301、电流放大块310和感测块330。

电阻式存储器单元301可以包括电阻式存储元件M，并且电阻式存储元件M可以是电熔丝元件。电阻式存储元件M可以基于储存在其中的数据的逻辑值而具有低电阻值或高电阻值。例如，电阻式存储元件M在电阻式存储元件M通过供应至栅极G的高电压被编程或破裂时可以具有低电阻值，以及电阻式存储元件M在电阻式存储元件M未被编程或破裂时可以具有高电阻值。

电流放大块310可以将流经电阻式存储器单元301的电流放大N倍，其中，N是大于1的自然数。电流放大块310可以包括第一电流镜单元311和第二电流镜单元321。第一电流镜单元311将流经数据线DL的电流镜像N次，数据线DL是电流放大块310的输入线，并且第二电流镜单元321将被第一电流镜单元311镜像的电流镜像至输出线D。第一电流镜单元311可以包括第一晶体管312、第二晶体管313、第三晶体管314、第四晶体管315和第五晶体管316。第一晶体管312响应于初始化信号INIB来将数据线DL与第一节点A耦接。第二晶体管313响应于第一节点A的电压电平来汲取第一节点A的电流。第三晶体管314响应于初始化信号INI来汲取第一节点A的电流。第四晶体管315响应于第一节点A的电压电平来汲取第二节点B的电流。第五晶体管316响应于初始化信号INIB来将第二节点B与第三节点C耦接。第二电流镜单元321可以包括第六晶体管322和第七晶体管323。第六晶体管322响应于第三节点C的电压电平来将电流提供至第三节点C，以及第七晶体管323响应于第三节点C的电压电平来将电流提供至输出线D。初始化信号INI和INIB可以在电阻式存储器件的初始化期间具有逻辑高电平和逻辑低电平，并且在其后具有低电平和高电平。初始化信号INIB是初始化信号INI的互补信号。

感测块330可以基于由电流放大块310放大的电流(其流经输出线D的电流)来感测数据。感测块330可以包括第一反相器331和第二反相器332，第一反相器331和第二反相器332的输入端子和输出端子彼此耦接。第八晶体管341可以初始化感测块330和第三反相器342的数据，并且将感测块330所感测的输出数据DATA输出。

下面参照图3描述电阻式存储器件的读取操作。在电阻式存储器件的初始化期间，基于初始化信号INI和INIB，第一晶体管312和第五晶体管316可以断开，并且第三晶体管314和第八晶体管341可以接通。结果，第一节点A可以初始化成低电平，而输出线D可以初始化成低电平。在初始化部分经过之后，第一晶体管312和第五晶体管316可以接通，而第三晶体管314和第八晶体管341可以断开。流经数据线DL的电流可以被第一电流镜单元321镜像N次。即，流经第三节点C的电流量可以是流经数据线DL的电流量的N倍。另外，流经第三节点C的电流照原样可以被第二电流镜单元321镜像至输出线D。结果，流经输出线D的电流量可以是流经数据线DL的电流量的N倍。当流经输出线D的电流量大时，即，当电阻式存储器单元301被编程时，输出线D的电压电平可以增加且被锁存类型的感测块330锁存。因而，输出数据DATA可以是逻辑“高”电平。当流经输出线D的电流量小时，即，电阻式存储器单元301未被编程时，输出线D的电压电平可以保持逻辑“低”电平(其是初始化电平)，并且被锁存类型的感测块330锁存。即，输出数据DATA可以是逻辑“低”电平。

在图3的实施例中，感测块330基于被电流放大块310放大N倍的电流而非基于流经数据线DL的电流来感测数据。因此，尽管大量的电流未流经数据线DL，但是感测块330可以准确地感测数据。这意味着在读取操作期间，高电压不需要被供应至电阻式存储元件M的栅极G。即，即使在读取操作期间，这样的低电压(例如，约1.5V)作为电源电压供应至存储元件M的栅极G，储存在存储元件M中的数据也可以被准确地感测到。

图4是根据本发明的第二实施例的电阻式存储器件的示图。图4示出了能够改变电流放大比率N的值的电流放大块310。

参见图4，第一电流镜单元311可以包括多个第四晶体管315_0至315_3，多个第五晶体管316_0至316_3和多个第二节点B_0至B_3。这与图3中所示的包括一个第四晶体管315、一个第五晶体管316和一个第二节点B的第一电流镜单元311不同。

第五晶体管316_0至316_3可以基于初始化信号INIB和放大控制码CODE<0:3>的组合来接通/断开。即，由于初始化信号INIB具有逻辑“高”电平，所以接通/断开的第五晶体管316_0至316_3的数目可以基于放大控制码CODE<0:3>的值来确定。例如，当放大控制码CODE<0:3>的值是“1,1,0,0”时，两个第五晶体管316_0和316_1可以接通，而当放大控制码CODE<0:3>的值是“1,1,1,1”时，四个第五晶体管316_0至316_3可以接通。

可以基于接通的第五晶体管316_0至316_3的数目来控制用于将数据线DL的电流镜像至第三节点C的第四晶体管315_0至315_3的数目，且因而电流放大比率N的值可以改变。即，电流放大比率N的值可以随着用于将电流镜像的第四晶体管315_0至315_3的数目的增加而增加。

电流放大比率N的值的控制功能可以施加至用于验证的读取操作。晶体管的栅氧化物根据电阻式存储元件M的特性可以或不可以容易地损坏。因而，用于验证的读取操作被执行，并且验证电阻式存储元件M是否被正确地编程。当电阻式存储元件M未被正确编程时，即，当数据未从“0”改变至“1”时，再次对电阻式存储元件M进行编程。这种类型的读取操作被称为验证读取操作。由于验证读取操作验证编程操作的正确性能，所以验证读取操作可以在比正常读取操作的条件更为严格的条件下执行。因此，在验证读取操作期间，可以执行验证操作以降低电流放大比率N的值，以及在正常读取操作期间，可以执行验证操作以增加电流放大比率N的值。例如，在电流放大比率被控制2倍时，正常读取操作的稳定性在验证读取操作验证编程操作时可以得到改善。随后，在电流放大比率被控制4被时执行正常读取操作。

图5是图示根据本发明的第三实施例的电阻式存储器件的示图。参见图5，以下描述形成在单元阵列中的电阻式存储器单元。

参见图5，电阻式存储器件可以包括：单元阵列，其包括多个电阻式存储器单元501、502、503和504；行控制电路510；电压供应块520；列控制电路530；电流放大块310和感测块330。

电阻式存储器单元501、502、503和504中的每个可以包括电阻式存储元件M1至M4和开关元件S1至S4。电阻式存储元件M1至M4根据它们是否破裂可以具有电阻器或电容器的特性。开关元件S1至S4基于行线WLR0和WLR1的控制可以将电阻式存储元件M1至M4与列线BL0和BL1电连接。尽管在单元阵列中可以包括数千个或数万个存储器单元，但是为了描述简便起见，本文只描述四个存储器单元。

行控制电路510可以包括行解码器511和多个电压改变单元512和513。行解码器511可以对行地址R_ADD进行解码且将行线WLR0和WLR1之间选中的一个行线激活成逻辑“高”电平，并且它可以使得对应行的开关元件接通。电压改变单元512和513在行线WLR0和WLR1被去激活时可以将编程/读取线WLP0和WLP1的电压驱动成逻辑“低”电平，并且当行线WLR0和WLR1被激活时，它可以将电压从电压供应块520供应至编程/读取线WLP0和WLP1。

电压供应块520可以在编程操作(即，熔丝的破裂操作)期间将例如约6V的高电压供应至电压改变单元512和513以破坏电熔丝M1、M2、M3和M4的栅氧化物。在读取操作和验证操作期间，电压供应块520可以将适于读取操作的电压供应至电压改变单元512和513，例如，约1.5V。

列控制电路530可以包括列解码器531以及开关532和533。列解码器531可以对列地址C_ADD进行解码，并且控制开关532和533以将列线BL0和BL1之间选中的一个列线与数据线DL耦接。

电流放大块310和感测块330可以基于流经数据线DL的电流来感测存储器单元的数据。电流放大块310和感测块330读取存储器单元501至504之中的基于行地址R_ADD和列地址C_ADD选中的存储器单元的数据。

在图5的实施例中，电阻式存储元件M1、M2、M3和M4以阵列形状形成，并且仅对电阻式存储元件M1、M2、M3和M4之中的基于地址R_ADD和C_ADD选中的电阻式存储元件执行编程操作和读取操作。除此之外，由于在图5中所示的电阻式存储器件以与在图3和图4的实施例中所示的电阻式存储器件相同的方式进行操作，所以本文省略了详细描述。

图6是根据本发明的第四实施例的电阻式存储器件的示图。

参见图6，电阻式存储器件还可以包括与列线BL1直接耦接的电流放大块610和感测块630。

电流放大块610和感测块630可以以与电流放大块310和感测块330相同的方式进行操作。此外，晶体管641对应于第八晶体管341，以及反相器642对应于第三反相器342。然而，电流放大块610和感测块630可以用来在不通过列控制电路530的情况下直接感测列线BL1的数据。

针对电阻式存储器件的正常操作，可能有必要正确设置电阻式存储器件。例如，可能需要设置电阻式存储器件的各种延迟值和电阻式存储器件首先使用的电压电平。当用于进行设置所需的信息储存在预定列线的存储器单元中时，可能有必要通过使用电流放大块610和感测块630来读取对应列的数据。例如，当用于设置电阻式存储器件所需的信息储存在与第K列BLK相对应的存储器单元中时，在电阻式存储器件的操作之前，设置信息DATA_PRE可以通过与数百的列BL0至BLK之中的第K列BLK直接耦接的电流放大块610和感测块630获取。即，与储存设置信息的存储器单元相对应的行可以控制要由行控制电路510顺序执行的读取操作。

也就是说，电阻式存储器件还可以包括与预定列直接耦接的电流放大块610和感测块630以在执行正常操作之前提前读取储存在预定列中的设置信息。

根据本发明的实施例，可以在不使用高电平电压的情况下可靠地执行电阻式存储器件的读取操作。

虽然已经相对于具体实施例描述了本发明，但是应当注意，本发明的实施例不是限制性的而是描述性的。此外，应当注意，在不偏离由所附权利要求限定的本发明的范围的情况下，本领域的技术人员可以通过替换、改变和修改以各种方式实现本发明。

通过本发明的实施例可以看出，本发明提供了下面技术方案:

1.一种电阻式存储器件，包括：

电阻式存储器单元，其具有基于储存于其中的数据的逻辑值而变化的电阻值；

电流放大块，其适于将流经所述电阻式存储器单元的电流放大N倍，其中，N是大于1的自然数；以及

感测块，其适于基于放大的电流来感测所述数据。

2.如技术方案1所述的电阻式存储器件，其中，所述电流放大块的放大比率N是可控制的。

3.如技术方案2所述的电阻式存储器件，其中，所述电流放大块的放大比率N在验证读取操作期间比在正常读取操作期间设置得小。

4.如技术方案1所述的电阻式存储器件，其中，所述电流放大块包括：

第一电流镜单元，其适于将流经输入线的电流镜像N次；以及

第二电流镜单元，其适于将被所述第一电流镜单元镜像的电流镜像至输出线。

5.如技术方案4所述的电阻式存储器件，其中，所述第一电流镜单元包括：

第一晶体管，其适于基于初始化信号将所述输入线与第一节点耦接；

第二晶体管，其适于基于所述第一节点的电压电平汲取所述第一节点的电流；

第三晶体管，其适于基于所述初始化信号汲取所述第一节点的电流；

多个第四晶体管，其适于基于所述第一节点的电压电平分别汲取多个第二节点的电流；以及

多个第五晶体管，其适于基于所述初始化信号和放大控制码将相应的第二节点与第三节点耦接。

6.如技术方案5所述的电阻式存储器件，其中，所述第二电流镜单元包括：

第六晶体管，其适于基于所述第三节点的电压电平将电流提供至所述第三节点；以及

第七晶体管，其适于基于所述第三节点的电压电平将电流提供至所述输出线。

7.如技术方案1所述的电阻式存储器件，其中，所述感测块包括：

第一反相器；以及

第二反相器，其适于接收所述第一反相器的输出以作为所述第二反相器的输入，并且将所述第二反相器的输出传送至所述第一反相器，所述第一反相器接收所述第二反相器的输出以作为所述第一反相器的输入。

8.如技术方案1所述的电阻式存储器件，其中，所述电阻式存储器单元包括电熔丝。

9.一种电阻式存储器件，包括：

单元阵列，其包括多个电阻式存储器单元，每个电阻式存储器单元具有电阻式存储元件和开关元件；

行控制电路，其适于将读取电压施加至所述单元阵列的列线之中选中的行的存储元件，并且通过接通选中行的开关元件将所述选中行的所述存储元件与列线电连接；

列控制电路，其适于将所述单元阵列的列线之中选中的列线与数据线电连接；

第一电流放大块，其适于将流经所述数据线的电流放大N倍，其中，N是大于1的自然数；以及

第一感测块，其适于基于放大的电流来感测数据。

10.如技术方案9所述的电阻式存储器件，其中，所述第一电流放大块的放大比率N是可控制的。

11.如技术方案10所述的电阻式存储器件，其中，所述第一电流放大块的放大比率N在验证读取操作期间比在正常读取操作期间设置得小。

12.如技术方案9所述的电阻式存储器件，其中，所述第一电流放大块包括：

第一电流镜单元，其适于将流经所述数据线的电流镜像N次；以及

第二电流镜单元，其适于将被所述第一电流镜单元镜像的电流镜像至输出线。

13.如技术方案12所述的电阻式存储器件，其中，所述第一电流镜单元包括：

第一晶体管，其适于基于初始化信号将所述数据线与第一节点耦接；

第二晶体管，其适于基于所述第一节点的电压电平汲取所述第一节点的电流；

第三晶体管，其适于基于所述初始化信号汲取所述第一节点的电流；

多个第四晶体管，其适于基于所述第一节点的电压电平分别汲取多个第二节点的电流；以及

多个第五晶体管，其适于基于所述初始化信号和放大控制码将相应的第二节点和第三节点耦接。

14.如技术方案13所述的电阻式存储器件，其中，所述第二电流镜单元包括：

第六晶体管，其适于基于所述第三节点的电压电平将电流提供至所述第三节点；以及

第七晶体管，其适于基于所述第三节点的电压电平将电流提供至所述输出线。

15.如技术方案9所述的电阻式存储器件，其中，所述第一感测块包括：

第一反相器；以及

第二反相器，其适于接收所述第一反相器的输出以作为所述第二反相器的输入，并且将所述第二反相器的输出传送至所述第一反相器，所述第一反相器接收所述第二反相器的输出以作为所述第一反相器的输入。

16.如技术方案9所述的电阻式存储器件，其中，所述电阻式存储元件是电熔丝。

17.一种电阻式存储器件，包括：

单元阵列，其包括多个电阻式存储器单元，每个电阻式存储器单元具有电阻式存储元件和开关元件；

行控制电路，其适于将读取电压施加至所述单元阵列的列线之中选中的行的存储元件，并且通过接通选中行的开关元件将所述选中行的所述存储元件与列线电连接；

列控制电路，其适于将所述单元阵列的列线之中选中的列线与数据线电连接；

第一电流放大块，其适于将流经所述数据线的电流放大N倍，其中，N是大于1的自然数；

第一感测块，其适于基于放大的电流来感测数据；

第二电流放大块，其与所述列线之中的一个列线耦接，并且适于将流经耦接的列线的电流放大N倍；以及

第二感测块，其适于基于被所述第二电流放大块放大的电流来感测数据。

18.如技术方案17所述的电阻式存储器件，其中，在储存在所述单元阵列中的数据之中首先读取与所述第二电流放大块耦接的列的数据。

Claims (10)

1.一种电阻式存储器件，包括：

电阻式存储器单元，其具有基于储存于其中的数据的逻辑值而变化的电阻值；

电流放大块，其适于将流经所述电阻式存储器单元的电流放大N倍，其中，N是大于1的自然数；以及

感测块，其适于基于放大的电流来感测所述数据。

2.如权利要求1所述的电阻式存储器件，其中，所述电流放大块的放大比率N是可控制的。

3.如权利要求2所述的电阻式存储器件，其中，所述电流放大块的放大比率N在验证读取操作期间比在正常读取操作期间设置得小。

4.如权利要求1所述的电阻式存储器件，其中，所述电流放大块包括：

第一电流镜单元，其适于将流经输入线的电流镜像N次；以及

第二电流镜单元，其适于将被所述第一电流镜单元镜像的电流镜像至输出线。

5.如权利要求4所述的电阻式存储器件，其中，所述第一电流镜单元包括：

第一晶体管，其适于基于初始化信号将所述输入线与第一节点耦接；

第二晶体管，其适于基于所述第一节点的电压电平汲取所述第一节点的电流；

第三晶体管，其适于基于所述初始化信号汲取所述第一节点的电流；

多个第四晶体管，其适于基于所述第一节点的电压电平分别汲取多个第二节点的电流；以及

多个第五晶体管，其适于基于所述初始化信号和放大控制码将相应的第二节点与第三节点耦接。

6.如权利要求5所述的电阻式存储器件，其中，所述第二电流镜单元包括：

第六晶体管，其适于基于所述第三节点的电压电平将电流提供至所述第三节点；以及

第七晶体管，其适于基于所述第三节点的电压电平将电流提供至所述输出线。

7.如权利要求1所述的电阻式存储器件，其中，所述感测块包括：

第一反相器；以及

第二反相器，其适于接收所述第一反相器的输出以作为所述第二反相器的输入，并且将所述第二反相器的输出传送至所述第一反相器，所述第一反相器接收所述第二反相器的输出以作为所述第一反相器的输入。

8.如权利要求1所述的电阻式存储器件，其中，所述电阻式存储器单元包括电熔丝。

9.一种电阻式存储器件，包括：

单元阵列，其包括多个电阻式存储器单元，每个电阻式存储器单元具有电阻式存储元件和开关元件；

行控制电路，其适于将读取电压施加至所述单元阵列的列线之中选中的行的存储元件，并且通过接通选中行的开关元件将所述选中行的所述存储元件与列线电连接；

列控制电路，其适于将所述单元阵列的列线之中选中的列线与数据线电连接；

第一电流放大块，其适于将流经所述数据线的电流放大N倍，其中，N是大于1的自然数；以及

第一感测块，其适于基于放大的电流来感测数据。

10.一种电阻式存储器件，包括：

单元阵列，其包括多个电阻式存储器单元，每个电阻式存储器单元具有电阻式存储元件和开关元件；

行控制电路，其适于将读取电压施加至所述单元阵列的列线之中选中的行的存储元件，并且通过接通选中行的开关元件将所述选中行的所述存储元件与列线电连接；

列控制电路，其适于将所述单元阵列的列线之中选中的列线与数据线电连接；

第一电流放大块，其适于将流经所述数据线的电流放大N倍，其中，N是大于1的自然数；

第一感测块，其适于基于放大的电流来感测数据；

第二电流放大块，其与所述列线之中的一个列线耦接，并且适于将流经耦接的列线的电流放大N倍；以及

第二感测块，其适于基于被所述第二电流放大块放大的电流来感测数据。