CN101556825A - 一种集成电路 - Google Patents

一种集成电路 Download PDF

Info

Publication number
CN101556825A
CN101556825A CNA2009101384915A CN200910138491A CN101556825A CN 101556825 A CN101556825 A CN 101556825A CN A2009101384915 A CNA2009101384915 A CN A2009101384915A CN 200910138491 A CN200910138491 A CN 200910138491A CN 101556825 A CN101556825 A CN 101556825A
Authority
CN
China
Prior art keywords
circuit
voltage
control signal
oxide semiconductor
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009101384915A
Other languages
English (en)
Other versions
CN101556825B (zh
Inventor
熊江
黄洪伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ezchips Microeletronics Co ltd
Original Assignee
Actions Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Actions Semiconductor Co Ltd filed Critical Actions Semiconductor Co Ltd
Priority to CN2009101384915A priority Critical patent/CN101556825B/zh
Publication of CN101556825A publication Critical patent/CN101556825A/zh
Priority to PCT/CN2010/072489 priority patent/WO2010133136A1/zh
Priority to US13/255,727 priority patent/US8471623B2/en
Priority to EP10777340A priority patent/EP2434544A4/en
Application granted granted Critical
Publication of CN101556825B publication Critical patent/CN101556825B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种集成电路，其中，电压可调供电电路接收烧写供电控制电路输出的第一供电控制信号，并输出第一电压信号，经电源切换电路给电熔丝电路，以及输出该第一电压信号给集成电路的其他功能电路，电熔丝电路接收第一电压信号和烧写供电电路输出的第一烧写控制信号，烧断其中对应的电熔丝；或者电压可调供电电路接收烧写供电控制电路输出的第二供电控制信号，并输出第二电压信号给集成电路的其他功能电路，电熔丝电路接收烧写供电控制电路输出的第二烧写控制信号，保证其中对应的电熔丝不被烧断。与现有技术中集成了电熔丝电路的集成电路相比，节省了制造和使用成本，以及节省了集成电路引脚资源。

Description

一种集成电路
技术领域
本发明涉及集成电路领域，尤其涉及一种集成了电熔丝电路的集成电路。
背景技术
近年来，随着半导体工艺尺寸的缩小和集成电路复杂度的提高，集成电路更容易受到工艺精度和纯度的影响。如果工艺存在偏差或者瑕疵，整个集成电路就可能无法正常工作。为了解决这个问题，越来越多集成电路设计公司把工艺厂(如台积电TSMC和台联电UMC等)提供的电熔丝(EFUSE)电路集成到集成电路中，用于修复工艺的偏差或者替换有瑕疵的电路，从而提供集成电路的良率。
EFUSE电路由许多电熔丝单元(electronic fuse unit)组成，每个电熔丝单元可以选择性的被电流烧断。EFUSE电路广泛应用于存储器电路中，当发现存储器电路中存在缺陷单元时，相应的电熔丝单元被电流烧断，被烧断的电熔丝单元送出信号，把有缺陷的存储器单元用预备的正常存储器单元替换，保证整个存储器电路能正常工作。
图1为一种电熔丝单元电路，包括：导电的多晶硅电溶条11；N型金属氧化物半导体晶体管12和EFUSE状态检测电路13。多晶硅电溶条11一端与电源VFS相连，另一端连接到N型金属氧化物半导体晶体管12的漏端121，N型金属氧化物半导体晶体管12的源端122接地，栅端123与烧写控制信号Vg相连，EFUSE状态检测电路13一端连接到N型金属氧化物半导体晶体管12的漏端121，另一端送出EFUSE控制信号。IC通过编程Vg电压波形来控制多晶硅电溶条11的烧断状态。当不需要烧断多晶硅电溶条11时，送出Vg＝0的烧写控制信号，这时N型金属氧化物半导体晶体管12断开，没有电流流过多晶硅电溶条11和N型金属氧化物半导体晶体管12，多晶硅电溶条11不会被烧断。由于导电的多晶硅电溶条11与VFS相连，N型金属氧化物半导体晶体管的漏端121为低电阻态，EFUSE状态检测电路13检测到低阻态送出为“1”的EFUSE控制信号。如果需要让EFUSE状态检测电路送出为“0”的EFUSE控制信号，就必须烧断多晶硅电溶条11。其工作原理如下：先给VFS上电，使VFS电压上升到一定值，如图2的VFS电压波形；当VFS上电完成后，送出高电平的Vg信号，如图2的Vg电压波形。由于此时Vg为高电平，N型金属氧化物半导体晶体管12导通，多晶硅电溶条11因流过电流较大而迅速被烧断，多晶硅电溶条11被烧断后，送出低电平的Vg信号，VFS也不需要为高电压。此时N型金属氧化物半导体晶体管漏端121为高电阻态，EFUSE状态检测电路13检测到高阻态送出“0”的EFUSE控制信号。
在进行烧写时，为了确保多晶硅电溶条11能有足够的功率被烧断，必须使VFS电压大于一个最低电压VL，同时为了防止VFS电压过高烧坏N型金属氧化物半导体晶体管12，VFS电压必须小于VH，如图2虚线所示。通常，VL为3.8V，VH为4.2V。另外，在不进行烧写时，VFS电压为零或者浮空，即VFS满足：
烧写时：3.8V＜VFS＜4.2V
不烧写时：为零或者浮空
然而传统的集成电路供电电源电压有5v、3.3v、2.5v、1.8v或者1.2v几种，所以集成EFUSE电路的集成电路需要额外的供电电路给EFUSE电路供电。
图3为现有技术中为集成了EFUSE电路的集成电路供电的电路示意图，它包括IC内部电路和IC外部电路。IC内部电路包括：烧写供电控制电路31、EFUSE电路32、IC供电电路33和IC的其他功能电路34；IC外部包括：电容35、EFUSE供电电路36；IC内部和外部之间的信号通过三个引脚37、38和39相连。
图3所示电路的工作原理为：IC供电电路33生成电压VCC，电压VCC通过集成电路引脚37与电容35相连，电容35对电压VCC起稳压作用(如果电压VCC稳定度要求不高，电容35和引脚37可以省去)，同时电压VCC给IC的其他功能电路34供电；烧写供电控制电路31生成烧写控制信号和EFUSE供电控制信号分别控制EFUSE电路32和EFUSE供电电路36，EFUSE供电电路36生成电压VFS，通过IC的引脚38给EFUSE电路32供电。当需要烧写EFUSE电路32时，烧写供电控制电路31输出第一EFUSE供电控制信号，经引脚39给EFUSE供电电路36，控制EFUSE供电电路36生成3.8V至4.2V之间的电压VFS，并输出给EFUSE电路32，使得EFUSE电路32中的电熔丝能正常烧写。完成EFUSE电路32中电熔丝的烧写后，烧写供电控制电路31输出第二EFUSE供电控制信号，经引脚39给EFUSE供电电路36，控制EFUSE供电电路36输出低电平电压VFS或不输出电压VFS，此时电压VFS为零或者浮空。完成EFUSE电路32中电熔丝的烧写后，EFUSE电路32输出EFUSE控制信号控制IC的其他功能电路34实现所需功能。
根据以上描述可知，在集成电路中集成EFUSE电路32后，相应的需要增加EFUSE供电电路36、引脚38和引脚39，提高了集成电路的制造和使用成本。
发明内容
本发明实施例提供一种集成电路，与现有技术相比，节省了制造和使用成本，以及节省了集成电路引脚资源。
本发明实施例提供一种集成电路，包括：烧写供电控制电路、电压可调供电电路、电熔丝电路和电源切换电路；
所述烧写供电控制电路，输出第一供电控制信号给所述电压可调供电电路和所述电源切换电路，并输出第一烧写控制信号给所述电熔丝电路；或者输出第二供电控制信号给所述电压可调供电电路和所述电源切换电路，并输出第二烧写控制信号给所述电熔丝电路；
所述电源切换电路，接收所述第一供电控制信号，导通所述电压可调供电电路与所述电熔丝电路的连接；或者接收所述第二供电控制信号，断开所述电压可调供电电路与所述电熔丝电路的连接；
所述电压可调供电电路，接收所述第一供电控制信号，并输出第一电压信号，经所述电源切换电路给所述电熔丝电路，并输出所述第一电压信号给所述集成电路的其他功能电路；或者接收所述第二供电控制信号，并输出第二电压信号给所述集成电路的其他功能电路；
所述电熔丝电路，接收所述第一烧写控制信号和所述第一电压信号，烧断其中对应的电熔丝；或者接收所述第二烧写控制信号，保证其中对应的电熔丝不被烧断。
本发明实施例提供的所述集成电路，还包括：稳压电容；
所述稳压电容一端接地，另一端与所述电压可调供电电路相连，接收所述第一电压信号或所述第二电压信号。
所述电压可调供电电路通过集成电路引脚与设置于所述集成电路外的稳压电容一端相连，输出所述第一电压信号或所述第二电压信号给所述稳压电容；所述稳压电容另一端接地。
所述电压可调供电电路，包括：第一N型金属氧化物半导体晶体管、第一P型金属氧化物半导体晶体管、运算放大器、第一电阻、第二电阻和第二P型金属氧化物半导体晶体管；
所述第一N型金属氧化物半导体晶体管的栅端与所述第一P型金属氧化物半导体晶体管的栅端相连；所述第一N型金属氧化物半导体晶体管的源端、所述第一P型金属氧化物半导体晶体管的漏端与所述运算放大器的反相输入端相连；所述第一电阻的一端、所述第二电阻的一端与所述运算放大器的同相输入端相连；所述第二电阻的另一端接地；所述第一电阻的另一端与所述第二P型金属氧化物半导体晶体管的漏端相连；所述第二P型金属氧化物半导体晶体管的栅端与所述运算放大器的输出端相连；
所述第一N型金属氧化物半导体晶体管的漏端输入第三电压信号；所述第一P型金属氧化物半导体晶体管的源端输入第四电压信号；所述第一N型金属氧化物半导体晶体管的栅端和所述第一P型金属氧化物半导体晶体管的栅端输入所述第一供电控制信号或第二供电控制信号；所述第二P型金属氧化物半导体晶体管的源端输入5V电压信号；所述第一电阻的另一端和所述第二P型金属氧化物半导体晶体管的漏端输出所述第一电压信号或所述第二电压信号。
所述电压可调供电电路，包括：第二N型金属氧化物半导体晶体管、第三P型金属氧化物半导体晶体管、电感、比较器、误差放大器、第一变阻器和第二变阻器；
所述第三P型金属氧化物半导体晶体管的漏端、所述第二N型金属氧化物半导体晶体管的漏端与所述电感的一端相连；所述第三P型金属氧化物半导体晶体管的栅端、所述第二N型金属氧化物半导体晶体管的栅端与所述比较器的输出端相连；所述第二N型金属氧化物半导体晶体管的源端接地；所述比较器的同相输入端与所述误差放大器的输出端相连；所述第一变阻器的一端、所述第二变阻器的一端与所述误差放大器的同相输入端相连；所述第二变阻器的另一端接地；所述电感的另一端与所述第一变阻器的另一端相连；
所述第三P型金属氧化物半导体晶体管的源端输入5V电压信号；所述比较器的反相输入端输入三角波信号；所述误差放大器的反相输入端输入第五电压信号；所述第一变阻器的选择端和所述第二变阻器的选择端输入所述第一供电控制信号或第二供电控制信号；所述电感的另一端和所述第一变阻器的另一端输出所述第一电压信号或所述第二电压信号。
所述第一变阻器，包括：第三N型金属氧化物半导体晶体管、第四P型金属氧化物半导体晶体管、第三电阻和第四电阻；
所述第三N型金属氧化物半导体晶体管的栅端与所述第四P型金属氧化物半导体晶体管的栅端相连；所述第三N型金属氧化物半导体晶体管的漏端与所述第四P型金属氧化物半导体晶体管的源端相连；所述第三N型金属氧化物半导体晶体管的源端与所述第三电阻的一端相连；所述第四P型金属氧化物半导体晶体管的漏端与所述第四电阻的一端相连；所述第三电阻的另一端与所述第四电阻的另一端相连；
所述第三N型金属氧化物半导体晶体管的栅端和所述第四P型金属氧化物半导体晶体管的栅端输入所述第一供电控制信号或所述第二供电控制信号。
所述第二变阻器，包括：第四N型金属氧化物半导体晶体管、第五P型金属氧化物半导体晶体管、第五电阻和第六电阻；
所述第四N型金属氧化物半导体晶体管的栅端与所述第五P型金属氧化物半导体晶体管的栅端相连；所述第四N型金属氧化物半导体晶体管的漏端与所述第五P型金属氧化物半导体晶体管的源端相连；所述第四N型金属氧化物半导体晶体管的源端与所述第五电阻的一端相连；所述第五P型金属氧化物半导体晶体管的漏端与所述第六电阻的一端相连；所述第五电阻的另一端与所述第六电阻的另一端相连；
所述第四N型金属氧化物半导体晶体管的栅端和所述第五P型金属氧化物半导体晶体管的栅端输入所述第一供电控制信号或所述第二供电控制信号。
所述电源切换电路为P型金属氧化物半导体晶体管、N型金属氧化物半导体晶体管或三极管。
本发明实施例提供的集成电路中，电压可调供电电路接收烧写供电控制电路输出的第一供电控制信号，并输出第一电压信号，经电源切换电路给EFUSE电路，以及输出该第一电压信号给集成电路的其他功能电路，EFUSE电路接收第一电压信号和烧写供电电路输出的第一烧写控制信号，烧断其中对应的电熔丝；或者电压可调供电电路接收烧写供电控制电路输出的第二供电控制信号，并输出第二电压信号给集成电路的其他功能电路，EFUSE电路接收烧写供电控制电路输出的第二烧写控制信号，保证其中对应的电熔丝不被烧断。可见，上述电压可调供电电路既用于给集成电路的其他功能电路供电，还用于在进行EFUSE电路烧写时给EFUSE电路供电，即本发明实施例提供的集成电路中，使用一个供电电路实现对集成电路内部功能电路的供电，与现有技术中的集成了EFUSE电路的集成电路相比，不再需要单独提供供电电路为EFUSE电路供电，且将供电电路集成于集成电路内部，节省了制造和使用成本，以及节省了集成电路引脚资源。
附图说明
图1为一种电熔丝单元电路结构示意图；
图2为电熔丝单元电路烧写时的电压示意图；
图3为现有技术中为集成了EFUSE电路的集成电路供电的电路示意图；
图4为本发明实施例提供的一种集成电路结构示意图；
图5为本发明实施例提供的一种集成电路中的电压可调供电电路的结构示意图之一；
图6为本发明实施例提供的一种集成电路中的电压可调供电电路的结构示意图之二；
图7为本发明实施例提供的一种集成电路中的电压可调供电电路中的变阻器的结构示意图之一；
图8为本发明实施例提供的一种集成电路中的电压可调供电电路中的变阻器的结构示意图之二。
具体实施方式
本发明实施例提供一种集成了EFUSE电路的集成电路，其结构示意图如图4所示，包括：烧写供电控制电路41、电压可调供电电路42、电源切换电路43、EFUSE电路44和其他功能电路45；
上述烧写供电控制电路41，输出第一供电控制信号给上述电压可调供电电路42和上述电源切换电路43，并输出第一烧写控制信号给上述EFUSE电路44；或者输出第二供电控制信号给上述电压可调供电电路42和上述电源切换电路43，并输出第二烧写控制信号给上述EFUSE电路44；
上述电源切换电路43，接收第一供电控制信号，导通上述电压可调供电电路42与上述EFUSE电路44的连接；或者接收第二供电控制信号，断开上述压可调供电电路42与上述EFUSE电路44的连接；
上述电压可调供电电路42，接收第一供电控制信号，并输出第一电压信号，经上述电源切换电路43给上述EFUSE电路44，并输出第一电压信号给集成电路的其他功能电路45；或者接收第二供电控制信号，并输出第二电压信号给集成电路的其他功能电路45；
上述EFUSE电路44，接收第一烧写控制信号和第一电压信号，烧断其中对应的电熔丝；或者接收第二烧写控制信号，保证其中对应的电熔丝不被烧断。
下面用具体实例对本发明提供的上述集成电路进行详细描述。
采用上述集成电路，当烧写EFUSE电路44中的电熔丝时，烧写供电控制电路41输出低电平的供电控制信号(即第一供电控制信号)给电压可调供电电路42和电源切换电路43(本实例中采用P型金属氧化物半导体晶体管实现，其他实例中也可以采用N型金属氧化物半导体晶体管或三极管实现)，电源切换电路43根据低电平的供电控制信号导通电压可调供电电路42与EFUSE电路44的连接，电压可调供电电路42根据低电平的供电控制信号生成3.8V至4.2V之间的电压VCC(即第一电压信号)，并经导通的电源切换电路43输出3.8V至4.2V之间的电压VCC给EFUSE电路44，作为电压VFS给EFUSE电路44供电，同时，烧写供电控制电路41输出高电平的烧写控制信号(即第一烧写控制信号)给EFUSE电路44，EFUSE电路44根据低电平的供电控制信号和高电平的烧写控制信号烧断其中的电熔丝，完成电熔丝的正常烧写。烧写完成后，EFUSE电路44输出EFUSE控制信号控制集成电路的其他功能电路45实现其相应的功能。
当不烧写EFUSE电路44中的电熔丝时，烧写供电控制电路41输出高电平的供电控制信号(即第二供电控制信号)给电压可调供电电路42和电源切换电路43，电源切换电路43根据高电平的供电控制信号断开电压可调供电电路42与EFUSE电路44的连接，电压可调供电电路42根据高电平的供电控制信号生成3.3V的电压VCC(即第二电压信号，该电压值还可以为5V、2.5V、1.8V或1.2V)，由于此时无法经断开的电源切换电路43输出3.3V的电压VCC给EFUSE电路44，所以此时电压VFS浮空，同时，烧写供电控制电路41输出低电平的烧写控制信号(即第二烧写控制信号)给EFUSE电路44，满足不进行EFUSE电路44中的电熔丝烧写时的要求，EFUSE电路44可以保持其中的电熔丝完整。
上述电压可调供电电路42还输出3.8V至4.2V之间的电压VCC或3.3V的电压VCC给集成电路的其他功能电路45，为其供电，由于集成电路的其他功能电路45由高压MOS管组成，高压MOS管能够长时间耐压5V，所以，在烧写EFUSE电路44中的电熔丝时，采用3.8V至4.2V之间的电压VCC供电，集成电路的其他功能电路45仍可以正常工作；在不进行烧写时，采用3.3V的电压VCC供电，此为正常工作时电压，集成电路的其他功能电路45正常工作。
根据其他具体的电压可调供电电路42和电源切换电路43的电路结构，上述第一供电控制信号也可以为高电平，相应的，上述第二供电控制信号也可以为低电平。
根据其他具体的EFUSE电路44的电路结构，上述第一烧写控制信号也可以为低电平，相应的，上述第二烧写控制信号也可以为高电平。
较佳的，本实施例中，电压可调供电电路42还可以通过集成电路引脚47与设置于集成电路外的稳压电容46一端相连，用于输出第一电压信号或第二电压信号给稳压电容46，稳压电容46另一端接地；稳压电容46用于对电压VCC起稳压作用。
其他实施例中，还可以将稳压电容集成于集成电路内，稳压电容的一端接地，另一端与电压可调供电电路42相连。
下面本发明实施例提供一种上述电压可调供电电路42的具体实现电路，其结构示意图如图5所示，包括：N型金属氧化物半导体晶体管51、P型金属氧化物半导体晶体管52、运算放大器53、电阻R154、电阻R255和P型金属氧化物半导体晶体管56；各器件之间的连接关系如图5所示；
其中，N型金属氧化物半导体晶体管51的漏端输入电压V1，P型金属氧化物半导体晶体管52的源端输入电压V2；N型金属氧化物半导体晶体管51的栅端和P型金属氧化物半导体晶体管52的栅端输入供电控制信号(第一供电控制信号或第二供电控制信号)；P型金属氧化物半导体晶体管56的源端输入5V电压信号；电阻R154与P型金属氧化物半导体晶体管56相连的一端，即P型金属氧化物半导体晶体管56的漏端，输出电压VCC(即第一电压信号或第二电压信号)。
图5所示电压可调供电电路为一种调节参考电压的线性稳压器，其工作原理如下：
当烧写EFUSE电路中的电熔丝时，供电控制信号为低电平，此时N型金属氧化物半导体晶体管51断开、P型金属氧化物半导体晶体管52导通，N型金属氧化物半导体晶体管51的源端和P型金属氧化物半导体晶体管52的漏端的电压V3等于V2。由于运算放大器53的反相输入端与同相输入端的电压相等，所以运算放大器53的同相输入端电压V4等于电压V3。根据电阻分压原理可知输出电压VCC满足关系式：
VCC = R 1 + R 2 R 2 V 4 = R 1 + R 2 R 2 V 3 = R 1 + R 2 R 2 V 2 = ( 1 + R 1 R 2 ) V 2
3.8 < VCC = ( 1 + R 1 R 2 ) V 2 < 4.2
当不烧写EFUSE电路中的电熔丝时，供电控制信号为高电平，此时N型金属氧化物半导体晶体管51导通、P型金属氧化物半导体晶体管52断开，电压V3等于V1。所以此时输出电压VCC满足关系式：
VCC = R 1 + R 2 R 2 V 4 = R 1 + R 2 R 2 V 3 = R 1 + R 2 R 2 V 1 = ( 1 + R 1 R 2 ) V 1
VCC = ( 1 + R 1 R 2 ) V 1 &Element; { 5,3.3,2.5,1.8,1.2 }
电路设计时，只需要设置电压VCC、电压V1、电压V2、电阻R154和电阻R255满足上述关系式，就可以实现电压可调供电电路的功能。
例如，电路设计时，设置V1＝1.5、V2＝1.8、R1/R2＝1.8/1.5，则烧写EFUSE电路中的电熔丝时：
VCC = ( 1 + 1.8 1.5 ) &times; 1.8 = 3.96
电压VCC为3.96V，介于3.8V和4.2V之间，满足烧写时的要求。
不烧写EFUSE电路中的电熔丝时：
VCC = ( 1 + 1.8 1.5 ) &times; 1.5 = 3.3
电压VCC为3.3V，满足不烧写时的要求。
下面本发明实施例再提供一种上述电压可调供电电路42的具体实现电路，其结构示意图如图6所示，包括：N型金属氧化物半导体晶体管61、P型金属氧化物半导体晶体管62、电感63、比较器64、误差放大器65、变阻器R366和变阻器R467；各器件之间的连接关系如图6所示；
其中，P型金属氧化物半导体晶体管62的源端输入5V电压信号；比较器64的反相输入端输入三角波信号；误差放大器65的反相输入端输入电压V8；变阻器R366的选择端和变阻器R467的选择端输入供电控制信号(第一供电控制信号或第二供电控制信号)；电感63与变阻器R366相连的一端，即变阻器R366与电感63相连的一端，输出电压VCC(即第一电压信号或第二电压信号)。
图6所示电压可调供电电路为一种调节反馈电阻比值的DC-DC电源转换器，是一种降压型DC-DC电源转换器，其工作原理如下：
5V的电源信号通过P型金属氧化物半导体晶体管62和电感63生成电压VCC，电压VCC通过电路分压生成电压V5输入误差放大器65的同相输入端。如果电压VCC过高，电压V5大于电压V8，误差放大器65放大电压V5和电压V8的差值，输出高电平的电压V6。比较器64比较高电平V6与三角波电压，由于高电平的电压V6电压高，所以比较器64生产较长时间的高电平的电压V7，放电N型金属氧化物半导体晶体管61导通时间比供电P型金属氧化物半导体晶体管62导通时间长，使得电压VCC下降直到电压V8等于电压V5。如果电压VCC过低，则电压V6为低电平，比较器64输出较长时间的低电平的电压V7，供电P型金属氧化物半导体晶体管62导通时间比放电N型金属氧化物半导体晶体管61导通时间长，使得电压VCC上升直到电压V8等于电压V5。可见不管电压VCC高与低，都能使得电压V8等于电压V5，且满足关系式：
V 8 = V 5 = R 4 R 3 + R 4 VCC
即：
VCC = R 3 + R 4 R 4 V 5 = R 3 + R 4 R 4 V 8 = ( 1 + R 3 R 4 ) V 8
当烧写EFUSE电路中的电熔丝时，供电控制信号调节变阻器R366和变阻器R467的比值满足关系式：
3.8 < VCC = ( 1 + R 3 R 4 ) V 8 < 4.2
当不烧写EFUSE电路中的电熔丝时，供电控制信号调节变阻器R366和变阻器R467的比值满足关系式：
VCC = ( 1 + R 3 R 4 ) V 8 &Element; { 5,3.3,2.5,1.8,1.2 }
电路设计时，只需要设置电压VCC、电压V8、变阻器R366和变阻器R467满足上述关系式，就可以实现电压可调供电电路的功能。
例如，电路设计时，设置V8＝1.5V、烧写EFUSE时，R3/R4＝2.5/1.5：
VCC = ( 1 + 2.8 1.5 ) &times; 1 . 5 = 4
电压VCC为4V，介于3.8V和4.2V之间，满足烧写时的要求。
不烧写EFUSE电路中的电熔丝时，设置R3/R4＝1.8/1.5：
VCC = ( 1 + 1 . 8 1.5 ) &times; 1 . 5 = 3.3
VCC为3.3V，满足不烧写时的要求。
本发明实施例再提供一种上述变阻器R366的具体实现电路，其结构示意图如图7所示，包括：N型金属氧化物半导体晶体管71、P型金属氧化物半导体晶体管72、电阻73和电阻74；各器件之间的连接关系如图7所示；
其中，N型金属氧化物半导体晶体管71的栅端和P型金属氧化物半导体晶体管72的栅端输入供电控制信号(第一供电控制信号或第二供电控制信号)。
本发明实施例再提供一种上述变阻器R467的具体实现电路，其结构示意图如图8所示，包括：N型金属氧化物半导体晶体管81、P型金属氧化物半导体晶体管82、电阻83和电阻84；各器件之间的连接关系如图8所示；
其中，N型金属氧化物半导体晶体管81的栅端和P型金属氧化物半导体晶体管82的栅端输入供电控制信号(第一供电控制信号或第二供电控制信号)。
采用上述图7和图8所示的变阻器，根据供电控制信号调节上述电阻R366与电阻R467的比值，当烧写EFUSE时，供电控制信号为低电平，此时N型金属氧化物半导体晶体管71断开、P型金属氧化物半导体晶体管72导通、N型金属氧化物半导体晶体管81断开、P型金属氧化物半导体晶体管82导通，电阻R366的电阻为电阻74，电阻R467的电阻为电阻84，因此，设置电阻74与电阻84之间的比值满足，烧写时电阻R366与电阻R467之间的上述关系式即可；当不烧写EFUSE时，供电控制信号为高电平，此时N型金属氧化物半导体晶体管71导通、P型金属氧化物半导体晶体管72断开、N型金属氧化物半导体晶体管81导通、P型金属氧化物半导体晶体管82断开，电阻R366的电阻为电阻73，电阻R467的电阻为电阻83，因此，设置电阻73与电阻83之间的比值满足，不烧写时电阻R366与电阻R467之间的上述关系式即可。
综上所述，本发明实施例提供的集成电路中，电压可调供电电路接收烧写供电控制电路输出的第一供电控制信号，并输出第一电压信号，经电源切换电路给EFUSE电路，以及输出该第一电压信号给集成电路的其他功能电路，EFUSE电路接收第一电压信号和烧写供电电路输出的第一烧写控制信号，烧断其中对应的电熔丝；或者电压可调供电电路接收烧写供电控制电路输出的第二供电控制信号，并输出第二电压信号给集成电路的其他功能电路，EFUSE电路接收烧写供电控制电路输出的第二烧写控制信号，保证其中对应的电熔丝不被烧断。与现有技术中集成了EFUSE电路的集成电路相比，节省了制造和使用成本，以及节省了集成电路引脚资源。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1、一种集成电路，其特征在于，包括：烧写供电控制电路、电压可调供电电路、电熔丝电路和电源切换电路；
所述烧写供电控制电路，输出第一供电控制信号给所述电压可调供电电路和所述电源切换电路，并输出第一烧写控制信号给所述电熔丝电路；或者输出第二供电控制信号给所述电压可调供电电路和所述电源切换电路，并输出第二烧写控制信号给所述电熔丝电路；
所述电源切换电路，接收所述第一供电控制信号，导通所述电压可调供电电路与所述电熔丝电路的连接；或者接收所述第二供电控制信号，断开所述电压可调供电电路与所述电熔丝电路的连接；
所述电压可调供电电路，接收所述第一供电控制信号，并输出第一电压信号，经所述电源切换电路给所述电熔丝电路，并输出所述第一电压信号给所述集成电路的其他功能电路；或者接收所述第二供电控制信号，并输出第二电压信号给所述集成电路的其他功能电路；
所述电熔丝电路，接收所述第一烧写控制信号和所述第一电压信号，烧断其中对应的电熔丝；或者接收所述第二烧写控制信号，保证其中对应的电熔丝不被烧断。
2、如权利要求1所述的集成电路，其特征在于，还包括：稳压电容；
所述稳压电容一端接地，另一端与所述电压可调供电电路相连，接收所述第一电压信号或所述第二电压信号。
3、如权利要求1所述的集成电路，其特征在于，所述电压可调供电电路通过集成电路引脚与设置于所述集成电路外的稳压电容一端相连，输出所述第一电压信号或所述第二电压信号给所述稳压电容；所述稳压电容另一端接地。
4、如权利要求1所述的集成电路，其特征在于，所述电压可调供电电路，包括：第一N型金属氧化物半导体晶体管、第一P型金属氧化物半导体晶体管、运算放大器、第一电阻、第二电阻和第二P型金属氧化物半导体晶体管；
所述第一N型金属氧化物半导体晶体管的栅端与所述第一P型金属氧化物半导体晶体管的栅端相连；所述第一N型金属氧化物半导体晶体管的源端、所述第一P型金属氧化物半导体晶体管的漏端与所述运算放大器的反相输入端相连；所述第一电阻的一端、所述第二电阻的一端与所述运算放大器的同相输入端相连；所述第二电阻的另一端接地；所述第一电阻的另一端与所述第二P型金属氧化物半导体晶体管的漏端相连；所述第二P型金属氧化物半导体晶体管的栅端与所述运算放大器的输出端相连；
所述第一N型金属氧化物半导体晶体管的漏端输入第三电压信号；所述第一P型金属氧化物半导体晶体管的源端输入第四电压信号；所述第一N型金属氧化物半导体晶体管的栅端和所述第一P型金属氧化物半导体晶体管的栅端输入所述第一供电控制信号或第二供电控制信号；所述第二P型金属氧化物半导体晶体管的源端输入5V电压信号；所述第一电阻的另一端和所述第二P型金属氧化物半导体晶体管的漏端输出所述第一电压信号或所述第二电压信号。
5、如权利要求1所述的集成电路，其特征在于，所述电压可调供电电路，包括：第二N型金属氧化物半导体晶体管、第三P型金属氧化物半导体晶体管、电感、比较器、误差放大器、第一变阻器和第二变阻器；
所述第三P型金属氧化物半导体晶体管的漏端、所述第二N型金属氧化物半导体晶体管的漏端与所述电感的一端相连；所述第三P型金属氧化物半导体晶体管的栅端、所述第二N型金属氧化物半导体晶体管的栅端与所述比较器的输出端相连；所述第二N型金属氧化物半导体晶体管的源端接地；所述比较器的同相输入端与所述误差放大器的输出端相连；所述第一变阻器的一端、所述第二变阻器的一端与所述误差放大器的同相输入端相连；所述第二变阻器的另一端接地；所述电感的另一端与所述第一变阻器的另一端相连；
所述第三P型金属氧化物半导体晶体管的源端输入5V电压信号；所述比较器的反相输入端输入三角波信号；所述误差放大器的反相输入端输入第五电压信号；所述第一变阻器的选择端和所述第二变阻器的选择端输入所述第一供电控制信号或第二供电控制信号；所述电感的另一端和所述第一变阻器的另一端输出所述第一电压信号或所述第二电压信号。
6、如权利要求5所述的集成电路，其特征在于，所述第一变阻器，包括：第三N型金属氧化物半导体晶体管、第四P型金属氧化物半导体晶体管、第三电阻和第四电阻；
所述第三N型金属氧化物半导体晶体管的栅端与所述第四P型金属氧化物半导体晶体管的栅端相连；所述第三N型金属氧化物半导体晶体管的漏端与所述第四P型金属氧化物半导体晶体管的源端相连；所述第三N型金属氧化物半导体晶体管的源端与所述第三电阻的一端相连；所述第四P型金属氧化物半导体晶体管的漏端与所述第四电阻的一端相连；所述第三电阻的另一端与所述第四电阻的另一端相连；
所述第三N型金属氧化物半导体晶体管的栅端和所述第四P型金属氧化物半导体晶体管的栅端输入所述第一供电控制信号或所述第二供电控制信号。
7、如权利要求5所述的集成电路，其特征在于，所述第二变阻器，包括：第四N型金属氧化物半导体晶体管、第五P型金属氧化物半导体晶体管、第五电阻和第六电阻；
所述第四N型金属氧化物半导体晶体管的栅端与所述第五P型金属氧化物半导体晶体管的栅端相连；所述第四N型金属氧化物半导体晶体管的漏端与所述第五P型金属氧化物半导体晶体管的源端相连；所述第四N型金属氧化物半导体晶体管的源端与所述第五电阻的一端相连；所述第五P型金属氧化物半导体晶体管的漏端与所述第六电阻的一端相连；所述第五电阻的另一端与所述第六电阻的另一端相连；
所述第四N型金属氧化物半导体晶体管的栅端和所述第五P型金属氧化物半导体晶体管的栅端输入所述第一供电控制信号或所述第二供电控制信号。
8、如权利要求1-7任一所述的集成电路，其特征在于，所述电源切换电路为P型金属氧化物半导体晶体管、N型金属氧化物半导体晶体管或三极管。
CN2009101384915A 2009-05-20 2009-05-20 一种集成电路 Expired - Fee Related CN101556825B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2009101384915A CN101556825B (zh) 2009-05-20 2009-05-20 一种集成电路
PCT/CN2010/072489 WO2010133136A1 (zh) 2009-05-20 2010-05-06 一种集成电路
US13/255,727 US8471623B2 (en) 2009-05-20 2010-05-06 Integrated circuit
EP10777340A EP2434544A4 (en) 2009-05-20 2010-05-06 INTEGRATED CIRCUIT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101384915A CN101556825B (zh) 2009-05-20 2009-05-20 一种集成电路

Publications (2)

Publication Number Publication Date
CN101556825A true CN101556825A (zh) 2009-10-14
CN101556825B CN101556825B (zh) 2011-11-30

Family

ID=41174899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101384915A Expired - Fee Related CN101556825B (zh) 2009-05-20 2009-05-20 一种集成电路

Country Status (4)

Country Link
US (1) US8471623B2 (zh)
EP (1) EP2434544A4 (zh)
CN (1) CN101556825B (zh)
WO (1) WO2010133136A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010133136A1 (zh) * 2009-05-20 2010-11-25 炬力集成电路设计有限公司 一种集成电路
CN101930802A (zh) * 2009-06-25 2010-12-29 联发科技股份有限公司 电可编程熔丝装置
CN102298960A (zh) * 2010-06-25 2011-12-28 威盛电子股份有限公司 具有可编程保险丝的集成电路及其保护方法
CN103178824A (zh) * 2013-03-18 2013-06-26 西安华芯半导体有限公司 一种能够实现部分模块电源关断的集成电路及关断方法
WO2023142575A1 (zh) * 2022-01-29 2023-08-03 华为技术有限公司 一种电源开关电路和一次性可编程存储器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159668B2 (en) 2014-01-14 2015-10-13 United Microelectronics Corp. E-fuse circuit and method for programming the same
US9281067B1 (en) 2014-08-11 2016-03-08 Samsung Electronics Co., Ltd. Semiconductor test system and operation method of the same
CN104391556A (zh) * 2014-11-13 2015-03-04 英业达科技有限公司 电源保护装置及方法
CN111642375B (zh) * 2020-06-16 2021-10-29 张艳枝 一种绿化灌溉控制系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07260874A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置及びその試験方法
CN1110441A (zh) 1994-04-07 1995-10-18 华邦电子股份有限公司 具有自毁功能的集成电路
KR100359855B1 (ko) * 1998-06-30 2003-01-15 주식회사 하이닉스반도체 가변전압발생기를이용한앤티퓨즈의프로그래밍회로
JP4963144B2 (ja) * 2000-06-22 2012-06-27 ルネサスエレクトロニクス株式会社 半導体集積回路
US7129769B2 (en) * 2005-02-17 2006-10-31 International Business Machines Corporation Method and apparatus for protecting eFuse information
US7433618B2 (en) * 2005-10-04 2008-10-07 Brian Keith Bartley System and methods for enabling geographically specific fuser control process
US7659497B2 (en) 2005-12-06 2010-02-09 International Business Machines Corporation On demand circuit function execution employing optical sensing
TWI319617B (en) * 2006-09-12 2010-01-11 Holtek Semiconductor Inc Fuse option circuit
US7721163B2 (en) * 2007-04-23 2010-05-18 Micron Technology, Inc. JTAG controlled self-repair after packaging
CN101556825B (zh) 2009-05-20 2011-11-30 炬力集成电路设计有限公司 一种集成电路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010133136A1 (zh) * 2009-05-20 2010-11-25 炬力集成电路设计有限公司 一种集成电路
US8471623B2 (en) 2009-05-20 2013-06-25 Actions Semiconductor Co., Ltd. Integrated circuit
CN101930802A (zh) * 2009-06-25 2010-12-29 联发科技股份有限公司 电可编程熔丝装置
CN102298960A (zh) * 2010-06-25 2011-12-28 威盛电子股份有限公司 具有可编程保险丝的集成电路及其保护方法
CN103178824A (zh) * 2013-03-18 2013-06-26 西安华芯半导体有限公司 一种能够实现部分模块电源关断的集成电路及关断方法
WO2023142575A1 (zh) * 2022-01-29 2023-08-03 华为技术有限公司 一种电源开关电路和一次性可编程存储器

Also Published As

Publication number Publication date
US8471623B2 (en) 2013-06-25
EP2434544A4 (en) 2013-03-27
EP2434544A1 (en) 2012-03-28
CN101556825B (zh) 2011-11-30
US20110316615A1 (en) 2011-12-29
WO2010133136A1 (zh) 2010-11-25

Similar Documents

Publication Publication Date Title
CN101556825B (zh) 一种集成电路
CN207490875U (zh) 电压生成器电路
CN110249283A (zh) 低压差稳压器
CN101329587B (zh) 电压调节器
CN104049663B (zh) 应用于高负载电流的电荷注入式开关电容稳压器
CN101901019B (zh) 一种高压恒流启动的内部电源电路
CN102281005A (zh) 开关电源线电压补偿电路
CN105183064A (zh) Ldo电路
CN105071654B (zh) 一种电压转换电路
CN104423406A (zh) 具有电压驱动器和电流驱动器的发送器
CN103529886A (zh) 调压电路
CN108287588B (zh) 电压调整器
CN110086455A (zh) 一种新型开关电路结构
CN107704005A (zh) 负电压线性稳压源
CN105425887A (zh) 一种带上电复位的可校正低功耗电压基准源
CN103269217A (zh) 输出缓冲器
JP2012080207A (ja) レベルシフト回路
CN100521478C (zh) 电位移转电路与方法
CN108199708A (zh) 一种门驱动电路、方法和装置
CN104898756B (zh) 一种电压调整电路
CN110635795B (zh) 适用于中高压工作的高电源电压选择电路及其实现方法
CN107317578A (zh) 电压准位移位电路
CN105048801A (zh) 一种电压转换电路
CN106528250B (zh) 双电源烧写电平发生电路
US9748933B2 (en) Multi-step slew rate control circuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JUXIN(ZHUHAI) TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: JULI INTEGRATED CIRCUIT DESIGN CO., LTD.

Effective date: 20141211

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20141211

Address after: 519085, C, No. 1, No. four, 1 hi tech Zone, Tang Wan Town, Guangdong, Zhuhai

Patentee after: ACTIONS (ZHUHAI) TECHNOLOGY Co.,Ltd.

Address before: 519085 No. 1, unit 15, building 1, 1 Da Ha Road, Tang Wan Town, Guangdong, Zhuhai

Patentee before: ACTIONS SEMICONDUCTOR Co.,Ltd.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161213

Address after: 519000 Guangdong city of Zhuhai province Hengqin Baohua Road No. 6, room 105 -20527

Patentee after: EZCHIPS MICROELETRONICS Co.,Ltd.

Address before: 519085 1 1# C

Patentee before: ACTIONS (ZHUHAI) TECHNOLOGY Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111130

CF01 Termination of patent right due to non-payment of annual fee