CN105425887A

CN105425887A - 一种带上电复位的可校正低功耗电压基准源

Info

Publication number: CN105425887A
Application number: CN201511021712.2A
Authority: CN
Inventors: 蔡超波; 宋树祥; 岑明灿; 陈新菡
Original assignee: Guangxi Normal University
Current assignee: Guangxi Normal University
Priority date: 2015-12-30
Filing date: 2015-12-30
Publication date: 2016-03-23
Anticipated expiration: 2035-12-30
Also published as: CN105425887B

Abstract

本发明公开了一种带上电复位的可校正低功耗电压基准源，包括上电复位电路、启动电路、基准电压源核心电路、基准电压校正电路、缓冲电路。本发明带上电复位功能，可检测电源电压是否为有效工作电压；本发明的启动电路具有启动速度快的特点；本发明的基准电压校正电路采用了数字技术对MOS管进行修调，具有校正方便、面积小、功耗低的特点；本发明具有高精度、低功耗、面积小、工作电压范围宽的优点。

Description

一种带上电复位的可校正低功耗电压基准源

技术领域

本发明涉及电源技术领域，具体涉及一种带上电复位的可校正低功耗电压基准源。

背景技术

基准电压源在存储器、模数/数模转换器和电源管理等电路中是应用最为广泛的一种模拟电路。基准电压源用于提供一个稳定的电压，其电压值不随电源电压、温度、工艺发生变化。

随着集成电路工艺尺寸的不断减小以及便携式设备的迅速发展，电子产品对功耗的要求越来越高，因此低功耗的基准电压源显得愈发重要。在集成电路制造过程中由于工艺角以及失配等因素的影响，会使得最终得到的基准电压偏离理想的基准值，因此需要对输出的基准电压进行校正。

传统的基准电压源利用三极管的基极-发射极电压U_BE和偏压ΔU_BE以不同的权重叠加得到零温漂的基准电压，但这种类型的基准电压源功耗较大。传统的基准电压校正电路都是对电阻进行修调，因此需要较多电阻，但较多电阻对应大面积，大面积意味着高成本。传统的电压基准源不带上电复位电路，因此无法判断当前电源电压值是否为有效工作电压值。

发明内容

针对现有技术存在的上述问题，本发明提供一种带上电复位、可校正、功耗低、面积小、温度系数低的基准电压源。本发明带上电复位功能，可检测电源电压是否为有效工作电压；本发明的启动电路具有启动速度快的特点；本发明的基准电压校正电路采用了数字技术对MOS管进行修调，具有校正方便、面积小、功耗低的特点；因而本发明具有高精度、低功耗、面积小、工作电压范围宽的优点。

一种带上电复位的可校正低功耗电压基准源，包括上电复位电路、启动电路、基准电压源核心电路、基准电压校正电路、缓冲电路；

所述上电复位电路用于检测电源电压是否达到电路正常工作所需的最低电压，若低于最低电压则输出一个低电平复位信号。上电复位电路包括PMOS管M_P1、PMOS管M_P3、PMOS管M_P4和NOMS管M_P2，电阻R_P1、电阻R_P2、电阻R_P3和电阻R_P4，反相器INV₁、反相器INV₂和反相器INV₃；PMOS管M_P1的源极与电阻R_P1的第一端子接入电源VDD端，PMOS管M_P1的栅极与反相器INV₂的输出端连接，PMOS管M_P1的漏极与电阻R_P1的第二端子及电阻R_P2的第一端子相互连接，电阻R_P2的第二端子与NOMS管M_P2的栅极及电阻R_P3的第一端子相互连接，电阻R_P3的第二端子接地，NOMS管M_P2的源极通过电阻R_P4接地，NOMS管M_P2的漏极与PMOS管M_P3的漏极及反相器INV₁的输入端相互连接，PMOS管M_P3的栅极与第二偏置电压V_P2连接，PMOS管M_P3的源极与PMOS管M_P4的漏极连接，PMOS管M_P4的栅极与第一偏置电压V_P1连接，PMOS管M_P4的源极接入电源VDD端，反相器INV₁的输出端连接反相器INV₂的输入端，反相器INV₂的输出端连接反相器INV₃的输入端，反相器INV₃的输出端为整个上电复位电路的输出信号POR。

所述启动电路用于提供启动电流，避免零电流(简并)状态，通常的启动电路都能适用。本发明提供一个启动速度更快的启动电路，包括PMOS管M_S1、PMOS管M_S2、PMOS管M_S3和电容C_S；所述PMOS管M_S1、PMOS管M_S2、PMOS管M_S3的源极都接入电源VDD，PMOS管M_S1的栅极连接第一偏置电压V_P1，PMOS管M_S1的漏极、PMOS管M_S2的栅极、PMOS管M_S3的栅极和电容C_S的第一端子相互连接，电容C_S的第二端子接地；PMOS管M_S2的漏极是第一启动信号V_N1输出端，PMOS管M_S3的漏极是第二启动信号V_N2输出端。

所述基准电压校正电路用于校正基准电压由于工艺角、失调、温度等因素影响产生的误差，通常的基准电压校正电路都能适用。本发明提供一个校正更方便、功耗更低的基准电压校正电路，包括3-8线译码器、M_C1、M_C2、M_C3、M_C4、M_C5、M_C6、M_C7、M_C8，以及M_K1、M_K2、M_K3、M_K4、M_K5、M_K6、M_K7、M_K8；所述3-8线译码器第一输入端与第一输入校正信号(Trim<0>)连接，3-8线译码器第二输入端与第二输入校正信号(Trim<1>)连接，3-8线译码器第三输入端与第三输入校正信号(Trim<2>)连接，3-8线译码器第一输出端与M_K1栅极连接，3-8线译码器第一输出端与M_K1栅极连接，3-8线译码器第二输出端与M_K2栅极连接，3-8线译码器第三输出端与M_K3栅极连接，3-8线译码器第四输出端与M_K4栅极连接，3-8线译码器第五输出端与M_K5栅极连接，3-8线译码器第六输出端与M_K6栅极连接，3-8线译码器第七输出端与M_K7栅极连接，3-8线译码器第八输出端与M_K8栅极连接，M_K1的源极、M_K2的源极、M_K3的源极、M_K4的源极、M_K5的源极、M_K6的源极、M_K7的源极和M_K8的源极接地，M_K1的漏极与M_C1的源极连接，M_K2的漏极与M_C2的源极连接，M_K3的漏极与M_C3的源极连接，M_K4的漏极与M_C4的源极连接，M_K5的漏极与M_C5的源极连接，M_K6的漏极与M_C6的源极连接，M_K7的漏极与M_C7的源极连接，M_K8的漏极与M_C8的源极连接，M_C1的栅极、M_C1的漏极、M_C2的栅极、M_C2的漏极、M_C3的栅极、M_C3的漏极、M_C4的栅极、M_C4的漏极、M_C5的栅极、M_C5的漏极、M_C5的栅极、M_C5的漏极、M_C6的栅极、M_C6的漏极、M_C7的栅极、M_C7的漏极、M_C8的栅极、M_C8的漏极与校正输出信号(Control)连接；其中：M_C1、M_C2、M_C3、M_C4、M_C5、M_C6、M_C7、M_C8以及M_K1、M_K2、M_K3、M_K4、M_K5、M_K6、M_K7、M_K8分别都是NMOS管。

所述基准电压源核心电路用于产生一个基准电压，基准电压源核心电路产生的输出电压(U_REF1)与所述的缓冲电路连接，提高了基准电压(U_REF)的带负载能力。

附图说明

图1为本发明中的上电复位电路连接图。

图2为本发明中的启动电路连接图。

图3为本发明中的基准电压源核心电路、缓冲电路连接图。

图4为本发明中的基准电压校正电路连接图。

图5为本发明电路连接图。

图6为本发明上电复位电路电压传输特性仿真图。

图7为本发明基准电压校正电路校正图。

图8为本发明基准输出电压温度特性仿真图。

具体实施方式

下面结合附图和实施例对本发明的技术方案进行详细地描述，便于获得更好的理解。

图5所示，是本发明一种带上电复位的可校正低功耗电压基准源的电路连接图，包括上电复位电路、启动电路、基准电压源核心电路、基准电压校正电路、缓冲电路。本发明利用亚阈值区MOS管电流低的特点，设计了一款带上电复位、可校正、功耗低、面积小、温度系数低的基准电压源。

图3所示为基准电压源核心电路与缓冲电路，晶体管M₁与M₄、M₃与M₆分别形成共源共栅结构，有效地提高了基准电压源的电源抑制比。选取适当尺寸MOS管(M_1,2,5,7)和电阻(R_1,2)，使得则可以得到一个与温度无关的基准电压U_REF1，图8为输出电压U_REF的温度特性仿真结果，由图8可以得出本发明的基准电压温度系数为24ppm/℃，本发明具有低温度系数的特点。

基准电压U_REF1接电容C₁到地，可滤除U_REF1中的高次谐波，基准电压U_REF1接入缓冲电路后可以提高输出电压U_REF的带负载能力。

图1所示为上电复位电路，包括PMOS管M_P1、M_P3、M_P4，NOMS管M_P2，电阻R_P1、R_P2、R_P3、R_P4，反相器INV₁、INV₂、INV₃·。上复位电路用于检测电源电压是否达到电路正常工作所需的最低电压。

当电源电压从零开始上升但是低于检测值V_DD1时，PDET为高电平，POR_B为高电平，M_P1关闭，R_P1接入电路，V_DD通过电阻R_P1、R_P2、R_P3给M_P2栅极供电，输出的POR为低电平；当电源电压大于检测值V_DD1时，PDET为低电平，输出的POR为高电平，POR_B为低电平，M_P1导通，R_P1被短路；当电源电压由高开始下降但高于检测值V_DD2时，V_DD通过电阻R_P2、R_P3给M_P2栅极供电，输PDET为低电平，输出的POR为高电平；当电源电压低于检测值V_DD2时，PDET为高电平，输出的POR为低电平。检测值V_DD1＝U_TH(R_P1+R_P2+R_P3)/R_P3、检测值V_DD2＝U_TH(R_P2+R_P3)/R_P3，其中U_TH为使得PDET发生翻转直接加在M_P2栅极电压，设置两个检测电压的目的就是防止电源电压在检测电压附近波动时，输出的复位信号POR不断翻转。

上电复位电路的电压传输特性仿真结果如图6所示，从仿真结果可以得出检测电压存在滞回窗口，可有效防止电源电压在最低工作电压附近波动时复位信号(POR)不断翻转，本发明为低电平复位。

图2所示为启动电路，包括PMOS管M_S1、M_S2、M_S3，电容C_S，上电瞬间，所有MOS管电流为零，电容C_S上的电压为0，则M_S2和M_S3栅极为低电平，而M_S2和M_S3的源级为高电平，M_S2和M_S3漏极为低电平，故M_S2和M_S3开始导通为基准源主体电路提供电流，使电路慢慢脱离零状态，最终正常工作。上电过程中M_S1产生的电流给电容C_S充电，最终会使得电容C_S上极板电压达到VDD，此时，M_S2和M_S3栅极为高电平，M_S2和M_S3源极也为高电平，M_S2和M_S3关闭。

启动电路实现了上电瞬间为基准电路提供启动电流，使电路脱离零电流状态，电路正常工作后，启动电路又自动关闭。电路上电瞬间，启动电路立刻提供启动电流，因此该启动电路具有启动速度快的特点。

由于MOS管和电阻失配以及工艺角的影响，输出的基准电压会偏离理想的基准值，从而使得输出电压产生误差。为了消除输出电压产生的误差，需要设计校正电路将基准电压校正到理想值附近。图4所示为本发明的基准电压校正电路，包括3-8线译码器，NMOS管M_C1、M_C2、M_C3、M_C4、M_C5、M_C6、M_C7、M_C8，当开关作用的NMOS管M_K1、M_K2、M_K3、M_K4、M_K5、M_K6、M_K7、M_K8。整个基准电压校正电路用于替换图3中的MOS管M_C。

M_K1～M_K8起开关作用，当起开关作用的MOS管(M_K1～M_K8)导通时，与之相连的MOS管(M_C1～M_C8)接入电路中，若起开关作用的MOS管(M_K1～M_K8)关断时，与之相连的MOS管(M_C1～M_C8)不接入电路中。由三位数字校正信号(Trim<0>～Trim<1>)即可控制M_C1～M_C8中哪个MOS接入电路，当Trim<0>～Trim<1>为000时，只有M_C1接入电路中；当Trim<0>～Trim<1>为000时，只有M_C1接入电路中；当Trim<0>～Trim<1>为001时，只有M_C2接入电路中；当Trim<0>～Trim<1>为010时，只有M_C3接入电路中；当Trim<0>～Trim<1>为011时，只有M_C4接入电路中；当Trim<0>～Trim<1>为100时，只有M_C5接入电路中；当Trim<0>～Trim<1>为101时，只有M_C6接入电路中；当Trim<0>～Trim<1>为110时，只有M_C7接入电路中；当Trim<0>～Trim<1>为111时，只有M_C7接入电路中，接入不同的MOS管即可得到不同的基准电压。

基准电压校正电路的仿真结果如图7所示，从仿真结果可以得出通过控制校正信号(Trim<0>～Trim<1>)即可得到不同的基准电压，默认编码为011。若在失调与工艺角的影响下输出基准电压比理想值大，则可往111方向调节；若在失调与工艺角的影响下输出基准电压比理想值小，则可往000方向调节。本发明的基准电压校正电路具有校正方便、面积小、功耗低的特点。

Claims

1.一种带上电复位的可校正低功耗电压基准源，包括电源，其特征在于：至少还包括上电复位电路；所述上电复位电路包括PMOS管M_P1、PMOS管M_P3、PMOS管M_P4和NOMS管M_P2，电阻R_P1、电阻R_P2、电阻R_P3和电阻R_P4，反相器INV₁、反相器INV₂和反相器INV₃；PMOS管M_P1的源极与电阻R_P1的第一端子接入电源VDD端，PMOS管M_P1的栅极与反相器INV₂的输出端连接，PMOS管M_P1的漏极与电阻R_P1的第二端子及电阻R_P2的第一端子相互连接，电阻R_P2的第二端子与NOMS管M_P2的栅极及电阻R_P3的第一端子相互连接，电阻R_P3的第二端子接地，NOMS管M_P2的源极通过电阻R_P4接地，NOMS管M_P2的漏极与PMOS管M_P3的漏极及反相器INV₁的输入端相互连接，PMOS管M_P3的栅极与第二偏置电压V_P2连接，PMOS管M_P3的源极与PMOS管M_P4的漏极连接，PMOS管M_P4的栅极与第一偏置电压V_P1连接，PMOS管M_P4的源极接入电源VDD，反相器INV₁的输出端连接反相器INV₂的输入端，反相器INV₂的输出端连接反相器INV₃的输入端，反相器INV₃的输出端为整个上电复位电路的输出信号POR。

2.根据权利要求1所述的电压基准源，其特征在于：还包括启动电路；所述启动电路包括PMOS管M_S1、PMOS管M_S2、PMOS管M_S3和电容C_S；所述PMOS管M_S1、PMOS管M_S2、PMOS管M_S3的源极都接入电源VDD端，PMOS管M_S1的栅极连接第一偏置电压V_P1，PMOS管M_S1的漏极、PMOS管M_S2的栅极、PMOS管M_S3的栅极和电容C_S的第一端子相互连接，电容C_S的第二端子接地；PMOS管M_S2的漏极是第一启动信号V_N1输出端，PMOS管M_S3的漏极是第二启动信号V_N2输出端。

3.根据权利要求1或2所述的电压基准源，其特征在于：还包括基准电压校正电路；所述基准电压校正电路包括3-8线译码器、M_C1、M_C2、M_C3、M_C4、M_C5、M_C6、M_C7、M_C8，以及M_K1、M_K2、M_K3、M_K4、M_K5、M_K6、M_K7、M_K8；所述3-8线译码器第一输入端与第一输入校正信号(Trim<0>)连接，3-8线译码器第二输入端与第二输入校正信号(Trim<1>)连接，3-8线译码器第三输入端与第三输入校正信号(Trim<2>)连接，3-8线译码器第一输出端与M_K1栅极连接，3-8线译码器第一输出端与M_K1栅极连接，3-8线译码器第二输出端与M_K2栅极连接，3-8线译码器第三输出端与M_K3栅极连接，3-8线译码器第四输出端与M_K4栅极连接，3-8线译码器第五输出端与M_K5栅极连接，3-8线译码器第六输出端与M_K6栅极连接，3-8线译码器第七输出端与M_K7栅极连接，3-8线译码器第八输出端与M_K8栅极连接，M_K1的源极、M_K2的源极、M_K3的源极、M_K4的源极、M_K5的源极、M_K6的源极、M_K7的源极和M_K8的源极接地，M_K1的漏极与M_C1的源极连接，M_K2的漏极与M_C2的源极连接，M_K3的漏极与M_C3的源极连接，M_K4的漏极与M_C4的源极连接，M_K5的漏极与M_C5的源极连接，M_K6的漏极与M_C6的源极连接，M_K7的漏极与M_C7的源极连接，M_K8的漏极与M_C8的源极连接，M_C1的栅极、M_C1的漏极、M_C2的栅极、M_C2的漏极、M_C3的栅极、M_C3的漏极、M_C4的栅极、M_C4的漏极、M_C5的栅极、M_C5的漏极、M_C5的栅极、M_C5的漏极、M_C6的栅极、M_C6的漏极、M_C7的栅极、M_C7的漏极、M_C8的栅极、M_C8的漏极与校正输出信号(Control)连接；其中：M_C1、M_C2、M_C3、M_C4、M_C5、M_C6、M_C7、M_C8以及M_K1、M_K2、M_K3、M_K4、M_K5、M_K6、M_K7、M_K8分别都是NMOS管。

4.根据权利要求3所述的电压基准源，其特征在于：还包括基准电压源核心电路与缓冲电路，所述基准电压源核心电路产生的输出电压与所述缓冲电路连接。