CN109710013A - 一种具有失调抑制和负载增强的稳压电路 - Google Patents

Abstract

本发明涉及一种具有失调抑制和负载增强的稳压电路，包括基准产生模块，补偿模块及负载增强模块，其中，所述基准产生模块用于产生带隙基准电压；所述补偿模块连接所述基准产生模块，用于对所述带隙基准电压进行补偿；所述负载增强模块连接所述基准产生模块和补偿模块，用于增大所述基准产生模块的电流负载能力。该稳压电路能够有效降低电路中由于不匹配等原因引起的失调电压和噪声对整体电路的影响。

Description

一种具有失调抑制和负载增强的稳压电路

技术领域

本发明属于微电子技术领域，具体涉及一种具有失调抑制和负载增强的稳压电路。

背景技术

带隙基准(BGR)是利用一个与温度成正比的电压和一个与温度成反比的电压之和，二者温度系数相互抵消，实现与温度无关的电压基准。精准的带隙基准是许多模拟电路、数字电路和混合信号电路的基本组成部分，其性能优劣直接影响着整个电路的稳定性。噪声、偏置电压和温度变化都极大的影响了带隙基准的精度。最重要的是当信号传输到输出时，误差放大器引入的噪声和偏移将乘以一个很大的因子，引起很大的误差。总之，精确的带隙基准在高精度应用有着巨大的前景，特别是对于锂离子电池充电应用和其他远程物理输出应用。

为了解决这一问题，现有技术采用了自动调零或斩波技术，但其中的开关可能会降低电压基准的性能。例如，自动调零技术的开关会由于沟道电荷注入和时钟馈通的作用而引入误差项。此外，由于斩波产生的上调偏移在误差放大器的输出端产生高频纹波，导致了需要使用大的外部电容。

此外，负载能力也是带隙基准源电路的一个关键设计指标。电流模式的带隙基准无法承载负载，因此需要使用缓冲器，而缓冲器会引入新的精度和噪声问题，使得电流模式带隙基准在高精度方面的应用前景不大。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种具有失调抑制和负载增强的稳压电路。本发明要解决的技术问题通过以下技术方案实现：

本发明提供了一种具有失调抑制和负载增强的稳压电路，包括基准产生模块，补偿模块及负载增强模块，其中，

所述基准产生模块用于产生带隙基准电压；

所述补偿模块连接所述基准产生模块，用于对所述带隙基准电压进行补偿；

所述负载增强模块连接所述基准产生模块和补偿模块，用于增大所述基准产生模块的电流负载能力。

在本发明的一个实施例中，所述基准产生模块包括误差放大器、第一分压电阻、第二分压电阻、第一达林顿子模块和第二达林顿子模块，其中，

所述第一分压电阻和所述第一达林顿子模块并联在基准输出端与接地端之间；

所述第二分压电阻和所述第二达林顿子模块并联在所述基准输出端与所述接地端之间；

所述误差放大器的负输入端连接在所述第一达林顿子模块与所述第一分压电阻之间的节点处，所述误差放大器的正输入端连接在所述第二达林顿子模块与所述第二分压电阻之间的节点处，所述误差放大器的输出端连接所述补偿模块。

在本发明的一个实施例中，所述基准产生模块还包括第三分压电阻，所述第三分压电阻连接在所述基准输出端与第一分压电阻之间的节点处。

在本发明的一个实施例中，所述第一达林顿子模块包括第一双极晶体管和第三双极晶体管，所述第二达林顿子模块包括第二双极晶体管和第四双极晶体管，其中，

所述第一双极晶体管的集电极连接所述误差放大器的负输入端，所述第一双极晶体管的发射极连接接地端，所述第一双极晶体管的基极连接所述第三双极晶体管的发射极；

所述第三双极晶体管的集电极连接所述误差放大器的负输入端，所述第三双极晶体管的基极连接所述第四双极晶体管的集电极；

所述第二双极晶体管的集电极连接在所述第四双极晶体管的集电极与所述第三双极晶体管的基极之间的节点处，所述第二双极晶体管的发射极连接接地端，所述第二双极晶体管的基极连接所述第四双极晶体管的发射极；

所述第四双极晶体管的基极连接在所述第一分压电阻与所述第三分压电阻之间的节点处。

在本发明的一个实施例中，所述补偿模块包括第一PMOS管和第一NMOS管，其中，

所述第一PMOS管的源极连接所述基准输出端，所述第一PMOS管的栅极连接所述误差放大器的输出端，所述第一PMOS管的漏极连接至所述第一NMOS管的漏极；

所述第一NMOS管的源极连接接地端，所述第一NMOS管的栅极连接在所述第一NMOS管的漏极与所述第一PMOS管的漏极之间的节点处，且所述第一NMOS管的栅极连接所述负载增强模块。

在本发明的一个实施例中，所述补偿模块还包括第四分压电阻和第一电容，其中，

所述第四分压电阻和所述第一电容串联在所述第一PMOS管的栅极与接地端之间。

在本发明的一个实施例中，所述负载增强模块包括第二PMOS管、第三PMOS管、第二NMOS管、第三NMOS管和第四NMOS管，其中，

所述第二PMOS管的源极连接电源端，所述第二PMOS管的栅极连接所述第三PMOS管的栅极，所述第二PMOS管漏极连接所述第二NMOS管的漏极并且连接在所述第三PMOS管的栅极与所述第二PMOS管的栅极之间的节点处；

所述第三PMOS管的源极连接电源端，所述第三PMOS管的漏极连接所述基准输出端；

所述第二NMOS管的源极连接所述接地端，所述第二NMOS管的栅极连接所述第三NMOS管的栅极；

所述第三NMOS管的源极连接所述接地端，所述第三NMOS管的漏极连接至所述第三NMOS管的栅极与所述第二NMOS管的栅极之间的节点处；

所述第四NMOS管的源极连接所述接地端，所述第四NMOS管的漏极连接所述第三NMOS管的漏极，所述第四NMOS管的栅极连接所述第一NMOS管的栅极。

与现有技术相比，本发明的有益效果在于：

1、本发明的稳压电路在基准产生模块中设置有两个达林顿子模块，提高了温度补偿的精度，且能够有效地降低电路中由于不匹配等原因引起的失调电压和噪声对整体电路的影响。

2、本发明的稳压电路包括负载增强模块，能够有效提高电路的负载能力，保证电路的稳定性。

通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，其仅仅试图概念地说明此处描述的结构和流程。

附图说明

图1是本发明实施例提供的一种具有失调抑制和负载增强的稳压电路的模块图；

图2是本发明实施例提供的一种具有失调抑制和负载增强的稳压电路的电路结构图；

图3是现有技术的一种带隙基准源电路的电路结构图；

图4是本发明实施例提供的一种达林顿子模块的电路结构图；

图5是本发明实施例提供的一种基准产生模块的等效电路图；

图6是用于分析图5中的基准产生模块的简化电路图；

图7是本发明实施例提供的稳压电路与现有技术BGR电路的噪声测试仿真对比图；

图8是应用了本发明提出的噪声抑制技术的输出噪声谱；

图9是本发明实施例提供的一种具有失调抑制和负载增强的稳压电路的电流变化示意图。

具体实施方式

下面结合具体实施例对本发明内容做进一步描述，但本发明的实施方式不限于此。

请参见图1，图1是本发明实施例提供的一种具有失调抑制和负载增强的稳压电路的模块图。该稳压电路包括基准产生模块101，补偿模块102及负载增强模块103，其中，所述基准产生模块101用于产生带隙基准电压；所述补偿模块102连接所述基准产生模块101，用于对所述带隙基准电压进行补偿；所述负载增强模块103连接所述基准产生模块101和补偿模块102，用于增大所述基准产生模块101的电流负载能力。

进一步地，请参见图2，图2是本发明实施例提供的一种具有失调抑制和负载增强的稳压电路的电路结构图。基准产生模块101包括误差放大器OTA、第一分压电阻R₁、第二分压电阻R₂、第一达林顿子模块1011和第二达林顿子模块1012，其中，第一分压电阻R₁和第一达林顿子模块1011并联在基准输出端V_REF与接地端GND之间；第二分压电阻R₂和第二达林顿子模块1012并联在基准输出端V_REF与接地端GND之间；误差放大器OTA的负输入端连接在第一达林顿子模块1011与第一分压电阻R₁之间的节点处，误差放大器OTA的正输入端连接在第二达林顿子模块1012与第二分压电阻R₂之间的节点处，误差放大器OTA的输出端连接补偿模块102。

具体地，第一达林顿子模块1011包括第一双极晶体管Q₁和第三双极晶体管Q₃，第二达林顿子模块1012包括第二双极晶体管Q₂和第四双极晶体管Q₄，其中，第一双极晶体管Q₁的集电极连接误差放大器OTA的负输入端，第一双极晶体管Q₁的发射极连接接地端GND，第一双极晶体管Q₁的基极连接第三双极晶体管Q₃的发射极；第三双极晶体管Q₃的集电极连接误差放大器OTA的负输入端，第三双极晶体管Q₃的基极连接第四双极晶体管Q₄的集电极；第二双极晶体管Q₂的集电极连接在第四双极晶体管Q₄的集电极与第三双极晶体管Q₃的基极之间的节点处，第二双极晶体管Q₂的发射极连接接地端GND，第二双极晶体管Q₂的基极连接第四双极晶体管Q₄的发射极；第四双极晶体管Q₄的基极连接在第一分压电阻R₁与第三分压电阻R₃之间的节点处。

优选地，基准产生模块101还包括第三分压电阻R₃，第三分压电阻R₃连接在基准输出端V_REF与第一分压电阻R₁之间的节点处。

补偿模块102包括第一PMOS管P_M1和第一NMOS管N_M1，其中，第一PMOS管P_M1的源极连接基准输出端V_REF，第一PMOS管P_M1的栅极连接误差放大器OTA的输出端，第一PMOS管P_M1的漏极连接至第一NMOS管N_M1的漏极；第一NMOS管N_M1的源极连接接地端GND，第一NMOS管N_M1的栅极连接在第一NMOS管N_M1的漏极与第一PMOS管P_M1的漏极之间的节点处，且第一NMOS管N_M1的栅极连接负载增强模块103。

优选地，补偿模块102还包括第四分压电阻R₄和第一电容C₁，其中，第四分压电阻R₄和第一电容C₁串联在第一PMOS管P_M1的栅极与接地端GND之间。

负载增强模块103包括第二PMOS管P_M2、第三PMOS管P_M3、第二NMOS管N_M2、第三NMOS管N_M3和第四NMOS管N_M4，其中，第二PMOS管P_M2的源极连接电源端V_DD，第二PMOS管P_M2的栅极连接第三PMOS管P_M3的栅极，第二PMOS管P_M2漏极连接第二NMOS管N_M2的漏极并且连接在第三PMOS管P_M3的栅极与第二PMOS管P_M2的栅极之间的节点处；第三PMOS管P_M3的源极连接电源端V_DD，第三PMOS管P_M3的漏极连接基准输出端V_REF；第二NMOS管N_M2的源极连接接地端GND，第二NMOS管N_M2的栅极连接第三NMOS管N_M3的栅极；第三NMOS管N_M3的源极连接接地端GND，第三NMOS管N_M3的漏极连接至第三NMOS管N_M3的栅极与第二NMOS管N_M2的栅极之间的节点处；第四NMOS管N_M4的源极连接接地端GND，第四NMOS管N_M4的漏极连接第三NMOS管N_M3的漏极，第四NMOS管N_M4的栅极连接第一NMOS管N_M1的栅极。

为了更详细地介绍本发明的稳压电路，以下给出了本发明稳压电路的具体原理。

请参见图3，图3是现有技术的一种带隙基准源电路的电路结构图。现有的带隙基准源电路通常为运算放大器OPA的输出端直接作为基准电压输出端V_REF。这种电路能够直接驱动负载，但首先基准电压中运算放大器OPA的失调会被放大，其次存在需要在负载电流范围与电源电压之间进行取舍的问题。具体地，图2中基准电压源的输出电压为：

其中，V_BE5是双极晶体管Q₅的基极-发射极电压，V_T＝kT/q是热电压，T是以开尔文(K)为单位的绝对温度，k是玻尔兹曼常数，q是电子电荷，n为双极晶体管Q₆与双极晶体管Q₅的尺寸比。假设运算放大器OPA上有一个失调电压V_OS1，则失调电压V_OS1会等效到V_REF上，此时基准电压源的输出电压为：

可以看到，失调电压V_OS1等效到V_REF会被放大，通常来说是10倍左右。

在本实施例的稳压电路中，基准产生模块包括误差放大器OTA、第一分压电阻R1、第二分压电阻R2、第一达林顿子模块1011和第二达林顿子模块1012。第一达林顿子模块1011和第二达林顿子模块1012可以提供更大的电流放大增益，从而提高整体电路性能。

通常，由双极晶体管(BJT)引起的温度系数补偿电压的误差ΔV_CTAT为：

其中，V_T是热电压，β是BJT的共发射极电流增益，可以看作常数，因此很小的β就可能导致温度系数补偿电压的变化。

为了解决BJT的这个问题同时避免增加额外的电路，请参见图4，图4是本发明实施例提供的一种达林顿子模块的电路结构图。如图4所示，两个BJT组成的达林顿子模块可以相当于一个BJT，等价的BJT的共发射极电流增益β_EQ值为：

β_EQ1＝β₁+β₃+β₁×β₃

其中β₁是Q₁的共发射极电流增益，β₃是Q₃的共发射极电流增益。在本实施例中，β₁和β₃的值约为20，达林顿子模块可以提供一个很大的等效增益β_EQ1，从而可以有效地消除有限的β造成的CTAT电压变化。

接着，请参见图5，图5是本发明实施例提供的一种基准产生模块的等效电路图，其中，第一达林顿子模块1011等效为Q_EQ1，第二达林顿子模块1012等效为Q_EQ2。首先忽略误差放大器OPA的失调电压源V_n,A和低频噪声电压源V_OS,A，则此时参考电压V_REF的表达式为：

其中，V_BE1是等效晶体管Q_EQ1的基极-发射极电压，I_PTAT为流过电阻R₂支路的电流大小。首先，我们考虑失调电压源Vn,A的影响，图5中提出的电路可以进一步简化为两个电阻，R₃和R_EQ。请参见图6，图6是用于分析图5中的基准产生模块的简化电路图。如图6所示，为了求出R_EQ，将虚拟电压V添加到节点C，节点C处产生虚拟电流I，从而得到双极晶体管Q_EQ2的集电极电流为：

I₂＝g_m×V，

其中，g_m是双极晶体管Q_EQ1和双极晶体管Q_EQ2的跨导，并且有：

经计算可以得出：

进一步地，节点B处的电压可以表示为：

V_B＝V-I₂×R₂＝(1-ln n)×V，

双极晶体管Q_EQ1的集电极电流为：

节点A处的电压可以表示为：

V_A＝V-I₁×R₂＝(1-lnn+lnn²)×V，

因此，可计算得到从节点A和节点B到节点C的差值增益是为：

从节点C向下得到的阻抗的：

如图5所示，假设低频噪声电压源V_OS,A加在节点A上，则转换到节点C处的失调电压为：

如前所述，图5中所提出的电路可以简化为两个电阻R3和R_EQ，则将节点A的失调电压转换到V_REF为：

在本实施例中，取n＝6，R₁＝46.9KΩ，R₂＝7.6KΩ。由此可得，V_REF上的失调电压为：

V_OS,REF＝V_OS,A×1.03，

可以得出，V_OS,REF仅仅增大了1.03倍，远远小于现有技术放大器所产生的影响。进一步地，假设在节点A中增加了低频噪声电压源V_OS,A，则可以得到与之前一致的结论，即从节点A转换到V_REF的噪声大小是：

V_n,REF＝V_n,A×1.03，

可以看出，噪声和失调电压仅乘以1.03倍，这与现有技术的BGR电路相比来说是非常小的。

进一步地，请参见图7和图8，图7为本发明实施例提供的稳压电路与现有技术BGR电路的噪声测试仿真对比图，图8为应用了本发明提出的噪声抑制技术的输出噪声谱。如图所示，对于本实施例提出的稳压电路，1Hz的模拟噪声密度约为1.11μV/Hz，而现有BGR电路的模拟噪声密度约为11.5μV/Hz；本实施例提出的稳压电路模拟拐角频率为6Hz，而现有BGR电路为50Hz；本实施例提出的稳压电路，模拟噪声从0.1Hz到10Hz的幅度变化约为2.8μV，而现有BGR电路的模拟噪声变化为25.8μV。可以看出，本发明的稳压电路改善了低频噪声，这是滤波器不可能降低的。高频噪声同样也被降低了，这可以通过附加的低通滤波器进一步放宽。

现讨论本发明提供的稳压电路的负载能力增强能力。请参见图9，图9是本发明实施例提供的一种具有失调抑制和负载增强的稳压电路的电流变化示意图。如图9所示，本实施例的稳压电路的负载增强原理如下：

假设忽略图9中的负载电流变化ΔI，则电流的关系可以由下式表示出：

其中，I₁是恒定电流，I₂是流经NMOS管N_M2、NMOS管N_M3和PMOS管PM4的电流，I₃是流经NMOS管NM3、NMOS管NM4和PMOS管P_M1的电流，I₄是流经PMOS管P_M3的电流，m是PMOS管P_M2与PMOS管P_M3的尺寸的比。从上式可以看出，流过PMOS管P_M1的电流可以简化为：

如果在输出段中存在负载电流变化ΔI，则电流的关系可以表示为：

在这种情况下流过PMOS管P_M1的电流可以简化为：

根据上述计算过程可以得出，当负载电流变化ΔI转换到I₃时，会按一定的比例因子缩小。在本实施例中，优选地，PMOS管P_M2与PMOS管P_M3的尺寸比m＝10，则当本实施例稳压电路的负载电流变化时，PMOS管P_M1的跨导几乎不改变，从而保证了电路的稳定性，提高了电路的负载能力。

本实施例的稳压电路在基准产生模块中设置有两个达林顿子模块，提高了温度补偿的精度，且能够有效地降低电路中由于不匹配等原因引起的失调电压和噪声对整体电路的影响。此外，本实施例的稳压电路包括负载增强模块，能够有效提高电路的负载能力，保证电路的稳定性。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (7)

1.一种具有失调抑制和负载增强的稳压电路，其特征在于，包括基准产生模块(101)，补偿模块(102)及负载增强模块(103)，其中，

所述基准产生模块(101)用于产生带隙基准电压；

所述补偿模块(102)连接所述基准产生模块(101)，用于对所述带隙基准电压进行补偿；

所述负载增强模块(103)连接所述基准产生模块(101)和补偿模块(102)，用于增大所述基准产生模块(101)的电流负载能力。

2.根据权利要求1所述的稳压电路，其特征在于，所述基准产生模块(101)包括误差放大器(OTA)、第一分压电阻(R₁)、第二分压电阻(R₂)、第一达林顿子模块(1011)和第二达林顿子模块(1012)，其中，

所述第一分压电阻(R₁)和所述第一达林顿子模块(1011)并联在基准输出端(V_REF)与接地端(GND)之间；

所述第二分压电阻(R₂)和所述第二达林顿子模块(1012)并联在所述基准输出端(V_REF)与所述接地端(GND)之间；

所述误差放大器(OTA)的负输入端连接在所述第一达林顿子模块(1011)与所述第一分压电阻(R₁)之间的节点处，所述误差放大器(OTA)的正输入端连接在所述第二达林顿子模块(1012)与所述第二分压电阻(R₂)之间的节点处，所述误差放大器(OTA)的输出端连接所述补偿模块(102)。

3.根据权利要求2所述的稳压电路，其特征在于，所述基准产生模块(101)还包括第三分压电阻(R₃)，所述第三分压电阻(R₃)连接在所述基准输出端(V_REF)与第一分压电阻(R₁)之间的节点处。

4.根据权利要求3所述的稳压电路，其特征在于，所述第一达林顿子模块(1011)包括第一双极晶体管(Q₁)和第三双极晶体管(Q₃)，所述第二达林顿子模块(1012)包括第二双极晶体管(Q₂)和第四双极晶体管(Q₄)，其中，

所述第一双极晶体管(Q₁)的集电极连接所述误差放大器(OTA)的负输入端，所述第一双极晶体管(Q₁)的发射极连接接地端(GND)，所述第一双极晶体管(Q₁)的基极连接所述第三双极晶体管(Q₃)的发射极；

所述第三双极晶体管(Q₃)的集电极连接所述误差放大器(OTA)的负输入端，所述第三双极晶体管(Q₃)的基极连接所述第四双极晶体管(Q₄)的集电极；

所述第二双极晶体管(Q₂)的集电极连接在所述第四双极晶体管(Q₄)的集电极与所述第三双极晶体管(Q₃)的基极之间的节点处，所述第二双极晶体管(Q₂)的发射极连接接地端(GND)，所述第二双极晶体管(Q₂)的基极连接所述第四双极晶体管(Q₄)的发射极；

所述第四双极晶体管(Q₄)的基极连接在所述第一分压电阻(R₁)与所述第三分压电阻(R₃)之间的节点处。

5.根据权利要求1所述的稳压电路，其特征在于，所述补偿模块(102)包括第一PMOS管(P_M1)和第一NMOS管(N_M1)，其中，

所述第一PMOS管(P_M1)的源极连接所述基准输出端(V_REF)，所述第一PMOS管(P_M1)的栅极连接所述误差放大器(OTA)的输出端，所述第一PMOS管(P_M1)的漏极连接至所述第一NMOS管(N_M1)的漏极；

所述第一NMOS管(N_M1)的源极连接接地端(GND)，所述第一NMOS管(N_M1)的栅极连接在所述第一NMOS管(N_M1)的漏极与所述第一PMOS管(P_M1)的漏极之间的节点处，且所述第一NMOS管(N_M1)的栅极连接所述负载增强模块(103)。

6.根据权利要求5所述的稳压电路，其特征在于，所述补偿模块(102)还包括第四分压电阻(R₄)和第一电容(C₁)，其中，

所述第四分压电阻(R₄)和所述第一电容(C₁)串联在所述第一PMOS管(P_M1)的栅极与接地端(GND)之间。

7.根据权利要求5至6中任一项所述的稳压电路，其特征在于，所述负载增强模块(103)包括第二PMOS管(P_M2)、第三PMOS管(P_M3)、第二NMOS管(N_M2)、第三NMOS管(N_M3)和第四NMOS管(N_M4)，其中，

所述第二PMOS管(P_M2)的源极连接电源端(V_DD)，所述第二PMOS管(P_M2)的栅极连接所述第三PMOS管(P_M3)的栅极，所述第二PMOS管(P_M2)漏极连接所述第二NMOS管(N_M2)的漏极并且连接在所述第三PMOS管(P_M3)的栅极与所述第二PMOS管(P_M2)的栅极之间的节点处；

所述第三PMOS管(P_M3)的源极连接电源端(V_DD)，所述第三PMOS管(P_M3)的漏极连接所述基准输出端(V_REF)；

所述第二NMOS管(N_M2)的源极连接所述接地端(GND)，所述第二NMOS管(N_M2)的栅极连接所述第三NMOS管(N_M3)的栅极；

所述第三NMOS管(N_M3)的源极连接所述接地端(GND)，所述第三NMOS管(N_M3)的漏极连接至所述第三NMOS管(N_M3)的栅极与所述第二NMOS管(N_M2)的栅极之间的节点处；

所述第四NMOS管(N_M4)的源极连接所述接地端(GND)，所述第四NMOS管(N_M4)的漏极连接所述第三NMOS管(N_M3)的漏极，所述第四NMOS管(N_M4)的栅极连接所述第一NMOS管(N_M1)的栅极。