CN114115421B - 一种超低失调、低噪声的电流模基准源电路 - Google Patents

一种超低失调、低噪声的电流模基准源电路 Download PDF

Info

Publication number
CN114115421B
CN114115421B CN202111450662.5A CN202111450662A CN114115421B CN 114115421 B CN114115421 B CN 114115421B CN 202111450662 A CN202111450662 A CN 202111450662A CN 114115421 B CN114115421 B CN 114115421B
Authority
CN
China
Prior art keywords
triode
reference voltage
circuit
resistor
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111450662.5A
Other languages
English (en)
Other versions
CN114115421A (zh
Inventor
过伟
刘帘曦
赵萌
胡山栋
嵇学峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Qida Micro Electronics Co ltd
Original Assignee
Kunshan Qida Micro Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Qida Micro Electronics Co ltd filed Critical Kunshan Qida Micro Electronics Co ltd
Priority to CN202111450662.5A priority Critical patent/CN114115421B/zh
Publication of CN114115421A publication Critical patent/CN114115421A/zh
Application granted granted Critical
Publication of CN114115421B publication Critical patent/CN114115421B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种超低失调、低噪声的电流模基准源电路，该电路包含有基准电流产生电路和基准电压输出电路，且基准电流产生电路的输出端与基准电压输出电路的输入端相连，其中，基准电流产生电路包括一个误差放大器EA，三个PMOS管MP1、MP2、MP3，四个电阻器R1、R2、R3、R4，三个NPN型三极管Q1、Q2、Q3；基准电压输出电路包括一个PMOS管MP4，一个电阻器R5，基准电压输出端VREF。传统结构的电流模基准源电路会将误差放大器EA的直流失调和噪声放大，对输出基准电压的精度产生很大的影响，而本发明的电流模基准源电路在核心电路中增强了环路的负反馈，使得环路的反馈系数增大，使误差放大器EA的直流失调和低频噪声被抑制，进而降低了对输出基准电压的影响。

Description

一种超低失调、低噪声的电流模基准源电路
技术领域
本发明涉及模拟集成电路技术领域，尤其是涉及一种超低失调、低噪声的电流模基准源电路。
背景技术
近年来，无线体域网(WBAN)技术迅速发展，其中的关键组成之一是生物前端电路。生物前端电路需要的基准源需要满足输出基准电压低以及高精度的要求，所以一般会采用基准电压调节范围广的电流模基准源以满足输出基准电压低的要求，但是传统的电流模基准源会存在一些问题使得其无法满足高精度的要求。
其一：传统的电流模基准源的直流失调较大。如图1所示，图1为现有技术的一种传统的电流模基准源的电路结构示意图。在实际的集成电路制造工艺中，具备有多道工序，每一道工序都存在不确定性，标称完全相同的器件都会存在有限的失配，所以电流模基准源会存在直流失调，其主要来源于误差放大器EA，在传统的电流模基准源中误差放大器EA的直流失调还会被放大，对输出基准电压的精准度产生很大的影响。
其二：传统的电流模基准源的噪声较大。如图1所示，图1为现有技术的一种传统的电流模基准源的电路结构示意图。MOS管会存在热噪声以及闪烁噪声，电阻会存在热噪声，在传统的电流模基准源中，误差放大器EA的低频噪声影响最大，并且还会被放大，对输出基准电压的精准度产生严重的影响。
虽然可以通过增加MOS管的尺寸来降低失调和噪声的影响，但是这同时会增加电路的面积。除此之外，现有技术中还存在一种自动归零技术，通过在两个周期内进行采样和中和，可以降低失调和噪声。但是，自动归零技术中的通道电荷注入和时钟馈通的影响也会降低电压基准的精度。因此，如何设计出一种超低失调低噪声的电流模基准源就成为如今亟需解决的技术问题。
发明内容
有鉴于此，本发明的目的在于提供一种超低失调、低噪声的电流模基准源电路，从抑制误差放大器EA的直流失调以及低频噪声出发，失调和噪声抑制使得电流模基准源实现了高精度要求。
为实现上述目的，本发明采用以下的技术方案来实现：
一种超低失调、低噪声的电流模基准源电路，该电路包含有基准电流产生电路和基准电压输出电路，且基准电流产生电路的输出端与基准电压输出电路的输入端相连，其中，
所述基准电流产生电路包括一个误差放大器EA，三个PMOS管MP1、MP2、MP3，四个电阻器R1、R2、R3、R4，三个NPN型三极管Q1、Q2、Q3，上述器件的连接关系如下：
三个PMOS管MP1、MP2、MP3的源端均接在电源VDD上；
PMOS管MP1、MP2的栅端连在一起，PMOS管MP1的漏端与三极管Q1的集电极相连，PMOS管MP2的漏端与三极管Q2的集电极相连；
PMOS管MP2、MP3的栅端连在一起，PMOS管MP3的漏端与三极管Q3的集电极在节点C相连；
三极管Q1、Q3的发射极均接地GND，三极管Q2的发射极与电阻器R2相连后接地GND；
三极管Q1的基极与三极管Q2的集电极连在一起，三极管Q2的基极与三极管Q3的基极连在一起，三极管Q3的基极与三极管Q3的集电极连在一起；
误差放大器EA的同相输入端与三极管Q2的集电极在节点B相连，误差放大器EA的反相输入端与三极管Q1的集电极在节点A相连，误差放大器EA的输出端与PMOS管MP1的栅端相连；
电阻器R1的一端连接PMOS管MP1的漏端，另一端接地GND；
电阻器R3的一端连接PMOS管MP2的漏端，另一端接地GND；
电阻器R4的一端连接PMOS管MP3的漏端，另一端接地GND；
所述基准电压输出电路包括一个PMOS管MP4，一个电阻器R5，基准电压输出端VREF，其连接关系如下：
PMOS管MP4的栅端与PMOS管MP2的栅端连在一起，其源端接在电源VDD上，电阻器R5的一端与PMOS管MP4的漏端在节点D相连，另一端接地GND；基准电压输出端VREF在节点D引出。
在一些实施例中，所述三极管Q1、Q2、Q3的尺寸比为1：N：1，N取值为7。
在一些实施例中，所述PMOS管MP1、MP2、MP3、MP4的宽长比相等。
在一些实施例中，所述电阻器R1、R3、R4的阻值相等。
在一些实施例中，节点A、B、C三处的电压相等。
传统结构的电流模基准源电路会将误差放大器EA的直流失调和噪声放大，对输出基准电压的精度产生很大的影响，而本发明所提出的电流模基准源电路在核心电路中增强了环路的负反馈，使得环路的反馈系数增大，从而误差放大器EA的直流失调和低频噪声会被抑制，进而大大地降低了对输出基准电压的影响。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明。
图1示意性地示出了现有技术中的一种传统的电流模基准源的电路原理图；
图2示意性地示出了根据本发明一实施方式的超低失调、低噪声的电流模基准源电路的原理图；
图3为本申请所提供的电流模基准源电路中对VREF进行温度扫描的仿真波形图；
图4为本申请所提供的电流模基准源电路中对VREF进行蒙特卡洛分析的仿真波形图；
图5为本申请所提供的电流模基准源电路的输出VREF的噪声的仿真波形图。
具体实施方式
为了更清楚地说明本发明，下面结合优选实施例对本发明做进一步的说明。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。
图2示意性地示出了根据本发明一实施方式的超低失调、低噪声的电流模基准源电路的原理图。
该电路包含有基准电流产生电路和基准电压输出电路两部分，并且基准电流产生电路的输出端与基准电压输出电路的输入端相连。下面将分别对基准电流产生电路和基准电压输出电路进行说明。
所述基准电流产生电路包括一个误差放大器EA，三个PMOS管MP1、MP2、MP3，四个电阻器R1、R2、R3、R4，三个NPN型三极管Q1、Q2、Q3，上述器件的连接关系如下：
三个PMOS管MP1、MP2、MP3的源端均接在电源VDD上；
PMOS管MP1、MP2的栅端连在一起，PMOS管MP1的漏端与三极管Q1的集电极相连，PMOS管MP2的漏端与三极管Q2的集电极相连；
PMOS管MP2、MP3的栅端连在一起，PMOS管MP3的漏端与三极管Q3的集电极在节点C相连；
三极管Q1、Q3的发射极均接地GND，三极管Q2的发射极与电阻器R2相连后接地GND；
三极管Q1的基极与三极管Q2的集电极连在一起，三极管Q2的基极与三极管Q3的基极连在一起，三极管Q3的基极与三极管Q3的集电极连在一起；
误差放大器EA的同相输入端与三极管Q2的集电极在节点B相连，误差放大器EA的反相输入端与三极管Q1的集电极在节点A相连，误差放大器EA的输出端与PMOS管MP1的栅端相连；
电阻器R1的一端连接PMOS管MP1的漏端，另一端接地GND；
电阻器R3的一端连接PMOS管MP2的漏端，另一端接地GND；
电阻器R4的一端连接PMOS管MP3的漏端，另一端接地GND。
所述基准电压输出电路包括一个PMOS管MP4，一个电阻器R5，基准电压输出端VREF，其连接关系如下：PMOS管MP4的栅端与PMOS管MP2的栅端连在一起，其源端接在电源VDD上，电阻器R5的一端与PMOS管MP4的漏端在节点D相连，另一端接地GND；基准电压输出端VREF在节点D引出。
其中，值得注意的是，误差放大器EA使本申请的电流模基准源中A点的电压与B点的电压相等；三极管Q1、Q2、Q3的尺寸比为1：N：1，为了版图对称性以及匹配性，这里的N优选取值为7，而为了进一步提高匹配性，三极管的发射结的面积需要取大一些，如发射结的面积为5*5μm2，或者为10*10μm2；四个PMOS管MP1、MP2、MP3、MP4均为电流镜像管，它们的宽长比相等；电阻器R1、R3、R4的阻值相等，而电阻器R2、R5的阻值并不相等，也无直接关系；该电流模基准源电路中A点处的电压、B点处的电压、C点处的电压相等。
图1示意性地示出了现有技术中的一种传统的电流模基准源的电路原理图。接下来将结合图1和图2所示，详细地对本申请所提出的电流模基准源电路与现有技术进行对比分析。
一、关于输出基准电压的温度系数
对于传统的电流模基准源，如图1所示，其输出基准电压的计算公式为：
Figure BDA0003385785350000071
其中，VBE1为图1中三极管Q1的基极与发射极间电压的差值，三极管Q1和Q2的尺寸比为1：N，电阻R1与R3的阻值相等，VT是热电压。而且实验表明上述等式(1)中ΔVBE1具有正温度系数，VBE1具有负的温度系数，电阻R2、R3、R4的温度系数互相抵消。
而对于本申请的电流模基准源，如图2所示，其输出基准电压的计算方式为：
Figure BDA0003385785350000072
其中，VBE2为图2中三极管Q1的基极与发射极间电压的差值，VT是热电压。而且实验表明上述等式(2)中ΔVBE2具有正温度系数，VBE2具有负的温度系数，电阻R2、R3、R4的温度系数互相抵消。
由式(1)、(2)中可得出如下结论，对于本申请所提出的电流模基准源与传统的电流模基准源而言，二者输出基准电压的表达式相接近，故在参数相近的条件下，它们的温度系数也是接近的。
二、关于误差放大器EA的直流失调和低频噪声对输出基准电压的影响
首先需要说明的是，核心环路是指从误差放大器EA的输出出发，返回EA的输出端的所有环路的等效环路；而反馈路径是指从误差放大器EA的输出出发，返回其同相输入端和反相输入端的的路径，所有的反馈路径可构成一个等效反馈网络，该等效反馈网络的反馈系数即是核心环路的反馈系数。
对于传统的电流模基准源，如图1所示，其核心环路的反馈系数F为：
F＝gmpR2 (3)
其对输出基准电压端的影响ΔVREF为：
ΔVREF＝(VOS,EA+Vn,EA)gmpR4/F＝(VOS,EA+Vn,EA)R4/R2 (4)
为了简化分析，等式(3)、(4)中忽略了起到旁路平衡的第一电阻R1、第三电阻R3，其中，gmp为PMOS管MP1、MP2、MP3的等效跨导，由等式(4)可知，误差放大器EA的失调和低频噪声在输出端VREF被放大了R4/R2倍，而第四电阻R4一般是第二电阻R2的10几倍，也就是说，误差放大器EA的失调和低频噪声在输出端VREF被放大了10几倍，这对输出基准电压的精确度造成了很大的影响。
而对于本申请的电流模基准源，如图2所示，其中误差放大器EA也存在输入失调电压VOS,EA和低频噪声Vn,EA，与上述的分析类似，其核心环路的反馈系数F为：
F＝gmpgmb 2roprobR2 (5)
其对输出基准电压端的影响ΔVREF为：
ΔVREF＝(VOS,EA+Vn,EA)gmpR4/F＝(VOS,EA+Vn,EA)R4/(gmb 2roprobR2) (6)
为了简化分析，等式(5)、(6)中忽略了起到旁路平衡的第一电阻R1、第三电阻R3、第四电阻R4，其中，gmb为三极管Q1、Q2、Q3的等效跨导，gmp为PMOS管MP1、MP2、MP3、MP4的等效跨导，rop为PMOS管MP1、MP2、MP3、MP4的小信号输出阻抗，rob为三极管Q2的小信号输出阻抗。由等式(6)可知，误差放大器EA电路的失调和低频噪声在输出端VREF被放大了R4/(gmb 2roprobR2)倍，可由于其中的rop和rob均是很大的值，所以R4/(gmb 2roprobR2)的值非常小，可以换句话说，误差放大器EA电路的失调和低频噪声在输出端VREF被抑制了(gmb 2roprobR2)/R4倍，故而有效地降低了误差放大器EA的失调以及低频噪声对输出基准电压精准度的影响。
图3为本申请所提供的电流模基准源电路中对VREF进行温度扫描的仿真波形图。从图3中可以看出，在电源电压为1V时，输出基准电压为600mV，在-45℃～125℃之间，温度系数约为9.6ppm/℃，温度系数很低，具体地说，温度系数计算方式为
Figure BDA0003385785350000091
图4为本申请所提供的电流模基准源电路中对VREF进行蒙特卡洛分析的仿真波形图。采用了新型的电流模基准源结构，增大了环路的负反馈，从而提高了反馈系数，有效的降低了误差放大器EA的直流失调对输出基准电压的影响，从图4中可以看出，在25℃下，1σ失调仅为0.47mV，其输出误差(标准差δ除以平均值μ)为0.079％，取得了实现高的输出基准电压的精度的有益效果，具体地说，输出误差的计算方式为
Figure BDA0003385785350000101
图5为本申请所提供的电流模基准源电路的输出VREF的噪声的仿真波形图。从图5中可以看出，从0.1Hz～100Hz的积分噪声为5.21μVrms，取得了实现低噪声要求以及高的输出基准电压的精度的有益效果。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。

Claims (5)

1.一种超低失调、低噪声的电流模基准源电路，其特征在于，所述电路包含有基准电流产生电路和基准电压输出电路，且基准电流产生电路的输出端与基准电压输出电路的输入端相连，其中，
所述基准电流产生电路包括一个误差放大器EA，三个PMOS管MP1、MP2、MP3，四个电阻器R1、R2、R3、R4，三个NPN型三极管Q1、Q2、Q3，上述器件的连接关系如下：
三个PMOS管MP1、MP2、MP3的源端均接在电源VDD上；
PMOS管MP1、MP2的栅端连在一起，PMOS管MP1的漏端与三极管Q1的集电极相连，PMOS管MP2的漏端与三极管Q2的集电极相连；
PMOS管MP2、MP3的栅端连在一起，PMOS管MP3的漏端与三极管Q3的集电极在节点C相连；
三极管Q1、Q3的发射极均接地GND，三极管Q2的发射极与电阻器R2相连后接地GND；
三极管Q1的基极与三极管Q2的集电极连在一起，三极管Q2的基极与三极管Q3的基极连在一起，三极管Q3的基极与三极管Q3的集电极连在一起；
误差放大器EA的同相输入端与三极管Q2的集电极在节点B相连，误差放大器EA的反相输入端与三极管Q1的集电极在节点A相连，误差放大器EA的输出端与PMOS管MP1的栅端相连；
电阻器R1的一端连接PMOS管MP1的漏端，另一端接地GND；
电阻器R3的一端连接PMOS管MP2的漏端，另一端接地GND；
电阻器R4的一端连接PMOS管MP3的漏端，另一端接地GND；
所述基准电压输出电路包括一个PMOS管MP4，一个电阻器R5，基准电压输出端VREF，其连接关系如下：
PMOS管MP4的栅端与PMOS管MP2的栅端连在一起，其源端接在电源VDD上，电阻器R5的一端与PMOS管MP4的漏端在节点D相连，另一端接地GND；基准电压输出端VREF在节点D引出。
2.根据权利要求1所述的一种超低失调、低噪声的电流模基准源电路，其特征在于，所述三极管Q1、Q2、Q3的尺寸比为1：N：1，N取值为7。
3.根据权利要求1所述的一种超低失调、低噪声的电流模基准源电路，其特征在于，所述PMOS管MP1、MP2、MP3、MP4的宽长比相等。
4.根据权利要求1所述的一种超低失调、低噪声的电流模基准源电路，其特征在于，所述电阻器R1、R3、R4的阻值相等。
5.根据权利要求1所述的一种超低失调、低噪声的电流模基准源电路，其特征在于，节点A、B、C三处的电压相等。
CN202111450662.5A 2021-12-01 2021-12-01 一种超低失调、低噪声的电流模基准源电路 Active CN114115421B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111450662.5A CN114115421B (zh) 2021-12-01 2021-12-01 一种超低失调、低噪声的电流模基准源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111450662.5A CN114115421B (zh) 2021-12-01 2021-12-01 一种超低失调、低噪声的电流模基准源电路

Publications (2)

Publication Number Publication Date
CN114115421A CN114115421A (zh) 2022-03-01
CN114115421B true CN114115421B (zh) 2022-12-09

Family

ID=80368962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111450662.5A Active CN114115421B (zh) 2021-12-01 2021-12-01 一种超低失调、低噪声的电流模基准源电路

Country Status (1)

Country Link
CN (1) CN114115421B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108227819A (zh) * 2016-12-10 2018-06-29 北京同方微电子有限公司 一种具有直流失调校准功能的低压带隙基准电路
CN109710013A (zh) * 2018-11-22 2019-05-03 西安电子科技大学 一种具有失调抑制和负载增强的稳压电路
CN113721694A (zh) * 2021-08-05 2021-11-30 西安交通大学 一种基于曲率函数的自补偿带隙基准源结构及其应用

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4817825B2 (ja) * 2005-12-08 2011-11-16 エルピーダメモリ株式会社 基準電圧発生回路
US7880533B2 (en) * 2008-03-25 2011-02-01 Analog Devices, Inc. Bandgap voltage reference circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108227819A (zh) * 2016-12-10 2018-06-29 北京同方微电子有限公司 一种具有直流失调校准功能的低压带隙基准电路
CN109710013A (zh) * 2018-11-22 2019-05-03 西安电子科技大学 一种具有失调抑制和负载增强的稳压电路
CN113721694A (zh) * 2021-08-05 2021-11-30 西安交通大学 一种基于曲率函数的自补偿带隙基准源结构及其应用

Also Published As

Publication number Publication date
CN114115421A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
Ramirez-Angulo et al. Low supply voltage high-performance CMOS current mirror with low input and output voltage requirements
Taherzadeh-Sani et al. A 1-V process-insensitive current-scalable two-stage opamp with enhanced DC gain and settling behavior in 65-nm digital CMOS
US6329849B1 (en) Apparatus and method for converting differential voltage to fully balanced currents
CN103412605B (zh) 高阶温度补偿无电阻带隙基准电压源
Răducan et al. LDO with improved common gate class-AB OTA handles any load capacitors and provides fast response to load transients
Nicollini et al. High-frequency fully differential filter using operational amplifiers without common-mode feedback
CN101183273A (zh) 一种带隙基准源产生装置
JP2008067143A (ja) 差動増幅回路、サンプルホールド回路
CN110912540A (zh) 一种低动态失配的高速预放大锁存比较器
CN107565928B (zh) 一种高倍增系数的电容倍增器
CN109742946A (zh) 一种应用于宽输出电压范围Buck变换器的DCR采样电路
JP6582594B2 (ja) 演算増幅回路
Nicollini et al. A 3.3-V 800-nV/sub rms/noise, gain-programmable CMOS microphone preamplifier design using yield modeling technique
US8179194B2 (en) System and method for a reference generator
CN111384940B (zh) 一种高线性度宽摆幅cmos电压跟随器
CN114115421B (zh) 一种超低失调、低噪声的电流模基准源电路
CN110247645B (zh) 一种电压比较器
CN210137307U (zh) 集成电路和电路
CN112202427A (zh) 一种翻转点可调的比较器
Padilla-Cantoya et al. Capacitance multiplier with large multiplication factor, high accuracy, and low power and silicon area for floating applications
Ramirez-Angulo et al. Compact implementation of high-performance CMOS current mirror
US8461922B2 (en) Offset component cancelation method and circuit
Idros et al. A 1.8 V 8-Bit pipelined ADC with integrated folded cascode Op-Amp in CMOS 180 nm
CN115225047A (zh) 0.9v内核电压供电的全差分推挽输出运算放大器
CN116185122B (zh) 负相输出电压高电源抑制比的线性稳压器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant