CN103412605B - 高阶温度补偿无电阻带隙基准电压源 - Google Patents

Abstract

本发明涉及一种基准电压源。本发明公开了一种高阶温度补偿无电阻带隙基准电压源。本发明的技术方案是，高阶温度补偿无电阻带隙基准电压源，包括μV_T ^{^2}电流产生模块、μV_TH ^{^2}电流产生模块、高阶正温度系数电流产生模块和基准电压产生模块；其中，μV_T ^{^2}电流产生模块产生的第一偏置电压连接到高阶正温度系数电流产生模块的一个输入端和基准电压产生模块的一个输入端；μV_TH ^{^2}电流产生模块产生的第二偏置电压连接到高阶正温度系数电流产生模块的另一个输入端，高阶正温度系数电流产生模块产生第三偏置电压连接到基准电压产生模块的另一个输入端；基准电压产生模块的输出端输出基准电压。本发明的带隙基准电压源具有更好的温度特性，能够提供更高的基准电压精度。

Description

高阶温度补偿无电阻带隙基准电压源

技术领域

本发明涉及一种基准电压源，属于模拟集成电路技术领域。

背景技术

在模拟集成电路或混合信号设计领域，基准电压源是非常重要且常用的模块，应用在模拟与数字转换器、功率转换器、功率放大器等电路中，它的作用是为系统提供一个不随温度及供电电压变化的电压基准。

带隙电压基准源由于其优越的性能，被广泛应用于很多电路系统之中，但由于双极型晶体管中基极与发射极电压差存在迁移率的非线性温度特性，使得带隙电压基准源的温度特性并不能达到非常好的效果。尽管一些文章中针对该问题提出了一些补偿方法，但所采用的补偿方法精度不高，产生的基准电压温度特性也不够理想。另外，由于现有技术的带隙电压基准源需要借助电阻实现，在一些特定的工艺中，例如标准数字CMOS(ComplementaryMetal-Oxide-Semiconductor)工艺往往没有电阻模型或者电阻模型并不可靠，因此无法使用传统架构来设计带隙电压基准源。

发明内容

本发明所要解决的技术问题就是提供一种高阶温度补偿无电阻带隙基准电压源，采用高阶温度补偿方法，获得更低温度系数的带隙基准电压。

本发明解决所述技术问题，采用的技术方案是，高阶温度补偿无电阻带隙基准电压源，包括μV_T ^{^2}电流产生模块、μV_TH ^{^2}电流产生模块、高阶正温度系数电流产生模块和基准电压产生模块；其中，μV_T ^{^2}电流产生模块产生的第一偏置电压连接到高阶正温度系数电流产生模块的一个输入端和基准电压产生模块的一个输入端；μV_TH ^{^2}电流产生模块产生的第二偏置电压连接到高阶正温度系数电流产生模块的另一个输入端，高阶正温度系数电流产生模块产生第三偏置电压连接到基准电压产生模块的另一个输入端；基准电压产生模块的输出端输出基准电压；

所述μV_T ^{^2}电流产生模块包括，PMOS管：MPS1、MPS2、MP1、MP2、MP3，NMOS管：MNS1、MN1、MN2、MN3、MN4，PNP管：Q1、Q2、Q3，以及电容C1；其中：MPS1的栅极与MNS1、MP1、MP2、MP3的栅极以及MP3、MN3的漏极相连作为该模块的输出端第一偏置电压，源极连接电源电压，漏极连接MNS1的漏极以及MPS2的栅极，MNS1的源极连接地电位；MPS2的源极连接电源电压，漏极连接MN2、MP2的漏极以及MN3管的栅极和电容C1的一端，电容C1的另一端连接地电位；MN2的栅极连接MN1的栅极、漏极以及MP1管的漏极和MN4管的栅极，源极连接Q2的发射极，Q2的基极和集电极相连连接到地电位；MN1的源极连接MN4的漏极，MN4的源极连接Q1的发射极，Q1的基极和集电极相连连接到地电位；MN3管的源极连接Q3的发射极，Q3基极和集电极相连连接到地电位；MP1、MP2、MP3的源极均连接电源电压；

所述μV_TH ^{^2}电流产生模块包括，PMOS管：MPS3、MPS4、MP4、MP5、MP6，NMOS管：MNS2、MN5、MN6、MN7、MN8、MN9、MN10，以及电容C2；其中：MPS3的栅极与MNS2、MP4、MP5、MP6的栅极以及MP6、MN7的漏极相连作为该模块的输出端第二偏置电压，源极连接电源电压，漏极连接MNS2的漏极以及MPS4的栅极，MNS2的源极连接地电位；MPS4的源极连接电源电压，漏极连接MN6、MP5的漏极以及MN7管的栅极和电容C2的一端，电容C2的另一端连接地电位；MN6的栅极连接MN5的栅极、漏极以及MP4管的漏极和MN8管的栅极，源极连接MN9的栅极和漏极，MN9的源极连接到地电位；MN5的源极连接MN8的漏极，MN8的源极连接到地电位；MN7管的源极连接MN10的栅极和漏极，MN10的源极连接到地电位；MP4、MP5、MP6的源极均连接电源电压；

所述高阶正温度系数电流产生模块包括，PMOS管：MP7、MP8、MP9、MP10，PNP管：Q4、Q5、Q6、Q7，以及运算放大器组成；其中：MP7的栅极与MP8的栅极相连连接到输入的第一偏置电压，源极连接电源电压，漏极连接Q5的基极以及Q4的发射极，Q4的基极与集电极相连连接到地电位；MP8的源极连接电源电压，漏极连接Q5的发射极以及运算放大器的反相输入端，Q5的集电极连接到地电位；运算放大器的同相输入端连接到Q6的发射极以及MP9的漏极，输出连接MP9的栅极作为该模块的输出端第三偏置电压，MP9的源极连接电源电压；Q6的基极连接Q7的发射极与MP10的漏极，集电极连接地电位，Q7的集电极与基极相连连接到地电位；MP10的栅极连接输入的第二偏置电压，源极连接电源电压；

所述基准电压产生模块包括，PMOS管：MP11、MP12、MP13、MP14、MP15、MP16、MP17、MP18、MP19，NMOS管：MN11、MN12、MN13、MN14，以及PNP管：Q8；其中，MP11的栅极与MP12、MP14、MP17的栅极相连连接第一偏置电压，源极连接电源电压，漏极连接MN11的栅极和漏极以及MN12的栅极，MN11的源极连接地电位；MP12的源极连接电源电压，漏极连接MP13的漏极以及MP18的栅极和Q8的发射极，Q8的基极和集电极相连连接到地电位；MP13的栅极连接第三偏置电压，源极连接电源电压；MP18的源极连接MN13的栅极以及MP14的漏极，漏极连接地电位，MP14的源极连接电源电压；MN13的源极连接MN14的源极以及MN12的漏极，漏极连接MP15的栅极和漏极以及MP16的栅极，MN12的源极连接地电位，MP15的源极连接电源电压；MP16的源极连接电源电压，漏极与MN14的漏极以及MP19的栅极相连作为该模块的输出基准电压；MN14的栅极连接MP17的漏极以及MP19的源极，MP19的漏极连接地电位，MP17的源极连接电源电压。

本发明的有益效果是，由于采用高阶温度补偿，使得双极型晶体管的发射极与基极电压差近似为一个随温度线性变化的负温度系数电压，然后通过基准电压产生模块叠加一个正温度系数的线性化电压，产生基准输出电压。因此本发明的带隙基准电压源具有更好的温度特性，能够提供更高的基准电压精度。本发明的带隙电压基准源未采用电阻模型，所以能够很好地兼容一些无电阻或者电阻模型精度不高的工艺，例如标准数字CMOS工艺等。

附图说明

图1为本发明的结构示意图；

图2为μV_T ^{^2}电流产生模块电路示意图；

图3为μV_TH ^{^2}电流产生模块电路示意图；

图4为高阶正温度系数电流产生模块电路示意图；

图5为基准电压产生模块电路示意图。

其中，MPS1、MPS2、MPS3、MPS4、MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10、MP11、MP12、MP13、MP14、MP15、MP16、MP17、MP18、MP19为PMOS(P-Metal-Oxide-Semiconductor)管；MNS1、MNS2、MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8、MN9、MN10、MN11、MN12、MN13、MN14为NMOS(N-Metal-Oxide-Semiconductor)管；Q1、Q2、Q3、Q4、Q5、Q6、Q7、Q8为PNP管(一种双极型晶体管)；OP为运算运算放大器。

具体实施方案

下面结合附图和具体的实施例对本发明作进一步详细描述。

针对传统带隙电压基准源所存在的弊端，本发明提出了一种带有高阶温度补偿的高精度无电阻带隙电压基准源，具体电路架构如图1所示，包括μV_T ^{^2}电流产生模块，μV_TH ^{^2}电流产生模块，高阶正温度系数电流产生模块、基准电压产生模块四个部分。其中μV_T ^{^2}电流产生模块产生第一偏置电压VB1连接到高阶正温度系数电流产生模块的一个输入端和基准电压产生模块的一个输入端；μV_TH ^{^2}电流产生模块产生第二偏置电压VB2连接到高阶正温度系数电流产生模块的另一个输入端，而高阶正温度系数电流产生模块产生第三偏置电压VB3连接到基到准电压产生电路的另一个输入端；基准电压产生模块的输出端输出基准电压VREF。

上述方案中μV_T ^{^2}电流产生模块如图2所示，其由5个PMOS管：MPS1、MPS2、MP1、MP2、MP3，5个NMOS管：MNS1、MN1、MN2、MN3、MN4，以及3个PNP管：Q1、Q2、Q3和一个电容C1组成。具体连接关系为：MPS1的栅极与MNS1、MP1、MP2、MP3的栅极以及MP3、MN3的漏极相连作为该模块的输出端，输出第一偏置电压VB1，MPS1的源极连接电源电压VDD，漏极连接MNS1的漏极以及MPS2的栅极，MNS1的源极连接地电位VSS；MPS2的源极连接电源电压VDD，漏极连接MN2、MP2的漏极以及MN3管的栅极和电容C1的一端，电容C1的另一端连接地电位VSS。MN2的栅极连接MN1的栅极、漏极以及MP1管的漏极和MN4管的栅极，源极连接Q2的发射极，Q2的基极和集电极相连连接到地电位VSS；MN1的源极连接MN4的漏极，MN4的源极连接Q1的发射极，Q1的基极和集电极相连连接到地电位VSS；MN3管的源极连接Q3的发射极，Q3基极和集电极相连连接到地电位VSS；MP1、MP2、MP3的源极均连接电源电压VDD。

上述方案中μV_TH ^{^2}电流产生模块如图3所示，其由5个PMOS管：MPS3、MPS4、MP4、MP5、MP6，7个NMOS管：MNS2、MN5、MN6、MN7、MN8、MN9、MN10，以及一个电容C2组成。具体连接关系为：MPS3的栅极与MNS2、MP4、MP5、MP6的栅极以及MP6、MN7的漏极相连作为该模块的输出端第二偏置电压VB2，源极连接电源电压VDD，漏极连接MNS2的漏极以及MPS4的栅极，MNS2的源极连接地电位VSS；MPS4的源极连接电源电压VDD，漏极连接MN6、MP5的漏极以及MN7管的栅极和电容C2的一端，电容C2的另一端连接地电位VSS。MN6的栅极连接MN5的栅极、漏极以及MP4管的漏极和MN8管的栅极，源极连接MN9的栅极和漏极，MN9的源极连接到地电位VSS；MN5的源极连接MN8的漏极，MN8的源极连接到地电位VSS；MN7管的源极连接MN10的栅极和漏极，MN10的源极连接到地电位VSS；MP4、MP5、MP6的源极均连接电源电压VDD。

上述方案中高阶电流产生模块如图4所示，其由4个PMOS管：MP7、MP8、MP9、MP10，4个PNP管：Q4、Q5、Q6、Q7，以及一个运算放大器OP组成。具体连接关系为：MP7的栅极与MP8的栅极相连连接到输入的第一偏置电压VB1，源极连接电源电压VDD，漏极连接Q5的基极以及Q4的发射极，Q4的基极与集电极相连连接到地电位VSS；MP8的源极连接电源电压DD，漏极连接Q5的发射极以及运算放大器的反相输入端，Q5的集电极连接到地电位VSS；运算放大器的同相输入端连接到Q6的发射极以及MP9的漏极，输出连接MP9的栅极作为该模块的输出端第三偏置电压VB3，MP9的源极连接电源电压VDD；Q6的基极连接Q7的发射极与MP10的漏极，集电极连接地电位VSS，Q7的集电极与基极相连连接到地电位VSS；MP10的栅极连接输入的第二偏置电压VB2，源极连接电源电压VDD。

上述方案中基准电压产生模块如图5所示，其由11个PMOS管：MP11、MP12、MP13、MP14、MP15、MP16、MP17、MP18、MP19、MP20、MP21，两个NMOS管：MN11、MN12，以及PNP管Q8组成。具体连接关系为：MP11的栅极与MP12、MP14、MP17的栅极相连连接第一偏置电压VB1，源极连接电源电压VDD，漏极连接MN11的栅极和漏极以及MN12的栅极，MN11的源极连接地电位VSS；MP12的源极连接电源电压VDD，漏极连接MP13的漏极以及MP18的栅极和Q8的发射极，Q8的基极和集电极相连连接到地电位VSS；MP13的栅极连接第三偏置电压VB3，源极连接电源电压VDD；MP18的源极连接MN13的栅极以及MP14的漏极，漏极连接地电位VSS，MP14的源极连接电源电压VDD；MN13的源极连接MN14的源极以及MN12的漏极，漏极连接MP15的栅极和漏极以及MP16的栅极，MN12的源极连接地电位VSS，MP15的源极连接电源电压VDD；MP16的源极连接电源电压VDD，漏极与MN14的漏极以及MP19的栅极相连作为该模块的输出基准电压VREF；MN14的栅极连接MP17的漏极以及MP19的源极，MP19的漏极连接地电位VSS，MP17的源极连接电源电压VDD。

上述μV_T ^{^2}电流产生模块中MPS1、MPS2、MNS1为启动电路，其他器件组成该模块的核心电路。在核心电路未正常工作时，MP1、MP2、MP3中没有电流流过，此时VB1电压为电源电压，那么MNS1管开启、MPS1管关闭，MPS2管开启为电容C1进行充电，直至MN3管开始有电流流过，VB1开始电压降低，当VB1电压降低到足以将MPS1管开启、MNS1管关闭时，核心电路正常工作，而启动电路不再工作，完成电路的启动。

设流过MP1管的电流为I₁，由于MP1、MP2、MP3管的宽长比相同，因此Q1、Q2、MP2、MP3管上电流也为I₁，那么由双极型晶体管的电流电压特性可得

$I_{Q1}=I_1=I_{\mathrm{SQ}1}\exp \left(\frac{V_{\mathrm{EBQ}1}}{V_T}\right)$

$I_{Q2}=I_1=I_{\mathrm{SQ}2}\exp \left(\frac{V_{\mathrm{EBQ}2}}{V_T}\right)$

其中，I_S为PNP管的反向饱和电流；V_EB为PNP管的发射极和基极电压差；下标Q1、Q2为所指代器件，例如I_SQ1为Q1的I_S，以下仍有类似下标，具体含义类似；K是波尔兹曼常数，q是单位电荷的电量，T是温度；那么可得

${\mathrm{\ΔV}}_{\mathrm{EB}}=V_{\mathrm{EBQ}2}-V_{\mathrm{EBQ}1}=V_T\ln \left(\frac{I_{\mathrm{SQ}1}}{I_{\mathrm{SQ}2}}\right)$

又因MN1管工作在饱和区，MN4管工作于线性区，因此有以下等式

$I_{\mathrm{MN}1}=I_1=\frac{{\mathrm{\μC}}_{\mathrm{OX}}{S}_{\mathrm{MN}1}}{2}{(V_{\mathrm{GSMN}1}-V_{\mathrm{TH}})}^2$

$I_{\mathrm{MN}4}=I_1=\mathrm{\μ}{C}_{\mathrm{OX}}{S}_{\mathrm{MN}4}[(V_{\mathrm{GSMN}4}-V_{\mathrm{TH}})-\frac{1}{2}{V}_{\mathrm{DSMN}4}]V_{\mathrm{DSMN}4}$

其中，μ＝CT^-n为NMOS管的迁移率，C为常系数，n值为1.5左右的常数；C_OX为单位面积的栅氧化层电容；S＝W/L为MOS管的宽长比；V_DS、V_GS分别为MOS管的漏极和源极电压差、栅极和源极电压差；V_TH为NMOS管的阈值电压。又V_GSMN4＝V_GSMN1+V_DSMN4，且MN1、MN2的宽长比相同，因此MN1、MN2的源端电位相等，那么V_DSMN4＝△V_EB。所以联立上式，可得I₁的表达式

$I_1=\frac{{\mathrm{\μC}}_{\mathrm{OX}}{S}_{\mathrm{MN}4}}{2}{V_{\mathrm{DSMN}4}}^{^2}{[\sqrt{\frac{S_{\mathrm{MN}4}}{S_{\mathrm{MN}1}}}+\sqrt{\frac{S_{\mathrm{MN}4}}{S_{\mathrm{MN}1}}+1}]}^{^2}=K_1\mathrm{\μ}{V_T}^{^2}$

其中， $K_1=\frac{{\mathrm{\μC}}_{\mathrm{OX}}{S}_{\mathrm{MN}4}}{2}{\ln {\left(\frac{I_{\mathrm{SQ}1}}{I_{\mathrm{SQ}2}}\right)}^{^2}[\sqrt{\frac{S_{\mathrm{MN}4}}{S_{\mathrm{MN}1}}}+\sqrt{\frac{S_{\mathrm{MN}4}}{S_{\mathrm{MN}1}}+1}]}^{^2}$ 为常系数，因此该模块产生μV_T ^{^2}电流。该模块中MN3、Q3、MP3组成反馈之路，因为MN3管的宽长比和MN2管相同，且Q3和Q2具有相同的M数，所以MN2管的V_DS和MN1管的V_DS相等均等于MN2管的V_GS，使得沟道调制效应对MN1、MN2管的电流影响相同，保证了该模块的电流精度，并且该负反馈也提高电路的PSRR(电源抑制比)。

上述μV_TH ^{^2}电流产生模块中MPS3、MPS4、MNS2为启动电路，其他器件组成该模块的核心电路。启动电路工作原理与μV_T ^{^2}电流产生模块中的启动电路原理相同，这里不再进行重复叙述。设MP5管的电流为I₂，而由于MP4的宽长比为MP5管宽长比的4倍，那么MP4上的电流为4I₂，由于MN5、MN6、MN9管工作于饱和区，MN8工作于线性区，那么

$I_{\mathrm{MN}5}={4I}_2=\frac{{\mathrm{\μC}}_{\mathrm{OX}}}{2}{S}_{\mathrm{MN}5}{(V_{\mathrm{GSMN}5}-V_{\mathrm{TH}})}^2$

$I_{\mathrm{MN}6}=I_{\mathrm{MN}9}=I_2=\frac{{\mathrm{\μC}}_{\mathrm{OX}}}{2}{S}_{\mathrm{MN}6}{(V_{\mathrm{GSMN}6}-V_{\mathrm{TH}})}^2=\frac{{\mathrm{\μC}}_{\mathrm{OX}}}{2}{S}_{\mathrm{MN}9}{(V_{\mathrm{GSMN}9}-V_{\mathrm{TH}})}^2$

$I_{\mathrm{MN}8}={4I}_2={{\mathrm{\μC}}_{\mathrm{OX}}S}_{\mathrm{MN}8}[(V_{\mathrm{GSMN}8}-V_{\mathrm{TH}})-\frac{1}{2}{V}_{\mathrm{DSMN}8}]V_{\mathrm{DSMN}8}$

又因MN5、MN6、MN9的宽长比相同，那么

$V_{\mathrm{GSN}5}=2\sqrt{\frac{{2I}_2}{{\mathrm{\μC}}_{\mathrm{OX}}{S}_{\mathrm{MN}5}}}+V_{\mathrm{TH}}$

$V_{\mathrm{GSN}6}=V_{\mathrm{GSN}9}=\sqrt{\frac{{2I}_2}{{\mathrm{\μC}}_{\mathrm{OX}}{S}_{\mathrm{MN}5}}}+V_{\mathrm{TH}}$

而由电路可知V_GSMN6+V_GSMN9＝V_GSMN5+V_DSMN8，则可得V_DSMN8＝V_TH，又V_GSMN5+V_DSMN8＝V_GSMN8，联立MN8、MN5的电流方程得I₂的表达式

$I_2=\frac{{\mathrm{\μC}}_{\mathrm{OX}}{S}_{\mathrm{MN}8}}{8}{{V_{\mathrm{DSMN}8}}^{^2}[\sqrt{\frac{S_{\mathrm{MN}8}}{S_{\mathrm{MN}5}}}+\sqrt{\frac{S_{\mathrm{MN}8}}{S_{\mathrm{MN}5}}+1}]}^{^2}=K_2\mathrm{\μ}{V_{\mathrm{TH}}}^{^2}$

其中，为常系数，因此该模块产生μV_TH ^{^2}的电流。该模块中MP6、MN7、MN10的作用和μV_T ^{^2}电流产生模块中MP3、MN3、Q3的作用相同，形成一个负反馈环路，使MN5、MN6的V_DS电压相等，从而消除沟道调制效应对电流的影响，且提高电路的PSRR。

上述高阶电流产生电路利用产生的μV_T ^{^2}电流和μV_TH ^{^2}电流产生高阶正温度系数电流。由于MP7、MP8的栅极连接VB1，MP10的栅极连接VB2，那么

I_MP7＝K₃I₁ I_MP8＝K₄I₁ I_MP10＝K₅I₂

其中，K3、K4、K5为常系数，大小由宽长比决定，由于PNP管的发射极和基极电压差可以表示成如下形式

$V_{\mathrm{EBQX}}=V_T\ln \left(\frac{I_{\mathrm{QX}}}{I_S}\right)$ 其中，X为4、5、6、7

又因运算放大器OP的嵌位作用，使得V_EBQ4+V_EBQ5＝V_EBQ6+V_EBQ7，且由于Q4、Q5、Q6、Q7的M数相同，则四个PNP的I_S大小相等，设MP9上的电流为I₃，所以可得

$I_3=\frac{I_{\mathrm{MP}7}{I}_{\mathrm{MP}8}}{I_{\mathrm{MP}10}}=\frac{K_3{K}_4{K}_1\mathrm{\μ}{V_T}^{^4}}{K_5{K}_2{V_{\mathrm{TH}}}^{^2}}$

由于μ＝CT^-n，而V_TH＝V_TH0(1-λT)(V_TH0为温度0K时MOS管的阈值电压，λ为NMOS管阈值电压的温度系数绝对值)，因此所产生的I₃可表示为

$I_3=K_6\frac{T^{4-n}}{{(1-\mathrm{\λT})}^2}$ 其中， $K_6=\frac{K_3{K}_4{K_1}^{^2}{\mathrm{CK}}^{^4}}{K_5{K}_2{V}_{\mathrm{TH}0}{q}^{^4}}$ 为常系数。

因此该模块所产生的I₃为高阶正温度系数的电流。

上述基准电压产生电路中MP12、MP13、Q8用于产生高阶温度补偿后的线性负温度系数电压；而其余器件组成正温度系数电压叠加电路，最终产生零温的基准输出电压VREF。由于MP12管镜像μV_T ^{^2}电流，而MP13镜像高阶正温度系数电流，因此Q8上流过的电流为

$I_{Q8}={{\mathrm{A\μV}}_T}^{^2}+B\frac{T^{4-n}}{{(1-\mathrm{\λT})}^2}={\mathrm{DT}}^{2-N}+B\frac{T^{4-n}}{{(1-\mathrm{\λT})}^2}={\mathrm{DT}}^{2-n}[1+\frac{{\mathrm{BT}}^2}{D{(1-\mathrm{\λT})}^2}]$

其中， $D=\mathrm{AC}\frac{K^{^2}}{q^{^2}},$ 又因

$\begin{array}{c}{V}_{\mathrm{EBQ}8}=V_T\ln \left[I_{Q8}{T}^{-\mathrm{\η}}\mathrm{Eexp}\left(\frac{V_{G0}}{V_T}\right)\right]\\ =V_{G0}+V_T\ln \mathrm{DE}-(\mathrm{\η}+n-2)V_T\ln T+V_T\ln [1+\frac{{\mathrm{BT}}^2}{D{(1-\mathrm{\λT})}^2}]\end{array}$

针对上式做以下数学处理，ln(1+x)≈x-x^{^2}/2；则

$\begin{array}{c}{V}_{\mathrm{EBQ}1}\≈V_{G0}+V_T\ln \mathrm{DE}-(\mathrm{\η}+n-2)V_T\ln T+\frac{{\mathrm{KBT}}^2{(1+\mathrm{\λT})}^{2}T}{\mathrm{qD}}[1-\frac{{\mathrm{BT}}^2{(1+\mathrm{\λT})}^2}{2D}]\\ \≈V_{G0}+V_T\ln \mathrm{DE}-(\mathrm{\η}+n-2)V_T\ln T+{\mathrm{XT}}^3+{\mathrm{YT}}^4+{\mathrm{ZT}}^5\end{array}$

其中， $\begin{array}{ccc}X=\frac{\mathrm{KB}}{\mathrm{qD}}& Y=\frac{2\mathrm{KB\λ}}{\mathrm{qD}}& Z=\frac{\mathrm{KB}({2\mathrm{D\λ}}^2-B)}{{2\mathrm{qD}}^2}\end{array}$ 均为与温度无关的常系数

另外V_G0为温度0K时硅的带隙电压；η是与工艺相关的常系数，通常在3.5左右；E为与温度无关的常量；由于V_EBQ1公式中最后一项是包括温度的三次方项、四次方项、五次项等高次项。因此来自于V_TlnT的非线性可以通过合理的设置MP7、MP8、MP10以及MP12、MP13的宽长比参数进行抵消，从而使V_EBQ1电压成为一个近似随温度线性减小的电压。

该基准电压产生模块中正温度系数电压叠加电路为一个带有失调电压的跟随器，且失调电压为一个线性正温度系数的电压，另外该跟随器中的差分对管使用与μV_T ^{^2}电流产生电路中的电流产生部分相同的NMOS管，这样就可以完全消除迁移率(同为NMOS管迁移率)的非线性对基准输出电压的影响。晶体管MP11流过电流为μV_T ^{^2}电流的镜像电流，因此流过MN12的电流也为μV_T ^{^2}电流的常系数倍，同样由于MP15、MP16管的镜像关系知MN13、MN14上的电流也是μV_T ^{^2}的常数项倍。

所以

$I_{\mathrm{MN}13}=M_1\mathrm{\μ}{V_T}^{^2}=\frac{\mathrm{\μ}{C}_{\mathrm{OX}}}{2}{S}_{\mathrm{MN}13}{(V_{\mathrm{GSMN}13}-V_{\mathrm{TH}})}^2$ (M₁为常系数)

$I_{\mathrm{MN}14}=M_2\mathrm{\μ}{V_T}^{^2}=\frac{\mathrm{\μ}{C}_{\mathrm{OX}}}{2}{S}_{\mathrm{MN}14}{(V_{\mathrm{GSMN}14}-V_{\mathrm{TH}})}^2$ (M₂为常系数)

因此

$V_{\mathrm{GSMN}13}=\sqrt{\frac{{2M}_1}{C_{\mathrm{OX}}{S}_{\mathrm{MN}13}}}{V}_T+V_{\mathrm{TH}}$

$V_{\mathrm{GSMN}14}=\sqrt{\frac{{2M}_2}{C_{\mathrm{OX}}{S}_{\mathrm{MN}14}}}{V}_T+V_{\mathrm{TH}}$

又VREF＝V_BEQ8+V_GSMP18-V_GSMN13+V_GSMN14-V_GSMP19

由于设置MP14、MP17、MP18、MP19中的电流相等，且MP18、MP19的宽长比相等，因此V_GSMP18＝V_GSMN19，所以

$\mathrm{VREF}=V_{\mathrm{BEQ}8}+\sqrt{\frac{2}{C_{\mathrm{OX}}}}(\sqrt{\frac{M_2}{S_{\mathrm{MN}14}}}-\sqrt{\frac{M_1}{S_{\mathrm{MN}13}}})V_T$

调节MN12、MP15、MP16的宽长比可以设置M₁、M₂的大小，而MN19、MN20的宽长比可以设置S_MN19、S_MN20的大小，因此通过合理设置这些参数可以最终使得到一个近似不随温度变化的基准电压VREF。

该模块中的MP14、MP17、MP18、MP19用于升高跟随器的输入电压，避免输入电压在跟随器共模输入范围以外。

Claims (1)

1.高阶温度补偿无电阻带隙基准电压源，包括μV_T ^{^2}电流产生模块、μV_TH ^{^2}电流产生模块、高阶正温度系数电流产生模块和基准电压产生模块；其中，μV_T ^{^2}电流产生模块产生的第一偏置电压连接到高阶正温度系数电流产生模块的一个输入端和基准电压产生模块的一个输入端；μV_TH ^{^2}电流产生模块产生的第二偏置电压连接到高阶正温度系数电流产生模块的另一个输入端，高阶正温度系数电流产生模块产生第三偏置电压连接到基准电压产生模块的另一个输入端；基准电压产生模块的输出端输出基准电压；

所述μV_T ^{^2}电流产生模块包括，PMOS管：MPS1、MPS2、MP1、MP2、MP3，NMOS管：MNS1、MN1、MN2、MN3、MN4，PNP管：Q1、Q2、Q3，以及电容C1；其中：MPS1的栅极与MNS1、MP1、MP2、MP3的栅极以及MP3、MN3的漏极相连作为该模块的输出端第一偏置电压，源极连接电源电压，漏极连接MNS1的漏极以及MPS2的栅极，MNS1的源极连接地电位；MPS2的源极连接电源电压，漏极连接MN2、MP2的漏极以及MN3管的栅极和电容C1的一端，电容C1的另一端连接地电位；MN2的栅极连接MN1的栅极、漏极以及MP1管的漏极和MN4管的栅极，源极连接Q2的发射极，Q2的基极和集电极相连连接到地电位；MN1的源极连接MN4的漏极，MN4的源极连接Q1的发射极，Q1的基极和集电极相连连接到地电位；MN3管的源极连接Q3的发射极，Q3基极和集电极相连连接到地电位；MP1、MP2、MP3的源极均连接电源电压；

所述μV_TH ^{^2}电流产生模块包括，PMOS管：MPS3、MPS4、MP4、MP5、MP6，NMOS管：MNS2、MN5、MN6、MN7、MN8、MN9、MN10，以及电容C2；其中：MPS3的栅极与MNS2、MP4、MP5、MP6的栅极以及MP6、MN7的漏极相连作为该模块的输出端第二偏置电压，源极连接电源电压，漏极连接MNS2的漏极以及MPS4的栅极，MNS2的源极连接地电位；MPS4的源极连接电源电压，漏极连接MN6、MP5的漏极以及MN7管的栅极和电容C2的一端，电容C2的另一端连接地电位；MN6的栅极连接MN5的栅极、漏极以及MP4管的漏极和MN8管的栅极，源极连接MN9的栅极和漏极，MN9的源极连接到地电位；MN5的源极连接MN8的漏极，MN8的源极连接到地电位；MN7管的源极连接MN10的栅极和漏极，MN10的源极连接到地电位；MP4、MP5、MP6的源极均连接电源电压；

所述高阶正温度系数电流产生模块包括，PMOS管：MP7、MP8、MP9、MP10，PNP管：Q4、Q5、Q6、Q7，以及运算运算放大器组成；其中：MP7的栅极与MP8的栅极相连连接到输入的第一偏置电压，源极连接电源电压，漏极连接Q5的基极以及Q4的发射极，Q4的基极与集电极相连连接到地电位；MP8的源极连接电源电压，漏极连接Q5的发射极以及运算放大器的反相输入端，Q5的集电极连接到地电位；运算放大器的同相输入端连接到Q6的发射极以及MP9的漏极，输出连接MP9的栅极作为该模块的输出端第三偏置电压，MP9的源极连接电源电压；Q6的基极连接Q7的发射极与MP10的漏极，集电极连接地电位，Q7的集电极与基极相连连接到地电位；MP10的栅极连接输入的第二偏置电压，源极连接电源电压；

所述基准电压产生模块包括，PMOS管：MP11、MP12、MP13、MP14、MP15、MP16、MP17、MP18、MP19，NMOS管：MN11、MN12、MN13、MN14，以及PNP管：Q8；其中，MP11的栅极与MP12、MP14、MP17的栅极相连连接第一偏置电压，源极连接电源电压，漏极连接MN11的栅极和漏极以及MN12的栅极，MN11的源极连接地电位；MP12的源极连接电源电压，漏极连接MP13的漏极以及MP18的栅极和Q8的发射极，Q8的基极和集电极相连连接到地电位；MP13的栅极连接第三偏置电压，源极连接电源电压；MP18的源极连接MN13的栅极以及MP14的漏极，漏极连接地电位，MP14的源极连接电源电压；MN13的源极连接MN14的源极以及MN12的漏极，漏极连接MP15的栅极和漏极以及MP16的栅极，MN12的源极连接地电位，MP15的源极连接电源电压；MP16的源极连接电源电压，漏极与MN14的漏极以及MP19的栅极相连作为该模块的输出基准电压；MN14的栅极连接MP17的漏极以及MP19的源极，MP19的漏极连接地电位，MP17的源极连接电源电压。