CN110249283A - 低压差稳压器 - Google Patents

低压差稳压器 Download PDF

Info

Publication number
CN110249283A
CN110249283A CN201880005495.3A CN201880005495A CN110249283A CN 110249283 A CN110249283 A CN 110249283A CN 201880005495 A CN201880005495 A CN 201880005495A CN 110249283 A CN110249283 A CN 110249283A
Authority
CN
China
Prior art keywords
terminal
low
dropout regulator
switch transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880005495.3A
Other languages
English (en)
Inventor
潘锋
吕震宇
S·W·杨
S·S-N·杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN110249283A publication Critical patent/CN110249283A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一种低压差稳压器(100)包括第一开关晶体管(104)、比较器(102)以及米勒电容器(106)。第一开关晶体管(104)的第一端子连接至负载(108)，而第一开关晶体管(104)的第二端子连接至电源电压。比较器(102)的第一输入端子连接至参考电压(Vref)，比较器(102)的第二输入端子连接至第一开关晶体管(104)的第一端子，且比较器(102)的输出端子连接至第一开关晶体管(104)的控制端子。米勒电容器(106)的第一端子连接至第一开关晶体管(104)的控制端子，且米勒电容器(106)的第二端子连接至第一开关晶体管(104)的第一端子以及负载(108)。

Description

低压差稳压器
相关申请的交叉引用
本申请要求享有于2017年3月8日提交的中国专利申请No.201710135653.4的优先权，其全部内容通过引用的方式并入本文。
技术领域
一般地说，本公开内容关于一种半导体电路技术领域，更具体而言，关于低压差稳压器。
背景技术
低压差稳压器(low-dropout regulator，LDO)是一种直流(DC)线性稳压器，其可用以调节输出电压，即使当电源电压非常接近输出电压时。随着半导体技术的进步，LDO的设计已经成为三维(3D)NAND闪存的制造工艺的关键方面，闪存的记忆单元以多层方式垂直地堆栈，用以于较低的每位成本下实现更高的密度。
传统模拟式LDO广泛地使用于各种电路结构中。为了在不同的负载条件下确保LDO的输出稳定性，高静态功耗以及大去耦电容是重要的。现有的模拟式LDO具有低带宽以及低负载瞬时响应速度。另一方面，现有数字式LDO也有一些缺点，像是噪声较高、开关功率较高、结构复杂以及算法控制复杂等。
因此，所公开内容的低压差稳压器用来解决上述的一个或多个问题以及其他问题。
发明内容
根据本公开内容一些实施例提供了低压差稳压器。
在一些实施例中，一种低压差稳压器具有第一开关晶体管、比较器以及米勒电容器。第一开关晶体管具有第一端子、第二端子以及控制端子，并且第一开关晶体管的第一端子连接至负载，并且第一开关晶体管的第二端子连接至电源电压。比较器具有第一输入端子、第二输入端子以及输出端子，并且比较器的第一输入端子连接至参考电压，比较器的第二输入端子连接至第一开关晶体管的第一端子，且比较器的输出端子连接至第一开关晶体管的控制端子。米勒电容器具有第一端子以及第二端子，并且米勒电容器的第一端子连接至第一开关晶体管的控制端子，且米勒电容器的第二端子连接至第一开关晶体管的第一端子以及负载。
低压差稳压器还可包括驱动模块，该驱动模块包括输入以及输出，并且驱动模块的输入耦合至比较器的输出端子，且驱动模块的输出耦合至第一开关晶体管的控制端子。
驱动模块还可包括P型沟道金属氧化物半导体场效晶体管(P-MOSFET)，其与N型沟道金属氧化物半导体场效晶体管(N-MOSFET)连接。P-MOSFET的源极连接至电源电压，P-MOSFET的漏极连接至第一开关晶体管的控制端子，且P-MOSFET的栅极连接至比较器的输出端子。并且N-MOSFET的栅极连接至比较器的输出端子，N-MOSFET的源极耦合至接地电压电位，且N-MOSFET的漏极连接至第一开关晶体管的控制端子。
驱动模块还可包括第一反相器，第一反相器包括输入端子以及输出端子，并且第一反相器的输入端子连接至比较器的输出端子，并且第一反相器的输出端子连接至第一开关晶体管的控制端子。
驱动模块还可包括P型沟道金属氧化物半导体场效晶体管(P-MOSFET)、N型沟道金属氧化物半导体场效晶体管(N-MOSFET)、第一电流源以及第二电流源。P-MOSFET的漏极连接至第一开关晶体管的控制端子，且P-MOSFET的栅极连接至比较器的输出端子。第一电流源的输入端子连接至电源电压，且第一电流源的输出端子连接至P-MOSFET的源极。N-MOSFET的栅极连接至比较器的输出端子，N-MOSFET的源极耦合至接地电压电位，且N-MOSFET的漏极连接至第一开关晶体管的控制端子。第二电流源的输入端子连接至N-MOSFET的源极，且第二电流源的输出端子耦合至接地电压电位。
驱动模块还可包括第一反相器，第一反相器包括输入端子以及输出端子。第一反相器的输入端子连接至比较器的输出端子，且第一反相器的输出端子连接至P-MOSFET的栅极以及N-MOSFET的栅极。
驱动模块还可包括第二反相器，并且第二反相器的输入端子连接至比较器的输出端子，且第二反相器的输出端子连接至第一反相器的输入端子。
第一反相器包括反相缓冲器或反相放大器。
米勒电容器的电容值可小于负载的等效电容的电容值并可大于第一开关晶体管的控制端子上的寄生电容的电容值。
米勒电容器的电容值可小于或等于负载的等效电容的电容值的百分之一，且米勒电容器的电容值可大于或等于第一开关晶体管的控制端子上的寄生电容的电容值的十倍。
第一开关晶体管可包括P型沟道金属氧化物半导体场效晶体管(P-MOSFET)。
米勒电容器可具有约为100mV的耐受电压以及约为400pF的电容。
低压差稳压器的电压转换速率是由低压差稳压器的输出电压以及负载的等效电容所决定。
当第一开关晶体管的控制端子可为一主导极点时，第一开关晶体管的第一端子可为一非主导极点。
第一反相器的输入端子以及第一反相器的输出端子可为非主导极点。
第二反相器的输入端子以及第二反相器的输出端子可为非主导极点。
本公开内容的另一方向公开了另一低压差稳压器，此低压差稳压器包括第一开关晶体管，其被配置为响应于控制信号，控制电源与低压差稳压器的负载之间的开关；比较器，其被配置为比较第一开关晶体管的输出电压以及参考电压，且控制信号是基于比较器的输出信号而产生的；以及米勒电容器电性连接于第一开关晶体管的控制端子与输出端子之间，且米勒电容器被配置为稳定低压差稳压器至负载的输出电压。
低压差稳压器还可包括驱动模块，其被配置为驱动比较器的输出信号而产生控制信号，且其被配置为缓冲控制信号以增加低压差稳压器至负载的输出电压的稳定性。
驱动模块可包括互补式金属氧化物半导体(CMOS)反相器，其被配置为增加低压差稳压器至负载的输出电压的噪声边限。
驱动模块还可包括一个或多个电流源，其被配置为调整低压差稳压器至负载的输出电压的变化率，例如第一电流源，其被配置为限制低压差稳压器至负载的输出电压的增压速度，和/或第二电流源，其被配置为限制低压差稳压器至负载的输出电压的降压速度。
驱动模块还可包括一个或多个数字反相器，其被配置为放大和/或缓冲比较器的输出信号。
本公开内容的另一方向提供系统，用以提供电源至三维(3D)NAND闪速存储装置的字线。此系统具有电荷泵，其被配置为将起始电压提高至高于起始电压的电源电压；振荡器，其被配置为产生周期时钟并驱动电荷泵内的各级电容器；以及已公开的低压差稳压器，其被配置为调节电源电压以输出驱动电压至三维(3D)NAND闪速存储装置的字线。
相关领域的技术人员可根据本公开内容的叙述说明、权利要求书以及图式了解本公开内容的其他方向。
附图说明
所附图式并入本文并构成说明书的一部分，其例示出了本公开内容所揭示的实施例，并且与详细说明一起进一步用于解释本公开内容所揭示的原理，以使相关领域技术人员能够制作及使用本公开内容所揭示的内容。
图1绘示出根据本公开内容一些实施例的低压差稳压器的电路示意图；
图2绘示出根据本公开内容一些其他实施例的另一低压差稳压器的结构示意图；
图3绘示出图2所示的低压差稳压器的一实施方式的电路示意图；
图4绘示出图2所示的低压差稳压器的另一实施方式的电路示意图；
图5绘示出图2所示的低压差稳压器的另一实施方式的电路示意图；以及
图6绘示出图2所示的低压差稳压器的另一实施方式的电路示意图。
图7示出根据本公开内容的一些实施例的用于实现三维(3D)NAND存储装置中的本公开内容的低压差稳压器的示范性系统的方块示意图。
本公开内容的各实施例将参考所附图式进行说明。
具体实施方式
尽管本文讨论了具体的结构及配置，但应该理解，这仅仅是为了说明及示例的目的而完成的。相关领域的技术人员应可理解，在不脱离本公开内容的精神及范围的情况下，可以使用其他结构及布置。对于相关领域的技术人员显而易见的是，本公开内容还可以用于各种其他应用中。
值得注意的是，在说明书中对提及「一个实施例」、「一实施例」、「示范性实施例」、「一些实施例」等的引用表示所描述的实施例可以包括特定的特征、结构或特性，但并非每个实施例都一定需要包括此特定的特征、结构或特性，而且这些用语不一定指相同的实施例。此外，当特定特征、结构或特性结合实施例描述时，无论是否于文中明确教示，结合其他实施例来实现这些特征、结构或特性皆属于相关领域的技术人员的知识范围所及。
一般而言，术语可以至少部分地根据上、下文中的用法来理解。例如，如本文所使用的术语「以及」、「或」或「和/或」至少可部分取决于使用这些术语的上、下文而包括多种涵义。典型地，若「或」是用以指明一名单中的至少一个，例如A、B或C，但可包括A、B与C中的一个以上或全部。此外，如本文所使用的术语「一个或多个」可至少可部分取决于上、下文而可用于以单数意义描述任何特征、结构或特性，或可用于描述特征、结构或特征的复数组合。类似地，术语诸如「一」、「一个」或「该」也可以被理解为表达单数用法或传达复数用法，至少可部分取决于上、下文。此外，术语“基于”可以被理解为不一定旨在传达排他性的一组因素，也可以相反地允许存在未必明确描述的附加因素，其具体涵义至少部分取决于上、下文。
如先前技术的段落中所述，现有的模拟式低压差稳压器(LDO)以及数字式低压差稳压器均有缺点。根据多个实施例，本公开内容基于数字辅助模拟式低压差稳压器的方法将传统模拟式低压差稳压器结构与现有数字式低压差稳压器结构的优点结合从而提供多种低压差稳压器。本公开内容的低压差稳压器可达到高带宽、小静态电流、小去耦电容、低功耗以及可接受的噪声等优势。
请参阅图1，图1为根据本公开内容一些实施例所绘示的低压差稳压器的电路示意图。如图所示，低压差稳压器(LDO)100包括比较器(Comp)102、第一开关晶体管(K1)104以及米勒电容器(Cm)106。
比较器(Comp)102的第一输入端子可连接至参考电压(Vref)。在一些实施例中，参考电压(Vref)的值可根据低压差稳压器(LDO)100的负载(Load)108的设定电压而定。举例来说，依据低压差稳压器(LDO)100的负载(Load)108的类型，参考电压(Vref)的值可为固定的或可变的。那就是说，参考电压(Vref)可由固定的电压源产生，或者可由能提供可调整电压值的电路来产生。
比较器(Comp)102的第二输入端子可连接至第一开关晶体管(K1)104的第一端子。比较器(Comp)102的输出端子可连接至第一开关晶体管(K1)104的控制端子。
第一开关晶体管(K1)104的第一端子可连接至负载(Load)108。第一开关晶体管(K1)104的第二端子可连接至一电源电压(Vcc)。
米勒电容器(Cm)106的第一端子可连接至第一开关晶体管(K1)104的控制端子。米勒电容器(Cm)106的第二端子可连接至第一开关晶体管(K1)104的第一端子，而第一开关晶体管(K1)104的第一端子也连接至负载(Load)108以及输出电压(Vx)。
在一些实施例中，第一开关晶体管(K1)104可为金属氧化物半导体场效晶体管(MOSFET)，例如图1中所示的P型沟道MOSFET。第一开关晶体管(K1)104的控制端子可为MOSFET的栅极，且第一开关晶体管(K1)104的第一端子以及第二端子可分别为MOSFET的源极与漏极。
比较器(Comp)102可为任何适合的电压比较器，例如Linear TechnologyCorporation所设计的微型微功耗、低电压比较器LTC6702。由于电压比较器的带宽高于传统LDO电路中使用的误差运算放大器的操作带宽，故相比较于传统LDO，本公开内容的LDO的带宽可获得提升。
在一些实施例中，负载(Load)108可包括为各种适合的类型的一个或多个负载，例如电容型、电流源型、电阻型以及上述的各种组合等。
在如图1中所示的LDO的操作状况下，比较器(Comp)102可比较参考电压(Vref)与输出至负载(Load)108的输出电压(Vx)的大小。当输出电压(Vx)高于参考电压(Vref)时，位于第一开关晶体管(K1)104的控制端子的节点(Ng)是处于高电平，例如逻辑信号“1”。在这样的情况下，第一开关晶体管(K1)104是被关闭，故负载(Load)108消耗储存于米勒电容器(Cm)106内的电力以降低输出电压(Vx)。当输出电压(Vx)低于参考电压(Vref)时，节点(Ng)是处于低电平，例如逻辑信号“0”。在这样的情况下，第一开关晶体管(K1)104是被开启以将电流传导至负载(Load)108来增加输出电压(Vx)。因此，输出电压(Vx)可被稳定化至参考电压(Vref)。
传统的LDO与图1所示的高带宽LDO之间的一个不同之处在于电路100并不需要额外的电路结构来确保输出的稳定性。米勒电容器(Cm)106抑制输出电压(Vx)的振荡以符合对于各种负载状况的电源要求。
由于米勒电容器(Cm)106所导致的米勒效应，当输出电压(Vx)的噪声过大时，振荡变化通过米勒电容器(Cm)106而耦合至节点(Ng)。在这样的情况下，第一开关晶体管(K1)104的开启与关闭可被减缓用以减少输出电压(Vx)的振荡，并因此修正输出电压(Vx)的非线性失真。在这样的情况下，输出电压(Vx)可被稳定化在适用于负载(Load)108的一定范围内。
该注意的是，由于比较器(Comp)102以及米勒电容器(Cm)106对于输出电压(Vx)的局部反馈控制，可显著改善如图1中所示的被公开的LDO响应于负载突降的反应速度。举例来说，当传统的LDO的反应速度可为约5μs时，包括米勒电容器的被公开的LDO的反应速度可为约1μs。也就是说，响应于负载突降，被公开的LDO的反应速度可显著地快于传统的模拟LDO的反应速度。
此外，被公开的LDO的电压转换速率可由输出电压(Vx)以及负载(Load)108的等效电容所决定。
另该注意的是，米勒电容器(Cm)106的电容值Cx小于负载(Load)108的等效电容的电容值Cload。米勒电容器(Cm)106的电容值Cx大于第一开关晶体管(K1)104的控制端子上的寄生电容的电容值Cp。在这样的情况下，可确保输出电压(Vx)的噪声尽可能地耦合至节点(Ng)，用以减少输出电压(Vx)的非线性失真。
在一些实施例中，假设负载(Load)108的等效电容的电容值Cload以及第一开关晶体管(K1)104的控制端子上的寄生电容的电容值Cp为已知，米勒电容器(Cm)106的电容值Cx可满足下列的关系式：100Cx≤Cload以及Cx≥10Cp。在这样的状况下，大约90％-100％的输出电压(Vx)的振荡可耦合至节点(Ng)。输出电压(Vx)的噪声可被减少一个数量级，例如传统模拟式LDO的大约为201mV的初始绝对噪声值可被减少至被公开的LDO的大约为20mV的绝对噪声值。输出电压(Vx)的结果波形可满足较广范围的负载状况所需。
被公开的LDO的比较器(Comp)比较第一开关晶体管(K1)104至负载(Load)108的输出电压以及参考电压(Vref)。比较结果被传送至第一开关晶体管(K1)104的控制端子，故LDO 100具有不被任何误差运算放大器限制的高带宽。
此外，由于米勒效应，米勒电容器可减少第一开关晶体管的输出振荡且减少LDO的输出噪声，故输出波形可符合各种负载状况的要求。因此，与现有模拟式LDO不同，被公开的高带宽LDO的闭环可为非稳定的。藉由米勒电容器，第一开关晶体管的输出振荡可被稳定化在负载所要求的一定范围内且不对LDO的带宽造成限制。
因此，被公开的LDO可具有稳定的输出、高带宽以及高负载瞬时响应速度。此外，相比较于传统LDO的静态电流(例如10μA)，被公开的LDO可消耗较少的静态电流(例如1μA)而达到相同的设计规格，例如功耗、噪声、负载突降、负载调节与线性调节等。
请参阅图2，图2为根据本公开内容一些实施例所绘示的另一低压差稳压器200的结构示意图。基于图1中所示的LDO的结构，被公开的LDO还可包括驱动模块210，其被配置为驱动比较器(Comp)102输出的信号且将信号传送至第一开关晶体管(K1)104的控制端子。
在一些实施例中，驱动模块210可使比较器(Comp)102输出的信号符合第一开关晶体管(K1)104的驱动要求。进一步说明，在一些实施例中，驱动模块200也可缓冲传递至第一开关晶体管(K1)104的信号，用以改善LDO200的输出稳定度。该注意的是，驱动模块210可包括任何适合的电路组件。在下列内容中，通过图3至图6说明驱动模块210的一些示范性实施方式。
请参阅图3，图3为图2所示的低压差稳压器的一个示例性实施方式的电路示意图。在一些实施例中，驱动模块310可包括P型沟道金属氧化物半导体场效晶体管(P-MOSFET,PM)与N型沟道金属氧化物半导体场效晶体管(N-MOSFET,NM)。
P-MOSFET(PM)的源极可连接至电源电压(Vcc)。P-MOSFET(PM)的漏极可连接至第一开关晶体管(K1)104的控制端子。P-MOSFET(PM)的栅极可连接至比较器(Comp)102的输出端子。N-MOSFET(NM)的栅极可连接至比较器(Comp)102的输出端子。N-MOSFET(NM)的源极可接地。N-MOSFET(NM)的漏极可连接至第一开关晶体管(K1)104的控制端子。
在一些实施例中，第一开关晶体管(K1)104为P-MOSFET。此P-MOSFET的栅极可连接至驱动模块310的输出端子。此P-MOSFET的漏极可连接至负载(Load)108。此P-MOSFET的源极可连接至电源电压(Vcc)。比较器(Comp)102的非反向输入端子可连接至参考电压(Vref)。比较器(Comp)102的反向输入端子可连接至第一开关晶体管(K1)104的第一端子(例如此P-MOSFET的漏极)。
驱动模块310为互补式金属氧化物半导体(CMOS)反相器。当比较器(Comp)102的输出为高电平时，节点(Ng)的电压被下拉至接地。且当比较器(Comp)102的输出为低电平时，节点(Ng)的电压被上拉至电源电压(Vcc)，以此造成高噪声边限。
请参阅图4，图4为图2所示的低压差稳压器的另一实施方式的电路示意图。在一些实施例中，驱动模块410可包括一个或多个固定电流源，用以限制输出电压(Vx)的变化率。
举例来说，如图4所示，驱动模块100可包括第一电流源(Ipu)和/或第二电流源(Ipd)。第一电流源(Ipu)的输入端子可连接至电源电压(Vcc)。第一电流源(Ipu)的输出端子可连接至P-MOSFET(PM)的源极。第二电流源(Ipd)的输入端子可连接至N-MOSFET(NM)的源极。第二电流源(Ipd)的输出端子可接地。
第一电流源(Ipu)可用以限制输出电压(Vx)的增压速度。第二电流源(Ipd)可用以限制输出电压(Vx)的降压速度。
请参阅图5，图5为图2所示的低压差稳压器的另一实施方式的电路示意图。在一些实施例中，驱动模块510可包括一个或多个数字式反相器。
举例来说，如图5所示，驱动模块510可包括第一数字式反相器(Inv1)。第一数字式反相器(Inv1)的输入端子可连接至比较器(Comp)102的输出端子。第一数字式反相器(Inv1)的输出端子可连接至第一开关晶体管(K1)104的控制端子。
在一些实施例中，第一开关晶体管(K1)104可为P-MOSFET。此P-MOSFET的栅极可连接至驱动模块100的输出端子。此P-MOSFET的漏极可连接至负载(Load)108。此P-MOSFET的源极可连接至电源电压(Vcc)。比较器(Comp)102的非反向输入端子可连接至参考电压(Vref)。比较器(Comp)102的反向输入端子可连接至第一开关晶体管(K1)104的第一端子(即此P-MOSFET的漏极)。
第一数字式反相器(Inv1)可为任何适合类型的反相器，例如非补偿电流式反相器、反相缓冲器与反相放大器等。第一数字式反相器(Inv1)的延迟时间和/或放大因子可依据实际情况来设定。
在一些实施例中，可使用多阶段放大或缓冲结构。举例来说，驱动模块510还可包括第二数字式反相器(未于图5中绘示)。第二数字式反相器的输入端子可连接至比较器(Comp)102的输出端子。第二数字式反相器的输出端子可连接至第一数字式反相器(Inv1)的输入端子。
请参阅图6，图6为图2所示的低压差稳压器的另一实施方式的电路示意图。驱动模块610可包括第一数字式反相器(Inv1)、P-MOSFET(PM)以及N-MOSFET(NM)。
第一数字式反相器(Inv1)的输入端子可连接至比较器(Comp)102的输出端子。第一数字式反相器(Inv1)的输出端子可连接至P-MOSFET(PM)的栅极。P-MOSFET(PM)的源极可连接至电源电压(Vcc)。P-MOSFET(PM)的漏极可连接至第一开关晶体管(K1)104的控制端子。N-MOSFET(NM)的栅极可连接至第一数字式反相器(Inv1)的输出端子。N-MOSFET(NM)的源极可接地。N-MOSFET(NM)的漏极可连接至第一开关晶体管(K1)104的控制端子。
在一些实施例中，驱动模块100还可包括第二数字式反相器(Inv2)。第二数字式反相器(Inv2)的输入端子可连接至比较器(Comp)102的输出端子。第二数字式反相器(Inv2)的输出端子可连接至第一数字式反相器(Inv1)的输入端子。
如上所述，第一数字式反相器(Inv1)与第二数字式反相器(Inv2)可为任何适合类型的反相器，包括非补偿电流式反相器、反相缓冲器与反相放大器等。
在一些实施中，第一开关晶体管(K1)104可为P-MOSFET。此P-MOSFET的栅极可连接至驱动模块610的输出端子。此P-MOSFET的漏极可连接至负载(Load)108。此P-MOSFET的源极可连接至电源电压(Vcc)。比较器(Comp)102的非反向输入端子可连接至参考电压(Vref)。比较器(Comp)102的反向输入端子可连接至第一开关晶体管(K1)104的第一端子(即此P-MOSFET的漏极)。
在一些实施例中，驱动模块610还可包括第一电流源(Ipu)和/或第二电流源(Ipd)。第一电流源(Ipu)的输入端子可连接至电源电压(Vcc)。第一电流源(Ipu)的输出端子可连接至P-MOSFET(PM)的源极。第二电流源(Ipd)的输入端子可连接至N-MOSFET(NM)的源极。第二电流源(Ipd)的输出端子可接地。
利用图6中所示的电路拓扑作为例子来详细解释数位式的高带宽LDO的工作原理。可假设节点(N1)位于比较器(Comp)102的输出端子，节点(N2)位于第二数字式反相器(Inv2)的输出端子，节点(N3)位于第一数字式反相器(Inv1)的输出端子，而节点(Ng)位于第一开关晶体管(K1)104的控制端子。
比较器(Comp)102可比较参考电压(Vref)与输出电压(Vx)。当输出电压(Vx)高于参考电压(Vref)时，比较器(Comp)102可输出低电平信号。在这样的情况下，节点(N1)是处于低电平，节点(N2)是处于高电平，节点(N3)是处于低电平。因此，P-MOSFET(PM)被开启，而N-MOSFET(NM)被关闭。节点(Ng)是处于高电平，故第一开关晶体管(K1)104是被关闭。因此，负载(Load)108消耗储存于米勒电容器(Cm)106内的电力而输出电压(Vx)被下拉。
当输出电压(Vx)降至低于参考电压(Vref)时，比较器(Comp)102可输出一高电平信号。在这样的情况下，节点(N1)是处于高电平，节点(N2)是处于低电平，节点(N3)是处于高电平。因此，P-MOSFET(PM)被关闭，而N-MOSFET(NM)被开启。节点(Ng)是处于低电平，故第一开关晶体管(K1)104是被开启以将电流传导至输出电压(Vx)。因此，输出电压(Vx)是被上拉。
由于电路的动态改变，输出电压(Vx)相等于参考电压(Vref)的情况可被忽略。藉由重复上述步骤，输出电压(Vx)可被动态地被稳定化至参考电压(Vref)。要注意的是，在图6中所示的电路拓扑中，节点(Ng)可为一主导极点，其主导LDO 600的闭环控制的瞬时响应，而节点(N1)、节点(N2)以及节点(N3)为非主导极点。
因此，说明了多种低压差稳压器。在一些实施例中，被公开的低压差稳压器可包括第一开关晶体管，其被配置为响应于控制信号来控制电源与低压差稳压器的负载之间的开关；比较器，其被配置为比较第一开关晶体管的输出电压以及参考电压，且控制信号是基于比较器的输出信号而产生的；以及电性连接于第一开关晶体管的控制端子与输出端子之间的米勒电容器，且米勒电容器其被配置为稳定低压差稳压器至负载的输出电压。
低压差稳压器还可包括驱动模块，其被配置为驱动比较器的输出信号而产生控制信号，缓冲控制信号以增加低压差稳压器至负载的输出电压的稳定性。在一些实施例中，驱动模块可包括互补式金属氧化物半导体(CMOS)反相器，其被配置为增加低压差稳压器至负载的输出电压的噪声边限，和/或一个或多个数字式反相器，其被配置为放大和/或缓冲比较器的输出信号。
此外，驱动模块可包括一个或多个电流源，其被配置为调整低压差稳压器至负载的输出电压的变化率，例如第一电流源，其被配置为限制低压差稳压器提供至负载的输出电压的增压速度，和/或第二电流源，其被配置为限制低压差稳压器提供至负载的输出电压的降压速度。
要注意的是，米勒电容器的电容值小于负载的等效电容的电容值且大于第一开关晶体管的控制端子上的寄生电容的电容值。举例来说，米勒电容器的电容值小于或等于负载的等效电容的电容值的百分之一，且米勒电容器的电容值大于或等于第一开关晶体管的控制端子上的寄生电容的电容值的十倍。
在一些实施例中，低压差稳压器更于第一开关晶体管的控制端子上具有主导极点，其被配置为主导低压差稳压器的瞬时响应。
在一些实施例中，当电源电压(Vcc)约为1.2V且参考电压约为0.1V时，被公开的高带宽LDO可利用具有耐受电压约为100mV以及电容值约为400pF的米勒电容来确保输出负载高达50mA。要注意的是，上述结合图1至图6中所述的本公开内容各实施例的高带宽LDO可分开当作单一电路，或者可当作电路的一部分，且此电路可与其他电路整合。
请参阅图7，图7为本公开内容一些实施例的示范性系统的方块示意图，该示范性系统用于实现三维(3D)NAND存储装置中的被公开的低压差稳压器。
3D NAND闪速存储装置被广泛地使用于可携式应用装置中，例如智能手机、平板计算机、MP3拨放器、数字相机、笔记本电脑等。由于电池的使用寿命是便携设备的重要因子之一，低功耗设计是必须被考虑的。一般来说，3D NAND闪存接收单一供给电压例如3.3V或1.8V，而阶梯式线性编程操作例如读取、写入以及抹除等操作需要宽范围且高的输出电压。典型的NAND闪存于写入操作时会消耗大量电流因为多个高电压产生器同时运行。
提供电力至3D NAND闪存装置的字线的示范性系统被绘示于图7中。如图7所示，系统700可于3D NAND记忆电路中包括振荡器710、电荷泵720、低压差稳压器730、字线(WL)开关740以及字线。
系统700提供3D NAND闪速存储装置宽范围的输出电压以支持阶梯式线性编程操作。由于系统700具有被调节的高输出电压例如20V且对任意负载电容具有快速上升速度，故电荷泵720可用以将供应电压提高至较高的电压。振荡器710可用以产生周期频率信号并提供驱动信号至电荷泵720。
低压差稳压器730可为上述图1至图6中所述的本公开内容各LDO中的任一者。低压差稳压器730可用以为了阶梯式编程脉冲而获取大电流与低输出电压。低压差稳压器730的输出可用以于3D NAND闪速存储装置中进行写入操作时通过字线开关740而驱动被选择的字线750。
本文所叙述的示例(如同“例如”、“如”、“包括”等使用字句)所规定并不应被解释为将所要求保护的事物限制于具体示例；相反地，这些例子只是为了描述许多可能方面中的一些。
此外，本公开内容中使用的“第一”、“第二”以及类似的用词不代表任何顺序、数量或重要性，而仅用来区分不同的组成。“包括”或“包含”以及类似的用词是表示在此用词之前的元素或事物可以囊括在此用词之后列出的元素或事物以及其等同物，而不排除其他元素或事物。“连接”或“链接”以及类似的用词不限于物理上或机械上的连接，而是可以包括直接或间接的电性连接。
虽然本公开内容已于上述各实施例中被描述和说明，但可理解的是，本公开内容已被仅由示例的方式进行，但仍可在不偏离本公开内容的精神和范围的前提下对本公开内容的实施例的细节进行许多改变，而本公开内容的精神和范围仅由随后的权利要求限制。本公开内容实施例的特征可以各种方式进行组合和重新排列。在不脱离本公开内容的精神和范围的情况下，对本公开内容的修改、等同物或改进等对于本领域技术人员而言是可理解的且是被包括在本公开内容的范围内。

Claims (29)

1.一种低压差稳压器，包括：
第一开关晶体管，所述第一开关晶体管包括第一端子、第二端子以及控制端子，其中，所述第一开关晶体管的所述第一端子连接至负载，并且所述第一开关晶体管的所述第二端子连接至电源电压；
比较器，所述比较器包括第一输入端子、第二输入端子以及输出端子，其中，所述比较器的所述第一输入端子连接至参考电压，所述比较器的所述第二输入端子连接至所述第一开关晶体管的所述第一端子，并且所述比较器的所述输出端子连接至所述第一开关晶体管的所述控制端子；以及
米勒电容器，所述米勒电容器包括第一端子以及第二端子，其中，所述米勒电容器的所述第一端子连接至所述第一开关晶体管的所述控制端子，并且所述米勒电容器的所述第二端子连接至所述第一开关晶体管的所述第一端子以及所述负载。
2.如权利要求1所述的低压差稳压器，还包括：
驱动模块，所述驱动模块包括输入以及输出，其中，所述驱动模块的所述输入耦合至所述比较器的所述输出端子，并且所述驱动模块的所述输出耦合至所述第一开关晶体管的所述控制端子。
3.如权利要求2所述的低压差稳压器，其中，所述驱动模块还包括：
P型沟道金属氧化物半导体场效晶体管(P-MOSFET)，其中，所述P-MOSFET的源极连接至所述电源电压，所述P-MOSFET的漏极连接至所述第一开关晶体管的所述控制端子，并且所述P-MOSFET的栅极连接至所述比较器的所述输出端子；以及
N型沟道金属氧化物半导体场效晶体管(N-MOSFET)，其中，所述N-MOSFET的栅极连接至所述比较器的所述输出端子，所述N-MOSFET的源极耦合至接地电压电位，并且所述N-MOSFET的漏极连接至所述第一开关晶体管的所述控制端子。
4.如权利要求2所述的低压差稳压器，其中，所述驱动模块还包括：
第一反相器，所述第一反相器包括输入端子以及输出端子，其中，所述第一反相器的所述输入端子连接至所述比较器的所述输出端子，并且所述第一反相器的所述输出端子连接至所述第一开关晶体管的所述控制端子。
5.如权利要求2所述的低压差稳压器，其中，所述驱动模块还包括：
P型沟道金属氧化物半导体场效晶体管(P-MOSFET)，其中，所述P-MOSFET的漏极连接至所述第一开关晶体管的所述控制端子，并且所述P-MOSFET的栅极连接至所述比较器的所述输出端子；
第一电流源，其中，所述第一电流源的输入端子连接至所述电源电压，并且所述第一电流源的输出端子连接至所述P-MOSFET的所述源极；
N型沟道金属氧化物半导体场效晶体管(N-MOSFET)，其中，所述N-MOSFET的栅极连接至所述比较器的所述输出端子，所述N-MOSFET的源极耦合至接地电压电位，并且所述N-MOSFET的漏极连接至所述第一开关晶体管的所述控制端子；以及
第二电流源，其中，所述第二电流源的输入端子连接至所述N-MOSFET的所述源极，并且所述第二电流源的输出端子耦合至接地电压电位。
6.如权利要求5所述的低压差稳压器，其中，所述驱动模块还包括：
第一反相器，所述第一反相器包括输入端子以及输出端子，其中，所述第一反相器的所述输入端子连接至所述比较器的所述输出端子，并且所述第一反相器的所述输出端子连接至所述P-MOSFET的所述栅极以及所述N-MOSFET的所述栅极。
7.如权利要求4或6所述的低压差稳压器，其中，所述驱动模块还包括：
第二反相器，其中，所述第二反相器的输入端子连接至所述比较器的所述输出端子，且所述第二反相器的输出端子连接至所述第一反相器的所述输入端子。
8.如权利要求4或6所述的低压差稳压器，其中：
所述第一反相器包括反相缓冲器或反相放大器。
9.如权利要求1-8中的任一项所述的低压差稳压器，其中：
所述米勒电容器的电容值小于所述负载的等效电容的电容值，并且所述米勒电容器的电容值大于所述第一开关晶体管的所述控制端子上的寄生电容的电容。
10.如权利要求9所述的低压差稳压器，其中：
所述米勒电容器的所述电容值小于或等于所述负载的所述等效电容的所述电容值的百分之一，并且所述米勒电容器的所述电容值大于或等于所述第一开关晶体管的所述控制端子上的所述寄生电容的所述电容值的十倍。
11.如权利要求1-10中的任一项所述的低压差稳压器，其中：
所述第一开关晶体管包括P型沟道金属氧化物半导体场效晶体管(P-MOSFET)。
12.如权利要求1-11中的任一项所述的低压差稳压器，其中：
所述米勒电容器具有约为100mV的耐受电压以及约为400pF的电容。
13.如权利要求1-12中的任一项所述的低压差稳压器，其中：
所述低压差稳压器的电压转换速率是由所述低压差稳压器的输出电压以及所述负载的等效电容所决定的。
14.如权利要求1-13中的任一项所述的低压差稳压器，其中：
所述第一开关晶体管的所述第一端子为非主导极点；以及
所述第一开关晶体管的所述控制端子为主导极点。
15.如权利要求4或6所述的低压差稳压器，其中：
所述第一反相器的所述输入端子以及所述第一反相器的所述输出端子为非主导极点。
16.如权利要求7所述的低压差稳压器，其中：
所述第二反相器的所述输入端子以及所述第二反相器的所述输出端子为非主导极点。
17.一种低压差稳压器，包括：
第一开关晶体管，所述第一开关晶体管被配置为响应于控制信号，来控制电源与所述低压差稳压器的负载之间的开关；
比较器，所述比较器被配置为比较所述第一开关晶体管的输出电压以及参考电压，其中，所述控制信号是基于所述比较器的输出信号而产生的；以及
米勒电容器，所述米勒电容器包括第一端子以及第二端子，其中，所述米勒电容器的所述第一端子连接至所述第一开关晶体管的控制端子，并且所述米勒电容器的所述第二端子连接至所述第一开关晶体管的输出端子，并且所述米勒电容器被配置为稳定所述低压差稳压器至所述负载的输出电压。
18.如权利要求17所述的低压差稳压器，还包括：
驱动模块，所述驱动模块被配置为驱动所述比较器的所述输出信号以产生所述控制信号。
19.如权利要求18所述的低压差稳压器，其中：
所述驱动模块还被配置为缓冲所述控制信号以增加所述低压差稳压器至所述负载的所述输出电压的稳定性。
20.如权利要求17或18所述的低压差稳压器，其中，所述驱动模块还包括：
互补式金属氧化物半导体(CMOS)反相器，所述互补式金属氧化物半导体(CMOS)反相器被配置为增加所述低压差稳压器至所述负载的所述输出电压的噪声边限。
21.如权利要求20所述的低压差稳压器，其中，所述驱动模块还包括：
一个或多个电流源，所述一个或多个电流源被配置为调整所述低压差稳压器至所述负载的所述输出电压的变化率。
22.如权利要求21所述的低压差稳压器，其中，所述一个或多个电流源包括：
第一电流源，所述第一电流源被配置为限制所述低压差稳压器至所述负载的所述输出电压的增压速度。
23.如权利要求22所述的低压差稳压器，其中，所述一个或多个电流源包括：
第二电流源，所述第二电流源被配置为限制所述低压差稳压器至所述负载的所述输出电压的降压速度。
24.如权利要求17-23中的任一项所述的低压差稳压器，其中，所述驱动模块还包括：
一个或多个数字反相器，所述一个或多个数字反相器被配置为放大或缓冲所述比较器的所述输出信号。
25.如权利要求17-24中的任一项所述的低压差稳压器，其中：
所述米勒电容器的电容值小于所述负载的等效电容的电容值，并且所述米勒电容器的电容值大于所述第一开关晶体管的所述控制端子上的寄生电容的电容值。
26.如权利要求25所述的低压差稳压器，其中：
所述米勒电容器的所述电容小于或等于所述负载的所述等效电容的所述电容值的百分之一，并且所述米勒电容器的所述电容大于或等于所述第一开关晶体管的所述控制端子上的所述寄生电容的所述电容值的十倍。
27.如权利要求17-26中的任一项所述的低压差稳压器，还包括：
位于所述第一开关晶体管的所述控制端子的主导极点，所述主导极点被配置为主导所述低压差稳压器的瞬时响应。
28.一种用于向三维(3D)NAND闪速存储装置的字线提供电源的系统，包括：
电荷泵，所述电荷泵被配置为将起始电压提高至高于所述起始电压的电源电压；
振荡器，所述振荡器被配置为产生周期时钟并驱动所述电荷泵；以及
低压差稳压器，所述低压差稳压器被配置为调节所述电源电压以输出驱动电压至所述三维(3D)NAND闪速存储装置的字线，其中，所述低压差稳压器包括：
第一开关晶体管，所述第一开关晶体管包括第一端子、第二端子以及控制端子，其中，所述第一开关晶体管的所述第一端子连接至所述字线，并且所述第一开关晶体管的所述第二端子连接至所述电荷泵的所述电源电压；
比较器，所述比较器包括第一输入端子、第二输入端子以及输出端子，其中，所述比较器的所述第一输入端子连接至参考电压，所述比较器的所述第二输入端子连接至所述第一开关晶体管的所述第一端子，并且所述比较器的所述输出端子连接至所述第一开关晶体管的所述控制端子；以及
米勒电容器，所述米勒电容器包括第一端子以及第二端子，其中，所述米勒电容器的所述第一端子连接至所述第一开关晶体管的所述控制端子，并且所述米勒电容器的所述第二端子连接至所述第一开关晶体管的所述第一端子以及所述字线。
29.一种用于向三维(3D)NAND闪速存储装置的字线提供电源的系统，包括：
电荷泵，所述电荷泵被配置为将起始电压提高至高于所述起始电压的电源电压；
振荡器，所述振荡器被配置为产生周期时钟并驱动所述电荷泵；以及
低压差稳压器，所述低压差稳压器被配置为调节所述电源电压以输出驱动电压至所述三维(3D)NAND闪速存储装置的字线，其中，所述低压差稳压器包括：
第一开关晶体管，所述第一开关晶体管被配置为响应于控制信号，来控制所述电荷泵与所述字线之间的开关；
比较器，所述比较器被配置为比较所述第一开关晶体管的输出电压以及参考电压，其中，所述控制信号是基于所述比较器的输出信号而产生的；以及
米勒电容器，所述米勒电容器包括第一端子以及第二端子，其中，所述米勒电容器的所述第一端子连接至所述第一开关晶体管的控制端子，并且所述米勒电容器的所述第二端子连接至所述第一开关晶体管的输出端子，并且所述米勒电容器被配置为稳定至所述字线的所述驱动电压。
CN201880005495.3A 2017-03-08 2018-03-01 低压差稳压器 Pending CN110249283A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN2017101356534 2017-03-08
CN201710135653.4A CN106708153B (zh) 2017-03-08 2017-03-08 一种高带宽低压差线性稳压器
PCT/CN2018/077711 WO2018161834A1 (en) 2017-03-08 2018-03-01 Low-dropout regulators

Publications (1)

Publication Number Publication Date
CN110249283A true CN110249283A (zh) 2019-09-17

Family

ID=58918021

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201710135653.4A Active CN106708153B (zh) 2017-03-08 2017-03-08 一种高带宽低压差线性稳压器
CN201910109763.2A Pending CN109634344A (zh) 2017-03-08 2017-03-08 一种高带宽低压差线性稳压器
CN201880005495.3A Pending CN110249283A (zh) 2017-03-08 2018-03-01 低压差稳压器

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201710135653.4A Active CN106708153B (zh) 2017-03-08 2017-03-08 一种高带宽低压差线性稳压器
CN201910109763.2A Pending CN109634344A (zh) 2017-03-08 2017-03-08 一种高带宽低压差线性稳压器

Country Status (6)

Country Link
US (1) US10423176B2 (zh)
JP (2) JP7165667B2 (zh)
KR (1) KR20190124771A (zh)
CN (3) CN106708153B (zh)
TW (1) TWI668552B (zh)
WO (1) WO2018161834A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111338416A (zh) * 2020-03-17 2020-06-26 北京思众电子科技有限公司 一种基于bcd工艺的ldo电路控制系统及控制方法
CN112987837A (zh) * 2021-04-15 2021-06-18 上海南芯半导体科技有限公司 一种用于补偿ldo输出极点的前馈补偿方法和电路
CN115756070A (zh) * 2022-10-15 2023-03-07 北京伽略电子股份有限公司 一种低压差线性稳压器以及稳压系统
WO2023173595A1 (zh) * 2022-03-14 2023-09-21 长鑫存储技术有限公司 稳压器及其控制方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106708153B (zh) * 2017-03-08 2019-03-12 长江存储科技有限责任公司 一种高带宽低压差线性稳压器
CN108008755A (zh) * 2017-11-29 2018-05-08 电子科技大学 一种内嵌基准的低压差线性稳压器
US11675379B2 (en) * 2018-09-14 2023-06-13 Intel Corporation Variable-adaptive integrated computational digital low dropout regulator
CN109274362A (zh) * 2018-12-03 2019-01-25 上海艾为电子技术股份有限公司 控制电路
CN109768777B (zh) * 2019-01-15 2021-06-08 电子科技大学 一种用于提高跨阻放大器电源抑制比的增强电路
CN111755058A (zh) * 2019-03-27 2020-10-09 中芯国际集成电路制造(上海)有限公司 一种动态反馈读出放大电路
SG11202109084UA (en) 2019-03-29 2021-10-28 Agency Science Tech & Res A digital comparator for a low dropout (ldo) regulator
CN110187730A (zh) * 2019-04-30 2019-08-30 广东明丰电源电器实业有限公司 一种节能线性电路及电子设备
KR20210011706A (ko) * 2019-07-23 2021-02-02 매그나칩 반도체 유한회사 저전압 강하 레귤레이터 및 그 구동방법
US11474548B2 (en) * 2020-04-03 2022-10-18 Wuxi Petabyte Technologies Co, Ltd. Digital low-dropout regulator (DLDO) with fast feedback and optimized frequency response
CN111506144B (zh) * 2020-05-20 2022-07-01 上海维安半导体有限公司 一种应用于ldo中的低功耗方法
US11552434B2 (en) * 2020-05-22 2023-01-10 Qualcomm Incorporated Overvoltage protection scheme for connector ports
CN112327987B (zh) * 2020-11-18 2022-03-29 上海艾为电子技术股份有限公司 一种低压差线性稳压器及电子设备
CN112379718A (zh) * 2020-11-24 2021-02-19 无锡艾为集成电路技术有限公司 线性稳压器、电子设备及线性稳压器折返限流的方法
CN113009959B (zh) * 2021-03-09 2022-10-04 上海艾为电子技术股份有限公司 线性稳压器、电子设备及线性稳压器折返限流的方法
US11656643B2 (en) * 2021-05-12 2023-05-23 Nxp Usa, Inc. Capless low dropout regulation
CN113467567A (zh) * 2021-07-28 2021-10-01 深圳市中科蓝讯科技股份有限公司 一种基准源电路及芯片
CN116540817A (zh) * 2023-05-24 2023-08-04 深圳飞渡微电子有限公司 一种自供电的电荷泵型高电源抑制比ldo电路及其控制方法
CN117093047A (zh) * 2023-08-30 2023-11-21 合芯科技(苏州)有限公司 加速稳压电路、低压差线性稳压器及电子产品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW357360B (en) * 1996-12-10 1999-05-01 Samsung Electronics Co Ltd Internal power voltage generating circuit
CN102117089A (zh) * 2009-12-31 2011-07-06 财团法人工业技术研究院 低压降稳压器
CN103744803A (zh) * 2014-01-26 2014-04-23 无锡云动科技发展有限公司 一种电源组件及存储系统
CN105700605A (zh) * 2014-12-11 2016-06-22 三星电子株式会社 基于反相放大器的双环电压调节器及其电压调节方法
US9552004B1 (en) * 2015-07-26 2017-01-24 Freescale Semiconductor, Inc. Linear voltage regulator

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0363805A (ja) * 1989-08-02 1991-03-19 Mitsubishi Electric Corp マイクロコンピュータ
JP3063805B2 (ja) 1991-02-25 2000-07-12 オリンパス光学工業株式会社 光学式情報再生装置および記録媒体
JP3085562B2 (ja) * 1992-10-12 2000-09-11 三菱電機株式会社 基準電圧発生回路および内部降圧回路
US5552697A (en) * 1995-01-20 1996-09-03 Linfinity Microelectronics Low voltage dropout circuit with compensating capacitance circuitry
JP4149637B2 (ja) * 2000-05-25 2008-09-10 株式会社東芝 半導体装置
KR100353544B1 (en) * 2000-12-27 2002-09-27 Hynix Semiconductor Inc Circuit for generating internal supply voltage of semiconductor memory device
US6518737B1 (en) * 2001-09-28 2003-02-11 Catalyst Semiconductor, Inc. Low dropout voltage regulator with non-miller frequency compensation
US6600299B2 (en) * 2001-12-19 2003-07-29 Texas Instruments Incorporated Miller compensated NMOS low drop-out voltage regulator using variable gain stage
US7095257B2 (en) * 2004-05-07 2006-08-22 Sige Semiconductor (U.S.), Corp. Fast low drop out (LDO) PFET regulator circuit
TWI275919B (en) * 2005-03-30 2007-03-11 Sitronix Technology Corp Quick-recovery low dropout linear regulator
US7248531B2 (en) * 2005-08-03 2007-07-24 Mosaid Technologies Incorporated Voltage down converter for high speed memory
US7589507B2 (en) * 2005-12-30 2009-09-15 St-Ericsson Sa Low dropout regulator with stability compensation
US7710091B2 (en) * 2007-06-27 2010-05-04 Sitronix Technology Corp. Low dropout linear voltage regulator with an active resistance for frequency compensation to improve stability
TWI395083B (zh) * 2009-12-31 2013-05-01 Ind Tech Res Inst 低壓降穩壓器
US8872492B2 (en) * 2010-04-29 2014-10-28 Qualcomm Incorporated On-chip low voltage capacitor-less low dropout regulator with Q-control
JP5936447B2 (ja) * 2012-05-31 2016-06-22 ルネサスエレクトロニクス株式会社 半導体集積回路
JP2013254538A (ja) * 2012-06-06 2013-12-19 Toshiba Corp 不揮発性半導体記憶装置
CN103064455B (zh) * 2012-12-07 2016-06-08 广州慧智微电子有限公司 一种基于调零电阻的动态零点米勒补偿线性电压调整电路
US9122292B2 (en) * 2012-12-07 2015-09-01 Sandisk Technologies Inc. LDO/HDO architecture using supplementary current source to improve effective system bandwidth
CN103268134B (zh) * 2013-06-03 2015-08-19 上海华虹宏力半导体制造有限公司 可提高瞬态响应的低压差电压调节器
CN103713682B (zh) * 2014-01-09 2015-08-26 上海华虹宏力半导体制造有限公司 低压差线性稳压器
CN104881070B (zh) * 2014-02-27 2016-11-09 无锡华润上华半导体有限公司 一种适用于mems应用的超低功耗ldo电路
CN104076854B (zh) * 2014-06-27 2016-02-03 电子科技大学 一种无电容低压差线性稳压器
CN106206590A (zh) * 2015-05-07 2016-12-07 成都海存艾匹科技有限公司 电压产生器分离的三维纵向存储器
CN104950974B (zh) 2015-06-30 2017-05-31 华为技术有限公司 低压差线性稳压器与增加其稳定性的方法及锁相环
DE102015216493B4 (de) * 2015-08-28 2021-07-08 Dialog Semiconductor (Uk) Limited Linearer Regler mit verbesserter Stabilität
DE102015218656B4 (de) * 2015-09-28 2021-03-25 Dialog Semiconductor (Uk) Limited Linearregler mit verbessertem Versorgungsspannungsdurchgriff
US10175706B2 (en) * 2016-06-17 2019-01-08 Qualcomm Incorporated Compensated low dropout with high power supply rejection ratio and short circuit protection
CN106708153B (zh) * 2017-03-08 2019-03-12 长江存储科技有限责任公司 一种高带宽低压差线性稳压器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW357360B (en) * 1996-12-10 1999-05-01 Samsung Electronics Co Ltd Internal power voltage generating circuit
CN102117089A (zh) * 2009-12-31 2011-07-06 财团法人工业技术研究院 低压降稳压器
CN103744803A (zh) * 2014-01-26 2014-04-23 无锡云动科技发展有限公司 一种电源组件及存储系统
CN105700605A (zh) * 2014-12-11 2016-06-22 三星电子株式会社 基于反相放大器的双环电压调节器及其电压调节方法
US9552004B1 (en) * 2015-07-26 2017-01-24 Freescale Semiconductor, Inc. Linear voltage regulator

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111338416A (zh) * 2020-03-17 2020-06-26 北京思众电子科技有限公司 一种基于bcd工艺的ldo电路控制系统及控制方法
CN112987837A (zh) * 2021-04-15 2021-06-18 上海南芯半导体科技有限公司 一种用于补偿ldo输出极点的前馈补偿方法和电路
WO2023173595A1 (zh) * 2022-03-14 2023-09-21 长鑫存储技术有限公司 稳压器及其控制方法
CN115756070A (zh) * 2022-10-15 2023-03-07 北京伽略电子股份有限公司 一种低压差线性稳压器以及稳压系统

Also Published As

Publication number Publication date
JP7316327B2 (ja) 2023-07-27
TWI668552B (zh) 2019-08-11
CN106708153A (zh) 2017-05-24
US20190064862A1 (en) 2019-02-28
CN109634344A (zh) 2019-04-16
JP7165667B2 (ja) 2022-11-04
US10423176B2 (en) 2019-09-24
WO2018161834A1 (en) 2018-09-13
CN106708153B (zh) 2019-03-12
KR20190124771A (ko) 2019-11-05
TW201833709A (zh) 2018-09-16
JP2021185506A (ja) 2021-12-09
JP2020510397A (ja) 2020-04-02

Similar Documents

Publication Publication Date Title
CN110249283A (zh) 低压差稳压器
EP3821523B1 (en) Ldo regulator using nmos transistor
CN103092243B (zh) 信号产生电路
CN202486644U (zh) 高电源电压抑制比带隙基准源及模拟/数模混合芯片
CN101097456B (zh) 电压调节器
EP4220334A1 (en) Method and apparatus for limiting startup inrush current for low dropout regulator
CN104699162B (zh) 一种快速响应的低压差线性稳压器
CN101674009A (zh) 电荷泵输出电压调节电路
CN102043417A (zh) 低压降稳压器、直流对直流转换器以及低压降稳压方法
US9841777B2 (en) Voltage regulator, application-specific integrated circuit and method for providing a load with a regulated voltage
CN102270006B (zh) 电压调节电路
CN105183064A (zh) Ldo电路
CN104714586A (zh) 稳压器
CN102650893A (zh) 一种低压差线性稳压器
CN101272090B (zh) 一种高压电荷泵电路
CN112947662A (zh) 一种基于比较器的低功耗ldo电路
CN109164866A (zh) 基于负电荷泵增强的低压差线性稳压器和电源管理芯片
CN104331112A (zh) 一种低压差线性稳压器及其软启动电路
CN104950976A (zh) 一种基于摆率增强的稳压电路
KR100319606B1 (ko) 전압 강압 회로
CN103529901B (zh) 用于向自举电路提供电源的电路
CN103631298A (zh) 线性稳压源
CN102044964A (zh) 电压调节电路
CN107422773B (zh) 数字低压差稳压器
CN115528787A (zh) 一种控制环路加速电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190917

RJ01 Rejection of invention patent application after publication