CN102044964A

CN102044964A - 电压调节电路

Info

Publication number: CN102044964A
Application number: CN2011100091172A
Authority: CN
Inventors: 杨光军
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2011-01-17
Filing date: 2011-01-17
Publication date: 2011-05-04
Anticipated expiration: 2031-01-17
Also published as: CN102044964B

Abstract

本发明提供一种电压调节电路，包括电荷泵模块、稳压电路以及升压电路，该升压电路用于将低电压的供电电压升压至一较为稳定的高电压，并将该高电压输出至该稳压电路，以使该稳压电路对其稳压调节输出满足使用需求的输出电压，本发明稳压电路的输出电压等于该高电压与该稳压电路的第二PMOS晶体管的阈值电压相加，满足使用需要，解决了现有技术的电压调节电路中存在的在供电电压较低的情况下无法获得满足使用需要的电压的问题。

Description

电压调节电路

技术领域

本发明涉及一种电压调节电路，特别是涉及一种用于供电电压为低电压情况下的电压调节电路。

背景技术

电荷泵是一种电容式电压变换器，可用以提升或降低电压，也可用以产生负电压。由于其电路简单且效率较高，广泛应用于单电源供电的集成电路中。例如，在电可擦可编程只读存储器(EEPROM)或闪存(Flash Memory)中，电荷泵将供电电压转换为高于供电电压的高电压信号，来驱动负载、EEPROM或Flash Memory的读写操作。

然而，由于电荷泵在无任何限制的条件下所产生的输出电压往往偏离于所需值，因此往往需要通过电压调节电路来获得较为稳定的输出电压。

图1为现有技术一种对电压调节电路的电路示意图。如图1所示，电压调节电路包括电荷泵模块101及稳压电路102，电荷泵模块101包括一电荷泵103及一电压检测器104，电压检测器104通过检测电荷泵103的输出电压并反馈一许可信号PUMP_EN至电荷泵103以获得较为稳定的电荷泵输出电压，稳压电路102包括开关1、开关2、栅极相连的NMOS管N1及NMOS管N2、PMOS管P1、PMOS管P2以及NMOS管N3，其中PMOS管P1及P2的栅极连接供电电压VDD，VREG为经电压调节后输出的电压，当需要产生稳定电压VREG时，电荷泵103产生高压输出VPP，当VPP达到合适电压后经过电压检测器102产生一个许可信号PUMP_EN，此许可信号PUMP_EN打开开关1与开关2，电荷泵产生的高压VP接至NMOS管N1的漏/栅极，NMOS管N1导通，N1导通使高压加至PMOS管P1的源极，由于VP高压总是高于供电电压VDD，故PMOS管P1导通，在开关1/2导通时，电荷泵103的高压VP同时加至NMOS管N2的栅极，另一路高压VPP加至NMOS管N2的漏极，VP使N2导通，高压VPP被加至PMOS管P2之源极，由于VPP高于供电电压VDD，故PMOS管P2导通，VPP加至NMOS管N3，当使能信号ACT为高时，NMOS管N3导通，PMOS管P2导通使得输出电压VREG＝VDD+VTH，其中VTH为PMOS管P2的阈值电压。

虽然通过图1的电压调节电路可以获得较为稳定的输出电压，但却存在如下缺点：由于图1中的PMOS管P1及PMOS管P2的栅极由供电电压VDD控制，当VDD很低时，如1.2V时，由于PMOS管P2的阈值电压VTH显然不会超过1.2V(一般此情况下其典型值为0.6V左右)，这样电压调节电路输出的输出电压VREG最高不超过1.8V，这个电压在很多场合无法满足使用要求，如内存读取电压一般为2.5V，这样就无法进行内存的读操作。

综上所述，可知先前技术的电压调节电路存在在供电电压很低时经调节后的输出电压可能无法满足使用要求的问题，因此，实有必要提出改进的技术手段，来解决此一问题。

发明内容

为克服上述现有技术存在的在供电电压很低时无法获得满足使用要求且稳定的输出电压的问题，本发明的主要目的在于提供一种电压调节电路，其通过升压电路将供电电压升压至较为稳定的高电压后再输出至稳压电路，使得本发明在供电电压为低电压时，也可获得满足使用要求且稳定的输出电压。

为达上述及其它目的，本发明一种电压调节电路，至少包括电荷泵模块及稳压电路，该电荷泵模块包括第一电荷泵及第一电压检测器，其特征在于：该电压调节器还包括连接一供电电压的升压电路，用于将该供电电压升压至一高电压输出至该稳压电路，以使该稳压电路产生一所需的输出电压，该所需的输出电压的大小等于该高电压加上该稳压电路的第二PMOS晶体管的阈值电压，该供电电压为低电压。

进一步地，该升压电路至少包括连接该供电电压的第二电荷泵及一整流电路，该第二电荷泵的输入端还连接至该第一电压检测器的输出端，用于接收第一许可信号，该第二电荷泵的输出端连接至该整流电路，该整流电路将该第二电荷泵输出的电压与一参考电压进行比较整流后输出该高电压至该稳压电路。

另一方面，该升压电路还可以包括连接该供电电压的第二电荷泵、整流电路以及第二电压检测器，该第二电荷泵的输出端连接至该整流电路，该整流电路将该第二电荷泵输出的电压与一参考电压进行比较整流后输出该高电压至该稳压电路，该第二电压检测器输入端连接至该整流电路的输出端，并反馈第二许可信号至该第二电荷泵。

进一步地，该稳压电路还包括：第一开关、第二开关、第一NMOS晶体管、第二NMOS晶体管、第一PMOS晶体管、第二PMOS晶体管以及第三NMOS晶体管，该第一开关连接于该第一电压检测器的输出端用以获得该第一许可信号，该第一开关还连接至该第一电荷泵的输出端，第一NMOS晶体管漏栅极相连，并共同连接至该第一开关与该第二NMOS晶体管的栅极，该第二开关连接在该第一NMOS晶体管源极与该第一PMOS晶体管源极之间，该第一PMOS晶体管漏栅极相连后连接至该整流电路的输出端以获得该高电压，该第二NMOS晶体管漏极接至该第一电荷泵的输出端，源极与该第二PMOS晶体管源极相连，并输出该所需的输出电压，该第二PMOS晶体管栅极接至该整流电路的输出端以获得该高电压，其漏极接至该第三NMOS晶体管的漏极，该第三NMOS晶体管栅极接一使能信号，源极接地。

进一步地，该供电电压低于1.8V。

与现有技术相比，本发明一种电压调节电路通过一升压电路将低电压的供电电压升压至高电压后输出至稳压电路，以使该稳压电路输出的输出电压大小等于该高电压与该稳压电路的第二PMOS晶体管的阈值电压相加，该稳压电路输出的输出电压稳定且满足使用需要，解决了现有技术的电压调节电路存在的在供电电压较低的情况下无法获得满足使用需要的电压的问题。

附图说明

图1为现有技术一种电压调节电路的电路示意图；

图2为本发明一种电压调节电路第一较佳实施例的结构示意图；

图3为本发明一种电压调节电路第二较佳实施例的结构示意图；

图4为本发明一种电压调节电路的仿真示意图。

具体实施方式

以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。

图2为本发明一种电压调节电路第一较佳实施例的结构示意图。如图2所示，本发明一种电压调节电路，用于在低供电电压情况下获得较为稳定的、满足需要的输出电压，其至少包括电荷泵模块201、稳压电路202以及升压电路203。

其中电荷泵模块201至少包括第一电荷泵204及一第一电压检测器205，第一电压检测器205用于通过检测第一电荷泵204的输出产生一第一许可信号PUMP_EN反馈至电荷泵及稳压电路202。即，当反馈的第一许可信号PUMP_EN为高电平时，第一电荷泵204打开，反之，当PUMP_EN为低电平时，第一电荷泵204关闭。

稳压电路202包括开关1、开关2、NMOS晶体管N1、NMOS晶体管N2、PMOS晶体管P1、PMOS晶体管P2以及NMOS晶体管N3，NMOS晶体管N1与NMOS晶体管N2最好为低阈值的NMOS晶体管，第一许可信号PMUP_EN连接至开关1/2，用于控制开关1/2的闭合与断开，开关1还连接至第一电荷泵204的输出端，NMOS晶体管N1漏栅极相连，并连接至开关1与NMOS晶体管N2的栅极，开关2连接在NMOS晶体管N1源极与PMOS晶体管P1源极之间，PMOS晶体管的漏栅极相连后连接至升压电路203，NMOS晶体管N2漏极接至第一电荷泵204的输出端，源极与PMOS晶体管P2源极相连，输出满足需要且稳定的输出电压VREG，PMOS晶体管栅极接至升压电路203，其漏极接至NMOS晶体管N3的漏极，NMOS晶体管N3栅极接使能信号ACT，源极接地；以及

升压电路203，连接至一供电电压VDD，此供电电压VDD为低电压，一般来说，该供电电压VDD低于1.8V，升压电路203用于将此供电电压VDD升压至一稳定的高电压VR1，以使该高电压VR1与PMOS晶体管P2的阈值电压VTH相加可以获得满足使用需要且稳定的输出电压VREG。在本发明第一实施例中，升压电路203进一步包括第二电荷泵206及整流电路207，第二电荷泵206的输入端还连接至第一电压检测器205的输出端，用于接收许可信号PUMP_EN，第二电荷泵206的输出端连接至整流电路207，整流电路207将第二电荷泵206输出的高电压与参考电压VREF进行比较整流后输出一稳定的高电压VR1至PMOS晶体管P1及PMOS晶体管P2的栅极

图3为本发明一种电压调节电路第二较佳实施例的结构示意图。本发明第二较佳实施例的电荷泵模块、稳压电路模块与第一较佳实施例相同，不同的是，本发明第二较佳实施例的升压电路包括第二电荷泵206、整流电路207以及第二电压检测器208，第二电荷泵206连接供电电压VDD，同样，该供电电压VDD为低电压，输出端连接至整流电路207，整流电路将第二电荷泵206输出的高电压与一参考电压VREF进行比较整流后输出较为稳定的高电压VR1至PMOS晶体管P1及PMOS晶体管P2的栅极，同时第二电压检测器208输入端连接至整流电路207的输出端，并反馈一第二许可信号PUMP_EN2至第二电荷泵206。

图4为本发明电压调节电路在供电电压为低电压时的仿真图。通过该仿真图，可见本发明在VDD＝1.08～1.32V时，可以得到相对比较精确的3.1V的高电压，因此，可见本发明电压调节电路在供电电压很低时确实可以获得高电平的较为稳定的输出电压VREG。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims

1.一种电压调节电路，至少包括电荷泵模块及稳压电路，该电荷泵模块包括第一电荷泵及第一电压检测器，其特征在于：该电压调节电路还包括连接一供电电压的升压电路，用于将该供电电压升压至一高电压输出至该稳压电路，以使该稳压电路产生一所需的输出电压，该所需的输出电压的大小等于该高电压加上该稳压电路的第二PMOS晶体管的阈值电压，其中，该供电电压为低电压。

2.如权利要求1所述的电压调节电路，其特征在于：该升压电路至少包括连接该供电电压的第二电荷泵及一整流电路，该第二电荷泵的输入端还连接至该第一电压检测器的输出端，用于接收第一许可信号，该第二电荷泵的输出端连接至该整流电路，该整流电路将该第二电荷泵输出的电压与一参考电压进行比较整流后输出该高电压至该稳压电路。

3.如权利要求1所述的电压调节电路，其特征在于：该升压电路至少包括连接该供电电压的第二电荷泵、整流电路以及第二电压检测器，该第二电荷泵的输出端连接至该整流电路，该整流电路将该第二电荷泵输出的电压与一参考电压进行比较整流后输出该高电压至该稳压电路，该第二电压检测器输入端连接至该整流电路的输出端，并反馈第二许可信号至该第二电荷泵。

4.如权利要求2或3所述的电压调节电路，其特征在于，该稳压电路还包括：第一开关、第二开关、第一NMOS晶体管、第二NMOS晶体管、第一PMOS晶体管、第二PMOS晶体管以及第三NMOS晶体管，该第一开关连接于该第一电压检测器的输出端用以获得该第一许可信号，该第一开关还连接至该第一电荷泵的输出端，第一NMOS晶体管漏栅极相连，并共同连接至该第一开关与该第二NMOS晶体管的栅极，该第二开关连接在该第一NMOS晶体管源极与该第一PMOS晶体管源极之间，该第一PMOS晶体管漏栅极相连后连接至该整流电路的输出端以获得该高电压，该第二NMOS晶体管漏极接至该第一电荷泵的输出端，源极与该第二PMOS晶体管源极相连，并输出该所需的输出电压，该第二PMOS晶体管栅极接至该整流电路的输出端以获得该高电压，其漏极接至该第三NMOS晶体管的漏极，该第三NMOS晶体管栅极接一使能信号，源极接地。

5.如权利要求1所述的电压调节电路，其特征在于：该供电电压低于1.8V。