CN105824343B - 功率源电路及其驱动方法 - Google Patents

功率源电路及其驱动方法 Download PDF

Info

Publication number
CN105824343B
CN105824343B CN201510864293.2A CN201510864293A CN105824343B CN 105824343 B CN105824343 B CN 105824343B CN 201510864293 A CN201510864293 A CN 201510864293A CN 105824343 B CN105824343 B CN 105824343B
Authority
CN
China
Prior art keywords
power
current
transistor
power source
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510864293.2A
Other languages
English (en)
Other versions
CN105824343A (zh
Inventor
彭武钦
李俊毅
陈耕晖
张坤龙
洪俊雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN105824343A publication Critical patent/CN105824343A/zh
Application granted granted Critical
Publication of CN105824343B publication Critical patent/CN105824343B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)

Abstract

本发明提供了一种功率源电路及其驱动方法。该功率源电路，包括：一功率供应输入管脚，接收一芯片外供应电压，该芯片外供应电压具有一可变电流；一芯片上功率源，由该芯片外供应电压供电，并提供一调控电流；一存储器阵列；以及一组一个或多个电路，耦接至该存储器阵列，并由来自该芯片上功率源的该调控电流供电。集成电路可包含控制电路，以于该存储器阵列执行存储器操作，控制电路由至少来自功率供应输入管脚的芯片外供应电压供电。

Description

功率源电路及其驱动方法
技术领域
本发明是有关于一种存储器电路的功率源，存储器电路例如充电泵(chargepump)。
背景技术
随着非易失性存储器例如闪存的工艺尺寸持续缩小，存储器电路的低耗电变得更加重要了。存储器电路的耗能由消耗电流所决定的，因为功率＝电压×电流＝电流2×电阻。
某些型式的存储器电路所依赖的供应电压，可能高于提供至集成电路(包含存储器阵列)输入的供应电压。此种电路的范例包含充电泵和输出驱动器。
充电泵及输出驱动器也汲取相对较高的峰值电流。升压电路及多相时钟为汲取相对较高峰值电流的其他型式存储器电路，此种电路可能需要或可不需要依赖较高的供应电压。
所依赖的供应电压高于供应至集成电路电压的这些电路，及/或汲取相对较高峰值电流的这些电路，消耗不同的功率量。峰值功率可破坏集成电路(包含存储器阵列)的功率源。
因此有需要控制集成电路消耗的峰值功率。
发明内容
此技术的一方面为功率源电路，包括功率供应输入管脚、芯片上(on-chip)功率源、存储器阵列、及一组一个或多个电路耦接至存储器阵列并由来自芯片上功率源的调控(regulated)电流供电。
功率供应输入管脚接收一芯片外(off-chip)供应电压，芯片外供应电压具有一可变电流。芯片上功率源由芯片外供应电压供电，并提供调控电流。此组一个或多个电路，耦接至存储器阵列，并由来自芯片上功率源的调控电流供电。
在此技术的一些实施例中，此组一个或多个电路包含一充电泵。在此技术的多种实施例中，充电泵包含多个串联耦接的充电泵级，被配置以从多级中的一第一级汲取电荷至一最后一级。多个充电泵级包含：一输入节点；一输出节点；一通道晶体管，电性耦接至输入节点及输出节点；一第一升压电容器，耦接至输出节点；及一第二升压电容器，耦接至通道晶体管的一栅极。
在此技术的一些实施例中，芯片上功率源提供调控电流至下列至少一个：(i)第一升压电容器；(ii)第二升压电容器；及(iii)第一级的输入节点。
在此技术的一些实施例中，该些充电泵级的一特定级包含：第一晶体管，选择性地电性耦接特定级的一输入节点及特定级的一输出节点；第二晶体管，选择性地电性耦接输入节点及第一晶体管的栅极。
在此技术的一些实施例中，特定级位于一阱中，此阱被多个阱接点所围绕。
在此技术的一些实施例中，输入节点由阱中的一第一区域所定义。输出节点由阱中的一第二区域所定义。第一区域及第二区域位于第一晶体管的栅极的不同侧。第一区域沿着第一区域的第一周长与多个阱接点的一最近者的平均距离为第一距离，第二区域沿着第二区域的第二周长与多个阱接点的一另一最近者的平均距离为第二距离。第一距离长于第二距离。
在此技术的一些实施例中，输入节点由阱中的多个第一区域所定义，输出节点由阱中的一第二区域所定义。第一区域位于多个第二区域之间。
在此技术的一些实施例中，芯片上功率源包含多个平行电流源，此些电流源组合提供芯片上功率源所提供的调控电流。
在此技术的一些实施例中，芯片上功率源包含：一参考电流源；及多个晶体管，具有至少两不同宽度。多个晶体管的至少一第一个与参考电流源串联。多个晶体管的至少一第二个提供一输出电流，输出电流由多个晶体管的至少第一及第二个的不同宽度的比例所决定。
在此技术的一些实施例中，芯片上功率源包括一运算放大器，位于一回路，此回路从多个晶体管的至少第一个的栅极至参考电流源。
在此技术的一些实施例中，芯片上功率源具有一额定(nominal)输出电压，额定输出电压与芯片外供应电压无关。
在此技术的一些实施例中，此组一个或多个电路包含一电容性升压电路。
在此技术的一些实施例中，此组一个或多个电路包含一输出驱动器。
在此技术的一些实施例中，此组一个或多个电路包含一时钟电路。
根据本发明的另一方面为一种功率源电路的驱动方法，包括：在一集成电路，经由一功率供应输入管脚接收一芯片外供应电压，芯片外供应电压具有一可变电流；于集成电路中，以一芯片上功率源提供一调控电流，芯片上功率源由芯片外供应电压供电；以及以来自芯片上功率源的调控电流，供电至集成电路上的一组一个或多个电路，此组一个或多个电路耦接至集成电路的一存储器阵列。
为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合所附附图，作详细说明如下：
附图说明
图1绘示集成电路的方块图，集成电路接收具有可变电流的外部功率，且内部产生调控电流功率以用于高功率电路。
图2绘示集成电路的方块图，相似于图1，集成电路接收具有可变电流的外部功率，且内部产生调控电流功率，并切换高功率电路的功率源于可变电流功率与调控电流功率之间。
图3绘示集成电路的方块图，相似于图1及图2，集成电路接收具有可变电流的外部功率，且内部产生调控电流功率，并仅切换部分高功率电路的功率源于可变电流功率与调控电流功率之间。
图4A绘示产生调控电流的功率源的简易电路图，调控电流为缩放自调控电流源。
图4B绘示与供应电压无关的电流源的简易电路图，此电流源可用于图4A及图5的电流源。
图5绘示包含运算放大器的功率源的简易电路图，运算放大器产生的调控电流为缩放自调控电流源。
图6绘示由调控电流源供电的多级充电泵的简易电路图。
图7绘示由调控电流源及可变电流源供电的多级充电泵的简易电路图。
图8绘示由调控电流源及可变电流源供电的多级充电泵的简易电路图，其中充电泵元件对于调控电流源与可变电流源的配置与图7不同。
图9绘示由调控电流源及可变电流源供电的多级充电泵的简易电路图，其中充电泵元件对于调控电流源与可变电流源的配置由存储器设定所控制。
图10绘示依据图7、图8、或图9由调控电流源及可变电流源供电的多级充电泵的一个级的简易电路图。
图11绘示如同图10的多级充电泵的一个级的简易布局图，其中充电泵节点至阱周边上的阱接点有不同的接近程度。
图12为图11的多级充电泵的一个级的简易布局图的替代范例。
图13绘示集成电路的简易方块图，集成电路接收具有可变电流的外部功率，且内部产生调控电流功率以用于高功率电路，其中电路至接垫有不同的接近程度。
图14绘示输出驱动器的简易电路图，作为图1、图2、或图3的集成电路的高功率电路的一例。
图15绘示升压电路的简易电路图，作为图1、图2、或图3的集成电路的高功率电路的一例。
图16绘示集成电路的方块图，集成电路接收具有可变电流的外部功率，且内部产生调控电流功率以用于高功率电路。
【符号说明】
1～N：管脚标号
100：管脚
101、102、103、700、1050：集成电路
105、310、806：可变电流功率
110、810：调控电流功率源
114、115、116、117、118、301、814：调控电流功率
130：低功率电路
140、142、1018：高功率电路
150、330：功率源存储器设定
152、320：功率源控制电路
201、211：参考电流源
204、206、214、216、234、236、922、926：p型晶体管
218：运算放大器
220：参考电压
232、238、924：n型晶体管
300、340、350、360：多级充电泵
302：升压驱动器
304：充电泵节点及主要晶体管
305、401：输入节点
306：升压电容器
400、500、600：充电泵级
402：输出节点
412、432：电容器
420、422、XM1、XM2：晶体管
430：反相器
424、501、502、511、524、534、601、602、611、612、624、N1、N2、N3：节点
520、522、620、622、623：栅极
530：p阱区域
540、640：p阱接点
630、631：p阱
710：可变电流功率接垫
715：地参考接垫
720：调控电流功率源
725：高电流/高功率电路
800：输出驱动器
822：拉升p型晶体管
824：拉低n型晶体管
900、925：升压电容器
1000：存储器阵列
1001：字线译码器
1002：字线
1003：位线译码器
1004：位线
1005：地址总线
1006：方块
1007：数据总线
1008：调控电流功率供应器
1009：控制器
1011：数据输入线
1015：数据输出线
1060：外部可变电流功率
EN：信号
IREF：参考电流
Vcc：供应电压
VDD、GND：接垫
VREF：参考电压
具体实施方式
图1绘示集成电路的方块图，集成电路接收具有可变电流的外部功率，且内部产生调控电流功率以用于高功率电路。
于图1，集成电路101所在的封装中具有多个标号1至N的管脚，用以接收及传送信号，以及接收功率。管脚100为功率供应输入管脚以接收可变电流，功率供应典型地位于一固定的额定(nominal)电压或电压范围。由于集成电路101的内部电路汲取变化的功率量或电流量，故经由管脚100所汲取的总电流是会改变的。经由功率供应输入管脚100汲取的可变电流功率105由低功率电路(一个或多个)130及调控电流功率源(一个或多个)110所接收。虽然由低功率电路(一个或多个)130所汲取的电流随着时间变化，但低功率电路(一个或多个)130所汲取的最大电流小于由调控电流功率源(一个或多个)110所产生的调控电流。因此，低功率电路(一个或多个)130所消耗的可变电流功率的峰值不会破坏提供功率至管脚100的外部功率供应。而由调控电流功率源(一个或多个)110所消耗的自管脚100所汲取的电流，也是一个调控电流。
高功率电路(一个或多个)140汲取调控电流功率源(一个或多个)110所产生的调控电流。由于高功率电路(一个或多个)140可汲取的峰值电流受到调控电流所限制，集成电路101的总消耗功率的峰值不会破坏提供功率至管脚100的外部功率供应。当调控电流功率源(一个或多个)110所产生的调控电流不会被高功率电路(一个或多个)140所消耗时，调控电流功率源(一个或多个)110停止产生电流。
基于系统规格的消耗电流或最大峰值电流，集成电路101被设计使得调控电流是足够的。
图2绘示集成电路102的方块图，相似于图1，集成电路接收具有可变电流的外部功率，且内部产生调控电流功率，并切换高功率电路的功率源于可变电流功率与调控电流功率之间。
功率源存储器设定150存储关于特定一些高功率电路(一个或多个)142或是部分高功率电路(一个或多个)142的偏好，是从功率供应输入管脚100所提供的可变电流功率105汲取功率，或是从调控电流功率源(一个或多个)110所提供的调控电流功率115汲取功率。受影响的特定的高功率电路(一个或多个)142可为一部分或全部的高功率电路(一个或多个)142。此些功率源存储器设定150可为非易失性存储器，例如熔丝(fuse)、快闪(flash)、或氮化物电荷补捉存储单元，或者是易失性存储器例如随机存取存储器(RAM)。功率源控制电路152依赖功率源存储器设定150的内容，控制特定的高功率电路(一个或多个)142或是部分的高功率电路(一个或多个)142从功率供应输入管脚100所提供的可变电流功率105汲取功率，或从调控电流功率源(一个或多个)110所提供的调控电流功率115汲取功率。对于从调控电流功率源(一个或多个)110汲取调控电流功率115的高功率电路(一个或多个)142而言，功率源存储器设定150及功率源控制电路152可增加这些电路在数量以及型式上的弹性。功率源控制电路152的一例包含具有多个可选择的电流路径的开关电路。功率源存储器设定150的一例具有存储器元件以选择电流路径，存储器元件例如是熔丝或沉积金属(deposited metal)。
图3绘示集成电路103的方块图，相似于图1及图2，集成电路接收具有可变电流的外部功率，且内部产生调控电流功率，并仅切换部分高功率电路的功率源于可变电流功率与调控电流功率之间。
集成电路103包含例如图1的高功率电路(一个或多个)140、及例如图2的高功率电路(一个或多个)142。不论功率源存储器设定150的内容为何，高功率电路(一个或多个)140汲取从调控电流功率源(一个或多个)110所产生的调控电流功率117。另一方面，高功率电路(一个或多个)142依赖功率源存储器设定150所存储的偏好，从功率供应输入管脚100的可变电流功率105汲取功率，或从调控电流功率源(一个或多个)110的调控电流功率115汲取功率。
对于从调控电流功率源(一个或多个)110汲取调控电流功率117的高功率电路(一个或多个)142而言，功率源存储器设定150及功率源控制电路152可增加这些电路在数量以及型式上的弹性。另一方面，通过固定高功率电路(一个或多个)140使其汲取从调控电流功率源(一个或多个)110所产生的调控电流功率117，可降低功率源存储器设定150及功率源控制电路152的复杂度。
在一些实施例，调控电流功率源提供一个恒定的整体输出电流。在一些实施例，调控电流功率源提供多个输出电流，各个电流是恒定的。多个输出电流可具有相同的数值或不同的数值。
图4A绘示产生调控电流的功率源的简易电路图，调控电流系缩放自调控电流源。
参考电流源201产生参考电流，此参考电流通过调控电流功率源而被缩放(scaled)。参考电流源201可为与供应电压VCC无关的电流源。另外的范例参考电流源可包含与温度无关的参考及/或带隙(bandgap)参考。接成二极管形式(diode-connected)的p型晶体管204耦接于供应电压VCC及参考电流IREF之间。参考电流IREF耦接于p型晶体管204及一个参考电压(例如地)之间。p型晶体管206具有源极耦接至供应电压VCC、栅极耦接至接成二极管形式的p型晶体管204的阴极、以及漏极提供调控电流功率的输出。通过p型晶体管206及p型晶体管204的宽度比例，输出的电流可依比例缩放参考电流源201的电流。
图4B绘示与供应电压无关的电流源的简易电路图，此电流源可用于例如是图4A及图5的调控电流功率源。
以下说明一范例性的与供应电压无关的电流源，其具有第一对串联耦接晶体管位于一供应电压与另一参考电压(例如地)之间。第一对串联耦接晶体管包含第一p型晶体管234及第一n型晶体管232。此范例性的与供应电压无关的电流源也具有第二对串联耦接晶体管位于一供应电压与地之间。第二对串联耦接晶体管包含第二p型晶体管236及第二n型晶体管238。第一n型晶体管232具有源极耦接至地。第一n型晶体管232具有栅极及漏极耦接至彼此，并耦接至第二n型晶体管238的栅极，且耦接至第一p型晶体管234的漏极。第一p型晶体管234具有源极耦接至供应电压，及栅极耦接至第二p型晶体管236的栅极及漏极。第二p型晶体管236具有源极耦接至供应电压。第二p型晶体管236具有栅极及漏极耦接至彼此，并耦接至第一p型晶体管234的栅极，且耦接至第二n型晶体管238的漏极。第二n型晶体管238具有源极耦接至地、栅极耦接至第一n型晶体管232的栅极及漏极、及漏极耦接至第二p型晶体管236的栅极及漏极。此范例性的与供应电压无关的电流源，可通过位于第二p型晶体管236及供应电压之间的串联电阻值，及/或通过位于第二n型晶体管238及地之间的串联电阻值，以定义其电流。
图5绘示包含运算放大器的功率源的简易电路图，运算放大器产生的调控电流系缩放自调控电流源。
参考电流源211产生的参考电流通过调控电流功率源而被缩放。参考电流源211可以是与供应电压VCC无关的电流源。参考电流源的其他范例可包含与温度无关的参考及/或带隙参考。p型晶体管214串联耦接于供应电压VCC及参考电流IREF之间。参考电流IREF耦接于p型晶体管214及一参考电压(例如地)之间。p型晶体管216具有源极耦接至供应电压VCC、栅极耦接至p型晶体管214的栅极、及漏极提供调控电流功率的输出。通过p型晶体管216及p型晶体管214的宽度比例，输出的电流可依比例缩放参考电流源211的电流。
运算放大器218具有：反相输入，耦接至参考电压VREF 220；非反相输入，耦接至位于参考电流IREF及p型晶体管214的漏极之间的一节点；及输出，耦接至p型晶体管216及p型晶体管214的栅极。参考电压VREF220例如可包含带隙参考或带隙参考缩放后的输出。
图6绘示由调控电流源供电的多级充电泵300的简易电路图。
多级充电泵是高功率电路的一例，此电路可通过调控电流功率301所供电。典型充电泵级的细节配合图10作说明。充电泵的各级包含：升压驱动器302(也标示为A)，用于由电流源供应的通道晶体管(pass transistor)；充电泵节点及主要晶体管304(也标示为B)；及升压电容器306(也标示为C)，由电流源供电。充电泵级的升压驱动器302及升压电容器306因高功率/高电流消耗而著名，且从调控电流功率301汲取功率。并且，充电泵的第一级具有输入节点305，此输入节点305因高功率/高电流消耗而著名，且也从调控电流功率301汲取功率。
图7绘示由调控电流源及可变电流源供电的多级充电泵340的简易电路图。
与图6的多级充电泵不同的是，此多级充电泵只有一些高功率/高电流部件从调控电流功率301汲取功率。充电泵的第一级具有输入节点305，输入节点305从调控电流功率301汲取功率。用于所有级的升压电容器306(也标示为C)也从调控电流功率301汲取功率。然而，用于所有级的升压驱动器302(也标示为A)(用于通道晶体管)从可变电流功率310汲取功率。
图8绘示由调控电流源及可变电流源供电的多级充电泵350的简易电路图，其中充电泵元件对于调控电流源与可变电流源的配置与图7不同。
充电泵的第一级具有一输入节点305从调控电流功率301汲取功率。然而，用于所有级的升压驱动器302(也标示为A)(用于通道晶体管)从可变电流功率310汲取功率。并且，用于所有级的升压电容器306(也标示为C)也从可变电流功率310汲取功率。
其他实施例有关于充电泵元件对于调控电流源及可变电流源的其他配置组合。
图9绘示由调控电流源及可变电流源供电的多级充电泵360的简易电路图，其中充电泵元件对于调控电流源与可变电流源的配置由存储器设定所控制。
功率源存储器设定330存储关于特定充电泵电路的偏好，是从可变电流功率310汲取功率，或是从调控电流功率源汲取调控电流功率301。响应于功率源存储器设定330，功率源控制电路320控制用于所有级的升压驱动器302(也标示为A)(用于通道晶体管)、用于第一级的充电泵节点及主要晶体管304(也标示为B)、以及用于所有级的升压电容器306(也标示为C)，从可变电流功率310汲取功率，或从调控电流功率源的调控电流功率301汲取功率。
在其他实施例中，一部分的充电泵响应于功率源存储器设定330以汲取功率，其他部分的充电泵则总是从可变电流功率310汲取功率。在另一实施例中，一部分的充电泵回应于功率源存储器设定330以汲取功率，其他部分的充电泵则总是从调控电流功率301汲取功率。在又一实施例中，一部分的充电泵回应于功率源存储器设定330以汲取功率，其他一部分的充电泵总是从可变电流功率310汲取功率，再其他另一部分的充电泵则总是从调控电流功率301汲取功率。
图10绘示依据图7、图8、或图9由调控电流源及可变电流源供电的多级充电泵的一个级的简易电路图。
晶体管XM1 422选择性地电性耦接输入节点N2 401及输出节点N1 402。晶体管XM2420选择性地电性耦接输入节点N2 401及晶体管XM1 422的栅极(也就是节点N3 424)。电容器412用于节点N3的升压驱动器，并由电流源供电。电容器432用于节点N1 402的升压驱动器，并由电流源供电。
图11绘示如同图10的多级充电泵的一个级的简易布局图，其中充电泵节点至阱(well)区域的周边上的阱接点(well contact)有不同的接近程度。
多级充电泵的此级由p阱区域530的p阱接点540所围绕。晶体管XM1的栅极522选择性地电性耦接位于栅极522不同侧的节点N1 502及节点N2 501。晶体管XM2的栅极520选择性地电性耦接位于栅极520不同侧的节点N2 511及节点N3 524。从节点N2 501至一个最近的阱接点的距离(沿着节点N2 501的周长计算平均)，长于从节点N1 502至另一个最近的阱接点的距离(沿着节点N1 502的周长计算平均)。从节点N2 511至一个最近的阱接点的距离(沿着节点N2 511的周长计算平均)，长于从节点N3 524至另一个最近的阱接点的距离(沿着节点N3 524的周长计算平均)。最近的阱接点于平均计算下最接近一对应节点(也就是沿着此对应节点的周长平均计算下)的阱接点。
图12为图11的多级充电泵的一个级的简易布局图的替代范例。
晶体管XM1的第一栅极622选择性地电性耦接位于第一栅极622不同侧的节点N1602及节点N2 601。晶体管XM1的第二栅极623选择性地电性耦接位于第二栅极623不同侧的节点N1 612及节点N2 601。输入节点N2 601位于输出节点N1 602及输出节点N1 612之间。
晶体管XM2的栅极620选择性地电性耦接位于栅极620不同侧的节点N2 611及节点N3 624。
多级充电泵的此级由p阱630及631的多个p阱接点640所围绕。晶体管XM1及XM2各由多个p阱接点640所围绕，使得一些p阱接点640位于晶体管XM1及XM2之间。
图13绘示集成电路的简易方块图，集成电路接收具有可变电流的外部功率，且内部产生调控电流功率以用于高功率电路，其中电路至接垫(pad)的接近程度与特定接垫相关。
集成电路700包含调控电流功率源720及高电流/高功率电路725例如充电泵。调控电流功率源720从可变电流功率接垫VDD 710汲取功率，并且耦接至地参考接垫GND 715。可变电流功率接垫VDD 710及地参考接垫GND 715耦接至IC封装的对应管脚。相较于地参考接垫GND 715，调控电流功率源720较靠近于可变电流功率接垫VDD 710。相较于地参考接垫GND 715，高电流/高功率电路725也是较靠近于可变电流功率接垫VDD 710。
图14绘示输出驱动器800的简易电路图，作为图1、图2、或图3的集成电路的高功率电路的一例。
可变电流功率806由调控电流功率源810所接收。调控电流功率源810接着产生调控电流功率814。拉升(pull up)p型晶体管822及拉低(pull down)n型晶体管824串联耦接于调控电流功率源810及一参考电压(例如地)之间。串联于拉升p型晶体管822及拉低n型晶体管824之间的节点输出驱动器800的输出。
图15绘示升压电路900的简易电路图，作为图1、图2、或图3的集成电路的高功率电路的一例。
可变电流功率806由调控电流功率源810所接收。调控电流功率源810接着产生调控电流功率814。反相器(包含p型晶体管922及n型晶体管924)耦接于调控电流功率源810及一参考电压(例如地)之间。升压电容器925耦接于反相器的输出及升压电路900的输出之间。致能电路包含p型晶体管926，p型晶体管926耦接在调控电流功率源810及升压电路900的输出之间。p型晶体管926接收信号EN，此信号EN选择性致能升压电路900。
汲取调控电流的其他高功率电路所包含的晶体管的尺寸相对大于集成电路上的其他晶体管。
图16绘示集成电路的方块图，集成电路接收具有可变电流的外部功率，且内部产生调控电流功率以用于高功率电路。
集成电路1050包含存储器阵列1000，例如是非易失性单元阵列。字线(列，row)译码器1001耦接至多条字线1002，并与此些字线1002电性通信，此些字线1002沿着存储器阵列1000中的多个列排列。位线(行，column)译码器1003与多条位线1004电性通信，此些位线1004沿着阵列1000中的多个行排列。地址供应在总线1005上而送至字线译码器1001及位线译码器1003。感测电路(感测放大器)及方块1006中的数据输入结构(包含电压及/或电流源)经由数据总线1007耦接至位线译码器1003。数据经由数据输入线1011而被供应，从集成电路1050上的输入/输出埠或从集成电路1050的内部或外部数据源，送至方块1006中的数据输入结构。其他电路可被包含在集成电路1050，例如一般用途处理器或特殊用途应用电路，或是提供阵列1000所支持的单芯片(system-on-a-chip)的功能的多个模块的组合。数据经由数据输出线1015而被供应，从方块1006中的感测放大器送至集成电路1050的输入/输出埠，或送至集成电路1050内部或外部的数据目的地。
于此例中使用偏压配置状态机所实现的控制器1009，控制调控电流功率供应器1008的应用至高功率电路1018，例如充电泵电路、输出驱动器、及升压电路。控制器1009可响应于功率源存储器设定，以决定是否让特定的一些或部分高功率电路1018从调控电流功率供应器1008汲取功率。控制器1009也控制偏压配置的应用，包含用于字线及位线的读取、编程、抹除、抹除验证及编程验证电压及/或电流。控制器1009可使用本领域中知悉的特殊用途逻辑电路而被实现。在替代实施例中，控制器1009包含一般用途处理器，此控制器1009可被实施在相同的集成电路上以执行计算机程序，从而控制装置的运作。在其他实施例，可使用特殊用途逻辑电路及一般用途处理器的组合以实现控制器1009。
外部可变电流功率1060提供外部功率至集成电路1050。
综上所述，虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更改与修饰。因此，本发明的保护范围当视权利要求所界定者为准。

Claims (15)

1.一种功率源电路，其特征在于，包括：
一功率供应输入管脚，接收一芯片外供应电压，该芯片外供应电压具有一可变电流，从该功率供应输入管脚输入可变电流功率；
低功率电路，汲取自功率供应输入管脚输入的可变电流功率；
一芯片上功率源，汲取自功率供应输入管脚输入的可变电流功率，由该芯片外供应电压供电，该芯片上功率源提供一调控电流，从而提供一调控电流功率；
高功率电路，汲取芯片上功率源所提供的调控电流；
功率源控制电路，控制特定的高功率电路或部分的高功率电路从功率供应输入管脚所提供的可变电流功率中汲取功率，或从芯片上功率源所提供的调控电流功率中汲取功率；以及
一存储器阵列，与功率源控制电路连接，存储特定的高功率电路或部分的高功率电路的从可变电流功率中汲取功率或从调控电流功率中汲取功率的偏好。
2.根据权利要求1所述的功率源电路，其中该高功率电路包含以下至少一个：一充电泵、一电容性升压电路、一输出驱动器、以及一时钟电路。
3.根据权利要求1所述的功率源电路，其中该高功率电路包含一充电泵，该充电泵包括：
多个串联耦接的充电泵级，配置以从该多级中的一第一级汲取电荷至一最后一级；
其中，该多个充电泵级的各级包含：一输入节点；一输出节点；一通道晶体管，电性耦接至该输入节点及该输出节点；一第一升压电容器，耦接至该输出节点；及一第二升压电容器，耦接至该通道晶体管的一栅极。
4.根据权利要求1所述的功率源电路，其中该高功率电路包含一充电泵，该充电泵包括：
多个串联耦接的充电泵级，配置以从该多级中的一第一级汲取电荷至一最后一级；
其中，该多个充电泵级的各级包含：一输入节点；一输出节点；一通道晶体管，电性耦接至该输入节点及该输出节点；一第一升压电容器，耦接至该输出节点；及一第二升压电容器，耦接至该通道晶体管的一栅极；
其中，该芯片上功率源提供该调控电流至下列至少一个：(i)该第一升压电容器；(ii)该第二升压电容器；及(iii)该第一级的该输入节点。
5.根据权利要求1所述的功率源电路，其中该高功率电路包含一充电泵，该充电泵包括：
多个串联耦接的充电泵级，配置以从该多级中的一第一级汲取电荷至一最后一级，其中该些充电泵级的一特定级包含：
一第一晶体管，选择性地电性耦接该特定级的一输入节点及该特定级的一输出节点；
一第二晶体管，选择性地电性耦接该输入节点及该第一晶体管的一栅极；
其中该特定级位于一阱中，该阱被多个阱接点所围绕；及
其中该输入节点由该阱中的一第一区域所定义，该输出节点由该阱中的一第二区域所定义，该第一区域及该第二区域位于该第一晶体管的该栅极的不同侧，该第一区域沿着该第一区域的一第一周长与该多个阱接点的一最近者的平均距离为一第一距离，该第二区域沿着该第二区域的一第二周长与该多个阱接点的一另一最近者的平均距离为一第二距离，该第二距离短于该第一距离。
6.根据权利要求1所述的功率源电路，其中该高功率电路包含一充电泵，该充电泵包括：
多个串联耦接的充电泵级，配置以从该多级中的一第一级汲取电荷至一最后一级，其中该些充电泵级的一特定级包含：
一第一晶体管，选择性地电性耦接该特定级的一输入节点及该特定级的一输出节点；
一第二晶体管，选择性地电性耦接该输入节点及该第一晶体管的一栅极；
其中该特定级位于一阱中，该阱被多个阱接点所围绕；及
其中该输入节点由该阱中的一第一区域所定义，该输出节点由该阱中的多个第二区域所定义，该第一区域位于该多个第二区域之间。
7.根据权利要求1所述的功率源电路，其中该芯片上功率源包含多个平行电流源，该些平行电流源组合提供该芯片上功率源所提供的该调控电流。
8.根据权利要求1所述的功率源电路，其中该芯片上功率源包含：
一参考电流源；
多个晶体管，具有至少两不同宽度，其中该多个晶体管的至少一第一个与该参考电流源串联，该多个晶体管的至少一第二个提供一输出电流，该输出电流由该多个晶体管的至少该第一个及该第二个的不同宽度的比例所决定；及
一运算放大器，位于一回路，该回路从该多个晶体管的至少该第一个的一栅极至该参考电流源。
9.根据权利要求1所述的功率源电路，其中该芯片上功率源具有一额定输出电压，该额定输出电压与该芯片外供应电压无关。
10.一种功率源电路的驱动方法，其特征在于，包括：
在一集成电路，经由一功率供应输入管脚接收一芯片外供应电压，该芯片外供应电压具有一可变电流，从该功率供应输入管脚输入可变电流功率；
集成电路中的低功率电路，汲取自功率供应输入管脚输入的可变电流功率；
于该集成电路中，以一芯片上功率源提供一调控电流，从而提供一调控电流功率，该芯片上功率源汲取自功率供应输入管脚输入的可变电流功率，由该芯片外供应电压供电；
集成电路中的高功率电路，汲取该芯片上功率源所提供的调控电流；以及
以集成电路中的功率源控制电路，依据存储器阵列中存储的特定的高功率电路或部分的高功率电路的从可变电流功率中汲取功率或从调控电流功率中汲取功率的偏好，控制特定的高功率电路或部分的高功率电路从功率供应输入管脚所提供的可变电流功率中汲取功率，或从芯片上功率源所提供的调控电流功率中汲取功率。
11.根据权利要求10所述的驱动方法，其中该高功率电路包含一充电泵。
12.根据权利要求10所述的驱动方法，其中该高功率电路包含一充电泵，该充电泵包括：
多个串联耦接的充电泵级，配置以从该多级中的一第一级汲取电荷至一最后一级；
其中，该多个充电泵级的各级包含：一输入节点；一输出节点；一通道晶体管，电性耦接至该输入节点及该输出节点；一第一升压电容器，耦接至该输出节点；及一第二升压电容器，耦接至该通道晶体管的一栅极；
其中，该芯片上功率源提供该调控电流至下列至少一个：(i)该第一升压电容器；(ii)该第二升压电容器；及(iii)该第一级的该输入节点。
13.根据权利要求10所述的驱动方法，其中该高功率电路包含一充电泵，该充电泵包括：
多个串联耦接的充电泵级，配置以从该多级中的一第一级汲取电荷至一最后一级，其中该些充电泵级的一特定级包含：
一第一晶体管，选择性地电性耦接该特定级的一输入节点及该特定级的一输出节点；
一第二晶体管，选择性地电性耦接该输入节点及该第一晶体管的一栅极；
其中该特定级位于一阱中，该阱被多个阱接点所围绕；及
其中该输入节点由该阱中的一第一区域所定义，该输出节点由该阱中的一第二区域所定义，该第一区域及该第二区域位于该第一晶体管的该栅极的不同侧，该第一区域沿着该第一区域的一第一周长与该多个阱接点的一最近者的平均距离为一第一距离，该第二区域沿着该第二区域的一第二周长与该多个阱接点的一另一最近者的平均距离为一第二距离，该第二距离短于该第一距离。
14.根据权利要求10所述的驱动方法，其中该高功率电路包含一充电泵，该充电泵包括：
多个串联耦接的充电泵级，配置以从该多级中的一第一级汲取电荷至一最后一级，其中该些充电泵级的一特定级包含：
一第一晶体管，选择性地电性耦接该特定级的一输入节点及该特定级的一输出节点；
一第二晶体管，选择性地电性耦接该输入节点及该第一晶体管的一栅极；
其中该特定级位于一阱中，该阱被多个阱接点所围绕；及
其中该输入节点由该阱中的一第一区域所定义，该输出节点由该阱中的多个第二区域所定义，该第一区域位于该多个第二区域之间。
15.根据权利要求10所述的驱动方法，其中该芯片上功率源包含：
一参考电流源；
多个晶体管，具有至少两不同宽度，其中该多个晶体管的至少一第一个与该参考电流源串联，该多个晶体管的至少一第二个提供一输出电流，该输出电流由该多个晶体管的至少该第一个及该第二个的不同宽度的比例所决定；及
一运算放大器，位于一回路，该回路从该多个晶体管的至少该第一个的一栅极至该参考电流源。
CN201510864293.2A 2015-01-14 2015-12-01 功率源电路及其驱动方法 Active CN105824343B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562103285P 2015-01-14 2015-01-14
US62/103,285 2015-01-14
US14/877,723 2015-10-07
US14/877,723 US9881654B2 (en) 2015-01-14 2015-10-07 Power source for memory circuitry

Publications (2)

Publication Number Publication Date
CN105824343A CN105824343A (zh) 2016-08-03
CN105824343B true CN105824343B (zh) 2019-03-08

Family

ID=56367985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510864293.2A Active CN105824343B (zh) 2015-01-14 2015-12-01 功率源电路及其驱动方法

Country Status (3)

Country Link
US (1) US9881654B2 (zh)
CN (1) CN105824343B (zh)
TW (1) TWI584297B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9536575B2 (en) 2015-01-14 2017-01-03 Macronix International Co., Ltd. Power source for memory circuitry
KR102545174B1 (ko) 2018-10-05 2023-06-19 삼성전자주식회사 차지 펌프 회로를 포함하는 메모리 장치
US11069415B2 (en) 2018-10-05 2021-07-20 Samsung Electronics Co., Ltd. Memory device including charge pump circuit
US20200381995A1 (en) * 2019-05-27 2020-12-03 Nanya Technology Corporation Voltage supply device and operation method thereof
CN117577152A (zh) 2020-11-26 2024-02-20 长江存储科技有限责任公司 用于多管芯操作的动态峰值功率管理

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422586A (en) * 1993-09-10 1995-06-06 Intel Corporation Apparatus for a two phase bootstrap charge pump
CN101355299A (zh) * 2007-07-26 2009-01-28 旺宏电子股份有限公司 多级电荷泵电路及其方法
CN102043417A (zh) * 2009-10-20 2011-05-04 台湾积体电路制造股份有限公司 低压降稳压器、直流对直流转换器以及低压降稳压方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0814781B2 (ja) 1988-07-18 1996-02-14 三菱電機株式会社 Ｉｃメモリカード
JP3643385B2 (ja) 1993-05-19 2005-04-27 株式会社東芝 半導体回路装置
US6366519B1 (en) 1995-03-09 2002-04-02 Macronix International Co., Ltd. Regulated reference voltage circuit for flash memory device and other integrated circuit applications
US5889428A (en) 1995-06-06 1999-03-30 Ramtron International Corporation Low loss, regulated charge pump with integrated ferroelectric capacitors
US5734290A (en) 1996-03-15 1998-03-31 National Science Council Of R.O.C. Charge pumping circuit having cascaded stages receiving two clock signals
US5625544A (en) 1996-04-25 1997-04-29 Programmable Microelectronics Corp. Charge pump
JPH09320267A (ja) 1996-05-28 1997-12-12 Oki Micro Design Miyazaki:Kk 昇圧回路の駆動方法および昇圧回路
US6100557A (en) 1996-10-10 2000-08-08 Macronix International Co., Ltd. Triple well charge pump
JP2000011648A (ja) 1998-06-26 2000-01-14 Mitsubishi Electric Corp 同期型半導体装置
US6573780B2 (en) 1999-02-02 2003-06-03 Macronix International Co., Ltd. Four-phase charge pump with lower peak current
JP3476384B2 (ja) 1999-07-08 2003-12-10 Ｎｅｃマイクロシステム株式会社 昇圧回路とその制御方法
WO2001045078A1 (en) 1999-12-13 2001-06-21 Koninklijke Philips Electronics N.V. Switched-mode power supply and display
JP4960544B2 (ja) 2000-07-06 2012-06-27 エルピーダメモリ株式会社 半導体記憶装置及びその制御方法
EP1229548B1 (en) 2001-02-06 2008-05-21 STMicroelectronics S.r.l. Charge pump for a nonvolatile memory with read voltage regulation in the presence of address skew, and nonvolatile memory comprising such a charge pump
US6434044B1 (en) 2001-02-16 2002-08-13 Sandisk Corporation Method and system for generation and distribution of supply voltages in memory systems
JP2003257187A (ja) 2002-02-28 2003-09-12 Hitachi Ltd 不揮発性メモリ、ｉｃカード及びデータ処理装置
US6768366B2 (en) 2002-06-29 2004-07-27 Macronix International Co., Ltd. Charge pump system and clock generator
US6914791B1 (en) 2002-11-06 2005-07-05 Halo Lsi, Inc. High efficiency triple well charge pump circuit
US6878981B2 (en) * 2003-03-20 2005-04-12 Tower Semiconductor Ltd. Triple-well charge pump stage with no threshold voltage back-bias effect
KR100562651B1 (ko) 2003-10-30 2006-03-20 주식회사 하이닉스반도체 다단 전압 펌프 회로
JP4606190B2 (ja) * 2004-03-30 2011-01-05 ローム株式会社 電圧制御装置および電圧制御方法、ならびにそれを利用した電子機器
US7071748B2 (en) 2004-04-26 2006-07-04 Atmel Corporation Charge pump clock for non-volatile memories
JP4565883B2 (ja) 2004-04-27 2010-10-20 ルネサスエレクトロニクス株式会社 半導体集積回路装置
CN101002275A (zh) 2004-05-11 2007-07-18 斯班逊有限公司 非易失性半导体存储器、半导体装置及电荷泵电路
US7323926B2 (en) 2004-12-21 2008-01-29 Macronix International Co., Ltd. Charge pump circuit
US7360104B2 (en) * 2005-01-31 2008-04-15 Hewlett-Packard Development Company, L.P. Redundant voltage distribution system and method for a memory module having multiple external voltages
US7595682B2 (en) 2005-02-24 2009-09-29 Macronix International Co., Ltd. Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations
KR100626394B1 (ko) 2005-06-27 2006-09-20 삼성전자주식회사 플래시 메모리의 신뢰성 향상을 위한 스트링 선택 라인 및그라운드 선택 라인 바이어스 회로
US7525853B2 (en) 2005-08-12 2009-04-28 Spansion Llc Semiconductor device and method for boosting word line
SG130050A1 (en) 2005-08-26 2007-03-20 Bluechips Technology Pte Ltd A high voltage charge pump with wide range of supply voltage
EP1958321A2 (en) 2005-11-30 2008-08-20 Nxp B.V. Charge pump circuit and integrated circuit
US20070126494A1 (en) 2005-12-06 2007-06-07 Sandisk Corporation Charge pump having shunt diode for improved operating efficiency
DE102006004851B4 (de) 2006-02-02 2012-06-06 Qimonda Ag Integrierter Halbleiterspeicher mit Erzeugung von Spannungen
US7502267B2 (en) 2006-09-22 2009-03-10 Winbond Electronics Corporation Clock frequency doubler method and apparatus for serial flash testing
JP2008109843A (ja) 2006-09-29 2008-05-08 Sanyo Electric Co Ltd 回路装置
TW200919959A (en) 2007-10-31 2009-05-01 Au Optronics Corp Charge pump system and method of operating the same
TW201008098A (en) 2008-08-11 2010-02-16 Sanyo Electric Co Charge pump type booster circuit
KR101484557B1 (ko) 2009-01-07 2015-01-21 삼성전자주식회사 전압 발생부 및 이를 포함하는 메모리 장치
JP2010244671A (ja) 2009-03-19 2010-10-28 Toshiba Corp 内部電源電圧発生回路
US9225240B2 (en) 2009-11-13 2015-12-29 Macronix International Co., Ltd. Charge pump utilizing external clock signal
US9423814B2 (en) 2010-03-16 2016-08-23 Macronix International Co., Ltd. Apparatus of supplying power while maintaining its output power signal and method therefor
EP2424092B1 (en) 2010-08-27 2016-10-12 Nxp B.V. High efficiency charge pump
US8339185B2 (en) 2010-12-20 2012-12-25 Sandisk 3D Llc Charge pump system that dynamically selects number of active stages
US8537593B2 (en) 2011-04-28 2013-09-17 Sandisk Technologies Inc. Variable resistance switch suitable for supplying high voltage to drive load
JP5718731B2 (ja) * 2011-05-31 2015-05-13 ルネサスエレクトロニクス株式会社 電圧監視システム及び電圧監視モジュール
US9024679B2 (en) 2011-07-25 2015-05-05 Macronix International Co., Ltd. Standby charge pump system
KR101621776B1 (ko) 2012-02-02 2016-05-17 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 멀티코어 프로세서에서의 서비스 품질 타깃
US9214859B2 (en) 2012-04-30 2015-12-15 Macronix International Co., Ltd. Charge pump system
KR20140088766A (ko) 2013-01-03 2014-07-11 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
CN104062997A (zh) * 2013-03-20 2014-09-24 芯原微电子(上海)有限公司 输出电压大摆幅的高精度高速度电流驱动电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422586A (en) * 1993-09-10 1995-06-06 Intel Corporation Apparatus for a two phase bootstrap charge pump
CN101355299A (zh) * 2007-07-26 2009-01-28 旺宏电子股份有限公司 多级电荷泵电路及其方法
CN102043417A (zh) * 2009-10-20 2011-05-04 台湾积体电路制造股份有限公司 低压降稳压器、直流对直流转换器以及低压降稳压方法

Also Published As

Publication number Publication date
US20160203846A1 (en) 2016-07-14
CN105824343A (zh) 2016-08-03
US9881654B2 (en) 2018-01-30
TWI584297B (zh) 2017-05-21
TW201626371A (zh) 2016-07-16

Similar Documents

Publication Publication Date Title
CN105824343B (zh) 功率源电路及其驱动方法
US10192594B2 (en) Semiconductor device
JP2017041243A5 (zh)
US8120412B2 (en) Voltage boosting system with slew rate control and method thereof
JP2001035177A5 (zh)
CN102270006B (zh) 电压调节电路
CN101894586A (zh) 编程电压补偿电路
TWI595494B (zh) 記憶體電路之積體電路及應用其之方法
CN102354521B (zh) 字线调整器电路以及单电源存储器
CN104615185B (zh) 一种基准电压源启动电路
CN105632559B (zh) 漏极稳压器
CN104934068B (zh) 一种nand型闪存存储器读取操作时的字线电压生成电路
JP2011048709A (ja) 降圧回路
CN102044964B (zh) 电压调节电路
KR20140080725A (ko) 음전압 조절 회로 및 이를 포함하는 전압 생성 회로
US20200235660A1 (en) Charge pump regulation circuit to increase program and erase efficiency in nonvolatile memory
US20180181158A1 (en) Startup current limiters
CN111474979B (zh) 增加非易失性存储器中编程和擦除效率的电荷泵调节电路
US20100301819A1 (en) High voltage generating apparatus
CN107276396B (zh) 负压电荷泵
CN109388167A (zh) 调节电路及提供调节电压至目标电路的方法
US20150227157A1 (en) Precision current sensing
US20100033234A1 (en) Internal voltage generation circuit and method thereof
Tanzawa et al. System overview and key design considerations
CN106873692B (zh) 电压调节器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant