TW202008702A - 電壓調節器及動態洩流電路 - Google Patents

電壓調節器及動態洩流電路 Download PDF

Info

Publication number
TW202008702A
TW202008702A TW107127531A TW107127531A TW202008702A TW 202008702 A TW202008702 A TW 202008702A TW 107127531 A TW107127531 A TW 107127531A TW 107127531 A TW107127531 A TW 107127531A TW 202008702 A TW202008702 A TW 202008702A
Authority
TW
Taiwan
Prior art keywords
current
voltage
voltage regulator
node
type transistor
Prior art date
Application number
TW107127531A
Other languages
English (en)
Other versions
TWI671983B (zh
Inventor
王俊棋
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW107127531A priority Critical patent/TWI671983B/zh
Priority to US16/391,957 priority patent/US10503189B1/en
Application granted granted Critical
Publication of TWI671983B publication Critical patent/TWI671983B/zh
Publication of TW202008702A publication Critical patent/TW202008702A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本發明提供一種動態洩流電路，用於一電壓調節器，該動態洩流電路包括：一第一洩流電路及一第二洩流電路。該第一洩流電路包括：一輸入級，用以依據一預定比例映射該電壓調節器的一運算放大器中之一偏壓電流以產生一映射電流；一電流比較器，用以比較一拉扯電流及一沉沒電流，其中該沉沒電流係由該映射電流所產生；以及一洩流輸出級，依據該電流比較器之比較結果以決定是否以一第一電流對該電壓調節器之一負載電容進行放電。該第二洩流電路係提供一第二電流對該電壓調節器之該負載電容進行放電，其中該第一電流係大於該第二電流，且該拉扯電流係等於該第二電流。

Description

電壓調節器及動態洩流電路
本發明係有關於電子電路，特別是有關於一種具有電壓調節器及動態洩流電路。
隨著半導體製程的微縮，功率電晶體的通道長度也愈來愈短，進而導致接面溫度(junction temperature)愈來愈高，所以功率電晶體的漏電流(leakage current)也會隨著增加。此外，後端元件可能因為開啟或關閉，而造成電壓調節器之輸出電壓產生電壓過衝(overshoot)之現象。
因此，需要一種電壓調節器及動態洩流電路以解決上述問題。
本發明除提供一種動態洩流電路外，更提供一種電壓調節器，包括：一運算放大器，其中該運算放大器之正輸入端、負輸入端、及輸出端係分別電性連接至該電壓調節器之一輸出端、一參考電壓、及一第一節點，其中該電壓調節器之該輸出端係具有一負載電容；一功率N型電晶體，其中該功率N型電晶體之閘極、汲極、及源極係分別電性連接至該第一節點、該電壓調節器之該輸出端、及一電壓源；以及一動態洩流電路，包括：一第一洩流電路，包括：一輸入級，用以依據一預定比例映射該電壓調節器的一運算放大器中之一偏壓電流以產生一映射電流；一電流比較器，用以比較一拉扯電流及一沉沒電流，其中該沉沒電流係由該映射電流所產生；以及一洩流輸出級，依據該電流比較器之比較結果以決定是否以一第一電流對該電壓調節器之一負載電容進行放電；以及一第二洩流電路，用以提供一第二電流對該電壓調節器之該負載電容進行放電，其中該第一電流係大於該第二電流，且該拉扯電流係等於該第二電流。
第1圖係顯示依據本發明一實施例中之電壓調節器的示意圖。
如第1圖所示，電壓調節器100包括一運算放大器(operational amplifier，OPAmp)110、一功率電晶體120、及一電晶體130。運算放大器110之正輸入端係接收一參考電壓Vref ，且其負輸入端係電性連接至電壓調節器100之輸出端(例如節點N10)，並將在節點N10之輸出電壓Vout 維持在參考電壓VREF。
功率電晶體120則提供一負載電流(loading current)I1至後續的電路元件。然而，在實作上，隨著電壓調節器100之後續電路元件之開關，功率電晶體120之負載電流也需隨著調整，此時電壓調節器100會產生電壓過衝(overshoot)的現象，使得輸出電壓Vout 之電壓位準並無法一直維持在參考電壓Vref ，其原因為(1) 功率電晶體120本身的漏電流(leakage current)所導致；及(2) 運算放大器110之反應速度太慢。
舉例來說，理論上，當電壓調節器100之後續電路元件關閉時，功率電晶體120所提供的負載電流I11也要隨著變小。然而，因為運算放大器110之負輸入端之電壓變化要反應至運算放大器110之輸出端(例如節點N11)需要反應時間，所以來不及關閉功率電晶體120，因而造成功率電晶體120會在一段時間內仍提供較大的負載電流I11，使得電壓調節器100之後續電路元件的去耦電容(decoupling capacitor)會儲存相當程度的電量，進而造成節點N10之輸出電壓Vout 產生電壓過衝。去耦電容之數值C通常以nF為單位，且其儲存的電量Q可利用下列方程式：Q=C*V計算而得，其中V即為在節點N10之電壓Vout 。
電晶體130係做為一洩流電路，且提供了固定的洩流電流I12。為了避免電壓調節器100之功耗過大，電晶體130所提供的固定洩流電流I12之數值都不大，例如為1
Figure 02_image001
。若依據方程式：Q=I*t，則需要很長的時間才能把因為電壓過衝而在去耦電容中所儲存的電荷經由電晶體130排洩完畢。若使用能提供固定較大的洩流電流I12的電晶體130，雖然能夠縮短洩流時間，但這會導致電壓VDD之消耗電流過大，且不符合低功耗電路之設計規範。
第2A圖係顯示依據本發明另一實施例中之電壓調節器的示意圖。
如第2A圖所示，電壓調節器200包括一運算放大器210、一功率電晶體220、及一動態洩流電路230。運算放大器210之正輸入端係接收一參考電壓Vref ，且其負輸入端係電性連接至電壓調節器200之輸出端(例如節點N5)，並將在節點N5之輸出電壓Vout 維持在參考電壓Vref 。
功率電晶體220則提供一負載電流(loading current)IL 至後續的電路元件。類似於第1圖中之電壓調節器100，因為功率電晶體220本身的漏電流或是運算放大器210之反應速度太慢，當電壓調節器100之後續電路元件關閉時，同樣會導致電壓調節器200之輸出端(例如節點N6)有電壓過衝的現象發生。
本發明中之動態洩流電路230可判斷電壓調節器200之輸出端是否有電壓過衝的情況。若判斷電壓調節器200之輸出端有電壓過衝的情況，則動態洩流電路230可另外啟動其第一洩流電路2300(如第2B圖所示)以較大的洩放電流對去耦電容所儲存的電荷進行放電，使得電壓調節器200之輸出端的電壓過衝的時間大幅降低。若判斷電壓調節器200之輸出端並沒有電壓過衝的情況，則動態洩流電路230可利用其第二洩流電路2305(如第2B圖所示)以一固定洩放電流進行放電。電流Itotal 即表示動態洩流電路230進行放電的總電流。
第2B圖係顯示依據本發明第2A圖之實施例中之電壓調節器的電路圖。
如第2B圖所示，運算放大器210係包括電晶體M6A－M6B、M7A－M7B、及M8A－M8B。
電晶體M6A－M6B及M7A－M7B係構成一運算放大器，其中電晶體M6A之閘極例如為運算放大器210之負輸入端，其電性連接至電壓調節器200的輸出端(例如節點N5)，其具有電壓Vout 。電晶體M6B之閘極例如為運算放大器210之正輸入端，其電性連接至參考電壓Vref 。電晶體M8A－M8B係構成一電流源，例如提供了運算放大器210之偏壓電流Ibias ，例如Ibias =1
Figure 02_image001
，但本發明並不限於此。若電晶體M8A及M8B是匹配的電晶體(具有相同的寬長比)，則流經電晶體M8A之電流I9與流經電晶體M8B之電流I10係等於0.5Ibias 。電晶體M7A及M7B係組成一電流鏡(current mirror)，且電晶體M7A及M7B為匹配的P型電晶體(具有相同的寬長比(W/L))。
動態洩流電路230包括第一洩流電路2300及第二洩流電路2305，其中第一洩流電路2300係在電壓調節器200的輸出端的輸出電壓Vout 發生電壓過衝時，利用大電流(例如流經電晶體M4之電流I7)進行放電。第二洩流電路2305係包括電晶體240，其係提供固定洩放電流Ifix 以進行放電。電晶體240之閘極、汲極、及源極係分別電性連接至控制電壓VCMN、節點N4、及接地電壓源VSS。在一實施例中，固定洩放電流Ifix 例如相當於功率電晶體220之漏電流，例如Ifix =0.5
Figure 02_image001
，但本發明並不限於此。需注意的是，當第一洩流電路2300未啟動大電流(例如電流I7)進行放電，第二洩流電路2305係提供穩定的固定洩放電流Ifix 。
第一洩流電路2300係包括一輸入級2301、一電流比較器2302、及一洩流輸出級2303。舉例來說，輸入級2301係包括P型電晶體M3，其中電晶體M3之閘極、源極、及汲極係分別電性連接至運算放大器210中之節點N1、電壓VDD、及節點N2。在一實施例中，電晶體M3之寬長比(W/L)為電晶體M7A及M7B之寬長比的一預定比例(例如1/2)。因為電晶體M3與電晶體M7A及M7B亦形成一電流鏡，故流經電晶體M3之電流I3為流經電晶體M7B及M6B之電流I2的一半。意即輸入級2301中之電晶體M3係以一預定比例映射在運算放大器210中之偏壓電流，故電流I3亦可稱為一映射電流。
電流比較器2302係包括電晶體M1A－M1B及M2A－M2B，其中電晶體M1A－M1B及M2A－M2B係分別構成一電流鏡，且兩個電流鏡又形成電流比較器。舉例來說，電晶體M1A－M1B所構成的電流鏡，是連接至節點N5及電晶體240，且電晶體240係提供了固定洩放電流Ifix 。因此，分別流經電晶體M1A及M1B的電流I5及I6是相等的，且等於0.5Ifix 。在一實施例中，固定洩放電流Ifix 例如等於0.5
Figure 02_image001
，但本發明並不限於此。
電晶體M2B之寬長比為電晶體M2A之寬長比的一預定倍數，例如3倍，但本發明並不限於此。在電晶體M2A－M2B所構成的電流鏡中，流經電晶體M2A之電流等於流經電晶體M3之電流I3。因此，流經電晶體M2B之電流I4等於3倍的電流I3。
洩流輸出級2303係包括電晶體M4及M5，其中電晶體M4例如為一洩流電晶體，且電晶體M4是否導通係依據其閘極電壓，例如節點N3之電壓VN3 ， 或是可稱為洩流控制電壓VN3 。當電晶體M4導通時，則可以一較大的洩放電流(電流I7，例如為1mA)對負載電容CL 所儲存的電荷進行放電。電晶體M5則是做為電容使用，其係讓節點N3之電壓VN3之變化趨緩。在一實施例中，洩流輸出級2303可省略電晶體M5。
在一實施例中，在電流比較器2302中，流經電晶體M1A之電流I5可視為一拉扯電流Ipull ，且流經電晶體M2B之電流I4可視為一沉沒電流Isink 。對於由電晶體M1A－M1B及M2A－M2B所分別構成的電流鏡之交界的節點N3來說，若沉沒電流Isink 大於或等於拉扯電流Ipull ，則節點N3之電壓VN3 會維持在0V(視為接地)。若沉(沉)沒電流Isink 小於拉扯電流Ipull ，則表示流入節點N3之淨電流(Ipull -Isink )是大於0的。
此外，因為節點N3連接至電晶體M4及M5之閘極，故表示此淨電流無法流經電晶體M4及M5，所以此淨電流會對節點V3附近之耦合電容及電晶體M5所形成的電容進行充電，進而導致節點V3之電壓VN3 持續升高。因此，在這種情況下，電晶體M4會因為節點V3升高的電壓VN3 而導通，故可用較大的洩放電流對負載電容CL 所儲存的電荷進行放電。
在一實施例中，動態洩流電路230係具有第一洩流模式及第二洩流模式。當動態洩流電路230在第一洩流模式時，會利用第二洩流電路2305(例如電晶體240)提供固定洩流電流以對負載電容CL 進行放電。當動態洩流電路230在第二洩流模式時，會同時利用第一洩流電路2300所產生之較大的洩放電流對負載電容CL 進行放電。
舉例來說，當電壓Vout 及參考電壓Vref 相等，則流經電晶體M7A及M6A之電流I1、及流經電晶體M7B及M6B之電流I2係等於一半的偏壓電流Ibias ，意即I1=I2=0.5Ibias 。為了便於說明，電流Ibias 例如等於1
Figure 02_image001
。
此時，節點N1之偏壓點電壓Vbias 會處於低邏輯狀態，且電晶體M7A、M7B、及M3均會導通。若電晶體M3之寬長比(W/L)為電晶體M7A及M7B之寬長比的一半，電晶體M3與電晶體M7A及M7B亦形成一電流鏡，故流經電晶體M3之電流I3為流經電晶體M7B及M6B之電流I2的一半，意即I3=0.25
Figure 02_image001
。
在電晶體M2A及M2B所組成的電流鏡中，流經電晶體M2A之電流同樣為電流I3。因為電晶體M2B之寬長比為電晶體M2A之寬長比的3倍，故流經電晶體M2B之電流I4＝0.75
Figure 02_image001
。此外，因為電晶體240係提供一固定洩流電流Ifix =0.5
Figure 02_image001
，且電流Ifix (即電流I6)係流經電晶體M1B產生VGS1 電壓，並提供給電晶體M1A產生電流I5。此時，電流I6及電流I5均為0.5
Figure 02_image001
。
此時，對於節點N3來說，有兩股電流互相拉扯，即電流I5=0.5
Figure 02_image001
及電流I4=0.75
Figure 02_image001
，其中流經電晶體M1A之電流I5可視為一拉扯電流Ipull ，且流經電晶體M2B之電流I4可視為一沉沒電流Isink 。對於由電晶體M1A－M1B及M2A－M2B所分別構成的電流鏡之交界的節點N3來說，因為沉沒電流Isink 大於或等於拉扯電流Ipull ，節點N3之電壓VN3 會維持在0V(視為接地)。因此，節點N3之電壓VN3 會小於電晶體M4之閾值電壓(Vt )，故電晶體M4會操作在截止區(cut-off region)。
因此，此時對負載電容CL進行放電的電流I8即為電流I5及I6之總和，即1
Figure 02_image001
，故可剛好抵銷功率電晶體220之漏電流。需注意的是，動態洩流電路230在第一洩流模式下並沒有增加電壓VDD的功耗。
當電壓Vout 大於參考電壓Vref 時，表示電壓調節器200之輸出端產生電壓過衝的情況。此時，節點N1之電壓VN1 (或是可稱為偏壓點電壓Vbias )會逐漸接近電壓VPP，使得電晶體M3進入截止區。因此，電流I3會由0.25
Figure 02_image001
，逐漸降低至0
Figure 02_image001
。意即電晶體M2A之電壓VGS 也隨著下降，並使電晶體M2A及M2B逐漸進入截止區，且電流I4亦會由0.75
Figure 02_image001
逐漸降低至0
Figure 02_image001
。
節點N3來說，因為沉沒電流Isink (即電流I4)=0
Figure 02_image001
，且拉扯電流Ipull (即電流I5)為0.5
Figure 02_image001
，故拉扯電流會對節點N3附近的耦合電容及電晶體M5所形成的電容進行充電，使得節點N3之電壓VN3 超過電晶體M4之閾值電壓(Vt )。故電晶體M4會導通，且以較大的洩放電流(例如電流I7，約為1mA)對負載電容CL 進行放電，使得電壓調節器200之輸出端的輸出電壓Vout 逐漸降低。需注意的是，在第二洩流模式時，因為電流I5及I6(約為1
Figure 02_image001
)之數量級與電流I7(約為1mA)相比相當小(差距約為1000倍)，故可將總洩放電流I8視為等於電流I7。
需注意的是，當電壓調節器200之輸出端的輸出電壓Vout 逐漸降低至接近參考電壓Vref 時，節點N1之電壓即會由電壓VPP逐漸降低，進而讓電晶體M3再度導通，並使得動態洩流電路230再度進入第一洩流模式以固定洩放電流Ifix 對負載電容CL 進行放電。
在第2B圖中之電壓調節器200相較於第1圖中之電壓調節器100，約增加7個電晶體即能達到動態洩放電流之功能。此外，電壓調節器200中係使用一個運算放大器210，且第一洩流電路2300之輸入級2301係由運算放大器210中之一偏壓點電壓(例如節點N1之電壓)所控制。因此，運算放大器210只需使用一個誤差電壓(offset voltage)，故可降低製程變異的影響。在一些實施例中，功率電晶體220並不限定於功率N型場效電晶體，功率電晶體220亦可由功率P型場效電晶體(Power PMOSFET)所實現。
第3A圖係顯示依據本發明第1圖之實施例中之電壓調節器之電壓及電流之操作曲線的示意圖。第3B圖係顯示依據本發明第2B圖之實施例中之電壓調節器之電壓及電流之操作曲線的示意圖。請同時參考第1圖、第2B圖、及第3A－3B圖。
在第3A圖中，曲線301係表示電壓調節器100之輸出電壓Vout 的電壓變化曲線，且曲線302係表示電壓調節器100之洩放電流的電流變化曲線。
電壓調節器100之輸出電壓Vout 在時間t0至t1係維持在參考電壓Vref 。當在時間t1時，電壓調節器100之輸出電壓Vout 發生電壓過衝，且輸出電壓Vout 係在極短時間內提昇至過衝電壓VOS 。因為電壓調節器100係由第1圖中之電晶體130提供很小的固定洩放電流Ifix (例如為1
Figure 02_image001
)，所以需要很長的時間，例如從時間t1到時間t2(即時間間隔T1)才能將負載電容CL 之電荷放電，使得電壓調節器100之輸出電壓Vout 由過衝電壓VOS 放電回到參考電壓Vref 。
在第3B圖中，曲線303係表示電壓調節器200之輸出電壓Vout 的電壓變化曲線，且曲線304係表示電壓調節器200之洩放電流的電流變化曲線。
電壓調節器200之輸出電壓Vout 在時間t0至t1係維持在參考電壓Vref ，且此時動態洩流電路230係操作於第一洩流模式，例如利用電晶體240提供固定洩放電流Ifix 進行放電。當在時間t1時，電壓調節器200之輸出電壓Vout 發生電壓過衝，且輸出電壓Vout 係在極短時間內提昇至過衝電壓VOS 。此時，動態洩流電路230會切換至第二洩流模式，例如在第2B圖中之節點N3的電壓VN3 會提高並超過電晶體M4之閾值電壓，使得電晶體M4導通並提供較大的洩放電流(例如電流I7)對負載電容CL 進行放電。因為電流I7之數量級遠大於固定洩放電流，所以電壓調節器200之輸出電壓Vout 可在時間t1至t3(即時間間隔T2)內就放電至接近參考電壓Vref 。由第3A及3B圖可看出，時間間隔T2係小於時間間隔T1。
當電壓調節器200之輸出端的輸出電壓Vout 逐漸降低至接近參考電壓Vref 時，節點N1之電壓即會由電壓VPP逐漸降低，進而讓電晶體M3再度導通，並使得動態洩流電路230再度進入第一洩流模式以固定洩放電流Ifix 對負載電容CL 進行放電。
第4圖係顯示依據本發明一實施例中之電壓調節器200之操作流程的示意圖。請同時參考第2B圖及第4圖。
在步驟S402，利用運算放大器210比較電壓Vout 及Vref 。舉例來說，電壓Vref 為一參考電壓，其係電性連接至運算放大器210之正輸入端。電壓Vout 為運算放大器210之輸出電壓，其係電性連接至運算放大器210之負輸入端。當電壓Vout 大於電壓Vref ，則執行步驟S404。當電壓Vout 小於或等於電壓Vref ，則執行步驟S408。
在步驟S404，偏壓點電壓Vbias 為高邏輯狀態。舉例來說，當電壓Vout 大於電壓Vref ，表示電壓調節器200之輸出端產生電壓過衝的情況，節點N1(即偏壓點)之電壓會接近於電壓VPP，故在節點N1之偏壓點電壓Vbias 為高邏輯狀態。
在步驟S406，沉沒電流Isink ＝0。舉例來說，當節點N1之偏壓點電壓Vbias 為高邏輯狀態，電晶體M3會操作在截止區，故電流I3為0。因此，電晶體M2A及M2B均會操作在截止區，故流經電晶體M2B之沉沒電流Isink (即電流I4)為0。
在步驟S408，偏壓點電壓Vbias 為低邏輯狀態。舉例來說，當電壓Vout 及參考電壓Vref 相等，則電流I1及I2均等於一半的偏壓電流Ibias ，且此時節點N1會處於低邏輯狀態。
在步驟S410，沉沒電流Isink ＞0。舉例來說，當節點N1之偏壓點電壓Vbias 為低邏輯狀態，電晶體M3會導通。此外，電晶體M3之寬長比(W/L)為電晶體M7A及M7B之寬長比的一預定比例(例如1/2)。因為電晶體M3與電晶體M7A及M7B亦形成一電流鏡，故流經電晶體M3之電流I3為流經電晶體M7B及M6B之電流I2的一半。因此，電晶體M3會以一預定比例(例如0.5倍)映射在運算放大器210中之偏壓點(節點N1)的電流I2以產生映射電流I3。若此時電流I1=I2=0.5
Figure 02_image001
，則流經電晶體M3之電流I3為0.25
Figure 02_image001
。電流I3係流經電晶體M2A，但因為電晶體M2B之寬長比是電晶體M2A之寬長比的3倍，故電流I4(即沉沒電流Isink )為0.75
Figure 02_image001
。
在步驟S412，比較拉扯電流Ipull 及沉沒電流Isink 。其中拉扯電流Ipull 例如為流經電晶體M1A之電流I5，例如透過電流鏡映射流經電晶體M1B之電流I6(約為0.5
Figure 02_image001
)。當拉扯電流Ipull 大於沉沒電流Isink ，執行步驟S414。當拉扯電流Ipull 小於或等於沉沒電流Isink ，執行步驟S418。
在步驟S414，洩流控制電壓VN3 會處於高邏輯狀態。舉例來說，當拉扯電流Ipull 大於沉沒電流Isink ，表示會兩者之間有一淨電流對節點N3附近的耦合電容及電晶體M5所形成的電容進行充電，使得在節點N3之洩流控制電壓VN3 會處於高邏輯狀態。
在步驟S416，洩流電晶體M4導通。因為洩流控制電壓VN3 處於高邏輯狀態，會致使洩流電晶體M4導通，並以大電流(例如1mA)對負載電容CL 所儲存的電荷進行放電。
在步驟S418，洩流控制電壓VN3 會處於低邏輯狀態。當拉扯電流Ipull 小於或等於沉沒電流Isink ，表示節點N3之洩流控制電壓VN3 會視為接地，而處於低邏輯狀態。
在步驟S420，洩流電晶體M4關閉。因為洩流控制電壓VN3 處於低邏輯狀態，會致使洩流電晶體M4關閉。此時，動態洩流電路230係透過第二洩流電路2305(例如電晶體240)提供固定洩放電流Ifix (例如等於電流I6)，且對於負載電容CL 之總放電電流I8則等於電流I5及I6之總和。
需注意的是，電壓調節器200在運作時會持續依照第4圖中之流程進行判斷電壓調節器200之輸出電壓Vout是否發生電壓過衝的情況，並可動態洩流電路230切換至第二洩流模式並以大電流放電(例如洩流電晶體M4導通)。
綜上所述，本發明係提供一種電壓調節器及動態洩流電路，其可偵測電壓調節器之輸出端的輸出電壓是否產生電壓過衝的情況(例如輸出電壓大於參考電壓)。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧電壓調節器 120‧‧‧功率電晶體 110‧‧‧運算放大器 130‧‧‧電晶體 200‧‧‧電壓調節器 M1A－M1B、M2A－M2B‧‧‧電晶體 210‧‧‧運算放大器 M3－M5‧‧‧電晶體 220‧‧‧功率電晶體 M6A－M6B、M7A－M7B‧‧‧電晶體 230‧‧‧動態洩流電路 M8A－M8B、240‧‧‧電晶體 CL‧‧‧負載電容 2300‧‧‧第一洩流電路 N10、N11‧‧‧節點 2305‧‧‧第二洩流電路 I11‧‧‧負載電流 2301‧‧‧輸入級 I12‧‧‧固定洩流電流 2302‧‧‧電流比較器 Vref‧‧‧參考電壓 2303‧‧‧洩流輸出級 Vout‧‧‧輸出電壓 I1－I10‧‧‧電流 VDD‧‧‧電壓 Ifix‧‧‧固定洩放電流 VCMN‧‧‧電壓 301－304‧‧‧曲線 IL‧‧‧負載電流 t0、t1、t2‧‧‧時間 Itotal‧‧‧電流 T1、T2‧‧‧時間間隔 VPP、VSS‧‧‧電壓 VOS‧‧‧過衝電壓 N1－N6‧‧‧節點 S402－S420‧‧‧步驟
第1圖係顯示依據本發明一實施例中之電壓調節器的示意圖。 第2A圖係顯示依據本發明另一實施例中之電壓調節器的示意圖。 第2B圖係顯示依據本發明第2A圖之實施例中之電壓調節器的電路圖。 第3A圖係顯示依據本發明第1圖之實施例中之電壓調節器之電壓及電流之操作曲線的示意圖。 第3B圖係顯示依據本發明第2B圖之實施例中之電壓調節器之電壓及電流之操作曲線的示意圖。 第4圖係顯示依據本發明一實施例中之電壓調節器200之操作流程的示意圖。
200‧‧‧電壓調節器
210‧‧‧運算放大器
220‧‧‧功率電晶體
230‧‧‧動態洩流電路
CL‧‧‧負載電容
N5、N6‧‧‧節點
Vref‧‧‧參考電壓
Vout‧‧‧輸出電壓
VDD‧‧‧電壓
IL‧‧‧負載電流
Itotal‧‧‧電流

Claims (10)

  1. 一種動態洩流電路，用於一電壓調節器，該動態洩流電路包括： 一第一洩流電路，包括： 一輸入級，用以依據一預定比例映射該電壓調節器的一運算放大器中之一偏壓電流以產生一映射電流； 一電流比較器，用以比較一拉扯電流及一沉沒電流，其中該沉沒電流係由該映射電流所產生；以及 一洩流輸出級，依據該電流比較器之比較結果以決定是否以一第一電流對該電壓調節器之一負載電容進行放電；以及 一第二洩流電路，用以提供一第二電流對該電壓調節器之該負載電容進行放電，其中該第一電流係大於該第二電流，且該拉扯電流係等於該第二電流。
  2. 如申請專利範圍第1項所述之動態洩流電路，其中該輸入級包括一第一P型電晶體，且該第一P型電晶體之閘極、源極、及汲極係分別電性連接至該偏壓電流所流經之一偏壓點、一電壓源、及一第一節點，其中該預定比例為0.5。
  3. 如申請專利範圍第2項所述之動態洩流電路，其中該電流比較器包括一第一電流鏡及一第二電流鏡，其中該第一電流鏡係一預定倍數映射該映射電流以產生在一第二節點之該沉沒電流，且該第二電流鏡係映射該第二電流以產生在該第二節點之該拉扯電流。
  4. 如申請專利範圍第3項所述之動態洩流電路，其中該第一電流鏡包括一第一N型電晶體及一第二N型電晶體，其中該第一N型電晶體之閘極、汲極、及源極係分別電性連接至該第一節點、該第一節點、及一接地電壓源，且該第二N型電晶體之閘極、汲極、及源極係分別電性連接至該第一節點、一第二節點、及該接地電壓源，其中該第二N型電晶體之寬長比為該第一N型電晶體之寬長比的3倍。
  5. 如申請專利範圍第3項所述之動態洩流電路，其中該第二電流鏡包括一第二P型電晶體及一第三P型電晶體，其中該第二P型電晶體之閘極、汲極、及源極係分別電性連接至一第三節點、該第二節點、及該電壓調節器之一輸出端，且該第三P型電晶體之閘極、汲極、及源極係分別電性連接至該第三節點、該第三節點、及該電壓調節器之該輸出端。
  6. 如申請專利範圍第5項所述之動態洩流電路，其中該洩流輸出級包括一第三N型電晶體，且該第三N型電晶體之閘極、汲極、及源極係分別電性連接至該第二節點、該電壓調節器之該輸出端、及該接地電壓源。
  7. 如申請專利範圍第6項所述之動態洩流電路，其中該洩流輸出級更包括一第四N型電晶體，且該第四N型電晶體之閘極、汲極、及源極係分別電性連接至該第二節點、該接地電壓源、及該接地電壓源。
  8. 如申請專利範圍第6項所述之動態洩流電路，其中該第二洩流電路包括一第五N型電晶體，且該第五N型電晶體之閘極、汲極、及源極係分別電性連接至一控制電壓源、該第三節點、及該接地電壓源， 其中當該拉扯電流大於該沉沒電流，該第二節點之一洩流控制電壓係處於高邏輯狀態，使得該第三N型電晶體導通並以該第一電流對該電壓調節器之該負載電容進行放電， 其中當該拉扯電流小於或等於該沉沒電流，該第二節點之一洩流控制電壓係處於低邏輯狀態，使得該第三N型電晶體關閉。
  9. 如申請專利範圍第1項所述之動態洩流電路，其中該電壓調節器更包括一功率N型電晶體，且流經該功率N型電晶體之該第二電流及該拉扯電流之總和係等於該功率N型電晶體之一漏電流。
  10. 一種電壓調節器，包括： 一運算放大器，其中該運算放大器之正輸入端、負輸入端、及輸出端係分別電性連接至該電壓調節器之一參考電壓、一輸出端、及一第一節點，其中該電壓調節器之該輸出端係具有一負載電容； 一功率N型電晶體，其中該功率N型電晶體之閘極、汲極、及源極係分別電性連接至該第一節點、一電壓源、及該電壓調節器之該輸出端；以及 一動態洩流電路，包括： 一第一洩流電路，包括： 一輸入級，用以依據一預定比例映射該電壓調節器的一運算放大器中之一偏壓電流以產生一映射電流； 一電流比較器，用以比較一拉扯電流及一沉沒電流，其中該沉沒電流係由該映射電流所產生；以及 一洩流輸出級，依據該電流比較器之比較結果以決定是否以一第一電流對該電壓調節器之該負載電容進行放電；以及 一第二洩流電路，用以提供一第二電流對該電壓調節器之該負載電容進行放電，其中該第一電流係大於該第二電流，且該拉扯電流係等於該第二電流。
TW107127531A 2018-08-08 2018-08-08 電壓調節器及動態洩流電路 TWI671983B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107127531A TWI671983B (zh) 2018-08-08 2018-08-08 電壓調節器及動態洩流電路
US16/391,957 US10503189B1 (en) 2018-08-08 2019-04-23 Voltage regulator and dynamic bleeder current circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107127531A TWI671983B (zh) 2018-08-08 2018-08-08 電壓調節器及動態洩流電路

Publications (2)

Publication Number Publication Date
TWI671983B TWI671983B (zh) 2019-09-11
TW202008702A true TW202008702A (zh) 2020-02-16

Family

ID=68618972

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107127531A TWI671983B (zh) 2018-08-08 2018-08-08 電壓調節器及動態洩流電路

Country Status (2)

Country Link
US (1) US10503189B1 (zh)
TW (1) TWI671983B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI727742B (zh) * 2020-04-16 2021-05-11 晶豪科技股份有限公司 具有暫態響應增強的端接電壓調節裝置
US11137785B2 (en) 2020-02-11 2021-10-05 Taiwan Semiconductor Manufacturing Company Limited On-chip power regulation system for MRAM operation
US11249192B2 (en) 2016-11-30 2022-02-15 Blackmore Sensors & Analytics, Llc Method and system for automatic real-time adaptive scanning with optical ranging systems
US11366228B2 (en) 2017-07-10 2022-06-21 Blackmore Sensors & Analytics, Llc Method and system for time separated quadrature detection of doppler effects in optical range measurements
US11500106B2 (en) 2018-04-23 2022-11-15 Blackmore Sensors & Analytics, Llc LIDAR system for autonomous vehicle
US11537808B2 (en) 2016-11-29 2022-12-27 Blackmore Sensors & Analytics, Llc Method and system for classification of an object in a point cloud data set
US11585925B2 (en) 2017-02-03 2023-02-21 Blackmore Sensors & Analytics, Llc LIDAR system to adjust doppler effects
US11624828B2 (en) 2016-11-30 2023-04-11 Blackmore Sensors & Analytics, Llc Method and system for adaptive scanning with optical ranging systems
US11802965B2 (en) 2016-11-30 2023-10-31 Blackmore Sensors & Analytics Llc Method and system for doppler detection and doppler correction of optical chirped range detection
US11822010B2 (en) 2019-01-04 2023-11-21 Blackmore Sensors & Analytics, Llc LIDAR system

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10652961B2 (en) * 2018-03-22 2020-05-12 Shaanxi Reactor Microelectronics Co., Ltd Method for automatically regulating bleeder current and LED silicon-controlled-rectifier dimming circuit
CN113009956B (zh) * 2019-12-19 2022-05-27 圣邦微电子（北京）股份有限公司 一种低压差线性稳压器及其控制电路
CN113707194A (zh) * 2020-05-21 2021-11-26 晶豪科技股份有限公司 具有暂态响应增强的端接电压调节装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3383579A (en) * 1966-04-19 1968-05-14 Forbro Design Corp Input regulated power supplies
US5814980A (en) * 1996-09-03 1998-09-29 International Business Machines Corporation Wide range voltage regulator
DE10361724A1 (de) 2003-12-30 2005-08-04 Infineon Technologies Ag Spannungsregelsystem
US8773105B1 (en) * 2011-01-19 2014-07-08 Marvell International Ltd. Voltage regulators with large spike rejection
US8779734B2 (en) * 2011-12-07 2014-07-15 Microchip Technology Incorporated Integrated circuit device with two voltage regulators
US9735574B2 (en) * 2012-12-31 2017-08-15 Gazelle Semiconductor, Inc. Switching regulator circuits and methods
US20140266088A1 (en) * 2013-03-14 2014-09-18 Kabushiki Kaisha Toshiba Voltage regulator circuit with controlled voltage variation
US8937433B1 (en) * 2013-09-10 2015-01-20 Analog Integrations Corporation LED lighting systems, LED controllers and LED control methods for a string of LEDs
TWI535166B (zh) * 2014-10-23 2016-05-21 智原科技股份有限公司 具軟啟動電路的電壓調整器
CN104300788B (zh) * 2014-10-24 2017-03-15 电子科技大学 一种自适应电压调节电路
US9798347B2 (en) * 2014-10-30 2017-10-24 Infineon Technologies Austria Ag High speed tracking dual direction current sense system
US9917513B1 (en) * 2014-12-03 2018-03-13 Altera Corporation Integrated circuit voltage regulator with adaptive current bleeder circuit
CN105048815B (zh) * 2015-05-05 2017-11-24 北京新雷能科技股份有限公司 一种输出电压调节电路及电源
US9510415B1 (en) * 2015-11-30 2016-11-29 Analog Integrations Corporation AC LED lighting systems and control methods without flickering
US9661696B1 (en) * 2015-11-30 2017-05-23 Analog Integrations Corporation AC LED lighting systems and control methods efficiently providing operating voltage

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11921210B2 (en) 2016-11-29 2024-03-05 Aurora Operations, Inc. Method and system for classification of an object in a point cloud data set
US11537808B2 (en) 2016-11-29 2022-12-27 Blackmore Sensors & Analytics, Llc Method and system for classification of an object in a point cloud data set
US11624828B2 (en) 2016-11-30 2023-04-11 Blackmore Sensors & Analytics, Llc Method and system for adaptive scanning with optical ranging systems
US11249192B2 (en) 2016-11-30 2022-02-15 Blackmore Sensors & Analytics, Llc Method and system for automatic real-time adaptive scanning with optical ranging systems
US11874375B2 (en) 2016-11-30 2024-01-16 Blackmore Sensors & Analytics, LLC. Method and system for automatic real-time adaptive scanning with optical ranging systems
US11802965B2 (en) 2016-11-30 2023-10-31 Blackmore Sensors & Analytics Llc Method and system for doppler detection and doppler correction of optical chirped range detection
US11585925B2 (en) 2017-02-03 2023-02-21 Blackmore Sensors & Analytics, Llc LIDAR system to adjust doppler effects
US11366228B2 (en) 2017-07-10 2022-06-21 Blackmore Sensors & Analytics, Llc Method and system for time separated quadrature detection of doppler effects in optical range measurements
US11500106B2 (en) 2018-04-23 2022-11-15 Blackmore Sensors & Analytics, Llc LIDAR system for autonomous vehicle
US11947017B2 (en) 2018-04-23 2024-04-02 Aurora Operations, Inc. Lidar system for autonomous vehicle
US11822010B2 (en) 2019-01-04 2023-11-21 Blackmore Sensors & Analytics, Llc LIDAR system
TWI794678B (zh) * 2020-02-11 2023-03-01 台灣積體電路製造股份有限公司 電壓調節電路及其控制方法
US11720130B2 (en) 2020-02-11 2023-08-08 Taiwan Semiconductor Manufacturing Company Limited On-chip power regulation system for MRAM operation
US11137785B2 (en) 2020-02-11 2021-10-05 Taiwan Semiconductor Manufacturing Company Limited On-chip power regulation system for MRAM operation
TWI727742B (zh) * 2020-04-16 2021-05-11 晶豪科技股份有限公司 具有暫態響應增強的端接電壓調節裝置

Also Published As

Publication number Publication date
TWI671983B (zh) 2019-09-11
US10503189B1 (en) 2019-12-10

Similar Documents

Publication Publication Date Title
TWI671983B (zh) 電壓調節器及動態洩流電路
JP7316327B2 (ja) 低ドロップアウトレギュレータ
US9983605B2 (en) Voltage regulator for suppressing overshoot and undershoot and devices including the same
KR100577560B1 (ko) 온도감지 데이터에 응답하는 내부회로를 갖는 반도체메모리장치
US8159302B2 (en) Differential amplifier circuit
JP2008015925A (ja) 基準電圧発生回路
US8786324B1 (en) Mixed voltage driving circuit
US20060140018A1 (en) Semiconductor memory device
US9710010B2 (en) Start-up circuit for bandgap reference
WO2019227822A1 (zh) 运算放大电路及其过流保护方法
KR102359756B1 (ko) 기준 전압 생성
TWI672572B (zh) 電壓調節器
US9081402B2 (en) Semiconductor device having a complementary field effect transistor
TWI301976B (en) Internal voltage generating circuit in semiconductor memory device
US9360877B2 (en) Negative voltage regulation circuit and voltage generation circuit including the same
JP2009098801A (ja) 電源回路及びそれを用いた内部電源電圧発生方法
US7609099B2 (en) Power-on detecting circuit
JPH05114291A (ja) 基準電圧発生回路
US20140028276A1 (en) Internal voltage generator having immunity to ground bouncing
CN110874110B (zh) 电压调节器及动态泄流电路
US8970257B2 (en) Semiconductor device for offset compensation of reference current
US8222952B2 (en) Semiconductor device having a complementary field effect transistor
US7576575B2 (en) Reset signal generator in semiconductor device
US8582385B2 (en) Semiconductor memory device
CN110968142B (zh) 动态偏压电流产生器以及相关的电子装置